JPWO2007026944A1 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JPWO2007026944A1
JPWO2007026944A1 JP2007533378A JP2007533378A JPWO2007026944A1 JP WO2007026944 A1 JPWO2007026944 A1 JP WO2007026944A1 JP 2007533378 A JP2007533378 A JP 2007533378A JP 2007533378 A JP2007533378 A JP 2007533378A JP WO2007026944 A1 JPWO2007026944 A1 JP WO2007026944A1
Authority
JP
Japan
Prior art keywords
circuit board
circuit
lead
land portion
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007533378A
Other languages
English (en)
Inventor
高草木　貞道
貞道 高草木
坂本　則明
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of JPWO2007026944A1 publication Critical patent/JPWO2007026944A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Inverter Devices (AREA)

Abstract

発熱量が大きいパワー素子が内蔵された回路装置の構造を簡素化する。本発明の回路装置は、表面が絶縁層１２により被覆された回路基板１１と、絶縁層１２の表面に形成された導電パターン１３と、導電パターン１３に電気的に接続された回路素子と、導電パターン１３から成るパッド１３Ａに接続されたリード２５とを具備する。更に、リード２５Ａの一部から成るランド部１８の上面には、パワー素子１５Ｂが固着されている。従って、ランド部１８がヒートシンクとして放熱に寄与する。

Description

本発明は回路装置およびその製造方法に関し、特に、回路基板の表面にパワー系の半導体素子が実装される回路装置およびその製造方法に関するものである。
第９図を参照して、従来の混成集積回路装置１００の構成を説明する（例えば、特開平５−１０２６４５を参照）。矩形の基板１０１の表面には、絶縁層１０２を介して導電パターン１０３が形成されている。導電パターン１０３の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５Ａおよびチップ素子１０５Ｂが、導電パターン１０３に接続されている。リード１０４は、基板１０１の周辺部に形成された導電パターン１０３から成るパッド１０９に接続され、外部端子として機能している。封止樹脂１０８は、基板１０１の表面に形成された電気回路を封止する機能を有する。
半導体素子１０５Ａは、例えば１アンペア以上の大電流が通過するパワー系の素子であり、発熱量が非常に大きい。このことから、半導体素子１０５Ａは、導電パターン１０３に載置されたヒートシンク１１０の上部に載置されていた。ヒートシンク１１０は、例えば縦×横×厚み＝１０ｍｍ×１０ｍｍ×１ｍｍ程度の銅等の金属片から成る。ヒートシンク１１０を採用することにより、半導体素子１０５Ａから発生した熱を外部に積極的に放出することができる。
しかしながら、上述した混成集積回路装置１００では、ヒートシンク１１０を採用するために、全体の構成が複雑になりコストが高くなってしまう問題があった。
更に、大電流が通過する半導体素子１０５Ａを導電パターン１０３に配置すると、半導体素子１０５Ａに電流を供給するために幅の広い導電パターン１０３を、回路基板１０１上に形成する必要がある。具体的には、導電パターン１０３は例えば５０μｍ程度に薄く形成されているので、導電パターン１０３の電流容量を大きくするためには、その幅を数ｍｍ程度に広くする必要がある。このことが、装置全体の大型化を招く問題があった。
また、製法上に於いても、ヒートシンク１１０の形成および回路基板１０１への配置が必要になるので、工数が増加し、製造コストが高くなる問題があった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、パワー系の半導体素子が内蔵される構造を簡素化できる回路装置およびその製造方法を提供することにある。
本発明の回路装置は、回路基板と、前記回路基板の上面に形成された導電パターンと、前記導電パターンに電気的に接続された回路素子と、前記回路素子と電気的に接続されて外部に導出するリードとを具備し、前記リードの一部から成るランド部の上面に前記回路素子を実装し、前記ランド部の下面を前記回路基板に固着することを特徴とする。
本発明の回路装置の製造方法は、回路基板を被覆するように形成された絶縁層の上面に導電パターンを形成する工程と、前記導電パターンに回路素子を電気的に接続する工程と、前記回路基板の表面にリードを固着する工程とを具備し、前記リードの一部分に設けたランド部に前記回路素子を固着することを特徴とする。
更に、本発明の回路装置の製造方法は、回路基板の上面に、Ｂステージ状態の絶縁層を介して導電箔を貼着する工程と、前記導電箔をパターニングして導電パターンを形成する工程と、リードの一部から成るランド部に回路素子を固着する工程と、前記リードの前記ランド部の下面を前記絶縁層の表面に貼着する工程とを具備することを特徴とする。
第１図（Ａ）は、本発明の回路装置の斜視図であり、第１図（Ｂ）は、本発明の回路装置の斜視図であり、第２図（Ａ）は、本発明の回路装置の断面図であり、第２図（Ｂ）は、本発明の回路装置の断面図であり、第３図（Ａ）は、本発明の回路装置の斜視図であり、第３図（Ｂ）は、本発明の回路装置の斜視図であり、第４図（Ａ）は、本発明の回路装置の製造方法を説明する断面図であり、第４図（Ｂ）は、本発明の回路装置の製造方法を説明する断面図であり、第４図（Ｃ）は、本発明の回路装置の製造方法を説明する断面図であり、第４図（Ｄ）は、本発明の回路装置の製造方法を説明する断面図であり、第４図（Ｅ）は、本発明の回路装置の製造方法を説明する断面図であり、第５図（Ａ）は、本発明の回路装置の製造方法を説明する平面図であり、第５図（Ｂ）は、本発明の回路装置の製造方法を説明する平面図であり、第５図（Ｃ）は、本発明の回路装置の製造方法を説明する断面図であり、第６図（Ａ）は、本発明の回路装置の製造方法を説明する平面図であり、第６図（Ｂ）は、本発明の回路装置の製造方法を説明する断面図であり、第６図（Ｃ）は、本発明の回路装置の製造方法を説明する断面図であり、第７図（Ａ）は、本発明の回路装置の製造方法を説明する断面図であり、第７図（Ｂ）は、本発明の回路装置の製造方法を説明する平面図であり、第８図（Ａ）は、本発明の回路装置の製造方法を説明する平面図であり、第８図（Ｂ）は、本発明の回路装置の製造方法を説明する断面図であり、第９図は、従来の混成集積回路装置を説明する断面図である。
 符号の説明
１０ 混成集積回路装置 １８ ランド部
１１ 回路基板 ２０ 導電箔
１２ 絶縁層 ２２Ａ 上金型
１３ 導電パターン ２２Ｂ 下金型
１３Ａ パッド ２３ キャビティ
１４ 封止樹脂 ２５ リード
１５Ａ 制御素子 ２５Ａ リード
１５Ｂ パワー素子 ４０ リードフレーム
１６Ａ，１６Ｂ 接合材 ４１ 外枠
１７ 金属細線 ４６ ユニット
＜第１の実施の形態＞
本形態では、第１図から第３図を参照して、回路装置の一例として混成集積回路装置１０の構造を説明する。
第１図を参照して、本形態の混成集積回路装置１０の構成を説明する。第１図（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。第１図（Ｂ）は全体を封止する封止樹脂１４を省いた混成集積回路装置１０の斜視図である。
第１図（Ａ）および第１図（Ｂ）を参照して、矩形の回路基板１１の表面には、絶縁層１２が形成されている。そして、絶縁層１２の表面に形成された導電パターン１３の所定の箇所には、ＬＳＩから成る制御素子１５Ａおよびチップ素子１５Ｃ等の回路素子が電気的に接続されている。回路基板１１の表面に形成された導電パターン１３および回路素子は封止樹脂１４により被覆されている。また、リード２５は封止樹脂１４から外部に導出している。
回路基板１１は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝３０ｍｍ×１５ｍｍ×１．５ｍｍ程度である。回路基板１１としてアルミニウムより成る基板を採用した場合は、回路基板１１の両主面はアルマイト処理される。
絶縁層１２は、回路基板１１の上面全域を覆うように形成されている。絶縁層１２は、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成る。このことにより、内蔵される回路素子から発生した熱を、回路基板１１を介して積極的に外部に放出することができる。絶縁層１２の具体的な厚みは、例えば５０μｍ程度である。また、回路基板１１の裏面を絶縁層１２により被覆しても良い。このようにすることで、回路基板１１の裏面を封止樹脂１４から外部に露出させても、回路基板１１の裏面を外部と絶縁させることができる。
導電パターン１３は銅等の金属から成り、所定の電気回路が形成されるように絶縁層１２の表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッド１３Ａが形成される。更に、制御素子１５Ａの周囲にも多数個のパッド１３Ａが形成され、パッド１３Ａと制御素子１５Ａとは金属細線１７により接続される。ここでは単層の導電パターン１３が図示されているが、絶縁層を介して積層された多層の導電パターン１３が回路基板１１の上面に形成されても良い。
導電パターン１３は、絶縁層１２の上面に設けた厚みが５０μｍ〜１００μｍ程度の薄い導電膜をパターニングして形成される。従って、導電パターン１３の幅は５０μｍ〜１００μｍ程度に狭く形成することができる。また、導電パターン１３同士が離間する距離も５０μｍ〜１００μｍ程度に狭くすることもできる。従って、制御素子１５Ａが数百個の電極を有する素子であっても、電極の数に応じたパッド１３Ａを制御素子１５Ａの周囲に形成することができる。また、微細に形成される導電パターン１３により複雑な電気回路を回路基板１１の表面に形成することもできる。
導電パターン１３に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着することができる。
第１図（Ｂ）を参照すると、回路基板１１の上面には、回路素子として制御素子１５Ａ、パワー素子１５Ｂおよびチップ素子１５Ｃが配置されている。制御電極１５Ａは、所定の電気回路が表面に形成されたＬＳＩであり、パワー素子１５Ｂの制御電極に電気信号を供給している。また、パワー素子１５Ｂは、例えば１アンペア以上の電流が主電極を通過する素子であり、制御素子１５Ａによりその動作が制御される。具体的には、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、バイポーラ型トランジスタ等をパワー素子１５Ｂとして採用可能である。ここでは、パワー素子１５Ｂは、リード２５Ａの一部分から成るランド部１８の上面に載置されている。この事項の詳細は下記する。
封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、封止樹脂１４により、導電パターン１３、回路素子、チップ素子１５Ｂ、金属細線１７が封止されている。また、回路基板１１の裏面も含む回路基板１１全体が封止樹脂１４により被覆されても良いし、回路基板１１の裏面を封止樹脂１４から露出させても良い。
リード２５は、一端が回路基板１１上のパッド１３Ａと電気的に接続され、他端が封止樹脂１４から外部に導出している。リード２５は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。ここでは、回路基板１１の対向する２つの側辺に沿って設けたパッド１３Ａにリード２５を接続している。しかしながら、回路基板１１の１つの側辺または４つの側辺に沿ってパッド１３Ａを設けて、このパッド１３Ａにリード２５を接続しても良い。
また、金属が露出している回路基板１１の側面とリード２５とのショートを防止するために、リード２５は曲折されたガルウイング形状と成っている。即ち、リード２５の途中に於いて、回路基板１１の外周端部よりも内側の領域で、上方に向かって傾斜する部分が設けられている。従って、回路基板１１の側面とリード２５とが離間されるので、両者のショートが防止される。
本形態では、リード２５Ａの一部分にランド部１８を設け、このランド部１８の裏面を絶縁層１２の上面に貼着している。更に、ランド部１８の上面に上記したパワー素子１５Ｂを実装している。このことにより、ランド部１８がヒートシンクとして機能するので、パワー素子１５Ｂから発生した熱は、ランド部１８、絶縁層１２および回路基板１１を介して良好に外部に放出される。
ランド部１８は、リード２５Ａの一部分から成り、ランド部１８の裏面が回路基板１１の表面に貼着されることで、リード２５Ａは回路基板１１に固着されている。ここでは、リード２５Ａの一部分の幅を広くしてランド部１８が形成されている。ランド部１８の平面的な大きさは、上面に載置されるパワー素子１５Ｂによりも大きく形成される。
リード２５Ａは、厚みが０．５ｍｍ程度の金属板を、エッチング加工またはプレス加工することにより形成される。従って、回路基板１１の上面に形成される導電パターン１３と比較するとリード２５Ａは厚く形成される。このことから、リード２５Ａの一部から成るランド部１８も厚く形成され、ヒートシンクとして機能し、パワー素子１５Ｂから発生する熱の放熱に寄与する。
パワー素子１５Ｂは、半田等の導電性の接合材を介して、リード２５Ａのランド部１８の上面に固着される。従って、パワー素子１５Ｂの裏面電極は、回路基板１１上の導電パターン１３を介さずに、ダイレクトにリード２５Ａに接続されている。このことから、大きな電流容量を確保するために、回路基板１１の表面に幅が広い導電パターン１３を形成する必要がないので、金属基板１１を小型にすることができる。また、リード２５Ａの断面は、例えば縦×横＝０．５ｍｍ×０．５ｍｍ程度と大きく、電流容量を十分に確保することができる。
パワー素子１５Ｂの上面に形成された電極は、金属細線１７を介して、回路基板１１上のパッド１３Ａに接続される。電流容量が必要とされる場合は、金属細線１７として直径が１５０μｍ程度以上の太線を用いる。
第２図を参照して、次に、パワー素子１５Ｂが接続される構造を説明する。第２図（Ａ）および第２図（Ｂ）はパワー素子１５Ｂが固着される構造を示す断面図である。
第２図（Ａ）を参照して、ここでは、回路基板１１の上面を被覆する絶縁層１２に、直にリード２５Ａのランド部１８が固着されている。この場合は、Ｂステージ状態の絶縁層１２の上面にランド部１８を貼着した後に、絶縁層１２を加熱硬化させることにより、ランド部１８の裏面は回路基板１１に固着される。このような構造にすることで、ランド部１８と回路基板１１との間に介在するのは絶縁層１２のみになるので、パワー素子１５Ｂから発生する熱を効率良く外部に放出することができる。
第２図（Ｂ）では、ランド部１８の裏面は、半田等の固着材１６Ｂを介して、絶縁層１２の上面に形成されたランド状の導電パターン１３に固着されている。
また、この場合に於いて、パワー素子１５Ｂの実装に用いる接合材１６Ａと、ランド部１８の実装に用いる接合材１６Ｂとは、融点が異なるものを採用することが好ましい。
具体的には、パワー素子１５Ｂをランド部１８の上面に固着してから、ランド部１８の裏面を回路基板１１に実装する場合は、接合材１６Ａが溶融する温度を、接合材１６Ｂよりも高くすることが好ましい。このことにより、接合材１６Ａを介してパワー素子１５Ｂが固着されたランド部１８を、溶融した接合材１６Ｂを用いて回路基板１１に実装する工程に於いて、接合材１６Ａが溶融することを防止することができる。
また、ランド部１８を回路基板１１に固着してから、パワー素子１５Ｂをランド部１８に実装する場合は、接合材１６Ｂの溶融する温度を、接合材１６Ａよりも高くすることが好ましい。このことにより、接合材１６Ａを溶融させてパワー素子１５Ｂをランド部１８の上面に実装する工程に於いて、ランド部１８の固着に用いる固着材１８Ｂが溶融することを防止することができる。
第３図を参照して、リード２５Ａに関して更に説明する。上述の説明では、リード２５Ａに設けたランド部１８には一つのパワー素子１５Ｂが固着されたが、第３図（Ａ）に示すように、１つのランド部１８の上面に複数個（ここでは２個）のパワー素子１５Ｂを実装することができる。また、第３図（Ｂ）に示すように、１つのランド部１８に対して複数個のリード２５Ａを設けることもできる。
＜第２の実施の形態＞
本形態では、第４図を参照して、混成集積回路装置の基本的な製造方法を説明する。
第４図（Ａ）を参照して、先ず、回路基板１１の上面全域に、絶縁層１２を介して、導電箔２０を貼着する。回路基板１１は、銅またはアルミニウムを主材料とする金属から成り、例えば両主面が陽極酸化された厚みが１．５ｍｍ程度のアルミニウム基板を採用することができる。導電箔２０としては、例えば厚みが５０μｍ〜１００μｍ程度の銅を主材料とする導電箔を採用することができる。
絶縁層１２は、ＡＬ２Ｏ３等のフィラーが高充填されたエポキシ樹脂等から成り、回路基板１１と導電箔２０とを接着させる接着材料として機能する。更に、絶縁層１２は、回路基板１１と導電箔２０とを絶縁させる機能も有する。この工程に於いて、絶縁層１２は完全硬化されたＣステージ状態でも良いし、半硬化のＢステージ状態でも良い。絶縁層１２をＣステージ状態にする場合は２００度程度に加熱され、Ｂステージ状態にする場合は１００度程度に加熱される。Ｂステージ状態の絶縁層１２は、接着力を有する。従って、絶縁層１２をＢステージ状態にすると、後の工程にて絶縁層１２の上面に、リード２５Ａのランド部１８の裏面を貼着することができる。また、後に工程にて、第２図（Ｂ）に示すように、リード２５Ａのランド部１８が導電パターン１３に固着される場合は、絶縁層１２はＣステージ状態で良い。
第４図（Ｂ）を参照して、次に、導電箔２０をパターニングすることにより、導電パターン１３を形成する。ここでは、不図示のエッチングレジストを用いたウェットエッチングにより、導電パターン１３を形成している。また、本工程に於いては、後の工程にて、リード２５Ａが固着される領域の絶縁層１２が露出されるように、導電箔２０がエッチングされる。
第４図（Ｃ）を参照して、次に、Ｂステージ状態の絶縁層１２の上面に、リード２５Ａのランド部１８の裏面を貼着する。上記したように、Ｂステージ状態（半硬化状態）の絶縁層１２の表面は粘着力を有する。従って、リード２５Ａの一部に設けたランド部１８を、絶縁層１２の上面に貼着することにより、リード２５Ａを回路基板１１に対して固着することができる。リード２５Ａを固着した後は、絶縁層１２を２００度程度に加熱することにより、絶縁層１２をＣステージ状態（完全硬化状態）にする。また、図示のように、予めランド部１８の上面に、パワー素子１５Ｂが実装されても良い。
第４図（Ｄ）を参照して、次に、回路基板１１の導電パターン１３に、回路素子を電気的に接続する。ここでは、半導体素子である制御素子１５Ａおよびチップ素子１５Ｃを、導電パターン１３に固着している。更に、ランド状の導電パターン１３から成るパッド１３Ａにも、リード２５が固着される。また、制御素子１５Ａの表面の電極は、金属細線１７を介して導電パターン１３と接続される。更に、ランド部１８の上面に固着されたパワー素子１５Ｂも、金属細線１７を介して、回路基板１１上の導電パターン１３と接続される。
第４図（Ｅ）を参照して、次に、回路基板１１の少なくとも上面が封止されるように封止樹脂１４を形成する。ここでは、熱硬化性樹脂を用いたトランスファーモールドにより、回路基板１１の全面を封止している。回路基板１１を封止する構造としては、インジェクションモールド、ポッティング、ケース材による封止などでも良い。
＜第３の実施の形態＞
本形態では、第５図から第７図を参照して、リードフレーム４０を用いた混成集積回路装置の製造方法を説明する。
第５図を参照して、先ず、多数個のリード２５が設けられたリードフレーム４０を用意する。第５図（Ａ）は、リードフレーム４０に設けられる１つのユニット４６を示す平面図であり、第５図（Ｂ）はリードフレーム４０の全体を示す平面図であり、第５図（Ｃ）はリード２５Ａに設けたランド部１８を示す断面図である。第５図（Ａ）では、後の工程にて回路基板１１が載置される領域を点線にて示している。
第５図（Ａ）を参照して、ユニット４６は、回路基板１１が載置される領域内に一端が位置する多数個のリード２５から成る。リード２５は、紙面上では、左右両方向から回路基板１１が載置される領域に向かって延在している。複数個のリード２５は、外枠４１から延在するタイバー４４により互いに連結されることで、変形が防止されている。更に、リード２５Ａの先端部は、部分的に幅広にしたランド部１８が設けられている。
第５図（Ｂ）を参照して、短冊状のリードフレーム４０には、上述したような構成のユニット４６が、複数個離間して配置される。本形態では、リードフレーム４０に複数個のユニット４６を設けて混成集積回路装置を製造することにより、ワイヤボンディングおよびモールド工程等を一括して行い、生産性を向上させている。
第５図（Ｃ）を参照して、ここでは、リードフレーム４０に回路基板１１を固定する前に、リード２５Ａのランド部１８にパワー素子１５Ｂを固着している。ここでは、半田や導電性ペーストから成る固着材１６Ａを介して、パワー素子１５Ｂの裏面がランド部１８の上面に固着されている。
第６図を参照して、次に、リードフレーム４０に回路基板１１を固着する。第６図（Ａ）はリードフレーム４０のユニット４６を示す平面図であり、第６図（Ｂ）および第６図（Ｃ）はパワー素子１５Ｂがランド部１８に固着された箇所を示す断面図である。
第６図（Ａ）を参照して、回路基板１１の周辺部に形成されたパッド１３Ａに、リード２５を固着することで、回路基板１１をリードフレーム４０に固定する。リード２５の先端部は、半田等の固着材を介して回路基板１１上のパッド１３Ａに固着される。また、本工程に於いて、図面では回路基板１１の左側上端部分に、リード２５Ａのランド部１８が固着される。ランド部１８の裏面は、回路基板１１の上面に形成された導電パターン１３に固着されても良いし、回路基板１１の上面を被覆する絶縁層１２に貼着されても良い。
更に、回路基板１１上に、半導体素子等の回路素子が実装される。ここで、予め回路素子が実装された回路基板１１をリードフレーム４０に固定しても良いし、回路基板１１をリードフレーム４０に固定した後に、回路素子を回路基板１１に実装しても良い。更に、実装された回路素子は、金属細線１７を介して、導電パターン１３と接続される。
第６図（Ｂ）を参照して、ここでは、リード２５Ａの先端部に形成されたランド部１８の裏面は、半田等の接合材１６Ｂを介して、ランド形状の導電パターン１３に固着されている。更に、ランド部１８の上面には、パワーＭＯＳ等のパワー素子１５Ｂが、接合材１６Ａを介して固着される。パワー素子１５Ｂの上面に形成された電極は、金属細線１７を介して導電パターン１３と接続される。
また、上述したように、パワー素子１５Ｂの実装に用いる接合材１６Ａと、ランド部１８の実装に用いる接合材１６Ｂとは、融点が異なるものを採用することが好ましい。
具体的には、パワー素子１５Ｂをランド部１８の上面に固着してから、ランド部１８の裏面を回路基板１１に実装する場合は、接合材１６Ａが溶融する温度を、接合材１６Ｂよりも高くすることが好ましい。また、ランド部１８を回路基板１１に固着してから、パワー素子１５Ｂをランド部１８に実装する場合は、接合材１６Ｂの溶融する温度を、接合材１６Ａよりも高くすることが好ましい。
第６図（Ｃ）を参照して、ここでは、Ｂステージ状態の絶縁層１２の上面にランド部１８の裏面が貼着される。Ｂステージ状態の絶縁層１２は半固形状態であり粘着性が強いので、絶縁層１２を接着材として、ランド部１８の裏面を回路基板１１に対して固着することができる。この場合は、ランド部１８を絶縁層１２に貼着した後に、絶縁層１２を硬化させるための加熱処理が行われる。
第７図を参照して、次に、回路基板１１が被覆されるように封止樹脂を形成する。第７図（Ａ）は金型を用いて回路基板１１をモールドする工程を示す断面図であり、第７図（Ｂ）はモールドを行った後のリードフレーム４０を示す平面図である。
第７図（Ａ）を参照して、先ず、上金型２２Ａおよび下金型２２Ｂから形成されるキャビティ２３に、回路基板１１を収納させる。ここでは、上金型２２Ａおよび下金型２２Ｂをリード２５に当接させることにより、キャビティ２３内部に於ける回路基板１１の位置を固定している。更に、金型に設けたゲート（不図示）からキャビティ２３に樹脂を注入して、回路基板１１を封止する。本工程では、熱硬化性樹脂を用いたトランスファーモールドまたは、熱可塑性樹脂を用いたインジェクションモールドが行われる。
第７図（Ｂ）を参照して、上述したモールド工程が終了した後に、リード２５をリードフレーム４０から分離する。具体的には、タイバー４４が設けられた箇所にてリード２５を個別に分離し、第１図に示すような混成集積回路装置をリードフレーム４０から分離する。
＜第４の実施の形態＞
第８図を参照して、リードフレーム４０に回路基板１１を固定する他の構造を説明する。第８図（Ａ）はリードフレーム４０のユニット４６の平面図であり、第８図（Ｂ）はランド部１８が設けられる箇所の断面図である。
第８図（Ａ）および第８図（Ｂ）を参照して、回路基板１１の４隅に対応して、ランド部１８が先端に形成されたリード２５Ａが配置されている。また、ランド部１８の裏面は、Ｂステージ状態の絶縁層１２に貼着されている。従って、ここでは、ランド部１８が設けられたリード２５Ａにより、回路基板１１がリードフレーム４０に固定されている。ここで、回路基板１１を支持するためのリード２５Ａは必ずしも４本必要ではなく、少なくとも２本のリード２５Ａを配置したら回路基板１１を支持することができる。
上記のように、回路基板１１の４隅に配置したリード２５Ａにより回路基板１１を支持することで、他のリード２５に対して回路基板１１を機械的に支持する機能を持たせる必要がない。従って、回路基板１１の周辺部に形成されたパッド１３Ａとリード２５とを、金属細線１７を介して接続することができる。このように、金属細線１７を用いた接続を行うことで、第１図に示すようにリード２５をパッド１３Ａに固着する場合と比較すると、回路基板１１の側辺に沿ってより多数個のパッド１３Ａを設けることができる。この理由は、個々のパッド１３Ａの大きさを、ワイヤボンディングが可能な範囲で小型化できるからである。
本発明の回路装置によれば、リードの一部から成るランド部の上面に回路素子を実装し、ランド部の裏面を回路基板に固着したので、このランド部が上述したヒートシンクの如く機能する。従って、ヒートシンクを省いて回路装置を構成することができる。更に、リードの一部であるランドに直に回路素子を固着したので、回路素子からリードに至るまでの導電パターンが部分的に不要となる。これらのことから、回路装置の構成を簡素化して、コストを低減させることができる。
更にまた、回路素子が固着されたランドの裏面を、Ｂステージ状態の絶縁層の接着力を用いて、回路基板に固着することができる。従って、ランドと回路基板との間には絶縁層のみが介在しているので、ランドの上面に載置された回路素子から発生した熱は、良好に外部に放出される。
本発明の回路装置の製造方法によれば、ヒートシンクを回路基板上に載置する工程が不要になるので、工程数が削減されて、製造コストが低減される。
更に、回路基板の上面に形成されたＢステージ状態の絶縁層の表面にリードの一部から成るランドを貼着し、絶縁層を熱硬化させることにより、リードを回路基板に固着している。従って、半田等の固着材を用いずに、リードを回路基板に固着することができる。
更にまた、多数個のリードが連結されたリードフレームを用いて回路装置を製造する場合は、リードの一部から成るランドの裏面を、回路基板の表面を被覆する絶縁層に貼着することにより、リードフレームに対して回路基板を固定することができる。

Claims (11)

  1. 回路基板と、前記回路基板の上面に形成された導電パターンと、前記導電パターンに電気的に接続された回路素子と、前記回路素子と電気的に接続されて外部に導出するリードとを具備し、
    前記リードの一部から成るランド部の上面に前記回路素子を実装し、
    前記ランド部の下面を前記回路基板に固着することを特徴とする回路装置。
  2. 前記ランド部の下面は、前記回路基板の上面を被覆する絶縁層に固着されることを特徴とする請求の範囲第１項記載の回路装置。
  3. 前記ランド部の下面は、前記回路基板の上面を被覆するＢステージ状態の絶縁層に貼着した後に、前記絶縁層を加熱硬化することにより、前記回路基板に固着されることを特徴とする請求の範囲第１項記載の回路装置。
  4. 前記ランド部は、前記導電パターンに固着されることを特徴とする請求の範囲第１項記載の回路装置。
  5. 前記ランド部に実装される回路素子は、金属細線を介して前記導電パターンに接続されることを特徴とする請求の範囲第１項記載の回路装置。
  6. 前記回路素子は、パワー素子と、前記パワー素子を制御する制御素子とを含み、
    前記制御素子は、前記導電パターンに接続され、
    前記パワー素子は、前記ランド部に固着されることを特徴とする請求の範囲第１項記載の回路装置。
  7. 回路基板を被覆するように形成された絶縁層の上面に導電パターンを形成する工程と、
    前記導電パターンに回路素子を電気的に接続する工程と、
    前記回路基板の表面にリードを固着する工程とを具備し、
    前記リードの一部分に設けたランド部に前記回路素子を固着することを特徴とする回路装置の製造方法。
  8. 回路基板の上面に、Ｂステージ状態の絶縁層を介して導電箔を貼着する工程と、
    前記導電箔をパターニングして導電パターンを形成する工程と、
    リードの一部から成るランド部に回路素子を固着する工程と、
    前記リードの前記ランド部の下面を前記絶縁層の表面に貼着する工程とを具備することを特徴とする回路装置の製造方法。
  9. 前記リードは、複数個のリードが連結されたリードフレームの状態で供給され、
    前記リードに設けたランド部を、Ｂステージ状態の前記絶縁層に貼着することで、前記回路基板を前記リードフレームに固定することを特徴とする請求の範囲第８項記載の回路装置の製造方法。
  10. 前記ランド部の上面に回路素子を実装した後に、前記ランドの下面を前記絶縁層に貼着することを特徴とする請求の範囲第７項または第８項記載の回路装置の製造方法。
  11. Ｂステージ状態の前記絶縁層は、前記ランドが貼着された後に加熱硬化されることを特徴とする請求の範囲第８項記載の回路装置の製造方法。
JP2007533378A 2005-08-31 2006-08-30 回路装置およびその製造方法 Pending JPWO2007026944A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005252188 2005-08-31
JP2005252188 2005-08-31
PCT/JP2006/317604 WO2007026944A1 (ja) 2005-08-31 2006-08-30 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPWO2007026944A1 true JPWO2007026944A1 (ja) 2009-03-12

Family

ID=37809022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007533378A Pending JPWO2007026944A1 (ja) 2005-08-31 2006-08-30 回路装置およびその製造方法

Country Status (6)

Country Link
US (1) US8203848B2 (ja)
JP (1) JPWO2007026944A1 (ja)
KR (1) KR20080031446A (ja)
CN (1) CN101253627B (ja)
TW (1) TWI322646B (ja)
WO (1) WO2007026944A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101986540A (zh) * 2009-06-15 2011-03-16 Tdk兰达美国股份有限公司 电源装置及其制造方法
KR101075738B1 (ko) * 2009-10-29 2011-10-26 삼성전기주식회사 방열 구조물 및 그 제조 방법
US20110159815A1 (en) 2009-12-25 2011-06-30 Min-Chung Wu Wireless Device
US10224613B2 (en) 2009-12-25 2019-03-05 Mediatek Inc. Wireless device
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
KR101095100B1 (ko) * 2010-06-14 2011-12-16 삼성전기주식회사 방열기판 및 그 제조방법
KR101095202B1 (ko) 2010-06-15 2011-12-16 삼성전기주식회사 하이브리드형 방열기판 및 그 제조방법
JP2012028511A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
KR101321277B1 (ko) * 2011-07-04 2013-10-28 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
JP5909396B2 (ja) * 2012-03-26 2016-04-26 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5925052B2 (ja) * 2012-05-23 2016-05-25 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2014090104A (ja) * 2012-10-31 2014-05-15 Denso Corp 半導体装置およびその製造方法
CN103435001B (zh) * 2013-08-05 2016-03-02 天水华天微电子股份有限公司 混合集成电路装置及封装方法
JP2016062904A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体装置
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6790372B2 (ja) * 2016-02-05 2020-11-25 富士電機株式会社 半導体装置
JP7136767B2 (ja) * 2017-03-28 2022-09-13 ローム株式会社 半導体装置および半導体装置の製造方法
GB2567746B (en) * 2017-08-24 2022-03-16 Shindengen Electric Mfg Semiconductor device
WO2019244372A1 (ja) * 2018-06-20 2019-12-26 ローム株式会社 半導体装置
US11502675B2 (en) 2019-02-07 2022-11-15 Rohm Co., Ltd. Switch driving device
WO2020162389A1 (ja) * 2019-02-07 2020-08-13 ローム株式会社 スイッチ駆動装置
US20230207440A1 (en) * 2020-06-08 2023-06-29 Rohm Co., Ltd. Semiconductor device
DE102022212608A1 (de) 2022-11-25 2024-05-29 Zf Friedrichshafen Ag Verfahren zum bilden eines leistungsmoduls und leistungsmodul

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226481A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd パワー半導体モジュールとその製造方法
JPH09102580A (ja) * 1995-08-02 1997-04-15 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP2002083927A (ja) * 2000-09-07 2002-03-22 Matsushita Electric Ind Co Ltd 半導体装置
JP2003124400A (ja) * 2001-10-10 2003-04-25 Fuji Electric Co Ltd 半導体パワーモジュールおよびその製造方法
JP2005167013A (ja) * 2003-12-03 2005-06-23 Renesas Technology Corp 半導体装置及び電子装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951102B2 (ja) 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
JP2005142189A (ja) * 2003-11-04 2005-06-02 Toyota Industries Corp 半導体装置
TWI237372B (en) * 2004-06-29 2005-08-01 Advanced Semiconductor Eng Leadframe for multi-chip package and method for manufacturing the same
US7957158B2 (en) * 2006-10-31 2011-06-07 Sanyo Electric Co., Ltd. Circuit device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226481A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd パワー半導体モジュールとその製造方法
JPH09102580A (ja) * 1995-08-02 1997-04-15 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP2002083927A (ja) * 2000-09-07 2002-03-22 Matsushita Electric Ind Co Ltd 半導体装置
JP2003124400A (ja) * 2001-10-10 2003-04-25 Fuji Electric Co Ltd 半導体パワーモジュールおよびその製造方法
JP2005167013A (ja) * 2003-12-03 2005-06-23 Renesas Technology Corp 半導体装置及び電子装置

Also Published As

Publication number Publication date
CN101253627A (zh) 2008-08-27
US20090129038A1 (en) 2009-05-21
KR20080031446A (ko) 2008-04-08
WO2007026944A1 (ja) 2007-03-08
CN101253627B (zh) 2011-09-14
US8203848B2 (en) 2012-06-19
TW200726340A (en) 2007-07-01
TWI322646B (en) 2010-03-21

Similar Documents

Publication Publication Date Title
JPWO2007026944A1 (ja) 回路装置およびその製造方法
US7957158B2 (en) Circuit device
JP3674333B2 (ja) パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP4438489B2 (ja) 半導体装置
JP4614586B2 (ja) 混成集積回路装置の製造方法
CN106373952B (zh) 功率模块封装结构
JP2005347354A (ja) 回路装置およびその製造方法
JP5378683B2 (ja) 回路装置およびその製造方法
US11177236B2 (en) Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
JP5096094B2 (ja) 回路装置
JP2010034350A (ja) 半導体装置
JP2005064479A (ja) 回路モジュール
JP5341339B2 (ja) 回路装置
JP2011199148A (ja) 半導体装置
JP2011054625A (ja) 回路装置
JP2004048084A (ja) 半導体パワーモジュール
JP2004165525A (ja) 半導体装置及びその製造方法
JP4610426B2 (ja) 回路装置の製造方法
JP4258411B2 (ja) 半導体装置
JP4676252B2 (ja) 回路装置の製造方法
JP2009267071A (ja) 半導体装置
JP3604952B2 (ja) 混成集積回路装置
JP5132070B2 (ja) 回路装置およびその製造方法
JP5341473B2 (ja) 半導体装置およびその製造方法
JP2008112928A (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090807

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140121