WO2007026944A1 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
WO2007026944A1
WO2007026944A1 PCT/JP2006/317604 JP2006317604W WO2007026944A1 WO 2007026944 A1 WO2007026944 A1 WO 2007026944A1 JP 2006317604 W JP2006317604 W JP 2006317604W WO 2007026944 A1 WO2007026944 A1 WO 2007026944A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
circuit board
lead
land portion
insulating layer
Prior art date
Application number
PCT/JP2006/317604
Other languages
English (en)
French (fr)
Inventor
Sadamichi Takakusaki
Noriaki Sakamoto
Original Assignee
Sanyo Electric Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co., Ltd. filed Critical Sanyo Electric Co., Ltd.
Priority to JP2007533378A priority Critical patent/JPWO2007026944A1/ja
Priority to CN2006800318272A priority patent/CN101253627B/zh
Priority to US12/065,001 priority patent/US8203848B2/en
Publication of WO2007026944A1 publication Critical patent/WO2007026944A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Definitions

  • the present invention relates to a circuit device and a method for manufacturing the circuit device, and more particularly to a circuit device and a method for manufacturing the circuit device in which a single semiconductor element is mounted on the surface of a circuit board.
  • a conductive pattern 10 3 is formed on the surface of the rectangular substrate 10 1 through an insulating layer 10 2.
  • a circuit element is fixed to a desired portion of the conductive pattern 103 to form a predetermined electric circuit.
  • the semiconductor element 10 5 A and the chip element 10 5 B are connected to the conductive pattern 10 3 as circuit elements.
  • the lead 104 is connected to a pad 1009 made of a conductive pattern 103 formed on the periphery of the substrate 1001 and functions as an external terminal.
  • the sealing resin 10 8 has a function of sealing an electric circuit formed on the surface of the substrate 10 1.
  • the semiconductor element 10 5 A is a power element through which a large current of, for example, 1 ampere or more passes, and generates a large amount of heat. For this reason, the semiconductor element 10 5 A has been placed on top of the heat sink 1 10 placed on the conductive pattern 10 3.
  • the hybrid integrated circuit device 100 described above employs the heat sink 110, there is a problem in that the overall configuration becomes complicated and the cost increases.
  • a wide conductive pattern 1 0 3 is supplied to the circuit board 1 in order to supply current to the semiconductor element 1 0 5 A.
  • 0 Must be formed on 1.
  • the conductive pattern 103 is thinly formed to about 50 ⁇ m, for example, in order to increase the current capacity of the conductive pattern 103, its width is set to about several mm. It needs to be wide. This had the problem of increasing the overall size of the device.
  • the heat sink 1 1 0 must be formed and placed on the circuit board 1 0 1, which increases man-hours and increases manufacturing costs.
  • the present invention has been made in view of the above-described problems, and a main object of the present invention is to provide a circuit device capable of simplifying a structure in which a power semiconductor element is incorporated and a method for manufacturing the same.
  • the circuit device of the present invention includes a circuit board, a conductive pattern formed on an upper surface of the circuit board, a circuit element electrically connected to the conductive pattern, and an external connection electrically connected to the circuit element.
  • the circuit element is mounted on an upper surface of a land portion formed of a part of the lead, and the lower surface of the land portion is fixed to the circuit board.
  • the method of manufacturing a circuit device includes a step of forming a conductive pattern on an upper surface of an insulating layer formed so as to cover a circuit board, a step of electrically connecting a circuit element to the conductive pattern, Adhering a lead to the surface of the circuit board, and adhering the circuit element to a land portion provided in a part of the lead. It is characterized by that.
  • the method for manufacturing a circuit device includes a step of attaching a conductive foil to an upper surface of a circuit board via a B-stage insulating layer, and a step of patterning the conductive foil to form a conductive pattern. And a step of adhering a circuit element to a land portion formed of a part of the lead, and a step of attaching a lower surface of the land portion of the lead to the surface of the insulating layer.
  • FIG. 1 (A) is a perspective view of the circuit device of the present invention
  • FIG. 1 (B) is a perspective view of the circuit device of the present invention
  • FIG. 2 (A) is a circuit of the present invention
  • FIG. 2 (B) is a sectional view of the circuit device of the present invention
  • FIG. 3 (A) is a perspective view of the circuit device of the present invention
  • FIG. 3 (B). Is a perspective view of the circuit device of the present invention
  • FIG. 4 (A) is a cross-sectional view for explaining a method of manufacturing the circuit device of the present invention
  • FIG. 4 (B) is a circuit device of the present invention.
  • FIG. 4 (A) is a cross-sectional view for explaining a method of manufacturing the circuit device of the present invention
  • FIG. 4 (B) is a circuit device of the present invention.
  • FIG. 4 (C) is a cross-sectional view illustrating a method for manufacturing the circuit device of the present invention
  • FIG. 4 (D) is a circuit diagram of the present invention
  • FIG. 4 (E) is a cross-sectional view illustrating a method for manufacturing the circuit device of the present invention
  • FIG. 5 (A) is a cross-sectional view illustrating the method for manufacturing the circuit device of the present invention.
  • Manufacturing method FIG. 5 (B) is a plan view for explaining the method for manufacturing the circuit device of the present invention
  • FIG. 5 (C) is for explaining the method for manufacturing the circuit device of the present invention. Is a sectional view of the first
  • FIG. 6 (A) is a plan view for explaining the method for manufacturing the circuit device of the present invention
  • FIG. 6 (B) is a sectional view for explaining the method for manufacturing the circuit device of the present invention.
  • FIG. 9 is a cross-sectional view for explaining a manufacturing method of a clear circuit device
  • FIG. 9 is a cross-sectional view for explaining a conventional hybrid integrated circuit device.
  • FIG. 1 the structure of a hybrid integrated circuit device 10 will be described as an example of a circuit device with reference to FIGS. 1 to 3.
  • FIG. 1 the structure of a hybrid integrated circuit device 10 will be described as an example of a circuit device with reference to FIGS. 1 to 3.
  • FIG. 1 the structure of a hybrid integrated circuit device 10 will be described as an example of a circuit device with reference to FIGS. 1 to 3.
  • FIG. 1 the structure of a hybrid integrated circuit device 10 will be described as an example of a circuit device with reference to FIGS. 1 to 3.
  • FIG. 1 (A) is a perspective view of the hybrid integrated circuit device 10 as viewed obliquely from above.
  • FIG. 1 (B) is a perspective view of the hybrid integrated circuit device 10 from which the sealing resin 14 for sealing the whole is omitted.
  • an insulating layer 12 is formed on the surface of the rectangular circuit board 11.
  • circuit elements such as an LSI control element 15 A and a chip element 15 C are electrically connected to predetermined portions of the conductive pattern 13 formed on the surface of the insulating layer 12. Yes.
  • the conductive pattern 13 and the circuit element formed on the surface of the circuit board 11 are covered with a sealing resin 14.
  • the lead 25 is led out from the sealing resin 14 to the outside.
  • the circuit board 11 is a metal board whose main material is a metal such as aluminum (A 1) or copper (Cu).
  • a board made of aluminum is used as the circuit board 1 1, both main surfaces of the circuit board 1 1 are subjected to an aluminum treatment.
  • the insulating layer 12 is formed so as to cover the entire upper surface of the circuit board 1.1.
  • Insulation layer 1 2 filler such as AL 2 ⁇ 3 consists of highly filled epoxy resin.
  • the specific thickness of the insulating layer 1 2 is For example, it is about 50 ⁇ m.
  • the back surface of the circuit board 11 may be covered with the insulating layer 12. In this way, even if the back surface of the circuit board 11 is exposed to the outside from the sealing resin 14, the back surface of the circuit board 11 can be insulated from the outside.
  • the conductive pattern 13 is made of a metal such as copper, and is formed on the surface of the insulating layer 12 so that a predetermined electric circuit is formed.
  • a pad 13 3 made of the conductive pattern 13 is formed on the side from which the lead 25 is led out.
  • a large number of pads 13 A are formed around the control element 15 A, and the pad 13 A and the control element 15 A are connected by a thin metal wire 17.
  • a single-layer conductive pattern 13 is shown here, a multi-layer conductive pattern 13 laminated via an insulating layer may be formed on the upper surface of the circuit board 11.
  • the thickness of the conductive pattern 1 3 provided on the upper surface of the insulating layer 1 2 is 50 ⁇ ⁇ ! It is formed by patterning a thin conductive film of about ⁇ 100 ⁇ m. Therefore, the width of the conductive pattern 1 3 is 50 ⁇ ! It can be formed as narrow as ⁇ ⁇ ⁇ ⁇ ⁇ m. In addition, the distance between the conductive patterns 1 3 is 5 0 n! It can also be narrowed to ⁇ ⁇ ⁇ ⁇ ⁇ m. Therefore, even if the control element 15 A is an element having several hundred electrodes, the pad 13 A corresponding to the number of electrodes can be formed around the control element 15 A. In addition, a complicated electrical circuit can be formed on the surface of the circuit board 11 by the finely formed conductive pattern 13.
  • an active element or a receiving element can be generally adopted. Specifically, transistors, LSI chips, diodes, chip resistors, chip capacitors, inductances, thermistors, antennas, oscillators, etc. can be used as circuit elements. Furthermore, a resin-sealed package or the like can be fixed to the conductive pattern 13 as a circuit element.
  • the upper surface of the circuit board 11 is controlled as a circuit element.
  • a control element 15 A, a power element 15 B, and a chip element 15 C are arranged.
  • the control electrode 15 A is an LSI having a predetermined electric circuit formed on the surface, and supplies an electric signal to the control electrode of the power element 15 B.
  • the power element 15 B is an element through which, for example, a current of 1 ampere or more passes through the main electrode, and its operation is controlled by the control element 15 A.
  • MOSFETs Metal-Oxide Semiconductor Field Effect Transistors
  • IGBTs Insulated Gate Bipolar Transistors
  • ICs Integrated Circuits
  • bipolar transistors can be used as the power elements 15 B.
  • the power element 15 B is placed on the upper surface of the land portion 18 consisting of a part of the lead 25 A. Details of this matter are described below.
  • the sealing resin 14 is formed by a transfer mold using a thermosetting resin or an injection mold using a thermoplastic resin.
  • the conductive pattern 13, the circuit element, the chip element 15 B, and the metal thin wire 17 are sealed with the sealing resin 14.
  • the entire circuit board 1 1 including the back surface of the circuit board 1 1 may be covered with the sealing resin 1 4, or the back surface of the circuit board 1 1 may be exposed from the sealing resin 1 4. .
  • the lead 25 is made of a metal whose main component is copper (C u), aluminum (A 1), an Fe—N i alloy, or the like.
  • the lead 2 5 is connected to the pad 1 3 A provided along two opposing sides of the circuit board 1 1.
  • pad 1 3 A may be provided along one side or four sides of circuit board 1 1, and lead 2 5 may be connected to pad 1 3 A.
  • the lead 25 has a bent gull wing shape.
  • the area inside the outer peripheral edge of the circuit board 11 is inside. In the area, a portion inclined upward is provided. Accordingly, since the side surface of the circuit board 11 is separated from the lead 25, short-circuit between them is prevented.
  • a land portion 18 is provided in a part of the lead 25 A, and the back surface of the land portion 18 is attached to the upper surface of the insulating layer 12.
  • the power element 15 B described above is mounted on the upper surface of the land portion 18.
  • the land portion 18 functions as a heat sink, so the heat generated from the power element 15 B is good via the land portion 18, the insulating layer 12, and the circuit board 11. To the outside.
  • the land portion 18 is composed of a part of the lead 25 A, and the back surface of the land portion 18 is adhered to the front surface of the circuit board 11 1, so that the lead 25 A is fixed to the circuit board 11.
  • a land portion 18 is formed by widening a part of the lead 25 A.
  • the planar size of the land portion 18 is formed larger than that of the power element 15 B mounted on the upper surface.
  • the lead 25 A is formed by etching or pressing a metal plate having a thickness of about 0.5 mm. Therefore, the lead 25 A is formed thicker than the conductive pattern 13 formed on the upper surface of the circuit board 11. For this reason, the land portion 18 consisting of a part of the lead 25 A is also formed thick, functions as a heat sink, and contributes to heat dissipation from the power element 15 B.
  • the electrode formed on the upper surface of the power element 15 B is connected to the pad 13 A on the circuit board 11 via the fine metal wire 17.
  • FIGS. 2 (A) and 2 (B) are cross-sectional views showing the structure to which the power element 15 B is fixed.
  • the land portion 18 of the lead 25 A is directly fixed to the insulating layer 12 covering the upper surface of the circuit board 11.
  • the insulating layer 12 is heated and cured, so that the back surface of the land portion 18 becomes the circuit board 1. Fixed to 1. With such a structure, since only the insulating layer 12 is interposed between the land portion 18 and the circuit board 11, the heat generated from the power element 15 B can be efficiently transferred to the outside. Can be released.
  • the back surface of the land portion 18 is fixed to the land-like conductive pattern 13 formed on the upper surface of the insulating layer 12 via a fixing material 16 B such as solder. ing.
  • the bonding material 1 6 A used for mounting the power element 15 B and the bonding material 1 6 B used for mounting the land portion 1 8 should have different melting points. It is preferable.
  • the bonding material 16 A melts. It is preferable that the temperature of the adhesive is higher than that of the bonding material 16 B. As a result, the land portion 18 to which the power element 15 B is fixed via the bonding material 16 A is mounted on the circuit board 11 1 using the molten bonding material 16 B. In this case, the bonding material 16 A can be prevented from melting. Also, when the power element 15 B is mounted on the land 18 after the land 18 is fixed to the circuit board 11 1, the temperature at which the bonding material 16 B melts is set to the bonding material 16 A It is preferable to make it higher. As a result, in the process of melting the bonding material 16 A and mounting the power element 15 B on the upper surface of the land portion 18, the fixing material 18 B used for fixing the land portion 18. It is possible to prevent the material from melting.
  • one power element 15 B is fixed to the land portion 18 provided on the lead 25 A.
  • plurality (two in this case) of power elements 15 B can be mounted on the top surface of 8.
  • a plurality of leads 25 A can be provided for one land portion 18.
  • conductive foil 20 is attached to the entire upper surface of circuit board 11 via insulating layer 12.
  • the circuit board 11 is made of a metal whose main material is copper or aluminum.
  • a metal whose main material is copper or aluminum.
  • an aluminum board having a thickness of about 1.5 mm in which both main surfaces are anodized can be used.
  • the conductive foil 20 has a thickness of 50 ⁇ ! It is possible to search for a conductive foil whose main material is copper of about ⁇ 100 m.
  • the insulating layer 12 is made of an epoxy resin or the like highly filled with a filler such as AL 2 0 3 and functions as an adhesive material for bonding the circuit board 1 1 and the conductive foil 2 0. Furthermore, the insulating layer 12 has a function of insulating the circuit board 11 and the conductive foil 20. In this process, the insulating layer 12 may be in a fully cured C stage state or in a semi-cured B stage state. Set insulation layer 1 2 to C stage When heated to about 200 degrees, it is heated to about 100 degrees when setting to the B stage state. The insulating layer 12 in the B stage state has an adhesive force.
  • the back surface of the land portion 18 of the lead 25 A can be attached to the upper surface of the insulating layer 12 in a later step. Further, as shown in FIG. 2 (B) later, when the land portion 18 of lead 25 A is fixed to the conductive pattern 13 as shown in FIG. The state is good.
  • conductive pattern 13 is formed by patterning conductive foil 20.
  • the conductive pattern 13 is formed by wet etching using an unillustrated etching resist.
  • the conductive foil 20 is etched so that the insulating layer 12 in the region where the lead 25A is fixed is exposed in a later step.
  • the back surface of land portion 18 of lead 25A is adhered to the upper surface of insulating layer 12 in the B stage state.
  • the surface of the insulating layer 12 in the B-stage state (semi-cured state) has adhesive strength. Therefore, by sticking the land portion 18 provided on a part of the lead 25 A to the upper surface of the insulating layer 12 2, the lead 25 A is fixed to the circuit board 11. be able to.
  • the insulating layer 12 is heated to about 200 ° C., so that the insulating layer 12 is brought into the C stage state (fully cured state).
  • the power element 15 B may be mounted on the upper surface of the land portion 18 in advance.
  • the circuit element is electrically connected to the conductive pattern 13 of the circuit board 11.
  • the control element 15 A and the chip element 15 C which are semiconductor elements are fixed to the conductive pattern 13.
  • the lead 25 is also fixed to the pad 13 A composed of the land-like conductive pattern 13.
  • the electrode on the surface of the control element 15 A is connected to the conductive pattern 1 3 through the metal thin wire 17.
  • the power element 15 B fixed to the upper surface of the land portion 1 8 is also connected to the conductive pattern 1 3 on the circuit board 1 1 through the metal thin wire 17. It is.
  • sealing resin 14 is formed so that at least the upper surface of circuit board 11 is sealed.
  • the entire surface of the circuit board 11 is sealed by transfer molding using a thermosetting resin.
  • the structure for sealing the circuit board 11 1 may be injection molding, potting, sealing with a case material, or the like.
  • FIG. 5 (A) is a plan view showing one unit 46 provided in the lead frame 40
  • FIG. 5 (B) is a plan view showing the entire lead frame 40
  • FIG. 5 (C) is a cross-sectional view showing the land portion 18 provided on the lead 25A.
  • a region where the circuit board 11 is placed in a later process is indicated by a dotted line.
  • the unit 46 is composed of a large number of leads 25 having one end positioned in an area where the circuit board 11 is placed.
  • the lead 25 extends from the left and right directions toward the area on which the circuit board 11 is placed on the paper.
  • the plurality of leads 25 are connected to each other by a tieper 44 extending from the outer frame 41 1, thereby preventing deformation.
  • a land portion 18 that is partially widened is provided at the tip of the lead 25 A.
  • a plurality of units 46 having the above-described configuration are arranged apart from each other in strip-shaped lead frame 40.
  • a hybrid integrated circuit device is manufactured by providing a plurality of units 46 on the lead frame 40, thereby improving the productivity by performing wire bonding and molding processes all at once. I am letting.
  • power element 15 B is fixed to land portion 18 of lead 25A. ing.
  • the back surface of the power element 15 B is fixed to the upper surface of the land portion 18 via a fixing material 16 A made of solder or a conductive paste.
  • FIG. 6 (A) is a plan view showing the unit 46 of the lead frame 40.
  • FIGS. 6 (B) and 6 (C) show that the power element 15 B is connected to the land portion 18. It is sectional drawing which shows the location fixed.
  • the circuit board 11 is secured to the pad frame 1 by attaching the lead 2 5 to the pad 1 3 A formed on the periphery of the circuit board 1 1. Secure to.
  • the leading end of the lead 25 is fixed to the pad 13 A on the circuit board 11 1 through a fixing material such as solder.
  • the land portion 18 of the lead 25 A is fixed to the upper left end portion of the circuit board 11 in the drawing.
  • the back surface of the land portion 1 8 may be fixed to the conductive pattern 13 formed on the upper surface of the circuit board 1 1, or attached to the insulating layer 1 2 covering the upper surface of the circuit board 1 1. 0
  • a circuit element such as a semiconductor element is mounted on the circuit board 11.
  • the circuit board 1 1 on which the circuit elements are mounted in advance may be fixed to the lead frame 40, or after the circuit board 1 1 is fixed to the lead frame 40, the circuit elements are connected to the circuit board 1 1. May be implemented.
  • the mounted circuit element is connected to the conductive pattern 1 3 through the metal thin wire 1 7.
  • the back surface of the land portion 18 formed at the leading end of the lead 25 A is shaped like a land through a bonding material 16 B such as solder.
  • the conductive pattern 1 is fixed to 3.
  • a power element 15 B such as a power MOS is fixed to the upper surface of the land portion 18 via a bonding material 16 A.
  • the electrode formed on the upper surface of the power element 1 5 B is connected to the conductive pattern 1 through the fine metal wire 1 7. Connected with 3.
  • the bonding material 16 A used for mounting the power element 15 B and the bonding material 16 B used for mounting the land portion 18 may be different in melting point. Are preferred.
  • the bonding material 16 A melts. It is preferable that the temperature of the adhesive is higher than that of the bonding material 16 B. Also, when the power element 15 B is mounted on the land portion 1 8 after the land portion 1 8 is fixed to the circuit board 11, the melting temperature of the bonding material 1 6 B is set to the bonding material 1 6 Higher than A is preferable.
  • the back surface of land portion 18 is adhered to the upper surface of insulating layer 12 in the B stage state.
  • the insulating layer 12 in the B-stage state is in a semi-solid state and has strong adhesiveness, so that the back surface of the land portion 18 is fixed to the circuit board 11 1 by using the insulating layer 12 as an adhesive. Can do.
  • heat treatment for curing the insulating layer 12 is performed.
  • FIG. 7 (A) is a cross-sectional view showing the process of molding the circuit board 11 using a mold
  • FIG. 7 (B) is a plan view showing the lead frame 40 after molding.
  • circuit board 11 is housed in a cavity 2 3 formed from upper mold 2 2 A and lower mold 2 2 B.
  • the position of the circuit board 11 inside the cavity 23 is fixed by bringing the upper mold 2 2 A and the lower mold 2 2 B into contact with the lead 25.
  • resin is injected into the cavity 23 from a gate (not shown) provided in the mold, and the circuit board 11 is sealed.
  • transfer molding or thermosetting resin is used. The injection molding using a thermoplastic resin is performed.
  • lead 25 is separated from lead frame 40. Specifically, the leads 25 are individually separated at the locations where the typers 44 are provided, and the hybrid integrated circuit device as shown in FIG. 1 is separated from the lead frame 40.
  • FIG. 8 (A) is a plan view of the unit 46 of the lead frame 40
  • FIG. 8 (B) is a cross-sectional view of the place where the land portion 18 is provided.
  • leads 25 A having land portions 18 formed at the tips are arranged corresponding to the four corners of circuit board 11. Yes.
  • the back surface of the land portion 18 is attached to the insulating layer 12 in the B stage state. Accordingly, here, the circuit board 11 is fixed to the lead frame 40 by the lead 25 A provided with the land portion 18.
  • four leads 25 A for supporting the circuit board 11 are not necessarily required, and the circuit board 11 can be supported by arranging at least two leads 25 A.
  • the circuit board 1 1 As described above, by supporting the circuit board 1 1 with the leads 2 5 A arranged at the four corners of the circuit board 1 1, the circuit board 1 1 is mechanically attached to the other leads 2 5. There is no need to have a supporting function. Therefore, the pad 13 A formed on the periphery of the circuit board 11 and the lead 25 can be connected via the thin metal wire 17. In this way, the connection using the thin metal wire 17 makes it possible to connect the lead 25 to the pad 13 A as shown in Fig. 1. More pads 13 A can be provided along the side. This is because the size of each pad 13 A can be reduced to the extent that wire bonding is possible.
  • the circuit is formed on the upper surface of the land portion formed of a part of the lead. Since the element is mounted and the back surface of the land portion is fixed to the circuit board, this land portion functions like the above-described heat sink. Therefore, the circuit device can be configured without the heat sink. Furthermore, since the circuit element is directly fixed to the land which is a part of the lead, the conductive pattern from the circuit element to the lead is partially unnecessary. As a result, the configuration of the circuit device can be simplified and the cost can be reduced.
  • the back surface of the land to which the circuit element is fixed can be fixed to the circuit board by using the adhesive force of the insulating layer in the B stage state. Therefore, since only the insulating layer is interposed between the land and the circuit board, the heat generated from the circuit elements mounted on the upper surface of the land is well released to the outside.
  • the process of placing the heat sink on the circuit board is not required, so the number of processes is reduced and the manufacturing cost is reduced.
  • a land composed of a part of the lead is attached to the surface of the B-stage insulating layer formed on the upper surface of the circuit board, and the insulating layer is thermally cured, so that the lead is attached to the circuit board. It is stuck to. Therefore, the lead can be fixed to the circuit board without using a fixing material such as solder.
  • the back surface of the land consisting of a part of the lead is attached to an insulating layer covering the surface of the circuit board.
  • the circuit board can be fixed to the lead frame.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

発熱量が大きいパワー素子が内蔵された回路装置の構造を簡素化する。本発明の回路装置は、表面が絶縁層12により被覆された回路基板11と、絶縁層12の表面に形成された導電パターン13と、導電パターン13に電気的に接続された回路素子と、導電パターン13から成るパッド13Aに接続されたリード25とを具備する。更に、リード25Aの一部から成るランド部18の上面には、パワー素子15Bが固着されている。従って、ランド部18がヒートシンクとして放熱に寄与する。

Description

明 細 書 回路装置およびその製造方法 技術分野
本発明は回路装置およびその製造方法に関し、 特に、 回路基板の表面にパ ヮ一系の半導体素子が実装される回路装置おょぴその製造方法に関するもの である。 背景技術
第 9図を参照して、 従来の混成集積回路装置 1 0 0の構成を説明する （例 えば、 特開平 5— 1 0 2 6 4 5を参照）。 矩形の基板 1 0 1の表面には、 絶縁 層 1 0 2を介して導電パターン 1 0 3が形成されている。 導電パターン 1 0 3の所望の箇所に回路素子が固着されて、 所定の電気回路が形成される。 こ こでは、 回路素子と して半導体素子 1 0 5 Aおよびチップ素子 1 0 5 Bが、 導電パターン 1 0 3に接続されている。 リー ド 1 0 4は、 基板 1 0 1の周辺 部に形成された導電パターン 1 0 3から成るパッ ド 1 0 9に接続され、 外部 端子と して機能している。 封止樹脂 1 0 8は、 基板 1 0 1 の表面に形成され た電気回路を封止する機能を有する。
半導体素子 1 0 5 Aは、 例えば 1 アンペア以上の大電流が通過するパワー 系の素子であり、 発熱量が非常に大きい。 このことから、 半導体素子 1 0 5 Aは、 導電パターン 1 0 3に載置されたヒ一 トシンク 1 1 0の上部に載置さ れていた。 ヒー トシンク 1 1 0は、 例えば縦 X椟 X厚み = 1 0 mm X 1 0 m mX l mm程度の銅等の金属片から成る。 ヒー トシンク 1 1 0を採用するこ とによ り、 半導体素子 1 0 5 Aから発生した熱を外部に積極的に放出するこ とができる。 しかしながら、 上述した混成集積回路装置 1 0 0では、 ヒー トシンク 1 1 0を採用するために、 全体の構成が複雑になり コス トが高く なってしま う 問 題があった。
更に、 大電流が通過する半導体素子 1 0 5 Aを導電パターン 1 0 3に配置 する と、 半導体素子 1 0 5 Aに電流を供給するために幅の広い導電パターン 1 0 3 を、 回路基板 1 0 1上に形成する必要がある。 具体的には、 導電パタ ーン 1 0 3は例えば 5 0 μ m程度に薄く形成されているので、 導電パターン 1 0 3の電流容量を大き くするためには、 その幅を数 m m程度に広くする必 要がある。 このことが、 装置全体の大型化を招く 問題があった。
また、 製法上に於いても、 ヒー トシンク 1 1 0 の形成おょぴ回路基板 1 0 1への配置が必要になるので、 工数が増加し、 製造コス トが高く なる問題が あ" o 7こ o 発明の開示
本発明は、 上述した問題を鑑みてなされ、 本発明の主な目的は、 パワー系 の半導体素子が内蔵される構造を簡素化できる回路装置およびその製造方法 を提供することにある。
本発明の回路装置は、 回路基板と、 前記回路基板の上面に形成された導電 パターンと、 前記導電パターンに電気的に接続された回路素子と、 前記回路 素子と電気的に接続されて外部に導出する リードとを具備し、 前記リ ー ドの 一部から成るラン ド部の上面に前記回路素子を実装し、 前記ラン ド部の下面 を前記回路基板に固着することを特徴とする。
本発明の回路装置の製造方法は、 回路基板を被覆するよ う に形成された絶 縁層の上面に導電パターンを形成する工程と、 前記導電パターンに回路素子 を電気的に接続する工程と、 前記回路基板の表面にリー ドを固着する工程と を具備し、 前記リー ドの一部分に設けたラン ド部に前記回路素子を固着する ことを特徴とする。
更に、 本発明の回路装置の製造方法は、 回路基板の上面に、 Bステージ状 態の絶縁層を介して導電箔を貼着する工程と、 前記導電箔をパターニングし て導電パターンを形成する工程と、 リ一ドの一部から成るラン ド部に回路素 子を固着する工程と、 前記リ一ドの前記ランド部の下面を前記絶縁層の表面 に貼着する工程とを具備することを特徴とする。 図面の簡単な説明
第 1図 （A ) は、 本発明の回路装置の斜視図であり、 第 1図 （B ) は、 本 発明の回路装置の斜視図であり、 第 2図 （A ) は、 本発明の回路装置の断面 図であり 、 第 2図 （B ) は、 本発明の回路装置の断面図であり、 第 3図 （A ) は、 本発明の回路装置の斜視図であり、 第 3図 （B ) は、 本発明の回路装置 の斜視図であり、 4図 （A ) は、 本発明の回路装置の製造方法を説明する 断面図であり 、 第 4図 ( B ) は、 本発明の回路装置の製造方法を説明する断 面図であ り、 第 4図 ( C ) は、 本発明の回路装置の製造方法を説明する断面 図であり 、 第 4図 ( D ) は、 本発明の回路装貴の製造方法を説明する断面図 であり 、 第 4図 （ E ) は、 本発明の回路装置の製造方法を説明する断面図で あり、 第 5図 （A ) は、 本発明の回路装置の製造方法を説明する平面図であ り 、 第 5図 ( B ) は、本発明の回路装置の製造方法を説明する平面図であり、 第 5図 （C ) は、 本発明の回路装置の製造方法を説明する断面図であ 、 第
6図 （A ) は、 本発明の回路装置の製造方法を説明する平面図であり 、 第 6 図 ( B ) は 、 本発明の回路装置の製造方法を説明する断面図であり、 第 6図
( C )は、本発明の回路装置の製造方法を説明する断面図であり、第 7図（A ) は、 本発明の回路装置の製造方法を説明する断面図であり、 第 7図 （B ) は、 本発明の回路装置の製造方法を説明する平面図であり、 第 8図 （A ) は、 本 発明の回路装置の製造方法を説明する平面図であり、 第 8図 （B ) は、 本発 明の回路装置の製造方法を説明する断面図であり、 第 9図は、 従来の混成集 積回路装置を説明する断面図である。 発明を実施するための最良の形態
<第 1 の実施の形態 >
本形態では、 第 1 図から第 3図を参照して、 回路装置の一例と して混成集 積回路装置 1 0の構造を説明する。
第 1 図を参照して、 本形態の混成集積回路装置 1 0の構成を説明する。 第 1図 （A) は混成集積回路装置 1 0を斜め上方から見た斜視図である。 第 1 図 （B) は全体を封止する封止樹脂 1 4を省いた混成集積回路装置 1 0の斜 視図である。 ' 第 1図 （A) および第 1図 （B) を参照して、 矩形の回路基板 1 1の表面 には、 絶縁層 1 2が形成されている。 そして、 絶縁層 1 2の表面に形成され た導電パターン 1 3の所定の箇所には、 L S I から成る制御素子 1 5 Aおよ ぴチップ素子 1 5 C等の回路素子が電気的に接続されている。 回路基板 1 1 の表面に形成された導電パターン 1 3および回路素子は封止樹脂 1 4によ り 被覆されている。また、リ ード 2 5は封止樹脂 1 4から外部に導出している。 回路基板 1 1 は、 アルミニウム （A 1 ) や銅 （C u) 等の金属を主材料と する金属基板である。 回路基板 1 1 の具体的な大き さは、 例えば、 縦 X横 X 厚さ = 3 0 mm X l 5 mmX l . 5 mm程度である。 回路基板 1 1 と してァ ルミ二ゥムょ り成る基板を採用した場合は、 回路基板 1 1 の両主面はアルマ ィ ト処理される。
絶縁層 1 2は、 回路基板 1.1の上面全域を覆う よ うに形成されている。 絶 縁層 1 2は、 A L 2〇 3等のフィ ラーが高充填されたエポキシ樹脂等から成る。 このことによ り、 内蔵される回路素子から発生した熱を、 回路基板 1 1 を介 して積極的に外部に放出することができる。 絶縁層 1 2の具体的な厚みは、 例えば 5 0 μ m程度である。 また、 回路基板 1 1 の裏面を絶縁層 1 2によ り 被覆しても良い。 このよ うにすることで、 回路基板 1 1 の裏面を封止樹脂 1 4から外部に露出させても、 回路基板 1 1 の裏面を外部と絶縁させることが できる。
導電パターン 1 3は銅等の金属から成り、 所定の電気回路が形成されるよ う に絶縁層 1 2の表面に形成される。 また、 リード 2 5が導出する辺に、 導 電パターン 1 3からなるパッ ド 1 3 Αが形成される。 更に、 制御素子 1 5 A の周囲にも多数個のパッ ド 1 3 Aが形成され、 パッ ド 1 3 Aと制御素子 1 5 Aとは金属細線 1 7 によ り接続される。 ここでは単層の導電パターン 1 3が 図示されているが、 絶縁層を介して積層された多層の導電パターン 1 3が回 路基板 1 1 の上面に形成されても良い。
導電パターン 1 3 は、 絶縁層 1 2の上面に設けた厚みが 5 0 μ η！〜 1 0 0 μ m程度の薄い導電膜をパターニングして形成される。 従って、 導電パター ン 1 3の幅は 5 0 μ π！〜 Ι Ο Ο μ m程度に狭く形成することができる。また、 導電パターン 1 3同士が離間する距離も 5 0 n！〜 Ι Ο Ο μ m程度に狭くす ることもできる。 従って、 制御素子 1 5 Aが数百個の電極を有する素子であ つても、 電極の数に応じたパッ ド 1 3 Aを制御素子 1 5 Aの周囲に形成する ことができる。 また、 微細に形成される導電パターン 1 3によ り複雑な電気 回路を回路基板 1 1 の表面に形成するこ ともできる。
導電パターン 1 3に電気的に接続される回路素子と しては、 能動素子ゃ受 動素子を全般的に採用することができる。 具体的には、 トランジスタ、 L S I チップ、 ダイオー ド、 チップ抵抗、 チップコンデンサ、 インダクタンス、 サーミスタ、アンテナ、発振器などを回路素子と して採用するこ とができる。 更にまた、 樹脂封止型のパッケージ等も、 回路素子と して導電パ 'ターン 1 3 に固着することができる。
第 1図 （B ) を参照すると、 回路基板 1 1 の上面には、 回路素子と して制 御素子 1 5 A、パワー素子 1 5 Bおよびチップ素子 1 5 Cが配置されている。 制御電極 1 5 Aは、 所定の電気回路が表面に形成された L S I であり、 パヮ 一素子 1 5 Bの制御電極に電気信号を供給している。 また、 パワー素子 1 5 Bは、 例えば 1アンペア以上の電流が主電極を通過する素子であり、 制御素 子 1 5 Aに よ り その動作が制御 さ れる。 具体的には、 M O S F E T ( Metal-Oxide Semiconductor Field Effect Transistor )、 I G B T ( Insulated Gate Bipolar Transistor) Λ I C ( Integrated Circuit)、 パイ ポーラ型トランジスタ等をパワー素子 1 5 B と して採用可能である。 ここで は、 パワー素子 1 5 Bは、 リー ド 2 5 Aの一部分から成るラン ド部 1 8の上 面に載置されている。 この事項の詳細は下記する。
封止樹脂 1 4は、 熱硬化性樹脂を用いる トランスファーモールドまたは熱 可塑性榭脂を用いるインジェクショ ンモールドによ り形成される。ここでは、 封止樹脂 1 4によ り、 導電パターン 1 3、 回路素子、 チップ素子 1 5 B、 金 属細線 1 7が封止されている。 また、 回路基板 1 1の裏面も含む回路基板 1 1全体が封止樹脂 1 4によ り被覆されても良いし、 回路基板 1 1の裏面を封 止榭脂 1 4から露出させても良い。
リー ド 2 5は、一端が回路基板 1 1上のパッ ド 1 3 Aと電気的に接続され、 他端が封止樹脂 1 4から外部に導出している。 リー ド 2 5は、 銅 （C u )、 ァ ルミニゥム （A 1 ) または F e — N i の合金等などを主成分と した金属から 成る。 ここでは、 回路基板 1 1 の対向する 2つの側辺に沿って設けたパッ ド 1 3 Aにリー ド 2 5 を接続している。 しかしながら、 回路基板 1 1 の 1つの 側辺または 4つの側辺に沿ってパッ ド 1 3 Aを設けて、 このパッ ド 1 3 Aに リー ド 2 5 を接続しても良い。
また、 金属が露出している回路基板 1 1 の側面と リ一 ド 2 5 とのショー ト を防止するために、リー ド 2 5は曲折されたガルウィング形状と成っている。 即ち、 リー ド 2 5の途中に於いて、 回路基板 1 1の外周端部よ り も内側の領 域で、 上方に向かって傾斜する部分が設けられている。 従って、 回路基板 1 1の側面と リー ド 2 5 とが離間されるので、 両者のショー トが防止される。 本形態では、 リー ド 2 5 Aの一部分にランド部 1 8 を設け、 このラン ド部 1 8の裏面を絶縁層 1 2の上面に貼着している。 更に、 ラン ド部 1 8の上面 に上記したパワー素子 1 5 Bを実装している。 このことによ り、 ラン ド部 1 8がヒー トシンク と して機能するので、パワー素子 1 5 Bから発生した熱は、 ランド部 1 8、 絶縁層 1 2および回路基板 1 1 を介して良好に外部に放出さ れる。
ランド部 1 8は、 リー ド 2 5 Aの一部分から成り、 ランド部 1 8の裏面が 回路基板 1 1 の表面に貼着されることで、 リー ド 2 5 Aは回路基板 1 1 に固 着されている。 ここでは、 リー ド 2 5 Aの一部分の幅を広く してラン ド部 1 8が形成されている。 ランド部 1 8の平面的な大き さは、 上面に載置される パワー素子 1 5 Bによ り も大きく形成される。
リー ド 2 5 Aは、 厚みが 0 . 5 m m程度の金属板を、 エッチング加工また はプレス加工することによ り形成される。 従って、 回路基板 1 1の上面に形 成される導電パターン 1 3 と比較する と リード 2 5 Aは厚く形成される。 こ のことから、 リー ド 2 5 Aの一部から成るラン ド部 1 8 も厚く形成され、 ヒ ー トシンク と して機能し、 パワー素子 1 5 Bから発生する熱の放熱に寄与す る。
パワー素子 1 5 Bは、 半田等の導電性の接合材を介して、 リー ド 2 5 Aの ラン ド部 1 8の上面に固着される。従って、パワー素子 1 5 Bの裏面電極は、 回路基板 1 1上の導電パターン 1 3を介さずに、 ダイ レク トにリー ド 2 5 A に接続されている。 このことから、 大きな電流容量を確保するために、 回路 基板 1 1 の表面に幅が広い導電パターン 1 3を形成する必要がないので、 金 属基板 1 1 を小型にすることができる。 また、 リー ド 2 5 Aの断面は、 例え ば縦 X横 = 0 . 5 m m X 0 . 5 m m程度と大き く 、 電流容量を十分に確保す ることができる。
パワー素子 1 5 Bの上面に形成された電極は、 金属細線 1 7を介して、 回 路基板 1 1上のパッ ド 1 3 Aに接続される。電流容量が必要と される場合は、 金属細線 1 7 と して直径が 1 5 0 m程度以上の太線を用いる。
第 2図を参照して、次に、パワー素子 1 5 Bが接続される構造を説明する。 第 2図 （A ) および第 2図 （B ) はパワー素子 1 5 Bが固着される構造を示 す断面図である。
第 2図 （A ) を参照して、 ここでは、 回路基板 1 1 の上面を被覆する絶縁 層 1 2に、直にリー ド 2 5 Aのラン ド部 1 8が固着さ'れている。この場合は、 Bステージ状態の絶縁層 1 2の上面にラン ド部 1 8 を貼着した後に、 絶縁層 1 2を加熱硬化させることによ り、 ラン ド部 1 8の裏面は回路基板 1 1 に固 着される。 このよ うな構造にすることで、 ラン ド部 1 8 と回路基板 1 1 との 間に介在するのは絶縁層 1 2のみになるので、 パワー素子 1 5 Bから発生す る熱を効率良く外部に放出することができる。
第 2図 （B ) では、 ラン ド部 1 8の裏面は、 半田等の固着材 1 6 Bを介し て、 絶縁層 1 2の上面に形成されたラン ド状の導電パターン 1 3に固着され ている。
また、 この場合に於いて、 パヮ一素子 1 5 Bの実装に用いる接合材 1 6 A と、 ラン ド部 1 8の実装に用いる接合材 1 6 B とは、 融点が異なるものを採 用することが好ましい。
具体的には、 パワー素子 1 5 Bをラン ド部 1 8の上面に固着してから、 ラ ンド部 1 8の裏面を回路基板 1 1 に実装する場合は、 接合材 1 6 Aが溶融す る温度を、 接合材 1 6 Bよ り も高くすることが好ましい。 このこ とによ り、 接合材 1 6 Aを介してパヮー素子 1 5 Bが固着されたラン ド部 1 8を、 溶融 した接合材 1 6 Bを用いて回路基板 1 1 に実装する工程に於いて、 接合材 1 6 Aが溶融するこ とを防止することができる。 また、 ランド部 1 8 を回路基板 1 1 に固着してから、 パワー素子 1 5 Bを ラン ド部 1 8に実装する場合は、 接合材 1 6 Bの溶融する温度を、 接合材 1 6 Aよ り も高くすることが好ま しい。 このことによ り、 接合材 1 6 Aを溶融 させてパワー素子 1 5 Bをラン ド部 1 8の上面に実装する工程に於いて、 ラ ンド部 1 8の固着に用いる固着材 1 8 Bが溶融することを防止することがで さる。
第 3図を参照して、リー ド 2 5 Aに関して更に説明する。上述の説明では、 リー ド 2 5 Aに設けたラン ド部 1 8 には一つのパワー素子 1 5 Bが固着され たが、 第 3図 （A) に示すよ うに、 1つのラン ド部 1 8の上面に複数個 （こ こでは 2個）のパヮー素子 1 5 Bを実装することができる。また、第 3図（B) に示すよ うに、 1つのラン ド部 1 8に対して複数個のリード 2 5 Aを設ける こと もできる。
<第 2の実施の形態 >
本形態では、 第 4図を参照して、 混成集積回路装置の基本的な製造方法を 説明する。
第 4図 （A) を参照して、 先ず、 回路基板 1 1の上面全域に、 絶縁層 1 2 を介して、 導電箔 2 0を貼着する。 回路基板 1 1は、 銅またはアルミニウム を主材料とする金属から成り、 例えば両主面が陽極酸化された厚みが 1 . 5 mm程度のアルミ二ゥム基板を採用することができる。導電箔 2 0 と しては、 例えば厚みが 5 0 π！〜 1 0 0 m程度の銅を主材料とする導電箔を探用す ることができる。
絶縁層 1 2は、 A L 203等のフィラーが高充填されたエポキシ樹脂等から 成り、 回路基板 1 1 と導電箔 2 0 とを接着させる接着材料と して機能する。 更に、 絶縁層 1 2は、 回路基板 1 1 と導電箔 2 0 とを絶縁させる機能も有す る。 この工程に於いて、 絶縁層 1 2は完全硬化された Cステージ状態でも良 いし、 半硬化の Bステージ状態でも良い。 絶縁層 1 2を Cステージ状態にす る場合は 2 0 0度程度に加熱され、 Bステージ状態にする場合は 1 0 0度程 度に加熱される。 Bステージ状態の絶縁層 1 2は、接着力を有する。従って、 絶縁層 1 2を Bステージ状態にすると、 後の工程にて絶縁層 1 2の上面に、 リ ー ド 2 5 Aのラン ド部 1 8の裏面を貼着することができる。 また、 後にェ 程にて、 第 2図 （B ) に示すよ う に、 リー ド 2 5 Aのランド部 1 8が導電パ ターン 1 3に固着される場合は、 絶縁層 1 2は Cステージ状態で良い。
第 4図 （B ) を参照して、 次に、 導電箔 2 0 をパターユングすることによ り 、 導電パターン 1 3を形成する。 ここでは、 不図示のエッチングレジス ト を用いたゥエツ トエッチングによ り、 導電パターン 1 3 を形成している。 ま た、 本工程に於いては、 後の工程にて、 リード 2 5 Aが固着される領域の絶 縁層 1 2が露出されるよ う に、 導電箔 2 0がエッチングされる。
第 4図 （C ) を参照して、 次に、 Bステージ状態の絶縁層 1 2の上面に、 リ ー ド 2 5 Aのラン ド部 1 8の裏面を貼着する。 上記したよ う に、 Bステー ジ状態 （半硬化状態） の絶縁層 1 2 の表面は粘着力を有する。 従って、 リー ド 2 5 Aの一部に設けたラン ド部 1 8 を、 絶縁層 1 2の上面に貼着すること によ り、 リー ド 2 5 Aを回路基板 1 1 に対して固着することができる。 リ一 ド 2 5 Aを固着した後は、絶縁層 1 2を 2 0 0度程度に加熱することによ り、 絶縁層 1 2を Cステージ状態 （完全硬化状態） にする。 また、 図示のよ う に、 予めランド部 1 8の上面に、 パワー素子 1 5 Bが実装されても良い。
第 4図 （D ) を参照して、 次に、 回路基板 1 1 の導電パターン 1 3に、 回 路素子を電気的に接続する。 ここでは、 半導体素子である制御素子 1 5 Aお ょぴチップ素子 1 5 Cを、 導電パターン 1 3に固着している。 更に、 ラン ド 状の導電パターン 1 3から成るパッ ド 1 3 Aにも、リー ド 2 5が固着される。 また、 制御素子 1 5 Aの表面の電極は、 金属細線 1 7を介して導電パターン 1 3 と接続される。 更に、 ラン ド部 1 8 の上面に固着されたパワー素子 1 5 Bも、 金属細線 1 7を介して、 回路基板 1 1上の導電パターン 1 3 と接続さ れる。
第 4図 （E ) を参照して、 次に、 回路基板 1 1 の少なく と も上面が封止さ れるよ う に封止樹脂 1 4を形成する。 こ こでは、 熱硬化性樹脂を用いた トラ ンスファーモール ドによ り、 回路基板 1 1 の全面を封止している。 回路基板 1 1 を封止する構造と しては、 インジェクショ ンモールド、 ポッティ ング、 ケース材による封止などでも良い。
<第 3の実施の形態 >
本形態では、 第 5図から第 7図を参照して、 リードフレーム 4 0を用いた 混成集積回路装置の製造方法を説明する。 '
第 5図を参照して、 先ず、 多数個のリー ド 2 5が設けられたリー ドフレー ム 4 0を用意する。 第 5図 （A ) は、 リ ードフレーム 4 0に設けられる 1つ のユニッ ト 4 6 を示す平面図であり、 第 5図 （B ) はリ ー ドフレーム 4 0の 全体を示す平面図であり、 第 5図 （C ) はリード 2 5 Aに設けたラン ド部 1 8を示す断面図である。 第 5図 （A ) では、 後の工程にて回路基板 1 1が載 置される領域を点線にて示している。
第 5図 （A ) を参照して、 ユニッ ト 4 6は、 回路基板 1 1が载置される領 域内に一端が位置する多数個のリー ド 2 5から成る。 リー ド 2 5は、 紙面上 では、 左右両方向から回路基板 1 1が載置される領域に向かって延在してい る。 複数個のリー ド 2 5は、 外枠 4 1から延在するタイパー 4 4によ り互い に連結されることで、 変形が防止されている。 更に、 リー ド 2 5 Aの先端部 は、 部分的に幅広にしたラン ド部 1 8が設けられている。
第 5図 （B ) を参照して、 短冊状のリードフレーム 4 0には、 上述したよ うな構成のユニッ ト 4 6が、 複数個離間して配置される。 本形態では、 リー ドフレーム 4 0に複数個のュニッ ト 4 6 を設けて混成集積回路装置を製造す ることによ り、 ワイヤボンディングおよびモール ド工程等を一括して行い、 生産性を向上させている。 第 5図 （C ) を参照して、 ここでは、 リー ドフ レーム 4 0に回路基板 1 1 を固定する前に、 リー ド 2 5 Aのラン ド部 1 8にパワー素子 1 5 Bを固着し ている。 ここでは、 半田や導電性ペース トから成る固着材 1 6 Aを介して、 パワー素子 1 5 Bの裏面がラン ド部 1 8の上面に固着されている。
第 6図を参照して、次に、リー ドフレーム 4 0に回路基板 1 1 を固着する。 第 6図 （A ) はリー ドフレーム 4 0のユニッ ト 4 6を示す平面図であり、 第 6図 （B ) および第 6図 （C ) はパワー素子 1 5 Bがラン ド部 1 8 に固着さ れた箇所を示す断面図である。
第 6図 （A ) を参照して、 回路基板 1 1の周辺部に形成されたパッ ド 1 3 Aに、 リー ド 2 5を固着するこ とで、 回路基板 1 1 をリー ドフレーム 4 0に 固定する。 リード 2 5の先端部は、 半田等の固着材を介して'回路基板 1 1上 のパッ ド 1 3 Aに固着される。 また、 本工程に於いて、 図面では回路基板 1 1 の左側上端部分に、 リー ド 2 5 Aのラン ド部 1 8が固着される。 ラン ド部 1 8 の裏面は、 回路基板 1 1 の上面に形成された導電パターン 1 3に固着さ れても良いし、 回路基板 1 1の上面を被覆する絶縁層 1 2に貼着されても良 い 0
更に、回路基板 1 1上に、半導体素子等の回路素子が実装される。 ここで、 予め回路素子が実装された回路基板 1 1 をリー ドフレーム 4 0に固定しても 良いし、 回路基板 1 1 をリードフレーム 4 0に固定した後に、 回路素子を回 路基板 1 1 に実装しても良い。 更に、 実装された回路素子は、 金属細線 1 7 を介して、 導電パターン 1 3 と接続される。
第 6図 （B ) を参照して、 ここでは、 リー ド 2 5 Aの先端部に形成された ラン ド部 1 8の裏面は、 半田等の接合材 1 6 Bを介して、 ラン ド形状の導電 パターン 1 3に固着されている。 更に、 ラン ド部 1 8の上面には、 パワー M O S等のパワー素子 1 5 Bが、 接合材 1 6 Aを介して固着される。 パワー素 子 1 5 Bの上面に形成された電極は、 金属細線 1 7を介して導電パターン 1 3 と接続される。
また、上述したよ う に、パワー素子 1 5 Bの実装に用いる接合材 1 6 Aと、 ラン ド部 1 8の実装に用いる接合材 1 6 B とは、 融点が異なるものを採用す るこ とが好ましい。
具体的には、 パワー素子 1 5 Bをランド部 1 8の上面に固着してから、 ラ ン ド部 1 8の裏面を回路基板 1 1 に実装する場合は、 接合材 1 6 Aが溶融す る温度を、 接合材 1 6 Bよ り も高くするこ とが好ましい。 また、 ラン ド部 1 8 を回路基板 1 1 に固着してから、 パワー素子 1 5 Bをラン ド部 1 8 に実装 する場合は、 接合材 1 6 Bの溶融する温度を、 接合材 1 6 Aよ り も高くする ことが好ましい。
第 6図 （C ) を参照して、 ここでは、 Bステージ状態の絶縁層 1 2の上面 にランド部 1 8の裏面が貼着される。 Bステージ状態の絶縁層 1 2は半固形 状態であり粘着性が強いので、 絶縁層 1 2を接着材と して、 ラン ド部 1 8の 裏面を回路基板 1 1 に対して固着するこ とができる。 この場合は、 ランド部 1 8 を絶縁層 1 2に貼着した後に、 絶縁層 1 2を硬化させるための加熱処理 が行われる。
第 7図を参照して、 次に、 回路基板 1 1が被覆されるよ.う に封止樹脂を形 成する。 第 7図 （A ) は金型を用いて回路基板 1 1 をモールドする工程を示 す断面図であり、 第 7図 （B ) はモール ドを行った後のリー ドフレーム 4 0 を示す平面図である。
第 7図 （A ) を参照して、 先ず、 上金型 2 2 Aおよぴ下金型 2 2 Bから形 成されるキヤビティ 2 3に、 回路基板 1 1 を収納させる。 ここでは、 上金型 2 2 Aおよび下金型 2 2 Bをリー ド 2 5に当接させることによ り、 キヤビテ ィ 2 3内部に於ける回路基板 1 1 の位置を固定している。 更に、 金型に設け たゲー ト （不図示） からキヤビティ 2 3に樹脂を注入して、 回路基板 1 1 を 封止する。 本工程では、 熱硬化性樹脂を用いた トランスファーモール ドまた は、 熱可塑性樹脂を用いたインジェクショ ンモールドが行われる。
第 7図 （B ) を参照して、 上述したモールド工程が終了した後に、 リー ド 2 5をリー ドフ レーム 4 0から分離する。 具体的には、 タイパー 4 4が設け られた箇所にてリー ド 2 5を個別に分離し、 第 1図に示すよ うな混成集積回 路装置をリードフ レーム 4 0から分離する。
<第 4の実施の形態 >
第 8図を参照して、 リー ドフレーム 4 0に回路基板 1 1 を固定する他の構 造を説明する。 第 8図 （A ) はリー ドフ レーム 4 0のユニッ ト 4 6の平面図 であり、 第 8図 （B ) はランド部 1 8が設けられる箇所の断面図である。 第 8図 （A ) および第 8図 （B ) を参照して、 回路基板 1 1 の 4隅に対応 して、 ラン ド部 1 8が先端に形成されたリー ド 2 5 Aが配置されている。 ま た、ラン ド部 1 8の裏面は、 Bステージ状態の絶縁層 1 2に貼着されている。 従って、 ここでは、 ラン ド部 1 8が設けられたリー ド 2 5 Aによ り、 回路基 板 1 1がリー ドフレーム 4 0に固定されている。 ここで、 回路基板 1 1 を支 持するためのリー ド 2 5 Aは必ずしも 4本必要ではなく 、 少なく とも 2本の リー ド 2 5 Aを配置したら回路基板 1 1 を支持することができる。
上記のよ うに、 回路基板 1 1 の 4隅に配置したリード 2 5 Aによ り回路基 板 1 1 を支持することで、 他のリー ド 2 5に対して回路基板 1 1 を機械的に 支持する機能を持たせる必要がない。 従って、 回路基板 1 1 の周辺部に形成 されたパッ ド 1 3 Aと リード 2 5 とを、 金属細線 1 7を介して接続すること ができる。 このよ う に、 金属細線 1 7を用いた接続を行う ことで、 第 1図に 示すよ うにリー ド 2 5をパッ ド 1 3 Aに固着する場合と比較すると、 回路基 板 1 1の側辺に沿ってよ り多数個のパッ ド 1 3 Aを設けることができる。 こ の理由は、 個々のパッ ド 1 3 Aの大きさを、 ワイヤボンディ ング'が可能な範 囲で小型化できるからである。
本発明の回路装置によれば、 リ一ドの一部から成るラン ド部の上面に回路 素子を実装し、 ラン ド部の裏面を回路基板に固着したので、 このラン ド部が 上述したヒー ドシンクの如く機能する。 従って、 ヒー トシンクを省いて回路 装置を構成することができる。 更に、 リー ドの一部であるランドに直に回路 素子を固着したので、 回路素子から リー ドに至るまでの導電パターンが部分 的に不要となる。 これらのことから、 回路装置の構成を簡素化して、 コス ト を低減させることができる。
更にまた、 回路素子が固着されたラン ドの裏面を、 Bステージ状態の絶縁 層の接着力を用いて、 回路基板に固着することができる。 従って、 ラン ドと 回路基板との間には絶縁層のみが介在しているので、 ラン ドの上面に载置さ れた回路素子から発生した熱は、 良好に外部に放出される。
本発明の回路装置の製造方法によれば、 ヒー トシンクを回路基板上に載置 する工程が不要になるので、工程数が削減されて、製造コス トが低減される。 更に、 回路基板の上面に形成された Bステージ状態の絶縁層の表面にリ一 ドの一部から成るランドを貼着し、 絶縁層を熱硬化させるこ とによ り 、 リー ドを回路基板に固着している。 従って、 半田等の固着材を用いずに、 リー ド を回路基板に固着することができる。
更にまた、 多数個のリー ドが連結されたリー ドフレームを用いて回路装置 を製造する場合は、 リードの一部から成るラン ドの裏面を、 回路基板の表面 を被覆する絶縁層に貼着するこ と によ り 、 リー ドフレームに対して回路基板 を固定することができる。

Claims

請 求 の 範 囲
1 . 回路基板と、 前記回路基板の上面に形成された導電パターンと、 前 記導電パターンに電気的に接続された回路素子と、 前記回路素子と電気的に 接続されて外部に導出する リー ドとを具備し、
前記リ一ドの一部から成るランド部の上面に前記回路素子を実装し、 前記ランド部の下面を前記回路基板に固着することを特徴とする回路装置。
2 . 前記ラン ド部の下面は、 前記回路基板の上面を被覆する絶縁層に固着 されることを特徴とする請求の範囲第 1項記載の回路装置。
3 . 前記ランド部の下面は、 前記回路基板の上面を被覆する Bステージ 状態の絶縁層に貼着した後に、 前記絶縁層を加熱硬化することによ り、 前記 回路基板に固着されることを特徴とする請求の範囲第 1項記載の回路装置。
4 . 前記ラン ド部は、 前記導電パターンに固着されることを特徴とする 請求の範囲第 1項記載の回路装置。
5 . 前記ランド部に実装される回路素子は、 金属細線を介して前記導電 パターンに接続されることを特徴とする請求の範囲第 1項記載の回路装置。
6 . 前記回路素子は、 パワー素子と、 前記パワー素子を制御する制御素 子とを含み、
前記制御素子は、 前記導電パターンに接続され、
前記パワー素子は、 前記ランド部に固着されることを特徴とする請求の範 囲第 1項記載の回路装置。
7 . 回路基板を被覆するよ う に形成された絶縁層の上面に導電パターン を形成する工程と、
前記導電パターンに回路素子を電気的に接続する工程と、 '
前記回路基板の表面にリ一ドを固着する工程とを具備し、
前記リ一ドの一部分に設けたランド部に前記回路素子を固着することを特 徴とする回路装置の製造方法。
8 . 回路基板の上面に、 Bステージ状態の絶縁層を介して導電箔を貼着 する工程と、
前記導電箔をパターユングして導電パターンを形成する工程と、
リードの一部から成るラン ド部に回路 *子を固着する工程と、
前記リー ドの前記ランド部の下面を前記絶縁層の表面に貼着する工程とを 具備することを特徴とする回路装置の製造方法。
9 . 前記リ一 ドは、 複数個のリードが連結されたリー ドフレームの状態 で供給され、
前記リー ドに設けたラン ド部を、 Bステージ状態の前記絶縁層に貼着する ことで、 前記回路基板を前記リードフレームに固定することを特徴とする請 求の範囲第 8項記載の回路装置の製造方法。
1 0 . 前記ラン ド部の上面に回路素子を実装した後に、 前記ラン ドの下 面を前記絶縁層に貼着することを特徴とする請求の範囲第 7項または第 8項 記载の回路装置の製造方法。
1 1 . Bステージ状態の前記絶縁層は、 前記ラン ドが貼着された後に加 熱硬化されることを特徴とする請求の範囲第 8項記載の回路装置の製造方法。
PCT/JP2006/317604 2005-08-31 2006-08-30 回路装置およびその製造方法 WO2007026944A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007533378A JPWO2007026944A1 (ja) 2005-08-31 2006-08-30 回路装置およびその製造方法
CN2006800318272A CN101253627B (zh) 2005-08-31 2006-08-30 电路装置及其制造方法
US12/065,001 US8203848B2 (en) 2005-08-31 2006-08-30 Circuit device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-252188 2005-08-31
JP2005252188 2005-08-31

Publications (1)

Publication Number Publication Date
WO2007026944A1 true WO2007026944A1 (ja) 2007-03-08

Family

ID=37809022

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/317604 WO2007026944A1 (ja) 2005-08-31 2006-08-30 回路装置およびその製造方法

Country Status (6)

Country Link
US (1) US8203848B2 (ja)
JP (1) JPWO2007026944A1 (ja)
KR (1) KR20080031446A (ja)
CN (1) CN101253627B (ja)
TW (1) TWI322646B (ja)
WO (1) WO2007026944A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096996A (ja) * 2009-10-29 2011-05-12 Samsung Electro-Mechanics Co Ltd 放熱構造物及びその製造方法
JP2013016769A (ja) * 2011-07-04 2013-01-24 Samsung Electro-Mechanics Co Ltd パワーモジュールパッケージ及びその製造方法
JP2013201325A (ja) * 2012-03-26 2013-10-03 Semiconductor Components Industries Llc 回路装置
JP2013243323A (ja) * 2012-05-23 2013-12-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2014090104A (ja) * 2012-10-31 2014-05-15 Denso Corp 半導体装置およびその製造方法
JP2017139406A (ja) * 2016-02-05 2017-08-10 富士電機株式会社 半導体装置
WO2019244372A1 (ja) * 2018-06-20 2019-12-26 ローム株式会社 半導体装置
WO2020162389A1 (ja) * 2019-02-07 2020-08-13 ローム株式会社 スイッチ駆動装置
WO2021251126A1 (ja) * 2020-06-08 2021-12-16 ローム株式会社 半導体装置
US11502675B2 (en) 2019-02-07 2022-11-15 Rohm Co., Ltd. Switch driving device

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101986540A (zh) * 2009-06-15 2011-03-16 Tdk兰达美国股份有限公司 电源装置及其制造方法
US10224613B2 (en) 2009-12-25 2019-03-05 Mediatek Inc. Wireless device
US20110159815A1 (en) 2009-12-25 2011-06-30 Min-Chung Wu Wireless Device
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
KR101095100B1 (ko) * 2010-06-14 2011-12-16 삼성전기주식회사 방열기판 및 그 제조방법
KR101095202B1 (ko) * 2010-06-15 2011-12-16 삼성전기주식회사 하이브리드형 방열기판 및 그 제조방법
JP2012028511A (ja) * 2010-07-22 2012-02-09 On Semiconductor Trading Ltd 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔
JP5749468B2 (ja) * 2010-09-24 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
CN103435001B (zh) * 2013-08-05 2016-03-02 天水华天微电子股份有限公司 混合集成电路装置及封装方法
JP2016062904A (ja) * 2014-09-12 2016-04-25 株式会社東芝 半導体装置
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP7136767B2 (ja) * 2017-03-28 2022-09-13 ローム株式会社 半導体装置および半導体装置の製造方法
WO2019038876A1 (ja) * 2017-08-24 2019-02-28 新電元工業株式会社 半導体装置
DE102022212608A1 (de) 2022-11-25 2024-05-29 Zf Friedrichshafen Ag Verfahren zum bilden eines leistungsmoduls und leistungsmodul

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226481A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd パワー半導体モジュールとその製造方法
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP2003124400A (ja) * 2001-10-10 2003-04-25 Fuji Electric Co Ltd 半導体パワーモジュールおよびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2951102B2 (ja) 1991-05-23 1999-09-20 三洋電機株式会社 混成集積回路
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP3130239B2 (ja) * 1995-08-02 2001-01-31 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
JP2002083927A (ja) * 2000-09-07 2002-03-22 Matsushita Electric Ind Co Ltd 半導体装置
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
JP2005142189A (ja) * 2003-11-04 2005-06-02 Toyota Industries Corp 半導体装置
JP4244318B2 (ja) * 2003-12-03 2009-03-25 株式会社ルネサステクノロジ 半導体装置
TWI237372B (en) 2004-06-29 2005-08-01 Advanced Semiconductor Eng Leadframe for multi-chip package and method for manufacturing the same
US7957158B2 (en) * 2006-10-31 2011-06-07 Sanyo Electric Co., Ltd. Circuit device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226481A (ja) * 1994-02-10 1995-08-22 Hitachi Ltd パワー半導体モジュールとその製造方法
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP2003124400A (ja) * 2001-10-10 2003-04-25 Fuji Electric Co Ltd 半導体パワーモジュールおよびその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096996A (ja) * 2009-10-29 2011-05-12 Samsung Electro-Mechanics Co Ltd 放熱構造物及びその製造方法
TWI422078B (zh) * 2009-10-29 2014-01-01 Samsung Electro Mech 熱輻射結構以及製造其之方法
JP2013016769A (ja) * 2011-07-04 2013-01-24 Samsung Electro-Mechanics Co Ltd パワーモジュールパッケージ及びその製造方法
JP2013201325A (ja) * 2012-03-26 2013-10-03 Semiconductor Components Industries Llc 回路装置
JP2013243323A (ja) * 2012-05-23 2013-12-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2014090104A (ja) * 2012-10-31 2014-05-15 Denso Corp 半導体装置およびその製造方法
JP2017139406A (ja) * 2016-02-05 2017-08-10 富士電機株式会社 半導体装置
JP7071499B2 (ja) 2018-06-20 2022-05-19 ローム株式会社 半導体装置
JPWO2019244372A1 (ja) * 2018-06-20 2021-03-25 ローム株式会社 半導体装置
WO2019244372A1 (ja) * 2018-06-20 2019-12-26 ローム株式会社 半導体装置
JP2022105164A (ja) * 2018-06-20 2022-07-12 ローム株式会社 半導体装置
US11437354B2 (en) 2018-06-20 2022-09-06 Rohm Co, Ltd. Semiconductor device
JP7357719B2 (ja) 2018-06-20 2023-10-06 ローム株式会社 半導体装置
US11804478B2 (en) 2018-06-20 2023-10-31 Rohm Co., Ltd. Semiconductor device
WO2020162389A1 (ja) * 2019-02-07 2020-08-13 ローム株式会社 スイッチ駆動装置
JPWO2020162389A1 (ja) * 2019-02-07 2021-12-09 ローム株式会社 スイッチ駆動装置
US11502675B2 (en) 2019-02-07 2022-11-15 Rohm Co., Ltd. Switch driving device
JP7343533B2 (ja) 2019-02-07 2023-09-12 ローム株式会社 スイッチ駆動装置
WO2021251126A1 (ja) * 2020-06-08 2021-12-16 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
TW200726340A (en) 2007-07-01
CN101253627A (zh) 2008-08-27
CN101253627B (zh) 2011-09-14
US20090129038A1 (en) 2009-05-21
TWI322646B (en) 2010-03-21
KR20080031446A (ko) 2008-04-08
US8203848B2 (en) 2012-06-19
JPWO2007026944A1 (ja) 2009-03-12

Similar Documents

Publication Publication Date Title
WO2007026944A1 (ja) 回路装置およびその製造方法
JP3674333B2 (ja) パワー半導体モジュール並びにそれを用いた電動機駆動システム
US9722509B2 (en) Hybrid circuit device
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US7957158B2 (en) Circuit device
JP4785139B2 (ja) 回路装置およびその製造方法
US9363894B2 (en) Circuit device
US8450837B2 (en) Circuit device having an improved heat dissipitation, and the method of manufacturing the same
US9362205B2 (en) Circuit device
JP4545022B2 (ja) 回路装置およびその製造方法
US20080123299A1 (en) Circuit Device and Manufacturing Method of the Same
US20230326913A1 (en) Package for power semiconductor devices
JP5341339B2 (ja) 回路装置
JP2011054625A (ja) 回路装置
JP5132407B2 (ja) 半導体装置
US12080692B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4610426B2 (ja) 回路装置の製造方法
JP4258411B2 (ja) 半導体装置
KR20130136439A (ko) 전기 회로의 제조 방법 및 전기 회로
JP3604952B2 (ja) 混成集積回路装置
JP2003243580A (ja) 半導体装置およびその製造方法
JPH09320820A (ja) 混成集積回路装置およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680031827.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2007533378

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020087004300

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 12065001

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06797501

Country of ref document: EP

Kind code of ref document: A1