JP2013016769A - パワーモジュールパッケージ及びその製造方法 - Google Patents

パワーモジュールパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2013016769A
JP2013016769A JP2011206316A JP2011206316A JP2013016769A JP 2013016769 A JP2013016769 A JP 2013016769A JP 2011206316 A JP2011206316 A JP 2011206316A JP 2011206316 A JP2011206316 A JP 2011206316A JP 2013016769 A JP2013016769 A JP 2013016769A
Authority
JP
Japan
Prior art keywords
substrate
power module
module package
lead frame
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011206316A
Other languages
English (en)
Inventor
Chan-Hyun Lim
ヒュン リム，チャン
Yon-Ki Lee
キ リ，ヨン
Kyan-Soo Kim
ス キム，キャン
Syong Mun Choi
ムン チョイ，ション
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013016769A publication Critical patent/JP2013016769A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

【課題】本発明は、パワーモジュールパッケージ及びその製造方法に関する。
【解決手段】本発明の一実施例によるパワーモジュールパッケージは、第１の基板１１０と、一面の一側または両側に前記第１の基板１１０との連結のためのパッド１２１ａが形成され、他面には外部との連結のための外部接続端子１２３が形成された第２の基板１２０と、一端は前記第１の基板１１０上に接合され、他端は前記第２の基板１２０のパッド１２１ａと接合されて、前記第１の基板１１０と第２の基板１２０とを垂直に連結するリードフレーム１４０と、を含む。
【選択図】図１

Description

本発明は、パワーモジュールパッケージ及びその製造方法に関する。
全世界的にエネルギーの使用量が増大するにつれて、エネルギーの効率的な使用及び環境保護のために、家電用、産業用などの用途にインバータ（ｉｎｖｅｒｔｅｒ）などの電力変換装置の採用が増大している。
インバータの採用増大とともに注目されているＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）は、インバータにおいてＤＣ整流及びＡＣ変換の機能を遂行する核心部品であり、冷蔵庫、洗濯機、エアコンなどのような家電用アプリケーションから、産業用モーターなどの産業用アプリケーション、ＨＥＶ、ＥＶなどの次世代アプリケーションに至るまで適用されることができる。
一般的に電力変換過程で高い熱が発生し、発生した熱を効率的に除去できない場合、モジュール及びシステム全体の性能低下及び破損発生の可能性もある。さらに、最近の傾向である部品の多機能化、小型化がＩＰＭにおいても必須要素となっているため、多機能化、小型化のための構造の改善だけでなく、これによって発生する熱の効率的な放熱も重要な要素となる。
従来の方式の一つとして、分離されたリードフレーム上に電力素子と制御素子とを分離して位置させる方式で具現されるＩＰＭは、リードフレームのみによって放熱する方式であり、リードフレームの放熱能力の限界により、発熱量が高いアプリケーションには適用することが困難であるという欠点がある。また、電力部と制御部の配置構造が主として熱的分離のためのものであって、部品全体の小型化は困難であるという欠点がある。
他の従来方式によるＩＰＭは、放熱特性に優れた金属素材の基板を用いる方式であり、これは、高い熱が発生しない制御素子まで高価の放熱基板上に位置するため、モジュール自体のサイズが大きくなる問題点、及び高価の放熱基板による全体モジュールの原価が上昇するという問題点がある。また、一つの平面上に多機能のための複数の部品を位置させなければならないため、設計自由度にも限界があるという欠点がある。
本発明は上述の従来技術の問題点を解決するためのものであり、本発明の一側面は、製品全体の小型化が可能なパワーモジュールパッケージ及びその製造方法を提供することをその目的とする。
本発明の他の側面は、一般基板に比べ高価である放熱基板の面積を減少させることにより、製品原価を低減させることができるパワーモジュールパッケージ及びその製造方法を提供することをその目的とする。
本発明のさらに他の側面は、外部との連結のためのリードフレームの使用を減少させることにより、製品原価を低減させることができるパワーモジュールパッケージ及びその製造方法を提供することをその目的とする。
本発明の一実施例によるパワーモジュールパッケージは、第１の基板と、一面の一側または両側に前記第１の基板との連結のためのパッドが形成され、他面には外部との連結のための外部接続端子が形成された第２の基板と、一端は前記第１の基板上に接合され、他端は前記第２の基板のパッドと接合されて、前記第１の基板と第２の基板とを垂直に連結するリードフレームと、を含む。
この際、前記リードフレームの他端が、前記第２の基板の一面の一側に形成されたパッドと接合されることができる。
また、前記リードフレームの他端が、前記第２の基板の一面の両側に形成されたパッドと接合されることができる。
また、前記第２の基板は、前記外部接続端子と電気的に連結されるように形成されたビアをさらに含むことができる。
また、前記第２の基板のパッドと接合されるリードフレームの他端はダウンセット（ｄｏｗｎ−ｓｅｔ）形態であることができ、前記リードフレームの他端と前記第２の基板のパッドとは半田付けによって接合されることができる。
また、前記第１の基板上に接合されたリードフレーム上に実装される第１の半導体チップと、前記第２の基板上に実装される第２の半導体チップと、をさらに含むことができ、前記第１の半導体チップは電力素子であり、前記第２の半導体チップは前記電力素子の駆動を制御するための制御素子であることができる。
ここで、前記第１の基板は陽極酸化層を有する金属基板であることができ、前記第２の基板は印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）であることができる。
また、前記第１の基板の側面から前記第２の基板の側面まで包むように形成された封止樹脂をさらに含み、前記第１の基板及び第２の基板は前記リードフレームによって連結されることができる。
また、本発明の一実施例によるパワーモジュールパッケージの製造方法は、リードフレームの一端が接合された第１の基板を準備する段階と、一面の一側または両側には前記第１の基板との連結のためのパッドが形成され、他面には外部との連結のための外部接続端子が形成された第２の基板を準備する段階と、前記リードフレームの他端と前記第２の基板のパッドとを接合し、前記第１の基板と第２の基板とを垂直に連結する段階と、を含む。
この際、前記第１の基板と第２の基板とを垂直に連結する段階は、前記リードフレームの他端と前記第２の基板の一側に形成されたパッドとを接合して行われることができる。
また、前記第１の基板と第２の基板とを垂直に連結する段階は、前記リードフレームの他端と前記第２の基板の両側に形成されたパッドとを接合して行われることができる。
また、前記第２の基板を準備する段階は、前記第２の基板に前記外部接続端子と電気的に連結されるビアを形成する段階をさらに含むことができる。
また、前記第１の基板を準備する段階の後に、前記第１の基板に接合されたリードフレーム上に第１の半導体チップを実装する段階をさらに含むことができる。
また、前記第２の基板を準備する段階の後に、前記第２の基板の上部に第２の半導体チップを実装する段階をさらに含むことができる。
また、前記第１の基板と第２の基板とを垂直に連結する段階の後に、前記第１の基板の側面から前記第２の基板の側面まで包む封止樹脂を形成する段階をさらに含むことができる。
この際、前記第１の基板は陽極酸化層を有する金属基板であることができ、前記第２の基板は印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）であることができる。
本発明の特徴及び利点は添付図面に基づいた以下の詳細な説明によってさらに明らかになるであろう。
本発明の詳細な説明に先立ち、本明細書及び請求範囲に用いられた用語や単語は通常的かつ辞書的な意味に解釈されてはならず、発明者が自らの発明を最善の方法で説明するために用語の概念を適切に定義することができるという原則にしたがって本発明の技術的思想にかなう意味と概念に解釈されるべきである。
本発明は、電力素子と制御素子とを３次元的構造に分離することにより、電力素子から発生した熱が制御素子に及ぶ影響を最小化し、制御素子が損傷することを防止することができる効果がある。
また、本発明は、電力素子が実装された電力部と制御素子が実装された制御部とを３次元的構造に配置することにより、平面基準の製品サイズを小型化し、メイン基板上でパワーモジュールパッケージが占める面積を減少させることができる効果がある。
また、本発明は、高価の放熱基板には電力素子のみを実装し、制御素子は別の印刷回路基板に実装するため、用いる放熱基板のサイズを減少させることができ、製品原価を低減する効果がある。
また、本発明は、制御素子が実装された制御部をビア及び外部接続端子を介してメイン基板と電気的に連結させることが可能であるため、リードフレームの使用を減少させ、製品原価を低減する効果がある。
本発明の第１実施例によるパワーモジュールパッケージの構造を示す断面図である。 本発明の第２実施例によるパワーモジュールパッケージの構造を示す断面図である。 本発明の第１実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第１実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第１実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第１実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第１実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第１実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第２実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第２実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第２実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第２実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第２実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。 本発明の第２実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。
本発明の目的、特定の長所及び新規の特徴は添付図面に係る以下の詳細な説明及び好ましい実施例によってさらに明らかになるであろう。本明細書において、各図面の構成要素に参照番号を付け加えるに際し、同一の構成要素に限っては、たとえ異なる図面に示されても、できるだけ同一の番号を付けるようにしていることに留意しなければならない。また、本発明を説明するにあたり、係わる公知技術についての具体的な説明が本発明の要旨を不明瞭にする可能性があると判断される場合には、その詳細な説明を省略する。本明細書において、第１、第２などの用語は一つの構成要素を他の構成要素から区別するために用いられるものであり、構成要素は前記用語によって限定されない。
以下、添付の図面を参照して本発明の好ましい実施形態を詳細に説明する。
パワーモジュールパッケージ
＜第１実施例＞
図１は本発明の第１実施例によるパワーモジュールパッケージの構造を示す断面図である。
図１を参照すると、本実施例によるパワーモジュールパッケージ１００は、第１の基板１１０と、第２の基板１２０と、第１の基板１１０と第２の基板１２０とを連結するリードフレーム１４０と、を含む。
第１の基板１１０は第１の半導体チップ１３０ａが実装される基板であり、本実施例における第１の基板１１０は陽極酸化層１１０ａを有する金属基板１１０ｂであることができるが、特にこれに限定されるものではなく、例えば、印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）、セラミック基板、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板を含むことができる。
金属基板１１０ｂとしては、例えば、比較的安価で手軽に入手できる金属材料だけでなく、熱伝逹特性が非常に優れたアルミニウム（Ａｌ）またはアルミニウム合金が用いられることができる。金属基板１１０ｂは熱伝逹特性が非常に優れ、第１の半導体チップ１３０ａから放出される熱を放熱する放熱部材の機能を遂行するため、別の放熱部材が不要となる。
また、陽極酸化層１１０ａは、例えば、アルミニウムまたはアルミニウム合金からなる金属基板１１０ｂを、ホウ酸、リン酸、硫酸、クロム酸などの電解液に浸漬した後、金属基板１１０ｂに陽極を印加し、電解液に陰極を印加することにより生成されるものであり、絶縁性能を有し、約１０〜３０Ｗ／ｍｋの比較的高い熱伝達特性を有する。
本実施例では、金属基板１１０ｂとしてアルミニウムまたはアルミニウム合金を用いるため、アルミニウム陽極酸化膜（Ａｌ２Ｏ３）が形成されることができる。
陽極酸化層１１０ａは絶縁性を有するため、第１の基板１１０への回路層の形成を可能にし、一般的な絶縁層より薄い厚さに形成することができるため、金属基板１１０ｂと第１の半導体チップ１３０ａとの距離を減らすことにより、放熱性能をさらに向上させるとともに、パワーモジュールパッケージの薄型化を可能にする。
上述の第１の基板１１０上には、図１に示すように、リードフレーム１４０の一端が接合され、第１の基板１１０上に接合されたリードフレーム１４０上には第１の半導体チップ１３０ａが実装されることができる。
ここで、リードフレーム１４０は一般的に熱伝導性が高い銅からなることができるが、特にこれに限定されるものではない。
この際、図１には図示されていないが、接着部材（不図示）を利用して第１の半導体チップ１３０ａをリードフレーム１４０上に付着することができ、前記接着部材（不図示）は導電性または非伝導性であることができる。
例えば、前記接着部材は、メッキによって形成されることができ、導電性ペーストまたは導電性テープであることができる。また、前記接着部材は、半田（ｓｏｌｄｅｒ）、金属エポキシ、金属ペースト、樹脂系エポキシ、または耐熱性に優れた接着テープであることができる。
例えば、前記接着部材として用いられる接着テープは、常用化された公知のガラステープ、シリコンテープ、テフロンテープ、ステンレス箔テープ、セラミックテープなどのような高温テープが用いられることができ、また、前記接着部材は上述の材料を組み合わせて形成することができるが、特にこれに限定されるものではない。
ここで、第１の半導体チップ１３０ａは、シリコン制御整流器（ＳＣＲ）、電力トランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、モストランジスタ、電力整流器、電力レギュレータ、インバータ、コンバータ、またはこれらが組み合わされた高電力半導体チップまたはダイオードが用いられることができる。
上述したように、リードフレーム１４０に実装された第１の半導体チップ１３０ａは、ワイヤ１３５ａボンディングによってリードフレーム１４０と電気的に連結されることができる。
この際、ワイヤ１３５ａボンディング工程は、当技術分野において公知されたボールボンディング（ｂａｌｌ ｂｏｎｄｉｎｇ）、ウェッジボンディング（ｗｅｄｇｅ ｂｏｎｄｉｎｇ）及びスティッチボンディング（ｓｔｉｔｃｈ ｂｏｎｄｉｎｇ）によって行われることができる。
一方、図１では、リードフレーム１４０上に実装された二つの第１の半導体チップ１３０ａが全て同じリードフレーム１４０にワイヤ１３５ａボンディングされているように図示されているが、これは、断面図で図式化したためそのように見えるだけであり、夫々の第１の半導体チップ１３０ａが相違するリードフレーム１４０とワイヤ１３５ａボンディングされるということは、当業者であれば分かる自明な事項である。
本実施例において、第２の基板１２０は印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）であることができ、第２の基板１２０上には第２の半導体チップ１３０ｂが実装されることができる。また、図１では、第２の基板１２０は断層印刷回路基板で図示されたが、これは、図面を簡略に示すためのものであり、断層または多層印刷回路基板であることができる。
本実施例において、第２の基板１２０には、接続パッド１２１ａ、ビア１２１ｃ及び回路パターン１２１ｂを含む回路層１２１が形成されることができる。
回路層１２１は電解メッキ層または無電解メッキ層であることができるが、特にこれに限定されるものではない。
また、回路層１２１は、金属のような導電性物質、例えば、アルミニウム、アルミニウム合金、銅、銅合金またはこれらの組み合わせ、ニッケル、金、またはこれらの合金を含むことができるが、特にこれに限定されるものではない。
この際、第２の半導体チップ１３０ｂも第１の半導体チップ１３０ａと同様に、接着部材（不図示）を利用して第２の基板１２０上に実装されることができ、第２の基板１２０に実装された第２の半導体チップ１３０ｂは、回路パターン１２１ｂとワイヤ１３５ｂボンディングによって電気的に連結されることができる。
第２の基板１２０に形成される回路層１２１のうち接続パッド１２１ａは、図１に示すように、その一端が第１の基板１１０に接合されたリードフレーム１４０の他端と接合される部分であり、この際、接続パッド１２１ａとリードフレーム１４０の他端は半田付けによって接合されることができる。
本実施例では、第２の基板１２０の上面一側にのみ接続パッド１２１ａが形成されており、図１の断面図に図示したように、一つのリードフレーム１４０の一端が第１の基板１１０の上面全体に接合されており、他端は第２の基板１２０の上面一側に形成された接続パッド１２１ａと接合される。
この際、図１に図示した断面上には、一つのリードフレーム１４０のみが図示されているが、複数のリードフレーム１４０が第１の基板１１０と第２の基板１２０との間に図１のような形態に接合されていることができるということはいうまでもない。
即ち、第１の基板１１０の上面全体に接合された複数のリードフレーム１４０の他端が第２の基板の上面一側に形成された接続パッド１２１ａと接合され、第１の基板１１０と第２の基板１２０とが、図１に示すように、垂直形態に連結される。
また、第２の基板１２０の接続パッド１２１ａに接するリードフレーム１４０の他端はダウンセット（ｄｏｗｎ−ｓｅｔ）形態であることができるが、特にこれに限定されるものではない。
また、図１に図示したように、第２の基板１２０は、ビア１２１ｃと連結された回路パターン１２１ｂに形成された外部接続端子１２３をさらに含むことができる。
外部接続端子１２３は、以後、本実施例によるパワーモジュールパッケージ１００が実装されるメイン基板（不図示）と第２の基板１２０との電気的な連結のための手段であり、本実施例では、第２の基板１２０と接合される別のリードフレームを用いることなく、ビア１２１ｃ及び外部接続端子１２３を介して第２の基板１２０を外部と連結することができる。
ここで、外部接続端子１２３は半田ボールであることができるが、特にこれに限定されるものではない。
このように、本実施例は、第２の基板１２０と外部との連結のための別のリードフレームが不要であるため、リードフレームの使用を減らすことにより、製品単価を低減させることができる。
上述したように、第２の基板１２０には第２の半導体チップ１３０ｂが実装されることができるが、ここで、第２の半導体チップ１３０ｂは、上述の高電力半導体チップを制御するための低電力半導体チップ、例えば、電力素子を制御するための制御素子を含むことができる。
即ち、高電力半導体チップに比べ、熱的／電気的に弱い低電力半導体チップが実装された第２の基板１２０を、高電力半導体チップが実装された第１の基板１１０と分離製作して、３次元的構造に配置結合することにより、高電力半導体チップから発生する熱による影響が低電力半導体チップに及ぶことを防止することができる。
また、高電力半導体チップのみを放熱基板である第１の基板に実装し、低電力半導体チップは印刷回路基板である第２の基板に実装することにより、用いる放熱基板のサイズを減らすことができ、製品の製造コストを低減させることができる。
また、電力部と制御部とを夫々別に製作することにより、一つの基板上に全て集積する場合に比べ、回路の設計自由度を向上させることができる。
また、図１に示すように、本実施例によるパワーモジュールパッケージは、第１の基板１１０の側面から第２の基板１２０の側面まで包む封止樹脂１５０をさらに含むことができ、ここで、第１の基板及び第２の基板はリードフレーム１４０によって連結される。
封止樹脂１５０は、ワイヤ１３５a、１３５ｂを含んで第１の半導体チップ１３０ａ及び第２の半導体チップ１３０ｂを外部環境から保護するためのものであり、例えば、エポキシモールディングコンパウンド（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ：ＥＭＣ）などが用いられることができるが、特にこれに限定されるものではない。
＜第２実施例＞
図２は本発明の第２実施例によるパワーモジュールパッケージの構造を示す断面図である。
本実施例では、第１実施例と重複される構成についての説明は省略し、第１実施例と同一の構成に対しては、同一の図面符号を付ける。
図２を参照すると、本実施例によるパワーモジュールパッケージ２００は、第１の基板１１０と、第２の基板１２０と、第１の基板１１０と第２の基板１２０とを連結するリードフレーム１４０ａ、１４０ｂと、を含む。
本実施例では、前記第１実施例の構造とは異なって、図２の断面図に図示したように、二つのリードフレーム１４０ａ、１４０ｂの一端が第１の基板１１０の上面に離隔して接合されており、各リードフレーム１４０ａ、１４０ｂの他端は第２の基板１２０の上面の両側に形成された接続パッド１２１ａに夫々接合される。
即ち、第１の基板１１０の上面には二つのリードフレーム１４０ａ、１４０ｂ夫々の一端が接合されており、第１の基板１１０の上面に一端が接合された二つのリードフレーム１４０ａ、１４０ｂの他端は夫々第２の基板１２０の上面の両側に形成された接続パッド１２１ａに接合されている。
この際、各リードフレーム１４０ａ、１４０ｂの他端はダウンセット（ｄｏｗｎ−ｓｅｔ）形態であることができるが、特にこれに限定されるものではない。また、図２には、二つのリードフレーム１４０ａ、１４０ｂの一端が第１の基板１１０の上面に離隔して接合された形態が図示されているが、二つのリードフレーム１４０ａ、１４０ｂの一端が互いに連結された状態で第１の基板１１０の上面に接合されることも可能である。
また、図２に図示した断面上には、左右一対のリードフレーム１４０ａ、１４０ｂが図示されているが、複数対のリードフレーム１４０が図１のような形態に第１の基板１１０と第２の基板１２０に接合されていることは自明である。
このように、一対のリードフレーム１４０ａ、１４０ｂによって第１の基板１１０と第２の基板１２０との左右両側を結合することにより、上述の第１実施例によるパワーモジュールパッケージ１００に比べ、機械的安定度がさらに向上し、工程が安定して行われることができる。
パワーモジュールパッケージの製造方法
＜第１実施例＞
図３から図８は本発明の第１実施例によるパワーモジュールパッケージの製造方法を順に示す工程断面図である。
まず、図３を参照すると、リードフレーム１４０が接合された第１の基板１１０を準備する。
この際、第１の基板１１０は第１の半導体チップ１３０ａが実装される基板であり、本実施例における第１の基板１１０は陽極酸化層１１０ａを有する金属基板１１０ｂであることができるが、特にこれに限定されるものではなく、例えば、印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）、セラミック基板、ＤＢＣ（Ｄｉｒｅｃｔ Ｂｏｎｄｅｄ Ｃｏｐｐｅｒ）基板を含むことができる。
金属基板１１０ｂとしては、例えば、比較的安価で手軽に入手できる金属材料だけでなく、熱伝逹特性が非常に優れたアルミニウム（Ａｌ）またはアルミニウム合金が用いられることができる。金属基板１１０ｂは熱伝逹特性が非常に優れ、第１の半導体チップ１３０ａから放出される熱を放熱する放熱部材の機能を遂行するため、別の放熱部材が不要となる。
また、陽極酸化層１１０ａは、例えば、アルミニウムまたはアルミニウム合金からなる金属基板１１０ｂを、ホウ酸、リン酸、硫酸、クロム酸などの電解液に浸漬した後、金属基板１１０ｂに陽極を印加し、電解液に陰極を印加することにより生成されるものであり、絶縁性能を有し、約１０〜３０Ｗ／ｍｋの比較的高い熱伝達特性を有する。
本実施例では、金属基板１１０ｂとしてアルミニウムまたはアルミニウム合金を用いるため、アルミニウム陽極酸化膜（Ａｌ２Ｏ３）が形成されることができる。
陽極酸化層１１０ａは絶縁性を有するため、第１の基板１１０への回路層の形成を可能にし、一般的な絶縁層より薄い厚さに形成することができるため、金属基板１１０ｂと第１の半導体チップ１３０ａとの距離を減らすことにより、放熱性能をさらに向上させるとともに、パワーモジュールパッケージの薄型化を可能にする。
この際、リードフレーム１４０は第１の基板１１０の上面全体に接合されることができるが、特にこれに限定されるものではなく、リードフレーム１４０のうち一端が第１の基板１１０に接合されることもできる。
また、第１の基板１１０から突出されたリードフレーム１４０の他端はダウンセット（ｄｏｗｎ−ｓｅｔ）形態であることができるが、特にこれに限定されるものではない。
次に、図４を参照すると、第１の基板１１０に接合されたリードフレーム１４０上に第１の半導体チップ１３０ａを実装した後、実装された第１の半導体チップ１３０ａとリードフレーム１４０とをワイヤ１３５ａボンディングする。
本実施例における第１の半導体チップ１３０ａは、シリコン制御整流器（ＳＣＲ）、電力トランジスタ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、モストランジスタ、電力整流器、電力レギュレータ、インバータ、コンバータ、またはこれらが組み合わされた高電力半導体チップまたはダイオードが用いられることができる。
この際、図４には図示されていないが、接着部材（不図示）を利用して第１の半導体チップ１３０ａをリードフレーム１４０上に付着することができ、前記接着部材（不図示）は導電性または非伝導性であることができる。
例えば、前記接着部材は、メッキによって形成されることができ、導電性ペーストまたは導電性テープであることができる。また、前記接着部材は、半田（ｓｏｌｄｅｒ）、金属エポキシ、金属ペースト、樹脂系エポキシ、または耐熱性に優れた接着テープであることができる。
例えば、前記接着部材として用いられる接着テープは、常用化された公知のガラステープ、シリコンテープ、テフロンテープ、ステンレス箔テープ、セラミックテープなどのような高温テープが用いられることができ、また、前記接着部材は上述の材料を混合して形成することができるが、特にこれに限定されるものではない。
また、ワイヤ１３５ａを利用して第１の半導体チップ１３０ａとリードフレーム１４０とを連結する工程は、当技術分野において公知されたボールボンディング（ｂａｌｌ ｂｏｎｄｉｎｇ）、ウェッジボンディング（ｗｅｄｇｅ ｂｏｎｄｉｎｇ）及びスティッチボンディング（ｓｔｉｔｃｈ ｂｏｎｄｉｎｇ）によって行われることができる。
一方、図４では、一つのリードフレーム１４０上に二つの第１の半導体チップ１３０ａが実装され、二つの第１の半導体チップ１３０ａが全て同じリードフレーム１４０とワイヤ１３５ａボンディングされているように図示されているが、第１の基板１１０上には一つのリードフレーム１４０でなく、複数のリードフレーム１４０が接合されていることができ、各リードフレーム１４０には三つ以上の第１の半導体チップ１３０ａが実装されることができるということはいうまでもない。また、各第１の半導体チップ１３０ａが相違するリードフレーム１４０とワイヤ１３５ａボンディングされるということは自明である。
次に、図５を参照すると、第２の基板１２０を準備する。
第２の基板１２０は、接続パッド１２１ａ、ビア１２１ｃ及び回路パターン１２１ｂを含む回路層１２１と、回路パターン１２１ｂ上に形成された外部接続端子１２３と、を含む印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）であることができる。
本実施例において、回路層１２１は電解メッキまたは無電解メッキによって形成されることができるが、特にこれに限定されるものではない。また、外部接続端子１２３は半田ボールであることができるが、特にこれに限定されるものではない。
また、本実施例において、接続パッド１２１ａは第２の基板１２０の上面一側に形成されることができる。
次に、図６を参照すると、第２の基板１２０上に第２の半導体チップ１３０ｂを実装した後、実装された第２の半導体チップ１３０ｂと回路パターン１２１ｂとをワイヤ１３５ｂボンディングして連結する。
この際、第２の半導体チップ１３０ｂは、別の接着部材（不図示）を利用して第２の基板１２０上に付着することができる。ここで、第２の半導体チップ１３０ｂは、上述の高電力半導体チップの駆動を制御するための低電力半導体チップ、例えば、電力素子を制御するための制御素子を含むことができる。
また、第２の半導体チップ１３０ｂが第２の基板１２０のビア１２１ｃと直接的に連結される場合は珍しく、ビア１２１ｃと連結された回路パターン１２１ｂとワイヤ１３５ｂボンディングによって連結されることが一般的である。
また、図６では、第２の基板１２０上に一つの第２の半導体チップ１３０ｂが実装されていると図示しているが、二つ以上の第２の半導体チップ１３０ｂが実装されることもできるということはいうまでもない。
本実施例では、第１の基板１１０を準備した後、第２の基板１２０を準備すると記載しているが、特にこれに限定されるものではなく、第１の基板１１０と第２の基板１２０とを同時に準備することもでき、第２の基板１２０を先に準備し、第１の基板１１０を後で準備することも可能である。
次に、図７に示すように、第１の半導体チップ１３０ａが実装された第１の基板１１０と第２の半導体チップ１３０ｂが実装された第２の基板１２０とを、第１の半導体チップ１３０ａと第２の半導体チップ１３０ｂとが互いに対向するように配置した後、図８に示すように、第１の基板１１０に接合されたリードフレーム１４０の他端と第２の基板１２０の上面一側に形成された接続パッド１２１ａとを接合する。
この際、リードフレーム１４０の他端と第２の基板１２０の接続パッド１２１ａとは、半田付けによって接合されることができる。
このように、リードフレーム１４０を利用して第１の基板１１０と第２の基板１２０とを垂直に連結することにより、高電力半導体チップである第１の半導体チップ１３０ａと低電力半導体チップである第２の半導体チップ１３０ｂとを熱的に分離することにより、高電力半導体チップから発生する熱が低電力半導体チップに及ぶ影響を最小化することができる。
また、高電力半導体チップである第１の半導体チップ１３０ａと低電力半導体チップである第２の半導体チップ１３０ｂとを、夫々放熱基板と印刷回路基板上に別に製作することにより、高価の放熱基板の使用を減らし、製品原価を低減することができる。
次に、本発明によるパワーモジュールパッケージの製造方法は、図８に示すように、第１の基板１１０の側面から第２の基板１２０の側面まで包む封止樹脂１５０を形成する段階をさらに含むことができ、ここで、前記第１の基板１１０及び第２の基板１２０はリードフレーム１４０によって互いに垂直に連結される。
封止樹脂１５０は、ワイヤ１３５ａ、１３５ｂを含んで第１の半導体チップ１３０ａ及び第２の半導体チップ１３０ｂを外部環境から保護するためのものであり、例えば、エポキシモールディングコンパウンド（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ：ＥＭＣ）などが用いられることができるが、特にこれに限定されるものではない。
次に、図８に示すように、封止樹脂１５０の外部に突出されたリードフレーム１４０の他端に対して、トリム／フォーミング（ｔｒｉｍ／ｆｏｒｍｉｎｇ）工程を含む通常の後続工程を行うことができる。
＜第２実施例＞
図９から図１４は本発明の第２実施例によるパワーモジュールパッケージの製造方法を順に示した工程断面図である。
本実施例では、前記第１実施例と同一の構成に対しては同一の図面符号を付け、前記第１実施例と重複される構成についての説明は省略する。
まず、図９を参照すると、リードフレーム１４０ａ、１４０ｂが接合された第１の基板１１０を準備する。
本実施例では、図９に示すように、第１の基板１１０上に一対のリードフレーム１４０ａ、１４０ｂの一端を接合する。
この際、第１の基板１１０上に一端が接合された一対のリードフレーム１４０ａ、１４０ｂ夫々の他端はダウンセット（ｄｏｗｎ−ｓｅｔ）形態であることができるが、特にこれに限定されるものではない。
また、図９では、第１の基板１１０に一対のリードフレーム１４０ａ、１４０ｂが接合されていると図示しているが、複数対のリードフレーム１４０ａ、１４０ｂが接合されることもできるということは自明である。
また、一対のリードフレーム１４０ａ、１４０ｂは、互いに離隔されるように第１の基板１１０上に接合されてもよく、互いに連結されるように接合されてもよい。
次に、図１０を参照すると、第１の基板１１０上に接合された一対のリードフレーム１４０ａ、１４０ｂ上に第１の半導体チップ１３０ａを実装する。
この際、図１０には、各リードフレーム１４０ａ、１４０ｂ上に一つの第１の半導体チップ１３０ａが実装されていると図示しているが、複数の第１の半導体チップ１３０ａが実装されることも可能である。
次に、図１１を参照すると、第２の基板１２０を準備する。
ここで、第２の基板１２０は、一面、例えば、上面両側に形成された接続パッド１２１ａ、ビア１２１ｃ及び回路パターン１２１ｂを含む回路層１２１が形成された印刷回路基板であることができる。また、図１１では、第２の基板１２０は断層印刷回路基板で図示されているが、これは、図面を簡略に示すためのものであり、断層または多層印刷回路基板であることができる。
この際、第２の基板１２０の下部の回路パターン１２１ｂには外部接続端子１２３が形成されることができ、外部接続端子１２３は半田ボールであることができる。
次に、図１２を参照すると、第２の基板１２０上に第２の半導体チップ１３０ｂを実装する。
次に、図１３に示すように、第１の半導体チップ１３０ａが実装された第１の基板１１０と第２の半導体チップ１３０ｂが実装された第２の基板１２０とを、第１の半導体チップ１３０ａと第２の半導体チップ１３０ｂとが互いに対向するように配置した後、図１４に示すように、第１の基板１１０に接合されたリードフレーム１４０ａ、１４０ｂの他端と第２の基板１２０の上面両側に形成された接続パッド１２１ａとを接合して、第１の基板１１０と第２の基板１２０とを垂直に連結する。
このように、一対のリードフレーム１４０ａ、１４０ｂで第１の基板１１０と第２の基板１２０との両側を接合して垂直に連結することにより、上述の第１実施例において、一側のみを接合して垂直に連結する方法に比べ、機械的安定度をさらに向上させることができる。
次に、図１４に示すように、第１の基板１１０の側面から第２の基板１２０の側面まで包む封止樹脂１５０を形成する工程及び封止樹脂１５０の外部に突出されたリードフレーム１４０ａ、１４０ｂの他端に対してトリム／フォーミング（ｔｒｉｍ／ｆｏｒｍｉｎｇ）工程を含む通常の後続工程を行うことができ、ここで、前記第１の基板１１０及び第２の基板１２０はリードフレーム１４０ａ、１４０ｂによって互いに垂直に連結される。
以上、本発明を具体的な実施例に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであり、本発明によるパワーモジュールパッケージ及びその製造方法はこれに限定されず、該当分野における通常の知識を有する者であれば、本発明の技術的思想内にての変形や改良が可能であることは明白であろう。
本発明の単純な変形乃至変更はいずれも本発明の領域に属するものであり、本発明の具体的な保護範囲は添付の特許請求の範囲により明確になるであろう。
１００、２００ パワーモジュールパッケージ
１１０ 第１の基板
１２０ 第２の基板
１２１ａ 接続パッド
１２１ｂ 回路パターン
１２１ｃ ビア
１２３ 外部接続端子
１３０ａ 第１の半導体チップ
１３０ｂ 第２の半導体チップ
１３５ａ、１３５ｂ ワイヤ
１４０ リードフレーム
１５０ 封止樹脂

Claims (20)

  1. 第１の基板と、
    一面の一側または両側に前記第１の基板との連結のためのパッドが形成され、他面には外部との連結のための外部接続端子が形成された第２の基板と、
    一端は前記第１の基板上に接合され、他端は前記第２の基板のパッドと接合されて、前記第１の基板と第２の基板とを垂直に連結するリードフレームと、
    を含むパワーモジュールパッケージ。
  2. 前記リードフレームの他端が、前記第２の基板の一面の一側に形成されたパッドと接合される請求項１に記載のパワーモジュールパッケージ。
  3. 前記リードフレームの他端が、前記第２の基板の一面の両側に形成されたパッドと接合される請求項１に記載のパワーモジュールパッケージ。
  4. 前記第２の基板は、前記外部接続端子と電気的に連結されるように形成されたビアをさらに含む請求項１に記載のパワーモジュールパッケージ。
  5. 前記第２の基板のパッドと接合されるリードフレームの他端はダウンセット（ｄｏｗｎ−ｓｅｔ）形態である請求項１に記載のパワーモジュールパッケージ。
  6. 前記リードフレームの他端と前記第２の基板のパッドとは半田付けによって接合される請求項１に記載のパワーモジュールパッケージ。
  7. 前記第１の基板上に接合されたリードフレーム上に実装される第１の半導体チップと、前記第２の基板上に実装される第２の半導体チップと、をさらに含む請求項１に記載のパワーモジュールパッケージ。
  8. 前記第１の半導体チップは電力素子であり、前記第２の半導体チップは前記電力素子の駆動を制御するための制御素子である請求項７に記載のパワーモジュールパッケージ。
  9. 前記第１の基板は陽極酸化層を有する金属基板である請求項１に記載のパワーモジュールパッケージ。
  10. 前記第２の基板は印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）である請求項１に記載のパワーモジュールパッケージ。
  11. 前記第１の基板の側面から前記第２の基板の側面まで包むように形成された封止樹脂をさらに含み、前記第１の基板及び第２の基板は前記リードフレームによって連結される請求項１に記載のパワーモジュールパッケージ。
  12. リードフレームの一端が接合された第１の基板を準備する段階と、
    一面の一側または両側には前記第１の基板との連結のためのパッドが形成され、他面には外部との連結のための外部接続端子が形成された第２の基板を準備する段階と、
    前記リードフレームの他端と前記第２の基板のパッドとを接合し、前記第１の基板と第２の基板とを垂直に連結する段階と、
    を含むパワーモジュールパッケージの製造方法。
  13. 前記第１の基板と第２の基板とを垂直に連結する段階は、
    前記リードフレームの他端と前記第２の基板の一側に形成されたパッドとを接合して行われる請求項１２に記載にパワーモジュールパッケージの製造方法。
  14. 前記第１の基板と第２の基板とを垂直に連結する段階は、
    前記リードフレームの他端と前記第２の基板の両側に形成されたパッドとを接合して行われる請求項１２に記載のパワーモジュールパッケージの製造方法。
  15. 前記第２の基板を準備する段階は、
    前記第２の基板に前記外部接続端子と電気的に連結されるビアを形成する段階をさらに含む請求項１２に記載のパワーモジュールパッケージの製造方法。
  16. 前記第１の基板を準備する段階の後に、
    前記第１の基板に接合されたリードフレーム上に第１の半導体チップを実装する段階をさらに含む請求項１２に記載のパワーモジュールパッケージの製造方法。
  17. 前記第２の基板を準備する段階の後に、
    前記第２の基板の上部に第２の半導体チップを実装する段階をさらに含む請求項１２に記載のパワーモジュールパッケージの製造方法。
  18. 前記第１の基板と第２の基板とを垂直に連結する段階の後に、
    前記第１の基板の側面から前記第２の基板の側面まで包む封止樹脂を形成する段階をさらに含む請求項１２に記載のパワーモジュールパッケージの製造方法。
  19. 前記第１の基板は陽極酸化層を有する金属基板である請求項１２に記載のパワーモジュールパッケージの製造方法。
  20. 前記第２の基板は印刷回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）である請求項１２に記載のパワーモジュールパッケージの製造方法。
JP2011206316A 2011-07-04 2011-09-21 パワーモジュールパッケージ及びその製造方法 Pending JP2013016769A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110066046A KR101321277B1 (ko) 2011-07-04 2011-07-04 전력 모듈 패키지 및 그 제조방법
KR10-2011-0066046 2011-07-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013158335A Division JP2013254973A (ja) 2011-07-04 2013-07-30 パワーモジュールパッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2013016769A true JP2013016769A (ja) 2013-01-24

Family

ID=47438149

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011206316A Pending JP2013016769A (ja) 2011-07-04 2011-09-21 パワーモジュールパッケージ及びその製造方法
JP2013158335A Pending JP2013254973A (ja) 2011-07-04 2013-07-30 パワーモジュールパッケージの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2013158335A Pending JP2013254973A (ja) 2011-07-04 2013-07-30 パワーモジュールパッケージの製造方法

Country Status (4)

Country Link
US (1) US8664755B2 (ja)
JP (2) JP2013016769A (ja)
KR (1) KR101321277B1 (ja)
CN (1) CN102867815A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015052880A1 (ja) * 2013-10-08 2015-04-16 株式会社デンソー 半導体装置及びその製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101222809B1 (ko) * 2011-06-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
CN104465603A (zh) * 2013-09-23 2015-03-25 台达电子企业管理（上海）有限公司 功率模块
CN106601694B (zh) * 2015-10-16 2020-09-15 台达电子工业股份有限公司 堆叠结构及其制造方法
JP6770456B2 (ja) * 2017-02-17 2020-10-14 ルネサスエレクトロニクス株式会社 電子装置
CN109427744B (zh) * 2017-08-22 2023-11-24 比亚迪半导体股份有限公司 Ipm模块、车辆及ipm模块的制作方法
EP3659177B1 (en) 2017-08-25 2023-10-25 Huawei Technologies Co., Ltd. Semiconductor module and method for manufacturing the same
US10418343B2 (en) 2017-12-05 2019-09-17 Infineon Technologies Ag Package-in-package structure for semiconductor devices and methods of manufacture
CN109300883A (zh) * 2018-10-31 2019-02-01 广东美的制冷设备有限公司 高集成电控板和电器
KR20240003259A (ko) * 2022-06-30 2024-01-08 주식회사 아모그린텍 파워모듈 및 그 제조방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430566A (ja) * 1990-05-28 1992-02-03 Sanyo Electric Co Ltd 高出力用混成集積回路装置
JPH1093015A (ja) * 1996-09-11 1998-04-10 Hitachi Ltd 半導体装置
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2000228492A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 樹脂封止した半導体装置
JP2001501376A (ja) * 1996-09-30 2001-01-30 シーメンス アクチエンゲゼルシヤフト サンドイッチ構造のマイクロエレクトロニクス構成部材
JP2004349400A (ja) * 2003-05-21 2004-12-09 Matsushita Electric Ind Co Ltd 熱伝導性回路基板およびそれを用いたパワーモジュール
WO2007026944A1 (ja) * 2005-08-31 2007-03-08 Sanyo Electric Co., Ltd. 回路装置およびその製造方法
JP2007251176A (ja) * 2006-03-17 2007-09-27 Samsung Electro-Mechanics Co Ltd 陽極酸化金属基板モジュール
JP2011044452A (ja) * 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5403782A (en) * 1992-12-21 1995-04-04 Sgs-Thomson Microelectronics, Inc. Surface mountable integrated circuit package with integrated battery mount
JPH07161899A (ja) * 1993-12-10 1995-06-23 Fujitsu Ltd 回路基板のリード
JPH0864722A (ja) * 1994-08-26 1996-03-08 Sanyo Electric Co Ltd 混成集積回路装置
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
KR100267220B1 (ko) * 1997-12-05 2000-10-16 김영환 반도체소자패키지및그의제조방법
JP2004281919A (ja) * 2003-03-18 2004-10-07 Seiko Epson Corp 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
TWI226110B (en) 2004-03-17 2005-01-01 Cyntec Co Ltd Package with stacked substrates
US7550834B2 (en) * 2006-06-29 2009-06-23 Sandisk Corporation Stacked, interconnected semiconductor packages
JP5319908B2 (ja) * 2007-10-31 2013-10-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430566A (ja) * 1990-05-28 1992-02-03 Sanyo Electric Co Ltd 高出力用混成集積回路装置
JPH1093015A (ja) * 1996-09-11 1998-04-10 Hitachi Ltd 半導体装置
JP2001501376A (ja) * 1996-09-30 2001-01-30 シーメンス アクチエンゲゼルシヤフト サンドイッチ構造のマイクロエレクトロニクス構成部材
JP2000091499A (ja) * 1998-09-11 2000-03-31 Hitachi Ltd パワー半導体モジュール並びにそれを用いた電動機駆動システム
JP2000228492A (ja) * 1999-02-05 2000-08-15 Hitachi Ltd 樹脂封止した半導体装置
JP2004349400A (ja) * 2003-05-21 2004-12-09 Matsushita Electric Ind Co Ltd 熱伝導性回路基板およびそれを用いたパワーモジュール
WO2007026944A1 (ja) * 2005-08-31 2007-03-08 Sanyo Electric Co., Ltd. 回路装置およびその製造方法
JP2007251176A (ja) * 2006-03-17 2007-09-27 Samsung Electro-Mechanics Co Ltd 陽極酸化金属基板モジュール
JP2011044452A (ja) * 2009-08-19 2011-03-03 Denso Corp 電子装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015052880A1 (ja) * 2013-10-08 2015-04-16 株式会社デンソー 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR101321277B1 (ko) 2013-10-28
US20130009290A1 (en) 2013-01-10
CN102867815A (zh) 2013-01-09
US8664755B2 (en) 2014-03-04
JP2013254973A (ja) 2013-12-19
KR20130004779A (ko) 2013-01-14

Similar Documents

Publication Publication Date Title
JP2013254973A (ja) パワーモジュールパッケージの製造方法
KR101321282B1 (ko) 전력 모듈 패키지 및 이를 구비한 시스템 모듈
US8058722B2 (en) Power semiconductor module and method of manufacturing the same
KR101222831B1 (ko) 전력 모듈 패키지
KR101255946B1 (ko) 전력 모듈 패키지
KR101224702B1 (ko) 파워소자 패키지모듈 및 그의 제조방법
JP5497690B2 (ja) パワーパッケージモジュール
US20130105956A1 (en) Power module package and method for manufacturing the same
US9105611B2 (en) Power module package
US20150270201A1 (en) Semiconductor module package and method of manufacturing the same
KR20130045596A (ko) 전력 모듈 패키지 및 그 제조방법
TW201216446A (en) Power module
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR20180087330A (ko) 파워 모듈의 양면 냉각을 위한 금속 슬러그
JP2013008748A (ja) 半導体装置
JP2010251582A (ja) Ｄｃ−ｄｃコンバータ
KR101216777B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR101067138B1 (ko) 파워 모듈 및 그 제조방법
CN220121824U (zh) 一种具有新型散热结构的功率模块
KR20150061441A (ko) 패키지 기판 및 그 제조방법 및 그를 이용한 전력 모듈 패키지
CN216413085U (zh) 半导体电路
KR101067190B1 (ko) 파워 패키지 모듈 및 그 제조방법
CN114050134A (zh) 半导体电路
KR20130055358A (ko) 전력 모듈 패키지 및 그 제조방법
KR101474618B1 (ko) 전력 모듈 패키지

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140303

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140306

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140610