JPH0864722A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPH0864722A
JPH0864722A JP20227894A JP20227894A JPH0864722A JP H0864722 A JPH0864722 A JP H0864722A JP 20227894 A JP20227894 A JP 20227894A JP 20227894 A JP20227894 A JP 20227894A JP H0864722 A JPH0864722 A JP H0864722A
Authority
JP
Japan
Prior art keywords
substrate
lead
external
bent
frame body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20227894A
Other languages
English (en)
Inventor
Osamu Nakamoto
修 中本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP20227894A priority Critical patent/JPH0864722A/ja
Publication of JPH0864722A publication Critical patent/JPH0864722A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 枠体の形状の都合或いはそのほかの都合によ
り、L字状のリードでいったん枠体を基板と実装し、そ
の後このL字状のリードをZ字状に折り曲げる場合があ
る。しかし後で折り曲げるとリードの戻りが発生し、別
回路基板との電気的接触がうまく達成できない問題があ
った。 【構成】 枠体20の一部である区画壁24に傾斜面を
設ける。注入樹脂面のリード24の露出部からりーどの
折り曲げ方向に沿って、区画壁24に傾斜面を設けれ
ば、リード15の折り曲げの際、リードを前記傾斜面に
当接するように折り曲げられ、リードに戻りが生じて
も、リードの折り曲げ部分を基板31とほぼ水平にする
ことができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、混成集積回路装置に関
し、特に外部リードの折り曲げを良好に達成するための
枠体の改良に関するものである。
【0002】
【従来の技術】一般に、混成集積回路装置は、半導体素
子等が固着され所定の回路を達成した基板と、この基板
と箱状を成す枠体とを有し、この箱を成す空間には、樹
脂が注入されている。例えば特願平5−282506
号、具体的には図5がそうであり、主に半導体チップが
搭載されている領域、リード56が固着されている領域
の2領域に樹脂を充填するために、前記枠体60は、第
1の基板50を横断する区画壁61、62、63および
65で複数の部屋を作っている。まず区画壁61は、半
導体チップの搭載領域とリードの固着領域を分離するも
のであり、2つの区画壁63は、第1の基板のLとRで
示す側辺と当接している。また区画壁62は、側辺Uと
当接している。
【0003】従って半導体チップの搭載領域上の空間と
リード56が搭載されている領域の空間は、区画壁6
1、62、63、65および第1の基板50で構成さ
れ、樹脂が注入できるようになっている。この区画壁6
1、62、63、65および基板50で成る空間には、
歪みが半導体素子等に加わらないようにシリコンゲルが
充填され、その上にエポキシ樹脂が充填されている。
【0004】
【発明が解決しようとする課題】図5では、区画壁65
がはめあわせ機構で取り外しが可能であるために、リー
ド56は、もともと曲げられた状態のもとで半田付けさ
れ、この後に樹脂が注入されている。一方、区画壁65
が一体で成る枠体60を採用した場合、例えば本発明で
はあるが図1がこれに該当し、このA−A線に沿った断
面の従来構造が図4である。図の矢印で示した所の間隔
Lは例えば5mmで、リード56の幅が6mmとひろく
図5のようZ字のように折り曲げられた状態のままで
は、注入口を介してZ字のリードを挿入して枠体60を
基板50に実装するのは非常に難しく、組立作業を複雑
にする問題があった。また図2や図3に示すように、曲
げられたリードに別の基板、例えばプリント基板を実装
する場合、接着強度や電流容量の関係で、ネジ止めを行
う場合があった。そのため図4に示すように、ネジ70
を区画壁65に組み込むひつようがあり、ネジを枠体の
中に一体で組み込めば問題ないが、この作業もコストも
かかることを考えると、図4のようにリード56は、L
字型のままで、区画壁65に対応する枠体にネジが入る
凹部を作り、直線状のまま枠体を基板に実装し、矢印で
示す方向に、点線で示した形状にリードを折り曲げた方
が簡単である事が判った。
【0005】しかし矢印の方向に折り曲げる場合、リー
ドの厚みが5mm以上と大きいために、基板に対して水
平に折り曲げても、戻りがあり水平面に対して有る角度
を持ってしまい、プリント基板を実装しずらい問題があ
った。またプリント基板でなくともリードフレームが有
る角度を有するために半田付け等の作業性が非常に悪い
問題を有していた。
【0006】
【課題を解決するための手段】本発明は前述の課題に鑑
みて成され、第1に、基板の一部および枠体と一体でな
る箱体から外部雰囲気に突出された外部リードは、前記
基板と平行な方向に折り曲げられ、この折り曲げにより
外部リードと相対向する前記枠体の面を、前記外部リー
ドの露出部から前記折り曲げ方向に渡り、下方に傾斜さ
せることで解決するものである。
【0007】第2に、リード接続端子と電気的に固着さ
れ基板と平行で外に折り曲げられた外部リードと、前記
基板の一部と一体となって箱状を成し前記折り曲げによ
り前記外部リードと相対向する面が前記外部リードの露
出領域から外に向かい下方に傾斜している枠体と、前記
箱体に注入された樹脂と、前記箱体から外部雰囲気に突
出され前記基板と平行な方向で外に折り曲げられた前記
外部リード面と当接する回路基板とを有することで解決
するものである。
【0008】第3に、記枠体の傾斜面を、他の枠対面よ
りも実質的に前記外部リードの厚さ分だけ下方に配置す
る事で解決するものである。
【0009】
【作用】第1の手段は、図2や図3に示すように、リー
ドの戻りを考えて、基板に対して垂直になっているリー
ドに対してリードの折り曲げ部を90度以上に折り曲げ
ておけば、リードの戻りが有っても、基板に対して水平
に配置できる。第2に、第一の手段のもとに別途回路基
板を上方に配置しても、リードが水平に配置して有るた
めに、前記回路基板の電極面と密に当接する事ができ
る。
【0010】第3に、リードの折り曲げ方向に対応する
枠体を、リードの厚みの分だけ下げて斜めに形成すれ
ば、折り曲げられたリードの上面とこの枠体以外の枠体
上面がつらいちとなり、上面に配置できるプリント基板
の下面が枠体と均一に当接し、プリント基板の上下揺れ
を防止することができる。
【0011】
【実施例】以下に本発明の実施例を図1、図2および図
3を参照しながら説明する。図1は、本願の全体の構成
を説明する斜視図であり、第2図は傾斜部分がリードの
厚み分だけ下がったものの断面図、図3は、下げていな
いものの断面図である。また図1乃至図3は、従来例の
図5における基板51を省略したものであり、基板が一
枚で成っているが、図5のように二枚の基板で構成され
ていても良い。
【0012】まず図2や図3のように、絶縁処理した第
1の基板10は、表面に導電路11が形成され、この導
電路の一部には、図5のように、導電パッドが設けられ
ている。この導電パッドには、半導体チップ12が半田
付けされ、導電路11には、抵抗等が印刷により、また
部品であっては半田で固着されている。ここで第1の基
板10は、セラミック基板、絶縁樹脂基板例えばプリン
ト基板または表面を絶縁処理した金属基板でもよい。こ
こではAl基板の表面を陽極酸化し酸化アルミニウム1
3が被着された金属基板10を採用し、導電路11は、
ポリイミド等の樹脂層14を介してホットプレスにより
被着されている。
【0013】当然半導体チップ12は、ダイオード,ト
ランジスタチップおよびLSIチップであり、その他に
抵抗、トランスやコンデンサ等の部品も必要により実装
される。チップと導電路11は、必要によっては金属細
線がワイヤーボンドされ所定の回路が達成されている。
またこの第1の基板10の少なくとも一側辺には、前記
回路から延在されたリード接続端子14が複数個配列さ
れ、これらとリード15が電気的に接続されている。こ
のリード15は、接続の都合上、L字型になっていてい
る。
【0014】また図1では省略したが、図5のように前
記第1の絶縁性基板50の下層に、放熱性やシャーシー
との取りつけによる絶縁破壊を考慮して、第2の基板5
1が接着されていてもよい。つまり回路によっては、半
導体チップに大電流が流れ、これにより発生する熱を外
部に放出するために金属基板を採用している。また基板
50に直接シャーシーを取りつけた際、基板50を介し
て大電圧が印加されて内部の半導体チップ等が破壊する
問題があり、そのため本願は、Al基板を陽極酸化して
絶縁処理し、第1の基板同様にポリイミド樹脂を被着し
たものを第2の基板51としている。これは、第1の基
板50のアース配線と第1の基板50の間に絶縁膜がサ
ンドイッチされており、エッチング等でAl基板50を
露出させ、基板とアース配線を同電位として容量を無く
しているが、シャーシにノイズが加わると基板50、ア
ース配線を介して半導体チップ等にノイズがのるためで
ある。
【0015】次に樹脂モールドするための枠体20を説
明する。図からも判るように主に半導体チップが搭載さ
れている領域、リードが固着されている領域の2領域に
樹脂を充填するために、前記枠体20は、第1の基板1
0を横断する区画壁21、および周辺と当接する区画壁
22、23および24で樹脂の箱状注入空間を作ってい
る。まず区画壁21は、半導体チップの搭載領域とリー
ドの固着領域を分離するものであり、区画壁22、23
は、従来図図5の第1の基板50のLとRで示す側辺と
同様な関係で当接している。また図5の区画壁62に対
応するものは、図1では図面の都合上省略しているが、
側辺Uと当接している。従って半導体チップの搭載領域
上およびリードの搭載領域上の箱状空間は、区画壁2
1、22、23、24および第1の基板10で構成さ
れ、上方からシリコンゲルが注入され、続いてポリイミ
ド等の樹脂が注入され完成されている。シリコンゲル
は、半導体チップ等に接続されている金属細線等への歪
みを防止するものであり、必ず注入しなければならない
ものではない。
【0016】また図1の斜め上に別のリード30が固着
されている。ここでは、リード15が大電流用、つまり
電源等に用いるもので、リード30が小信号用、つまり
回路の入出力信号に用いるものであるが、特に2群に分
けなくては成らないものではない。図2や図3に示すよ
うに、本装置は、プリント基板31に実装されるため、
リード15は、注入樹脂から露出した所を基点にして折
り曲げられている。このリード15とプリント基板に設
けられた電極とが、区画壁24にあるネジ32とビス3
3とで強固に取り付けられている。
【0017】本発明の特徴は、区画壁24にあり、この
表面が斜めに傾斜されていることにある。リード15の
幅が6mmとひろく、また図4にしめす樹脂注入口の間
隔Lが5mmと狭いために、Z字のように折り曲げられ
た状態のままでは、枠体20を基板10に実装するのは
非常に難しく、組立作業を複雑にする。従って、図4に
示すリードのように、L字型し、固着部から真っ直ぐに
上に延在させておけば、前記樹脂注入口を介してリード
15が簡単に挿入できる。従ってこの挿入作業の後に、
リードを折り曲げる必要があり、斜めに区画壁24を形
成しておけば、リード24は、垂直に延在されているリ
ード24に対して90度以上に折り曲げられるので、た
とえリードの戻りがあっても、この傾斜面の角度により
当接部は、プリント基板面等の別の回路基板と平行に配
置することができ、容易に回路基板と電気的に接続させ
ることができる。
【0018】ここで、折り曲げ方法は、例えば群を成す
リード15を全て当接できるような、ローラーを用意
し、ローラーの加圧力でリードが傾斜面に当接するよう
にすれば、この傾斜面の角度により垂直リードに対し、
90度以上に曲げる事ができる。また接着強度や電流容
量の関係で、ネジ止めを行うので、ネジ32を区画壁2
4に組み込むひつようがあり、ネジを枠体の中に一体で
組み込めば問題ないが、この作業もコストもかかること
を考えると、図4のようにリード15は、L字型のまま
で、あらかじめ区画壁24に対応する枠体にネジが入る
凹部を作り、この凹部にネジ32をいれた後、直線状の
まま枠体を基板に実装し、矢印で示す方向に、点線で示
した形状にリードを折り曲げた方が簡単である。
【0019】ここでリード30は、例えばプリント基板
のスルーホールに挿入され、半田付けされる。一方、図
2や図3は、区画壁24の表面位置を説明するものであ
り、リード15の厚さ分だけ本体表面から下方に配置し
たもの(リードの表面と本体の表面が一致したもの)
と、リードが本体表面から突出したものである。前者
は、例えばプリント基板が本体に完全に当接するもので
あり、基板31は上下振動が防止できるものである。
【0020】
【発明の効果】以上の説明からも明らかなように、リー
ドの折り曲げ部に対応する領域に於いて、枠体の一部で
ある区画壁の表面を、折り曲げ方向に向かって下方に傾
斜を持たせ、折り曲げの際、リードがこの傾斜面に当接
するように折り曲げれば、リードに戻りが生じでもこの
区画壁の角度により基板とリードの折り曲げ部を平行に
することができるため、電気的接続を容易に達成でき
る。
【0021】また前記区画壁に傾斜を持たせることで、
リードの戻りを考慮しても外部回路基板とリードの折り
曲げ部分を平行にすることができ、リードは外部回路基
板の電極と完全に当接する事ができるため、接触抵抗を
低減でき、大電流容量を実現できる。更には、リードの
厚身分だけ、前記傾斜面を下方に配置すれば、本体とリ
ードの折り曲げ部がつらいちとなり、外部回路基板が上
下振動無く配置できる。
【図面の簡単な説明】
【図1】本発明の一実施例を説明する斜視図である。
【図2】図1のA−A線に対応する断面図である。
【図3】図1のA−A線に対応する断面図である。
【図4】従来の混成集積回路の断面図である。
【図5】従来の混成集積回路装置の組立図である。
【符号の説明】
10 第1の基板 11 導電路 12 半導体チップ 15 外部リード 20 枠体 21 区画壁 22 区画壁 23 区画壁 24 区画壁

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも表面が絶縁性を有する基板
    と、この基板に形成された導電路およびこの導電路と電
    気的に接続した導電パッドと、前記導電路または前記導
    電パッドと電気的に接続し前記基板に固着された半導体
    素子や受動素子と、前記基板の少なくとも1側辺に群と
    して配列されたリード接続端子と、このリード接続端子
    と電気的に固着された外部リードと、前記基板の一部と
    一体となって箱状を成す枠体と、前記箱体に注入された
    樹脂とを有する混成集積回路装置に於いて、 前記箱体から外部雰囲気に突出された外部リードは、前
    記基板と平行な方向に折り曲げられ、この折り曲げによ
    り外部リードと相対向する前記枠体の面は、前記外部リ
    ードの露出部から前記折り曲げ方向に渡り、下方に傾斜
    していることを特徴とした混成集積回路装置。
  2. 【請求項2】 少なくとも表面が絶縁性を有する基板と
    、この基板に形成された導電路およびこの導電路と電
    気的に接続した導電パッドと、前記導電路または前記導
    電パッドと電気的に接続し前記基板に固着された半導体
    素子や受動素子と、前記基板の少なくとも1側辺に群と
    して配列されたリード接続端子と、このリード接続端子
    と電気的に固着され前記基板と平行で外に折り曲げられ
    た外部リードと、前記基板の一部と一体となって箱状を
    成し前記折り曲げにより前記外部リードと相対向する面
    が前記外部リードの露出領域から外に向かい下方に傾斜
    している枠体と、前記箱体に注入された樹脂と、前記箱
    体から外部雰囲気に突出され前記基板と平行な方向で外
    に折り曲げられた前記外部リード面と当接する回路基板
    とを有することを特徴とした混成集積回路装置。
  3. 【請求項3】 前記枠体の傾斜面は、他の枠対面よりも
    実質的に前記外部リードの厚さ分だけ下方に配置される
    請求項1または2記載の混成集積回路装置。
JP20227894A 1994-08-26 1994-08-26 混成集積回路装置 Pending JPH0864722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20227894A JPH0864722A (ja) 1994-08-26 1994-08-26 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20227894A JPH0864722A (ja) 1994-08-26 1994-08-26 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPH0864722A true JPH0864722A (ja) 1996-03-08

Family

ID=16454895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20227894A Pending JPH0864722A (ja) 1994-08-26 1994-08-26 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPH0864722A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Icカード及びその製造方法
JP2011044642A (ja) * 2009-08-24 2011-03-03 Ricoh Co Ltd 電子回路部品及びその製造方法
JP2013254973A (ja) * 2011-07-04 2013-12-19 Samsung Electro-Mechanics Co Ltd パワーモジュールパッケージの製造方法
WO2014014066A1 (ja) * 2012-07-19 2014-01-23 富士電機株式会社 半導体モジュール用端子の折り曲げ方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1035164A (ja) * 1996-04-25 1998-02-10 Samsung Aerospace Ind Ltd Icカード及びその製造方法
JP2011044642A (ja) * 2009-08-24 2011-03-03 Ricoh Co Ltd 電子回路部品及びその製造方法
JP2013254973A (ja) * 2011-07-04 2013-12-19 Samsung Electro-Mechanics Co Ltd パワーモジュールパッケージの製造方法
WO2014014066A1 (ja) * 2012-07-19 2014-01-23 富士電機株式会社 半導体モジュール用端子の折り曲げ方法

Similar Documents

Publication Publication Date Title
EP1143514B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
JP4264375B2 (ja) パワー半導体モジュール
JPH1174433A (ja) 半導体装置
US5063434A (en) Plastic molded type power semiconductor device
JPH05304248A (ja) 半導体装置
JPH0864722A (ja) 混成集積回路装置
JP3876770B2 (ja) 配線構造
JP2524482B2 (ja) Qfp構造半導体装置
JP2999930B2 (ja) 混成集積回路装置およびその製造方法
JP3754197B2 (ja) 混成集積回路装置
JP3036256B2 (ja) 半導体装置
JP2005354118A (ja) 混成集積回路装置
JPH05259373A (ja) 電力用半導体装置
JP3123917B2 (ja) 混成集積回路装置
JP2004153243A (ja) 電力用半導体装置
JP3535317B2 (ja) 半導体装置
JPH04237154A (ja) 半導体パッケージ
JP2000261120A (ja) 半導体装置の実装構造及びそれを用いた電子機器
JP2879503B2 (ja) 面実装型電子回路装置
JP2504586Y2 (ja) 電子部品用パッケ―ジ
JP2846804B2 (ja) 混成集積回路装置
JP3467605B2 (ja) 箔フレームダイオードを用いた複合モジュール
JP3248117B2 (ja) 半導体装置
JP2563335Y2 (ja) 半導体装置
JPH0685502U (ja) モールド型半導体装置を用いた高周波装置