JP3248117B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3248117B2 JP3248117B2 JP13589993A JP13589993A JP3248117B2 JP 3248117 B2 JP3248117 B2 JP 3248117B2 JP 13589993 A JP13589993 A JP 13589993A JP 13589993 A JP13589993 A JP 13589993A JP 3248117 B2 JP3248117 B2 JP 3248117B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- film
- resin
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
に関する。
は、プリント基板等の表面に半田等により実装されるも
のであり、図4に示すように、リードフレームのマウン
ト部1上に半導体素子2がマウント材3により固着さ
れ、半導体素子2の周縁部に形成された電源パッド(V
cc,GND)等の複数の電極部2aとリードフレームの
複数のインナーリード4とが金属細線5により電気的に
夫々接続され、半導体素子2、インナーリード4及び金
属細線5は樹脂封止(図示略す)されていた。
た従来の樹脂封止型半導体装置においては、Vcc及び
GNDの電源パッド2aが半導体素子2上の両端に1個
づつしかないため、半導体素子2に電源の配線パターン
を形成する際、インナーリード4の引き回しが困難にな
るという問題点があった。本発明の目的は、上述した問
題点に鑑み、インナーリードの引き回しを容易にすると
共に、ワイヤの断線や隣接するワイヤ間での短絡を低減
できる樹脂封止型半導体装置を提供するものである。
達成するため、第1の辺と該第1の辺とは異なる第2の
辺を有する表面の外周近傍に複数の電極を有する半導体
素子と、前記半導体素子の周辺近傍にて終端するよう位
置し、各々が前記複数の電極のうちの対応するものと電
気的に接続される複数のリードとを有する半導体装置に
おいて、前記複数の電極が露出するように、前記表面の
外周から離れて配置され、前記半導体素子の前記表面の
中央部分を覆うように、配線パターンを有するフィルム
を設け、前記配線パターンと、前記2つの辺のうち一方
の辺の近傍に配置された電極及び前記2つの辺のうちの
他方の辺の近傍に位置するリードとをワイヤを用いて電
気的に接続するようにしたものである。また、前記半導
体素子、前記フィルム、及び前記ワイヤとの電気的接続
がなされた部分を含む前記リードの一部は樹脂封止され
ている。さらに、前記フィルムは、前記半導体素子の表
面に絶縁部材を介して貼着されているものである。
に、表面の外周から離れて配置され、半導体素子の表面
の中央部分を覆うように、配線パターンを有するフィル
ムを設け、配線パターンと、2つの辺のうち一方の辺の
近傍に配置された電極及び2つの辺のうちの他方の辺の
近傍に位置するリードとをワイヤを用いて電気的に接続
するようにしたので、互いに異なる辺の近傍にある電極
とリード間の電気的な接続を容易に実現することができ
る。
例を図1〜図3に基づいて従来例と同一構成部分には同
一符号を付して説明する。尚、図1は第1実施例に係る
樹脂封止型半導体装置の断面図、図2は第1実施例に係
る樹脂封止型半導体装置の平面透視図、図3は第2実施
例に係る樹脂封止型半導体装置の平面透視図を示す。即
ち、第1実施例に係る樹脂封止型半導体装置は、図1に
示すように、リードフレームのマウント部1上に半導体
素子2がマウント材3により固着され、半導体素子2の
周縁部に形成された複数の電極部2aとリードフレーム
の複数のインナーリード4とが金属細線5により電気的
に夫々接続されている。そして、半導体素子2上には絶
縁材6を介して配線パターンが印刷され回路成形され
た、例えばTCP用のフィルム7が貼着されている。ま
た、上記フィルム7の電極部7aと半導体素子2の電極
部(電源パッド)2aとは金属細線5により電気的に接
続されている。
導体素子2、インナーリード4、金属細線5及びフィル
ム7は封止樹脂8により樹脂封止されている。このよう
に、第1実施例では、半導体素子2上に配線パターンを
有するフィルム7が貼着され、フィルム7の電極部7a
と半導体素子2の電源パッド2aとが電気的に接続され
たので、インナーリード4の引き回しが容易になり、ノ
イズの発生が防止される。
装置は、図3に示すように、リードフレームのマウント
部1上に半導体素子2が搭載され、半導体素子2の周縁
部に形成された複数の電極部2a(2a1 ,2a2 ,
…)とリードフレームの複数のインナーリード4(4
a,4b,…)とが金属細線5により電気的に接続され
ている。また、半導体素子2上には絶縁材(図示略す)
を介して印刷回路パターン7bが印刷されたフィルム7
が貼着されている。そして、半導体素子2の電極部2a
2 とインナーリード4aとが金属細線5により電気的に
接続され、半導体素子2の電極部2a1 とインナーリー
ド4bとが印刷回路パターン7bを介して金属細線5に
より電気的に接続されている。
ード4a,4b,…、金属細線5及びフィルム7は封止
樹脂8により樹脂封止されている。従って、かかる第2
実施例では、半導体素子2上に印刷回路パターン7bが
形成されたフィルム7が貼着されたので、半導体素子2
の電極部2a1 とインナーリード4bとは、半導体素子
2上の印刷回路パターン7bを介して任意に接続される
ため、インナーリード4bの引き回しが容易になる。よ
って、同一ICチップを複数の異なるICパッケージに
搭載することができ、新規にICチップを設計及び製造
する必要がなくなり、コスト低減ができる。
数の電極が露出するように表面の外周から離れて配置さ
れ、半導体素子の表面の中央部分を覆うように、配線パ
ターンを有するフィルムを設け、配線パターンと、2つ
の辺のうち一方の辺の近傍に配置された電極及び2つの
辺のうちの他方の辺の近傍に位置するリードとをワイヤ
を用いて電気的に接続するようにしたので、互いに異な
る辺の近傍にある電極とリード間の電気的な接続を容易
に実現することができるため、リードの引き回しの複雑
化やワイヤが長くなることを抑制でき、ワイヤの断線や
隣接するワイヤ間での短絡を低減し、リードや電極のレ
イアウトといった設計の自由度を向上させるという効果
を有する。また、複数のリードが半導体素子の周辺近傍
にて終端するもので、このように位置するリードと電極
との電気的な接続を配線パターンを有するフィルムを設
け、ワイヤを用いて配線パターンと電極及びリードとを
電気的な接続を行うようにしたので、電極配置が異なる
複数の半導体素子に対しても、配線パターンとの接続を
ワイヤにて容易に対応でき、共通なフィルムを適用する
ことでフィルムを新たに作り直す手間を低減してコスト
低減を図れるという効果を有する。
置の断面図である。
置の平面透視図である。
置の平面透視図である。
Claims (3)
- 【請求項1】 第1の辺と該第1の辺とは異なる第2の
辺を有する表面の外周近傍に複数の電極を有する半導体
素子と、前記半導体素子の周辺近傍にて終端するよう位
置し、各々が前記複数の電極のうちの対応するものと電
気的に接続される複数のリードとを有する半導体装置に
おいて、 前記複数の電極が露出するように、前記表面の外周から
離れて配置され、前記半導体素子の前記表面の中央部分
を覆うように、配線パターンを有するフィルムを設け、
前記配線パターンと、前記2つの辺のうち一方の辺の近
傍に配置された電極及び前記2つの辺のうちの他方の辺
の近傍に位置するリードとをワイヤを用いて電気的に接
続することを特徴とする半導体装置。 - 【請求項2】 前記半導体素子、前記フィルム、及び前
記ワイヤとの電気的接続がなされた部分を含む前記リー
ドの一部は樹脂封止されていることを特徴とする請求項
1記載の半導体装置。 - 【請求項3】 前記フィルムは、前記半導体素子の表面
に絶縁部材を介して貼着されていることを特徴とする請
求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13589993A JP3248117B2 (ja) | 1993-06-07 | 1993-06-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13589993A JP3248117B2 (ja) | 1993-06-07 | 1993-06-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06349981A JPH06349981A (ja) | 1994-12-22 |
JP3248117B2 true JP3248117B2 (ja) | 2002-01-21 |
Family
ID=15162427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13589993A Expired - Fee Related JP3248117B2 (ja) | 1993-06-07 | 1993-06-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3248117B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3590039B2 (ja) | 2002-07-24 | 2004-11-17 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-06-07 JP JP13589993A patent/JP3248117B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06349981A (ja) | 1994-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1201820A (en) | Semiconductor integrated circuit including a lead frame chip support | |
US5436500A (en) | Surface mount semiconductor package | |
KR960026505A (ko) | 반도체 장치 및 그 제조방법 | |
KR960705357A (ko) | 반도체 장치 | |
US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
JPH07283341A (ja) | 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ | |
JPH0451053B2 (ja) | ||
JPH1174433A (ja) | 半導体装置 | |
JPH04307943A (ja) | 半導体装置 | |
KR960012650B1 (ko) | 수지 봉지형 반도체 장치 | |
JP3248117B2 (ja) | 半導体装置 | |
JPS622628A (ja) | 半導体装置 | |
JPH0521698A (ja) | 半導体装置 | |
JP3942495B2 (ja) | 半導体装置 | |
JP2885786B1 (ja) | 半導体装置の製法および半導体装置 | |
JP3172393B2 (ja) | 混成集積回路装置 | |
JP2999930B2 (ja) | 混成集積回路装置およびその製造方法 | |
KR100206975B1 (ko) | 반도체 패키지 | |
JPH077037A (ja) | 半導体集積回路装置 | |
JP2587722Y2 (ja) | 半導体装置 | |
JP2544272Y2 (ja) | 混成集積回路 | |
JPH05190735A (ja) | 半導体装置 | |
JPH0442942Y2 (ja) | ||
JPH0739244Y2 (ja) | 混成集積回路装置 | |
JPH05109940A (ja) | 混成集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |