JPH077037A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH077037A JPH077037A JP5144560A JP14456093A JPH077037A JP H077037 A JPH077037 A JP H077037A JP 5144560 A JP5144560 A JP 5144560A JP 14456093 A JP14456093 A JP 14456093A JP H077037 A JPH077037 A JP H077037A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bonding pad
- peripheral edge
- semiconductor chip
- power source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、電源電圧の低下を防止し、
電源ノイズを減少させ、それによって回路の性能低下及
び素子の誤動作を防止する。 【構成】 半導体チップの上面外周縁部には信号用のボ
ンディングパッドを設け、外周縁部を除く半導体チップ
の上面である中央部には電源用のボンディングパッドを
設ける。基体の半導体チップ収容部を取り囲む内周縁部
には信号用のボンディングパッドを設け、内周縁部を囲
むようにして電源用のボンディングパッドを設ける。第
１のボンディング部材によって信号用配線の接続を行
い、第２のボンディング部材によって半導体チップ中央
部に電源を供給する。 【効果】 上述した手段によれば、パッケ−ジの外部リ
ードと半導体チップの中心部との電源インピ−ダンスを
下げ、電圧の低下を防止し電源ノイズを低減させ、回路
の性能低下及び素子の誤動作を防止することができる。
電源ノイズを減少させ、それによって回路の性能低下及
び素子の誤動作を防止する。 【構成】 半導体チップの上面外周縁部には信号用のボ
ンディングパッドを設け、外周縁部を除く半導体チップ
の上面である中央部には電源用のボンディングパッドを
設ける。基体の半導体チップ収容部を取り囲む内周縁部
には信号用のボンディングパッドを設け、内周縁部を囲
むようにして電源用のボンディングパッドを設ける。第
１のボンディング部材によって信号用配線の接続を行
い、第２のボンディング部材によって半導体チップ中央
部に電源を供給する。 【効果】 上述した手段によれば、パッケ−ジの外部リ
ードと半導体チップの中心部との電源インピ−ダンスを
下げ、電圧の低下を防止し電源ノイズを低減させ、回路
の性能低下及び素子の誤動作を防止することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、ピン数の多くかつ高速で作動する半導体集
積回路装置に適用して有効な技術に関するものである。
関し、特に、ピン数の多くかつ高速で作動する半導体集
積回路装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】ウェハプロセスの終了したウェハは、個
々の半導体チップに切断され、通常半導体パッケ−ジ等
に収容して製品となり、このようにしてできた製品がプ
リント基板に実装され機能を発揮する。
々の半導体チップに切断され、通常半導体パッケ−ジ等
に収容して製品となり、このようにしてできた製品がプ
リント基板に実装され機能を発揮する。
【０００３】このパッケージ収容の際に、パッケージの
基体に固着した半導体チップと基体に設けられた導体端
子とを接続するボンディングが行われる。このボンディ
ングには、金，アルミニューム等のワイヤを用いたワイ
ヤボンディング又は銅箔を所定のパターンに加工したＴ
ＡＢ（tape automated bonding）テープに形成されたリ
ードを用いたワイヤレスボンディング等が行われ、それ
らのボンディング部材によって、半導体チップに電源を
供給する電源供給用・接地用（以下、電源用という）の
内部配線或いは各種信号入出力用（以下、信号用とい
う）の内部配線に導通した半導体チップのボンディング
パッドとパッケージの外部リードに導通した基体のボン
ディングパッドとを接続している。
基体に固着した半導体チップと基体に設けられた導体端
子とを接続するボンディングが行われる。このボンディ
ングには、金，アルミニューム等のワイヤを用いたワイ
ヤボンディング又は銅箔を所定のパターンに加工したＴ
ＡＢ（tape automated bonding）テープに形成されたリ
ードを用いたワイヤレスボンディング等が行われ、それ
らのボンディング部材によって、半導体チップに電源を
供給する電源供給用・接地用（以下、電源用という）の
内部配線或いは各種信号入出力用（以下、信号用とい
う）の内部配線に導通した半導体チップのボンディング
パッドとパッケージの外部リードに導通した基体のボン
ディングパッドとを接続している。
【０００４】半導体チップの電源用ボンディングパッド
は、半導体チップの外周縁部に設けられ、半導体チップ
の内部配線によって、チップに形成されている各素子に
給電を行っている。
は、半導体チップの外周縁部に設けられ、半導体チップ
の内部配線によって、チップに形成されている各素子に
給電を行っている。
【０００５】
【発明が解決しようとする課題】半導体集積回路装置の
集積化が進むにつれて半導体チップに形成される素子数
が増加し、これによって装置の消費電力も増加しかつ電
源を供給する電流パスも長くなる。
集積化が進むにつれて半導体チップに形成される素子数
が増加し、これによって装置の消費電力も増加しかつ電
源を供給する電流パスも長くなる。
【０００６】また、集積化によって半導体チップを形成
するパターンが微細化することにより、内部配線が細く
なり配線間の間隔も狭められる。
するパターンが微細化することにより、内部配線が細く
なり配線間の間隔も狭められる。
【０００７】その結果、素子数の増加によって電流パス
が長くなることと配線が細くなることから、半導体チッ
プの中心部や電流パスの末端では電位の降下が大きくな
る。
が長くなることと配線が細くなることから、半導体チッ
プの中心部や電流パスの末端では電位の降下が大きくな
る。
【０００８】さらに、電流パスが長くなり接続する素子
も多くなることから、電流パスの中間における消費電力
の一時的な増加によって末端の電圧の一時的な低下が生
じることもある。
も多くなることから、電流パスの中間における消費電力
の一時的な増加によって末端の電圧の一時的な低下が生
じることもある。
【０００９】このような直流電源ノイズによる電圧降下
或いは電圧変動によって、その電流パスに接続した回路
の性能低下或いは素子の誤動作が生じるという問題があ
る。
或いは電圧変動によって、その電流パスに接続した回路
の性能低下或いは素子の誤動作が生じるという問題があ
る。
【００１０】電流パスが長くなることを防止するため
に、電源の系統数を増やすことも考えられるが、その場
合にはピン数が増加するという問題が生じる。
に、電源の系統数を増やすことも考えられるが、その場
合にはピン数が増加するという問題が生じる。
【００１１】これらの問題は、半導体集積回路装置の集
積技術の向上によって、今後も微細化が進み、配線長も
増大し、加えて消費電力が増加するのに伴い、ますます
重要視される傾向にある。
積技術の向上によって、今後も微細化が進み、配線長も
増大し、加えて消費電力が増加するのに伴い、ますます
重要視される傾向にある。
【００１２】本発明の目的は、電源電圧の低下を抑え、
電源ノイズを減少させることが可能な技術を提供し、そ
れによって回路の性能低下及び素子の誤動作を防止する
技術を提供することにある。
電源ノイズを減少させることが可能な技術を提供し、そ
れによって回路の性能低下及び素子の誤動作を防止する
技術を提供することにある。
【００１３】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１４】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１５】本発明では、半導体チップの上面外周縁部
には信号用のボンディングパッドを設け、外周縁部を除
く半導体チップの上面である中央部には電源用のボンデ
ィングパッドを設ける。基体の半導体チップ収容部を取
り囲む内周縁部には信号用のボンディングパッドを設
け、内周縁部を囲むようにして電源用のボンディングパ
ッドを設ける。第１のボンディング部材によって信号用
配線の接続を行い、第２のボンディング部材によって半
導体チップ中央部に電源を供給する。
には信号用のボンディングパッドを設け、外周縁部を除
く半導体チップの上面である中央部には電源用のボンデ
ィングパッドを設ける。基体の半導体チップ収容部を取
り囲む内周縁部には信号用のボンディングパッドを設
け、内周縁部を囲むようにして電源用のボンディングパ
ッドを設ける。第１のボンディング部材によって信号用
配線の接続を行い、第２のボンディング部材によって半
導体チップ中央部に電源を供給する。
【００１６】
【作用】上述した手段によれば、パッケ−ジの外部リー
ドと半導体チップの中心部との電源インピ−ダンスを下
げることにより、電圧の低下を抑え電源ノイズを低減す
ることができる。それによって回路の性能低下及び素子
の誤動作を防止することができる。
ドと半導体チップの中心部との電源インピ−ダンスを下
げることにより、電圧の低下を抑え電源ノイズを低減す
ることができる。それによって回路の性能低下及び素子
の誤動作を防止することができる。
【００１７】以下、本発明の構成について、実施例とと
もに説明する。
もに説明する。
【００１８】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１９】
【実施例】図１は本発明の一実施例である半導体集積回
路装置のチップ周辺部分を示す平面図であり、図２は図
１のＡ−Ａ線に沿った縦断面図である。
路装置のチップ周辺部分を示す平面図であり、図２は図
１のＡ−Ａ線に沿った縦断面図である。
【００２０】図中、１は所定の回路パターンが形成され
た半導体チップ、２は半導体チップを収容するパッケー
ジの基体である。
た半導体チップ、２は半導体チップを収容するパッケー
ジの基体である。
【００２１】基体２は、プリント基板に接続するための
外部リード（図示せず）を周辺に備え、中央を窪ませて
半導体チップ１を収容する収容部２ａを形成してある。
収容部２ａには金メッキ（図示せず）を施し、メッキさ
れた金と半導体チップ１下面のシリコン基板とが熱圧着
により共晶を作り、収容部２ａに半導体チップ１を接着
固定する。
外部リード（図示せず）を周辺に備え、中央を窪ませて
半導体チップ１を収容する収容部２ａを形成してある。
収容部２ａには金メッキ（図示せず）を施し、メッキさ
れた金と半導体チップ１下面のシリコン基板とが熱圧着
により共晶を作り、収容部２ａに半導体チップ１を接着
固定する。
【００２２】半導体チップ１の上面外周縁部１ａには信
号用のボンディングパッド３ａを設け、外周縁部１ａを
除く半導体チップ１の上面を中央部１ｂとし、この中央
部には電源用のボンディングパッド３ｂを設ける。各ボ
ンディングパッド３ａ，３ｂは、配線（図示せず）によ
ってチップ１内部の各素子（図示せず）と導通する。
号用のボンディングパッド３ａを設け、外周縁部１ａを
除く半導体チップ１の上面を中央部１ｂとし、この中央
部には電源用のボンディングパッド３ｂを設ける。各ボ
ンディングパッド３ａ，３ｂは、配線（図示せず）によ
ってチップ１内部の各素子（図示せず）と導通する。
【００２３】基体２の収容部２ａを取り囲む内周縁部２
ｂには基体２側の信号用のボンディングパッド４ａを設
け、信号用のボンディングパッド４ａを囲むようにして
電源用のボンディングパッド４ｂを設ける。各ボンディ
ングパッド４ａ，４ｂは、配線（図示せず）によって前
記外部リードと導通する。
ｂには基体２側の信号用のボンディングパッド４ａを設
け、信号用のボンディングパッド４ａを囲むようにして
電源用のボンディングパッド４ｂを設ける。各ボンディ
ングパッド４ａ，４ｂは、配線（図示せず）によって前
記外部リードと導通する。
【００２４】５は第１のボンディング部材である第１の
リード、６は第２のボンディング部材である第２のリー
ドであり、第２のリード６は第１のリード５よりも拡幅
して形成してある。
リード、６は第２のボンディング部材である第２のリー
ドであり、第２のリード６は第１のリード５よりも拡幅
して形成してある。
【００２５】第１のリード５と第２のリード６とは絶縁
性のフィルム（図１では破線で示す）７を介して一体と
なったＴＡＢテープを構成している。ＴＡＢテープの一
方の面に第１のリード５が設けられ、ＴＡＢテープの他
方の面に第２のリード６が設けられている。
性のフィルム（図１では破線で示す）７を介して一体と
なったＴＡＢテープを構成している。ＴＡＢテープの一
方の面に第１のリード５が設けられ、ＴＡＢテープの他
方の面に第２のリード６が設けられている。
【００２６】フィルム７はポリイミド系樹脂等の可撓性
の樹脂膜が用いられ、第１のリード５及び第２のリード
６は、銅箔をメッキ或いは接着によってフィルム７に固
着しエッチングによってパターンを形成する。各リード
５，６の端部には金或いは半田の突起電極８が設けられ
ている。
の樹脂膜が用いられ、第１のリード５及び第２のリード
６は、銅箔をメッキ或いは接着によってフィルム７に固
着しエッチングによってパターンを形成する。各リード
５，６の端部には金或いは半田の突起電極８が設けられ
ている。
【００２７】半導体チップ１と基体２との電気的な接続
は、各突起電極８と各ボンディングパッド３ａ，３ｂ，
４ａ，４ｂとを位置合わせし、リード５，６上から突起
電極８を加熱し、リード５，６とボンディングパッド３
ａ，３ｂ，４ａ，４ｂとを熱圧着によって接続する。フ
ィルム７は、十分な耐熱性を有するので、第２のリード
６の下に隠れている第１のリードも、第２のリードの上
から熱圧着することが可能である。
は、各突起電極８と各ボンディングパッド３ａ，３ｂ，
４ａ，４ｂとを位置合わせし、リード５，６上から突起
電極８を加熱し、リード５，６とボンディングパッド３
ａ，３ｂ，４ａ，４ｂとを熱圧着によって接続する。フ
ィルム７は、十分な耐熱性を有するので、第２のリード
６の下に隠れている第１のリードも、第２のリードの上
から熱圧着することが可能である。
【００２８】この後、パッケージの基体２にキャップ
（図示せず）をかぶせ、基体２とキャップとを溶着する
ことにより、半導体チップ１を密封し、キャップに製品
の型名・メーカー名等を印刷して半導体集積回路装置の
組立工程が完了する。
（図示せず）をかぶせ、基体２とキャップとを溶着する
ことにより、半導体チップ１を密封し、キャップに製品
の型名・メーカー名等を印刷して半導体集積回路装置の
組立工程が完了する。
【００２９】本実施例では、基体２の内周縁部２ｂをＴ
ＡＢテープ及び突起電極８の厚みに応じた段差をつけて
形成し、ボンディングパッド４ａをボンディングパッド
４ｂよりも低い位置に設けてある。これによって、基体
側のボンディングパッド４ａ，４ｂを互いに近接して設
けることができるので、パッケージをより小型にするこ
とが可能となる。
ＡＢテープ及び突起電極８の厚みに応じた段差をつけて
形成し、ボンディングパッド４ａをボンディングパッド
４ｂよりも低い位置に設けてある。これによって、基体
側のボンディングパッド４ａ，４ｂを互いに近接して設
けることができるので、パッケージをより小型にするこ
とが可能となる。
【００３０】本実施例では、電源のインピーダンスを下
げるために、電源用に用いられる第２のリード６の幅を
拡げたが、他に厚みを変える、或いは材質を変える等の
方法或いはこれらの組み合わせを採用することも可能で
ある。
げるために、電源用に用いられる第２のリード６の幅を
拡げたが、他に厚みを変える、或いは材質を変える等の
方法或いはこれらの組み合わせを採用することも可能で
ある。
【００３１】また、外周縁部１ａに近い素子に給電する
場合には、第１のリード５によって給電を行うことも可
能であり、また、大きな電流の流れる信号があった場合
には第２のリード６によって信号の接続を行うことも可
能である。
場合には、第１のリード５によって給電を行うことも可
能であり、また、大きな電流の流れる信号があった場合
には第２のリード６によって信号の接続を行うことも可
能である。
【００３２】さらに、本実施例では第１のボンディング
部材，第２のボンディング部材としてＴＡＢテープの両
面に形成されたリード５，６を用いたが、第１のボンデ
ィング部材としてボンディングワイヤを用い、第２のボ
ンディング部材としてＴＡＢテープのリードを用いるこ
とも可能であり、その逆もまた可能である。
部材，第２のボンディング部材としてＴＡＢテープの両
面に形成されたリード５，６を用いたが、第１のボンデ
ィング部材としてボンディングワイヤを用い、第２のボ
ンディング部材としてＴＡＢテープのリードを用いるこ
とも可能であり、その逆もまた可能である。
【００３３】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００３４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００３５】（１）本発明は、半導体チップの中心部か
らパッケ−ジへの電流パスを構成することにより、電源
ノイズを低減できるという効果がある。
らパッケ−ジへの電流パスを構成することにより、電源
ノイズを低減できるという効果がある。
【００３６】（２）本発明は、半導体チップの中心部か
らパッケ−ジへの電流パスを構成することにより、電源
電圧の低下を防止できるという効果がある。
らパッケ−ジへの電流パスを構成することにより、電源
電圧の低下を防止できるという効果がある。
【００３７】（３）本発明は、電源用に用いる第２のボ
ンディング部材を第１のボンディング部材よりも拡幅し
て形成することにより、電源用の電流パスのインピーダ
ンスが低下するので、電源電圧の低下及びノイズの混入
を防止できるという効果がある。
ンディング部材を第１のボンディング部材よりも拡幅し
て形成することにより、電源用の電流パスのインピーダ
ンスが低下するので、電源電圧の低下及びノイズの混入
を防止できるという効果がある。
【００３８】（４）本発明は、前記効果（１），（２）
及び（３）により半導体集積回路装置の回路性能の低下
及び誤動作を防止できるという効果がある。
及び（３）により半導体集積回路装置の回路性能の低下
及び誤動作を防止できるという効果がある。
【００３９】（５）本発明は、基体の内周縁部をＴＡＢ
テープ及び突起電極の厚みに応じた段差をつけて設ける
ことにより、基体側の信号用ボンディングパッドと電源
用のボンディングパッドとを近接して設けることができ
るので、パッケージをより小型にすることが可能となる
という効果がある。
テープ及び突起電極の厚みに応じた段差をつけて設ける
ことにより、基体側の信号用ボンディングパッドと電源
用のボンディングパッドとを近接して設けることができ
るので、パッケージをより小型にすることが可能となる
という効果がある。
【００４０】（６）本発明は、パッケ−ジ基体への電源
用の電流パスを半導体チップの中心部に設けることによ
り、電源用のボンディングパッドを半導体チップの外周
縁部に設ける必要がなくなるので、半導体チップ外周縁
部に接続できる信号用のピン数を増加させることが可能
となり、全体のピン数を増加させることができるという
効果がある。
用の電流パスを半導体チップの中心部に設けることによ
り、電源用のボンディングパッドを半導体チップの外周
縁部に設ける必要がなくなるので、半導体チップ外周縁
部に接続できる信号用のピン数を増加させることが可能
となり、全体のピン数を増加させることができるという
効果がある。
【図１】 図１は本発明の一実施例である半導体集積回
路装置のチップ周辺部分を示す平面図である。
路装置のチップ周辺部分を示す平面図である。
【図２】 図２は図１中のＡ−Ａ線に沿った縦断面図で
ある。
ある。
１…半導体チップ、１ａ…外周縁部、１ｂ…中央部、２
…基体、２ａ…収容部、２ｂ…内周縁部、３ａ，３ｂ，
４ａ，４ｂ…ボンディングパッド、５…第１のリード
（第１のボンディング部材）、６…第２のリード（第２
のボンディング部材）、７…フィルム、８…突起電極。
…基体、２ａ…収容部、２ｂ…内周縁部、３ａ，３ｂ，
４ａ，４ｂ…ボンディングパッド、５…第１のリード
（第１のボンディング部材）、６…第２のリード（第２
のボンディング部材）、７…フィルム、８…突起電極。
Claims (5)
- 【請求項１】 パッケージ基体のチップ収容部に半導体
チップを固定し、パッケージ基体のボンディングパッド
と半導体チップのボンディングパッドとをボンディング
部材で接続する半導体装置において、半導体チップ上面
の外周縁部に設けたボンディングパッドとチップ収容部
を囲む基体の内周縁部に設けたボンディングパッドとを
第１のボンディング部材で接続し、半導体チップ上面の
中央部に設けたボンディングパッドと前記基体の内周縁
部の外側に設けたボンディングパッドとを第２のボンデ
ィング部材で接続したことを特徴とする半導体集積回路
装置。 - 【請求項２】 可撓性を有する絶縁フィルムの両面にリ
ードを設けたＴＡＢテープの、一方の面のリードで第１
のボンディング部材を、他方の面のリードで第２のボン
ディング部材を構成したことを特徴とする請求項１に記
載の半導体集積回路装置。 - 【請求項３】 半導体チップの外周縁部に設けたボンデ
ィングパッドには信号用の内部配線を接続し、半導体チ
ップの中央部に設けたボンディングパッドには電源用の
内部配線を接続したことを特徴とする請求項１に記載の
半導体集積回路装置。 - 【請求項４】 第２のボンディング部材であるリード
を、第１のボンディング部材であるリードよりも拡幅し
て形成したことを特徴とする請求項２に記載の半導体集
積回路装置。 - 【請求項５】 パッケ−ジ基体の内周縁部に設けたボン
ディングパッドを内周縁部の外側に設けたボンディング
パッドよりも低い位置に設けたことを特徴とする請求項
１に記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5144560A JPH077037A (ja) | 1993-06-16 | 1993-06-16 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5144560A JPH077037A (ja) | 1993-06-16 | 1993-06-16 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077037A true JPH077037A (ja) | 1995-01-10 |
Family
ID=15365103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5144560A Pending JPH077037A (ja) | 1993-06-16 | 1993-06-16 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077037A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505837B1 (ko) * | 1997-02-27 | 2005-11-11 | 세이코 엡슨 가부시키가이샤 | 반도체장치및그것을구비한전자기기 |
| CN1328787C (zh) * | 2004-01-15 | 2007-07-25 | 威盛电子股份有限公司 | 半导体芯片封装体的焊线排列结构 |
| CN112018094A (zh) * | 2019-05-28 | 2020-12-01 | 爱思开海力士有限公司 | 包括互连结构的层叠封装 |
-
1993
- 1993-06-16 JP JP5144560A patent/JPH077037A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505837B1 (ko) * | 1997-02-27 | 2005-11-11 | 세이코 엡슨 가부시키가이샤 | 반도체장치및그것을구비한전자기기 |
| CN1328787C (zh) * | 2004-01-15 | 2007-07-25 | 威盛电子股份有限公司 | 半导体芯片封装体的焊线排列结构 |
| CN112018094A (zh) * | 2019-05-28 | 2020-12-01 | 爱思开海力士有限公司 | 包括互连结构的层叠封装 |
| CN112018094B (zh) * | 2019-05-28 | 2024-05-07 | 爱思开海力士有限公司 | 包括互连结构的层叠封装 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| US7714428B2 (en) | High power semiconductor package and method of making the same | |
| US7709947B2 (en) | Semiconductor device having semiconductor element with back electrode on insulating substrate | |
| JPH08195329A (ja) | 集積回路における薄膜チップコンデンサ及びその製造方法 | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| US5309021A (en) | Semiconductor device having particular power distribution interconnection arrangement | |
| JPH038352A (ja) | 半導体装置 | |
| JP2006510201A (ja) | 高密度パッケージ相互接続ワイヤボンドストリップライン及びその方法 | |
| JPH077037A (ja) | 半導体集積回路装置 | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPH10284678A (ja) | 半導体装置およびその製造方法 | |
| JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| KR19980063740A (ko) | 몰딩된 패키지용 다층 리드프레임 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JP3248117B2 (ja) | 半導体装置 | |
| JP2555993B2 (ja) | 半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JPS63107126A (ja) | 半導体装置 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| TWM582231U (zh) | 噴墨晶片封裝結構 | |
| JPH05291478A (ja) | 樹脂封止型半導体装置 | |
| JPH04359464A (ja) | 半導体装置 | |
| JPH1022329A (ja) | 半導体装置 |