JP2555993B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2555993B2 JP2555993B2 JP6287727A JP28772794A JP2555993B2 JP 2555993 B2 JP2555993 B2 JP 2555993B2 JP 6287727 A JP6287727 A JP 6287727A JP 28772794 A JP28772794 A JP 28772794A JP 2555993 B2 JP2555993 B2 JP 2555993B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- semiconductor chip
- insulating layer
- metal plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置の多機能化が著しく進
み、そのため半導体装置の高速化、高消費電力化が進ん
でいる。それに伴い、半導体装置用容器（以下、ＰＫＧ
という）における熱抵抗の低減化、信号の高速伝達化が
強く要求されている。
み、そのため半導体装置の高速化、高消費電力化が進ん
でいる。それに伴い、半導体装置用容器（以下、ＰＫＧ
という）における熱抵抗の低減化、信号の高速伝達化が
強く要求されている。
【０００３】これらの要求を満足させる為に、ＰＫＧの
熱抵抗の低減化については、半導体チップから熱を主要
放熱部まで効率よく伝える必要が有り、半導体チップの
裏面に高熱伝導性の金属、例えば銅等の金属板等を設け
る方法が用いられている。
熱抵抗の低減化については、半導体チップから熱を主要
放熱部まで効率よく伝える必要が有り、半導体チップの
裏面に高熱伝導性の金属、例えば銅等の金属板等を設け
る方法が用いられている。
【０００４】また、信号の高速伝達化については、半導
体チップの電極端子とＰＫＧの電極端子間を最短距離で
配線したり、ＰＫＧの配線を多層化し電源・接地電位用
のシート状の配線層を設ける方法が用いられていた。
体チップの電極端子とＰＫＧの電極端子間を最短距離で
配線したり、ＰＫＧの配線を多層化し電源・接地電位用
のシート状の配線層を設ける方法が用いられていた。
【０００５】これらを併用するＰＫＧとしては、多層配
線構造のセラミック製ＰＫＧが適していた。
線構造のセラミック製ＰＫＧが適していた。
【０００６】しかし、セラミック製ＰＫＧでは価格が非
常に高く、安価な樹脂系材料を用いたＰＫＧにおいて配
線を多層化する方法が必要とされていた。
常に高く、安価な樹脂系材料を用いたＰＫＧにおいて配
線を多層化する方法が必要とされていた。
【０００７】その一例として特開昭６３−２４６８５１
号公報に記載された多層リードを用いたトランスファー
モールドタイプのパッケージがある。
号公報に記載された多層リードを用いたトランスファー
モールドタイプのパッケージがある。
【０００８】図５は従来の半導体装置の第１の例を説明
するための模式的断面図である。
するための模式的断面図である。
【０００９】図５に示すように、電源用金属板１０をベ
ースとし、その中央に半導体チップ１を搭載し、電源用
金属板１０の上に絶縁性接着剤１２を用い中央部に半導
体チップ１を収納するための開口部を有する接地用金属
板１１を貼付け、その上に絶縁性接着剤１２を用いリー
ド１３を貼付けている。接地用金属板１１の開口部は、
電源用金属板１０に半導体チップ１を搭載し、その周辺
部に金属細線１４をワイヤーボンディングするための領
域を確保できる大きさを有している。またリード１３の
内側先端も接地用金属板１１に金属細線１４をワイヤー
ボンディング出来るよう、接地用金属板１１の開口部よ
り外側に配置している。
ースとし、その中央に半導体チップ１を搭載し、電源用
金属板１０の上に絶縁性接着剤１２を用い中央部に半導
体チップ１を収納するための開口部を有する接地用金属
板１１を貼付け、その上に絶縁性接着剤１２を用いリー
ド１３を貼付けている。接地用金属板１１の開口部は、
電源用金属板１０に半導体チップ１を搭載し、その周辺
部に金属細線１４をワイヤーボンディングするための領
域を確保できる大きさを有している。またリード１３の
内側先端も接地用金属板１１に金属細線１４をワイヤー
ボンディング出来るよう、接地用金属板１１の開口部よ
り外側に配置している。
【００１０】電源用金属板１０と接地用金属板１１の外
縁部には、それぞれが重ならないようにタブ１５が設け
られている。タブ１５はリード１３と接触するよう折り
曲げられ、リード１３と接合している。
縁部には、それぞれが重ならないようにタブ１５が設け
られている。タブ１５はリード１３と接触するよう折り
曲げられ、リード１３と接合している。
【００１１】半導体チップ１との電気的接合は、半導体
チップ１の電極端子と電源用金属板１０もしくは接地用
金属板１１又はリード１３とそれぞれ金属細線１４でワ
イヤーボンディングされることで行われている。
チップ１の電極端子と電源用金属板１０もしくは接地用
金属板１１又はリード１３とそれぞれ金属細線１４でワ
イヤーボンディングされることで行われている。
【００１２】ここで、電源用金属板１０と接地用金属板
１１を設けているため電源・接地系のインダクタンスが
低下してノイズが減少する。また、リード１３として電
源・接地系のリードを減らせるので信号用リードの線幅
が拡げられ、電気的特性（高速性）が改善される。ま
た、半導体チップ１を搭載した電源用金属板１０がヒー
トシンクの働きをして熱を拡散できる。
１１を設けているため電源・接地系のインダクタンスが
低下してノイズが減少する。また、リード１３として電
源・接地系のリードを減らせるので信号用リードの線幅
が拡げられ、電気的特性（高速性）が改善される。ま
た、半導体チップ１を搭載した電源用金属板１０がヒー
トシンクの働きをして熱を拡散できる。
【００１３】これとは別にＴＡＢを用いた方法として、
フリップド・タブ・キャリア（以下、ＦＴＣと記す）と
いわれる構造がある。
フリップド・タブ・キャリア（以下、ＦＴＣと記す）と
いわれる構造がある。
【００１４】図６は従来の半導体装置の第２の例を説明
するための模式的断面図である。
するための模式的断面図である。
【００１５】図６に示すように、絶縁基板２０としてア
ルミナセラミック多層基板を使用し内部には、主に外部
端子２１と電気的に接続する為の配線やスルーホールが
設けてある。
ルミナセラミック多層基板を使用し内部には、主に外部
端子２１と電気的に接続する為の配線やスルーホールが
設けてある。
【００１６】絶縁基板２０の上面には配線に銅膜を、絶
縁層にポリイミド樹脂膜を用いホトリソグラフィ技術で
パターニングした多層配線層２２を設けている。この多
層配線層２２には、電源用導体膜、接地用導体膜や配線
パターンが設けてあり、その上面には半導体チップ１と
ＴＡＢテープ３１で電気的に接続する為の電極端子が設
けてある。
縁層にポリイミド樹脂膜を用いホトリソグラフィ技術で
パターニングした多層配線層２２を設けている。この多
層配線層２２には、電源用導体膜、接地用導体膜や配線
パターンが設けてあり、その上面には半導体チップ１と
ＴＡＢテープ３１で電気的に接続する為の電極端子が設
けてある。
【００１７】多層配線層２２の中央部に電源系の電極端
子が設けてあり、それに電源系ノイズ対策用としてコン
デンサ２３が導電性のろう材２４で接着してある。
子が設けてあり、それに電源系ノイズ対策用としてコン
デンサ２３が導電性のろう材２４で接着してある。
【００１８】半導体チップ１の電極端子には、ＴＡＢテ
ープ３１が取付けてあり、その電極端子面をシリコンゴ
ムからなる緩衝材２５を介してコンデンサ２３の上に接
着してある。
ープ３１が取付けてあり、その電極端子面をシリコンゴ
ムからなる緩衝材２５を介してコンデンサ２３の上に接
着してある。
【００１９】次に、周辺部に金属枠２７をろう材２８で
ろう付けした金属板２９を半導体チップ１の裏面に接着
剤２６を用いて取付け、金属枠２７の外周部を絶縁基板
２０の周辺部に設けてあるシールリング３０にシームウ
エルド溶接している。金属板２９にはタングステンの焼
結体に銅を含浸させた材料を、金属枠２７にはコバール
を、ろう材２８には銀と銅の共晶合金がそれぞれ用いら
れている。
ろう付けした金属板２９を半導体チップ１の裏面に接着
剤２６を用いて取付け、金属枠２７の外周部を絶縁基板
２０の周辺部に設けてあるシールリング３０にシームウ
エルド溶接している。金属板２９にはタングステンの焼
結体に銅を含浸させた材料を、金属枠２７にはコバール
を、ろう材２８には銀と銅の共晶合金がそれぞれ用いら
れている。
【００２０】緩衝材２５を設ける目的は、半導体チップ
１の裏面に接着剤２６を用いて金属板２９を取付けると
きに隙間が生じるのを防ぐため金属板２９に機械的圧力
を加える必要が有り、この圧力で半導体チップ１が破損
するのを防ぐ為である。
１の裏面に接着剤２６を用いて金属板２９を取付けると
きに隙間が生じるのを防ぐため金属板２９に機械的圧力
を加える必要が有り、この圧力で半導体チップ１が破損
するのを防ぐ為である。
【００２１】ここで、放熱については、金属板２９に例
えば放熱器を取付け強制空冷することにより、半導体チ
ップ１で発生した熱をその裏面から接着剤２６や金属板
２９を通して効率よく放熱することができる。
えば放熱器を取付け強制空冷することにより、半導体チ
ップ１で発生した熱をその裏面から接着剤２６や金属板
２９を通して効率よく放熱することができる。
【００２２】また、高速伝達化については、半導体チッ
プ１の電極端子と外部端子２１の配線距離が全体的にみ
て最小になるよう、絶縁基板２０に外部端子２１を設け
る。さらに、多層配線層２２にコンデンサ２３を取付け
半導体チップ１への電源ノイズの侵入を防止している。
プ１の電極端子と外部端子２１の配線距離が全体的にみ
て最小になるよう、絶縁基板２０に外部端子２１を設け
る。さらに、多層配線層２２にコンデンサ２３を取付け
半導体チップ１への電源ノイズの侵入を防止している。
【００２３】
【発明が解決しようとする課題】この従来の半導体装置
では、半導体チップとＰＫＧのリードとの電気的接続部
分、即ち第１の従来例における金属細線又は、第２の従
来例におけるＴＡＢテープの部分に対応する電源用・接
地電位用の金属板が無く、この部分において信号の高速
伝達化に対応するための特性が低下するという問題があ
った。
では、半導体チップとＰＫＧのリードとの電気的接続部
分、即ち第１の従来例における金属細線又は、第２の従
来例におけるＴＡＢテープの部分に対応する電源用・接
地電位用の金属板が無く、この部分において信号の高速
伝達化に対応するための特性が低下するという問題があ
った。
【００２４】一般に、この様な伝送線路に電源用又は接
地電位用の金属板が無い部分（伝送線路における特性イ
ンピーダンスの不整合部分）が伝送線路を通過する信号
の波長の１／４〜１／８以上の長さになると伝送線路を
信号が通過できなくなるといわれている。特に、デジタ
ル信号の場合、パルス状の波形で高調波成分を多く含む
ため、伝送線路は信号の数倍の周波数、つまり数分の１
の波長に対応する必要が有る。
地電位用の金属板が無い部分（伝送線路における特性イ
ンピーダンスの不整合部分）が伝送線路を通過する信号
の波長の１／４〜１／８以上の長さになると伝送線路を
信号が通過できなくなるといわれている。特に、デジタ
ル信号の場合、パルス状の波形で高調波成分を多く含む
ため、伝送線路は信号の数倍の周波数、つまり数分の１
の波長に対応する必要が有る。
【００２５】以上のことから第１の従来例における金属
細線又は、第２の従来例におけるＴＡＢテープ１の部分
は、信号のより高速伝達化に対応するため出来るだけ短
くする必要がある。
細線又は、第２の従来例におけるＴＡＢテープ１の部分
は、信号のより高速伝達化に対応するため出来るだけ短
くする必要がある。
【００２６】しかし、半導体チップの小型化、多ピン化
により半導体チップの電極端子ピッチが狭くなってい
る。それに対してリードフレームや多層配線層のピッチ
は従来と比べファイン化がさほど進んでおらず、結果と
して金属細線、ＴＡＢテープが長くなりこの部分で電気
的特性が低下するという問題があった。
により半導体チップの電極端子ピッチが狭くなってい
る。それに対してリードフレームや多層配線層のピッチ
は従来と比べファイン化がさほど進んでおらず、結果と
して金属細線、ＴＡＢテープが長くなりこの部分で電気
的特性が低下するという問題があった。
【００２７】また、リードフレームや多層配線層のピッ
チを狭くすることによってコストが上昇するという問題
があった。
チを狭くすることによってコストが上昇するという問題
があった。
【００２８】本発明の目的は簡単な構造で放熱効果を高
め、且つ高速化を実現できる半導体装置を提供すること
にある。
め、且つ高速化を実現できる半導体装置を提供すること
にある。
【００２９】
【課題を解決するための手段】本発明の半導体装置は、
半導体チップの周囲に配置して前記半導体チップと電気
的に接続したリードを有するＴＡＢテープと、前記リー
ドの上面又は下面の少くとも一方に配置して前記リード
と向い合う面に絶縁層を設け且つスポット熔接により前
記絶縁層を部分的に破壊して前記リードと電気的に接合
した金属箔とを有する。
半導体チップの周囲に配置して前記半導体チップと電気
的に接続したリードを有するＴＡＢテープと、前記リー
ドの上面又は下面の少くとも一方に配置して前記リード
と向い合う面に絶縁層を設け且つスポット熔接により前
記絶縁層を部分的に破壊して前記リードと電気的に接合
した金属箔とを有する。
【００３０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００３１】図１（ａ），（ｂ）は本発明の第１の実施
例を説明するための部分平面図および模式的断面図であ
る。
例を説明するための部分平面図および模式的断面図であ
る。
【００３２】図１（ａ），（ｂ）に示すように、半導体
チップ１の周囲に配置して半導体チップ１と電気的に接
続し、且つ、絶縁性支持体２により互に連結して固定さ
れたリード３を有するＴＡＢテープの下面に、厚さ３５
μｍの無酸素銅箔の表面に厚さ２μｍのニッケル箔を圧
着するか又はめっきして積層した金属箔４のニッケル膜
の表面を酸化処理して厚さ０．１〜１μｍの酸化膜から
なる絶縁層５を形成した第１のシート配線６の絶縁層５
を有する面を向い合わせて重ね、電源用のリード３の所
定のスポット熔接点７の位置に熔接電極を上下から押し
付け４０〜５０ｇの荷重を加えながら電圧を印加し絶縁
層５を絶縁破壊して熔接電極間に流れる電流を約１００
Ａで０．０１〜０．０５秒間連続して流し、リード３と
シート配線６の金属箔４をスポット熔接し電源用シート
配線を形成する。
チップ１の周囲に配置して半導体チップ１と電気的に接
続し、且つ、絶縁性支持体２により互に連結して固定さ
れたリード３を有するＴＡＢテープの下面に、厚さ３５
μｍの無酸素銅箔の表面に厚さ２μｍのニッケル箔を圧
着するか又はめっきして積層した金属箔４のニッケル膜
の表面を酸化処理して厚さ０．１〜１μｍの酸化膜から
なる絶縁層５を形成した第１のシート配線６の絶縁層５
を有する面を向い合わせて重ね、電源用のリード３の所
定のスポット熔接点７の位置に熔接電極を上下から押し
付け４０〜５０ｇの荷重を加えながら電圧を印加し絶縁
層５を絶縁破壊して熔接電極間に流れる電流を約１００
Ａで０．０１〜０．０５秒間連続して流し、リード３と
シート配線６の金属箔４をスポット熔接し電源用シート
配線を形成する。
【００３３】同様にＴＡＢテープの上面に第２のシート
配線６ａの絶縁層５を有する面を向けて重ね合わせ接地
用のリード３にシート配線６ａをスポット熔接し、接地
用のシート配線を形成する。
配線６ａの絶縁層５を有する面を向けて重ね合わせ接地
用のリード３にシート配線６ａをスポット熔接し、接地
用のシート配線を形成する。
【００３４】図２は本発明の第１の実施例の組立て方法
を説明するための模式的斜視図である。
を説明するための模式的斜視図である。
【００３５】図２に示すように、中央部で接続する半導
体チップの電極パッドの位置に先端を配置して絶縁性支
持体２により互に連結して固定したリード３の下面に、
金属箔４の表面に絶縁層５を設け枠状に打抜いたシート
配線６の絶縁層５を向けて重ね所要の溶接点の絶縁層５
を破って金属箔４をスポット溶接する。次に、同様にリ
ード３の上面にシート配線６の開口部より小さい開口部
と、シート配線６の外縁より大きい外縁を有するシート
配線６ａの絶縁層５をリード３に向けて重ね、シート配
線６の外側の位置でスポット熔接する。
体チップの電極パッドの位置に先端を配置して絶縁性支
持体２により互に連結して固定したリード３の下面に、
金属箔４の表面に絶縁層５を設け枠状に打抜いたシート
配線６の絶縁層５を向けて重ね所要の溶接点の絶縁層５
を破って金属箔４をスポット溶接する。次に、同様にリ
ード３の上面にシート配線６の開口部より小さい開口部
と、シート配線６の外縁より大きい外縁を有するシート
配線６ａの絶縁層５をリード３に向けて重ね、シート配
線６の外側の位置でスポット熔接する。
【００３６】図３（ａ），（ｂ）は本発明の第２の実施
例を説明するための部分平面図および模式的断面図であ
る。
例を説明するための部分平面図および模式的断面図であ
る。
【００３７】図３（ａ），（ｂ）に示すように、ＴＡＢ
テープのリード３の下面に接着して取付けた絶縁フィル
ム８を設け、絶縁性支持体２だけではリード３の保持が
困難な場合の補助と、半導体チップ１のより多くの電源
リード又は接地リードとを接続するために設けた外部に
は導出されない短リード３ａを支持している。
テープのリード３の下面に接着して取付けた絶縁フィル
ム８を設け、絶縁性支持体２だけではリード３の保持が
困難な場合の補助と、半導体チップ１のより多くの電源
リード又は接地リードとを接続するために設けた外部に
は導出されない短リード３ａを支持している。
【００３８】また、ＴＡＢテープの上面には電源用の第
１のシート配線６と、半導体チップ１の上を含めて覆う
接地用の第２のシート配線６ａとを設けた以外は第１の
実施例と同様の構成を有しており、外部ノイズの遮蔽効
果が増大する利点がある。
１のシート配線６と、半導体チップ１の上を含めて覆う
接地用の第２のシート配線６ａとを設けた以外は第１の
実施例と同様の構成を有しており、外部ノイズの遮蔽効
果が増大する利点がある。
【００３９】図４は本発明の第３の実施例を説明するた
めの模式的断面図である。
めの模式的断面図である。
【００４０】図４に示すように、中央部から周辺へ放射
状に分割し配置された金属箔４のＴＡＢテープのリード
に向ける面にポリイミドやカプトンからなる有機絶縁フ
ィルム９を接着して金属箔４の絶縁および金属箔４を支
持体とし、リードの所定位置に有機絶縁フィルム９を絶
縁破壊しながらスポット熔接する以外は第１，第２の実
施例と同様の構成を有しており、電源，接地電位が複数
の異なる電位を要する場合にも導体膜を積層せずに対応
できる利点がある。
状に分割し配置された金属箔４のＴＡＢテープのリード
に向ける面にポリイミドやカプトンからなる有機絶縁フ
ィルム９を接着して金属箔４の絶縁および金属箔４を支
持体とし、リードの所定位置に有機絶縁フィルム９を絶
縁破壊しながらスポット熔接する以外は第１，第２の実
施例と同様の構成を有しており、電源，接地電位が複数
の異なる電位を要する場合にも導体膜を積層せずに対応
できる利点がある。
【００４１】
【発明の効果】以上、説明したように本発明は、ＴＡＢ
リードに電源・接地電位用の導体膜をスポット熔接で接
続することにより、簡便な手段で電気的ノイズが低減で
き、樹脂封止型ＰＫＧやベアチップにおける高速化に対
応できると同時に放熱性が向上できるという効果を有す
る。
リードに電源・接地電位用の導体膜をスポット熔接で接
続することにより、簡便な手段で電気的ノイズが低減で
き、樹脂封止型ＰＫＧやベアチップにおける高速化に対
応できると同時に放熱性が向上できるという効果を有す
る。
【００４２】金属細線長５ｍｍの従来例に対して、本発
明を適用した場合、電気的ノイズを５０％未満に減少
し、動作電圧５Ｖで従来１１０ＭＨｚまでしか動作しな
かった半導体素子を１９０ＭＨｚまで動作させることが
できた。
明を適用した場合、電気的ノイズを５０％未満に減少
し、動作電圧５Ｖで従来１１０ＭＨｚまでしか動作しな
かった半導体素子を１９０ＭＨｚまで動作させることが
できた。
【００４３】また、リードフレームのピッチも特に狭く
する必要が無くなったため、コストを３０％低減でき
た。
する必要が無くなったため、コストを３０％低減でき
た。
【図１】本発明の第１の実施例を説明するための部分平
面図および模式的断面図。
面図および模式的断面図。
【図２】本発明の第１の実施例の組立て方法を説明する
ための模式的斜視図。
ための模式的斜視図。
【図３】本発明の第２の実施例を説明するための部分平
面図および模式的断面図。
面図および模式的断面図。
【図４】本発明の第３の実施例を説明するための模式的
斜視図。
斜視図。
【図５】従来の半導体装置の第１の例を説明するための
模式的断面図。
模式的断面図。
【図６】従来の半導体装置の第２の例を説明するための
模式的断面図。
模式的断面図。
１ 半導体チップ ２ 絶縁性支持体 ３，１３ リード ４ 金属箔 ５ 絶縁層 ６，６ａ 配線シート ７ スポット熔接点 ８ 絶縁フィルム ９ 有機絶縁フィルム １０ 電源用金属板 １１ 接地用金属板 １２ 絶縁性接着剤 １４ 金属細線 １５ タブ １６ 封止樹脂 ２０ 絶縁基板 ２１ 外部端子 ２２ 多層配線層 ２３ コンデンサ ２４，２８ ろう材 ２５ 緩衝材 ２６ 接着剤 ２７ 金属枠 ２９ 金属板 ３０ シールリング
Claims (5)
- 【請求項１】 半導体チップの周囲に配置して前記半導
体チップと電気的に接続したリードを有するＴＡＢテー
プと、前記リードの上面又は下面の少くとも一方に配置
して前記リードと向い合う面に絶縁層を設け且つスポッ
ト熔接により前記絶縁層を部分的に破壊して前記リード
と電気的に接合した金属箔とを有することを特徴とする
半導体装置。 - 【請求項２】 金属箔がリードの２点間を短絡して接合
した請求項１記載の半導体装置。 - 【請求項３】 金属箔が銅箔上にニッケル又は鉄ニッケ
ル合金層を積層したものからなり、絶縁層が前記ニッケ
ル又は鉄ニッケル合金層の酸化膜からなる請求項１記載
の半導体装置。 - 【請求項４】 絶縁層が金属箔の表面を酸化した膜又は
有機絶縁フィルムからなる請求項１記載の半導体装置。 - 【請求項５】 金属箔が中央部から周辺に向けて放射状
に分割されてなる請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287727A JP2555993B2 (ja) | 1994-11-22 | 1994-11-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6287727A JP2555993B2 (ja) | 1994-11-22 | 1994-11-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08148525A JPH08148525A (ja) | 1996-06-07 |
| JP2555993B2 true JP2555993B2 (ja) | 1996-11-20 |
Family
ID=17720972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6287727A Expired - Lifetime JP2555993B2 (ja) | 1994-11-22 | 1994-11-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555993B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258314A (ja) * | 2001-12-26 | 2003-09-12 | Toyoda Gosei Co Ltd | Ｌｅｄランプ装置 |
-
1994
- 1994-11-22 JP JP6287727A patent/JP2555993B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08148525A (ja) | 1996-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| CN100562999C (zh) | 电路模块 | |
| JP2002016175A (ja) | スティフナ付きｔａｂテープ及びそれを用いた半導体装置 | |
| JP3164658B2 (ja) | 電子回路装置 | |
| JPH08148839A (ja) | 混成集積回路装置 | |
| JPH11191602A (ja) | 半導体装置とその製造方法 | |
| JPH03132063A (ja) | リードフレーム | |
| JP2735912B2 (ja) | インバータ装置 | |
| JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
| JP2555993B2 (ja) | 半導体装置 | |
| JP2003209132A (ja) | リードフレーム組立体及びそれを使用した半導体装置 | |
| JP2735920B2 (ja) | インバータ装置 | |
| JP3048707B2 (ja) | 混成集積回路 | |
| JPH0613487A (ja) | マルチチップモジュール | |
| JP2518145B2 (ja) | 放熱板付き多層リ―ドフレ―ム | |
| JP2527507B2 (ja) | リ―ドフレ―ムおよびこれを用いた半導体装置 | |
| JPH07130900A (ja) | 半導体装置 | |
| WO2021246204A1 (ja) | 半導体装置、半導体モジュールおよび半導体装置の製造方法 | |
| JP3177934B2 (ja) | マルチチップ半導体装置 | |
| JPH04359464A (ja) | 半導体装置 | |
| JPH077037A (ja) | 半導体集積回路装置 | |
| JPH0714938A (ja) | 混成集積回路装置 | |
| JPH05235567A (ja) | 混成集積回路装置 | |
| JPH03142862A (ja) | リードフレーム | |
| JPS5840339B2 (ja) | 高周波トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960709 |