JPH07130900A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07130900A
JPH07130900A JP5272881A JP27288193A JPH07130900A JP H07130900 A JPH07130900 A JP H07130900A JP 5272881 A JP5272881 A JP 5272881A JP 27288193 A JP27288193 A JP 27288193A JP H07130900 A JPH07130900 A JP H07130900A
Authority
JP
Japan
Prior art keywords
wiring
layer
ceramic
ceramic multilayer
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5272881A
Other languages
English (en)
Inventor
Takashi Yamazaki
尚 山崎
Osamu Shimada
修 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5272881A priority Critical patent/JPH07130900A/ja
Publication of JPH07130900A publication Critical patent/JPH07130900A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322—Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 セラミック多層基板上に薄膜多層配線部を配
した基板を用いたマルチチップモジュールにおいて、金
属製封止キャップの電位設定をセラミック多層基板を変
更せずに行えることを特徴とするマルチチップモジュー
ルを提供する。 【構成】 セラミック多層基板１と、前記セラミック多
層基板上に形成された薄膜多層配線部２と、前記薄膜多
層配線部の表層に載置された半導体チップ３と、前記薄
膜多層配線部および前記半導体チップを覆い、前記セラ
ミック多層基板の周縁部に設けられたシールリング６に
接合された金属製封止キャップ５と、前記セラミック多
層基板主面上に形設された外部接続端子１３と、前記セ
ラミック多層基板主面上に形設されかつ前記シールリン
グ６に接続されためっき用端子と、前記薄膜多層配線部
２と前記シールリングを接続する前記セラミック多層基
板内の内部配線とを具備することを特徴としている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体装置に関し、特
に多層配線基板と金属製封止キャップを用いた半導体装
置に関する。
【０００２】
【従来の技術】近年コンピュータや通信機器の高速化に
伴いＬＳＩ間の空間的な距離によって生じる遅延時間が
問題になってきており、個々のＬＳＩチップをパッケー
ジングしプリント基板に実装する方法では充分な性能を
発揮できなくなっている。この問題を解決するための方
法の一つとして複数のＬＳＩベアチップを多層配線基板
に実装したマルチチップモジュール（ＭＣＭ）と呼ばれ
る半導体装置がある。
【０００３】マルチチップモジュールは使用される基板
の種類によって、一般的には次のように分類されてい
る。即ち樹脂系プリント基板に直接ベアチップを実装す
るＭＣＭ−Ｌ，セラミックグリーンシートに配線を施
し、これらを積層して同時焼成したセラミック多層基板
を用いるＭＣＭ−Ｃ、薄膜多層配線基板を用いるＭＣＭ
−Ｄ等である。この中でＭＣＭ−Ｄが電気特性、配線密
度の観点から注目されている。
【０００４】ＭＣＭ−Ｄの場合、薄膜配線を形成するた
めには土台となるベース基板が必要になり、ベース基板
としてはシリコンウェハ、アルミニウム等の金属板、ア
ルミナ、窒化アルミニウム等のセラミック基板が用いら
れている。セラミック基板を用いた場合には、ベース基
板内部に配線を形成でき、しかもベース基板がパッケー
ジを兼ねることができるため実装密度が向上するという
特徴があり、この構造は特にＭＣＭ−Ｄ／Ｃと分類され
ている。
【０００５】次に図３および図４を用いてこのＭＣＭー
Ｄ／Ｃの一般的な構造を説明する。図３は、モジュール
の構造を模式的に示した要部断面図であり、図４はこれ
に用いられるセラミック多層基板の端部の一部平面図
で、図３におけるセラミック多層基板１の断面図は図４
におけるＢ−Ｂ線に相当する部分になっている。図３に
おいてセラミック多層基板１の上に薄膜多層配線部２が
形設されており、さらにその上に半導体チップ３が搭載
されワイヤボンディング４等により薄膜配線に接続され
ている。この半導体チップ３や薄膜多層配線部２の保護
のため、これらが存在する領域は金属製封止キャップ５
で封止されている。金属製封止キャップ５はセラミック
多層基板１の周縁部上に設けられた金属部材よりなるシ
ールリング６とレーザ溶接等で電気的機械的に接合され
ている。シールリング６はセラミック多層基板１上に導
電ペースト等で形設されたシールパターン７に鑞付け等
で取付られている一方薄膜配線部の信号入出力線は、セ
ラミック多層配線板上の薄膜配線との接続ランド８、ヴ
ィアホール９を介して内層配線１０を通じ、シールリン
グ６の下方を通って、金属製封止キャップ５の外部へ導
出されている。金属製封止キャップ５の外部へ導出され
た前記内層配線１０は、ヴィアホール１１を介してセラ
ミック多層基板１の表面に設けられた外部接続パッド１
２ａに接続されている。さらにこの外部接続パッド１２
ａには外部接続端子１３ａが接続されている。
【０００６】ところでこの様に構成されたマルチチップ
モジュールにおいて、金属製封止キャップの電位は特に
定めない（フローティング）場合と、グランド電位等に
接続する場合とがある。外部ノイズが大きい場合や、内
部動作速度が速くノイズ発生が予想される場合には、金
属製封止キャップをグランド電位等に接続してシールド
効果をもたせている。
【０００７】図３において点線で表示した部分は、図４
のＢ−Ｂ線より離れた部分に存在するこのシールド系を
表したもので、グランド端子１３ｂが外部接続パッド１
２ｂ，ヴィアホール１４を介してグランド層１５に接続
されている。さらに外部接続パッド１２ｂとシールパタ
ーン７とは、配線１６により接続されている。配線１６
は表層とは限らずセラミック基板多層１の内層でヴィア
ホールで接続される場合もある。なお金属製封止キャッ
プの電位がフローティングの場合は、金属製封止キャッ
プは配線に接続せずオープンにしてある。
【０００８】さらにこの金属製キャップはレーザー溶接
等の溶接を行った場合は、耐食性向上の目的で、封止後
に外装めっきを施している。封止前にキャップにめっき
しておくのでは、後に溶接された部分から発錆するから
である。この場合にはグランド端子１３ｂを電気めっき
用の端子として使用することもできるし、専用のめっき
端子を設ける場合もある。
【０００９】
【発明が解決しようとする課題】金属製封止キャップの
電位をどのように設定するかは、使用者の要求により異
なるので、電位供給用の端子の違いやそこからの配線経
路に応じて、それぞれ独自のセラミック多層基板が必要
になる。セラミック多層基板を専用に起こすことは、相
当の期間と費用を要しコストアップにつながるので好ま
しくない。
【００１０】本発明は上記事情に鑑みてなされたもの
で、標準化されたセラミック多層基板を使用しながら、
金属製封止キャップを任意の電位に設定でき、かつこの
金属製封止キャップのめっきが容易にできる構成を有す
るマルチチップモジュール（半導体装置）を提供しよう
とするものである。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明では、セラミック多層基板と、前記セラミック
多層基板上に形成されこれに電気的に接続された薄膜多
層配線部と、前記薄膜多層配線部の表層に載置され、前
記薄膜多層配線部に電気的に接続された半導体チップ
と、前記薄膜多層配線部および前記半導体チップを覆
い、前記セラミック多層基板の周縁部に設けられたシー
ルリングに電気的機械的に接合された金属製封止キャッ
プと、前記セラミック多層基板主面上で前記金属製封止
キャップ載置領域以外の領域に形設された外部接続端子
と、前記セラミック多層基板主面上で前記金属製封止キ
ャップ載置領域以外の領域に形設されかつ前記シールリ
ングに接続されためっき用端子と、前記薄膜多層配線部
と前記シールリングを接続する前記セラミック多層基板
内の内部配線とを具備していることを特徴としている。
【００１２】
【作用】本発明では、シールリングへのグランド電位等
の給電が必要な場合は、薄膜多層配線部の所定の電位線
を、セラミック多層基板内に標準的に設けられたシール
リングに通じる内層配線に接続して行うようにしている
ので、外部接続端子が形設されているセラミック多層基
板は個々のモジュール専用に設計する必要はない。セラ
ミック多層基板部には電源配線やグランド配線といった
比較的ラフな配線層を配置し、かつ種々のモジュールに
共通にできるようにこれらのパターンを標準化し、個々
のモジュール特有な配線は薄膜多層配線部で行うように
している。このようにセラミック多層基板を標準化する
と、新規設計のときセラミック多層基板の設計が省略で
きるので、設計期間の短縮が可能になり、さらに製造工
程における組立治具関係も共有化できコストダウンにつ
ながる。
【００１３】加えてシールリングに接続しためっき用端
子をセラミック多層基板上に設けたので、金属製封止キ
ャップの外装めっきを行う時には、このめっき用端子を
使用することができる。
【００１４】
【実施例】以下本発明の実施例を図面を用いて詳細に説
明する。図１は本発明の実施例に係わるマルチチップモ
ジュールの構造を模式的に示した要部断面図であり、図
２はこれに用いられるセラミック多層基板の端部の一部
平面図である。図１におけるセラミック多層基板１の断
面図は図２におけるＡ−Ａ線に相当する部分になってい
る。なお各構成部分を示す番号は、従来技術を示す図３
および図４と同一部分については同一符号をつけて理解
を容易にしている。 図１において１は窒化アルミニウ
ム等のセラミック多層基板で、電源配線やグランド配線
といった比較的ラフな配線層と外部接続端子へ接続する
ための信号層が配置されており、かつ種々のモジュール
に共通にできるようにこれらのパターンが標準化されて
いる。このセラミック多層基板１の上に、ポリイミド樹
脂を絶縁層とし銅を主体とした金属による配線層を形成
した薄膜多層配線部２が形設されており、さらにその上
に半導体チップ３が搭載されワイヤボンディング４等に
より薄膜配線に接続されている。この半導体チップ３や
薄膜配線部１の保護のため、薄膜配線部領域はコバール
製の金属製封止キャップ５で封止されている。金属製封
止キャップ５はセラミック多層基板１の周縁部上に設け
られたコバール製のシールリング６とレーザ溶接等で電
気的機械的に接合されている。シールリング６はセラミ
ック多層基板１上にタングステン粉等を主体とした導電
ペーストで形設され焼結されたシールパターン７に鑞付
け等で取付られている一方薄膜配線部の信号入出力線
は、セラミック多層配線板上の薄膜配線との接続ランド
８、ヴィアホール９を介して内層配線１０を通じ、シー
ルリング６の下方を通って、金属製封止キャップ５の外
部へ導出されている。金属製封止キャップ５の外部へ導
出された前記内層配線１０は、ヴィアホール１１を介し
てセラミック多層基板１の表面に設けられた外部接続パ
ッド１２ａに接続されている。さらにこの外部接続パッ
ド１２ａには外部接続端子１３ａが接続されている。
【００１５】つぎに図１において点線で表示した部分
は、図２のＡ−Ａ線から離れた部分に存在するシールド
系の配線を表したもので、グランド端子１３ｂが外部接
続パッド１２ｂ，ヴィアホール１４を介してグランド層
１５に接続されている。このグランド層１５は本実施例
では、直接シールリング６には接続されておらず、図示
しないヴィアホールを通じて薄膜配線部２のグランド配
線に接続されている。
【００１６】一方シールリング６が接続されるシールパ
ターン７は、ヴィアホール１７を通じて内層配線１８に
接続され、さらにヴィアホール１９および接続ランド２
０を経由する内部配線を通じて薄膜多層配線部のグラン
ドパターンに接続されている。このシールパターン７か
ら接続ランド２０に至る内部配線は、セラミック多層基
板１に標準的に設けておくものであり、本実施例では接
続ランド２０にグランドパターンを接続したが、一定の
電位が必要な場合には薄膜多層配線部の相当の電位を有
する配線を接続すればよい。金属製封止キャップ５を特
定の電位に定めない場合は、何も接続せずにオープンに
しておけばよい。
【００１７】ところで金属製封止キャップ５とシールリ
ング６とはレーザ溶接等で溶接されており、耐食性の向
上のためにこれら金属製封止キャップ５とシールリング
６を含め外装めっきとして半田めっきを施している。こ
のめっきは図２に平面的に示すように、シールパターン
７よりヴィアホール２１、内層配線２２、図示しないヴ
ィアホールを介して接続されためっき端子２３を通じて
行われる。専用のめっき端子を設けているので、これを
標準化すれば製品が変わってもめっき治具を共通にする
こともできる。まためっきとしては、半田めっきのほか
に錫めっき、金めっき等を用いることもできる。
【００１８】なお図２においてセラミック多層基板１の
中央部に二重丸で表示した接続ランドは、図１の断面図
内に示したグランド層１５や電源層２５をヴィアホール
を介して一定の規則性をもってセラミック多層基板の表
面上に引き出した標準化された接続ランドである。この
上に形成される薄膜多層配線部は最寄りの電源接続ラン
ドもしくはグランド接続ランドを利用することにより、
自由度の高い配線を行うことができる。例えば図１にお
いて電源層２５はヴィアホール２６を介して接続ランド
２４ａに引き出され、薄膜多層配線部に電源を供給して
いる。
【００１９】以上実施例を説明したが、本発明は上記実
施例に限られる物ではなく、その発明の主旨を逸脱しな
い範囲で種々の変形をとりうることはいうまでもない。
例えば上記実施例では外部接続端子をリードピンを金属
性封止キャップ側に設けた例を示したが、リードピンが
金属性封止キャップと反対面にあってもよく、またリー
ドピンを用いないタイプであってもよい。またシールリ
ング６とシールパターン７を別個のものとしたが、一体
化されたシールリングであってもよい。
【００２０】
【発明の効果】以上説明したように本発明ではシールリ
ングの電位をきめる配線をセラミック多層基板の外部接
続端子から直接とらずに、薄膜多層配線部よりとるよう
にしたので、セラミック多層配線基板を標準化すること
ができ、納期短縮やコストダウンを図ることができる。
【００２１】さらにシールリングの電位の設定を薄膜多
層配線部の変更により行うことができるため、金属製封
止キャップのグランドとシステムグランドを別にするこ
とにより、ノイズ耐性をあげることもできる。加えて金
属性封止キャップおよびシールリング部の外装めっき用
の専用端子を設けたので、種々のモジュールに対するめ
っき治具を標準化することもできる。
【図面の簡単な説明】
【図１】本発明の実施例に係わるマルチチップモジュー
ルの要部断面図。
【図２】本発明の実施例に係わるセラミック多層基板要
部平面図。
【図３】従来技術によるマルチチップモジュールの要部
断面図。
【図４】従来技術によるセラミック多層基板要部平面
図。
【符号の説明】
１ … セラミック多層基板 ２ … 薄膜多層配線部 ３ … 半導体チップ ４ … ボンディングワイヤ ５ … 金属性封止キャップ ６ … シールリング ７ … シールパターン ８、２０、２４ … 接続ランド ９、１１、１４、１７、１９、２１、２６ … ヴィア
ホール １０、１８、２２ … 内層配線 １２ … 外部接続パッド １３ … 外部接続端子 １５ … グランド層 １６ … 表層配線 ２３ … めっき端子 ２５ … 電源層

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 セラミック多層基板と、前記セラミック
    多層基板上に形成されこれに電気的に接続された薄膜多
    層配線部と、前記薄膜多層配線部の表層に載置され、前
    記薄膜多層配線部に電気的に接続された半導体チップ
    と、前記薄膜多層配線部および前記半導体チップを覆
    い、前記セラミック多層基板の周縁部に設けられたシー
    ルリングに電気的機械的に接合された金属製封止キャッ
    プと、前記セラミック多層基板主面上で前記金属製封止
    キャップ載置領域以外の領域に形設された外部接続端子
    と、前記セラミック多層基板主面上で前記金属製封止キ
    ャップ載置領域以外の領域に形設されかつ前記シールリ
    ングに接続されためっき用端子と、前記薄膜多層配線部
    と前記シールリングを接続する前記セラミック多層基板
    内の内部配線とを具備していることを特徴とする半導体
    装置。
JP5272881A 1993-11-01 1993-11-01 半導体装置 Pending JPH07130900A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5272881A JPH07130900A (ja) 1993-11-01 1993-11-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5272881A JPH07130900A (ja) 1993-11-01 1993-11-01 半導体装置

Publications (1)

Publication Number Publication Date
JPH07130900A true JPH07130900A (ja) 1995-05-19

Family

ID=17520065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5272881A Pending JPH07130900A (ja) 1993-11-01 1993-11-01 半導体装置

Country Status (1)

Country Link
JP (1) JPH07130900A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181454A (ja) * 1995-12-27 1997-07-11 Toshiba Corp 高周波パッケージ
JP2011216852A (ja) * 2010-03-17 2011-10-27 Ricoh Co Ltd 面発光レーザモジュール、光走査装置及び画像形成装置
CN110828606A (zh) * 2019-12-09 2020-02-21 中国电子科技集团公司第四十三研究所 一种陶瓷光电耦合器及其制造方法
CN112151506A (zh) * 2019-06-26 2020-12-29 瑞昱半导体股份有限公司 电子封装结构及其晶片

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181454A (ja) * 1995-12-27 1997-07-11 Toshiba Corp 高周波パッケージ
JP2011216852A (ja) * 2010-03-17 2011-10-27 Ricoh Co Ltd 面発光レーザモジュール、光走査装置及び画像形成装置
CN112151506A (zh) * 2019-06-26 2020-12-29 瑞昱半导体股份有限公司 电子封装结构及其晶片
CN112151506B (zh) * 2019-06-26 2022-11-22 瑞昱半导体股份有限公司 电子封装结构及其晶片
CN110828606A (zh) * 2019-12-09 2020-02-21 中国电子科技集团公司第四十三研究所 一种陶瓷光电耦合器及其制造方法

Similar Documents

Publication Publication Date Title
US5467252A (en) Method for plating using nested plating buses and semiconductor device having the same
US5796164A (en) Packaging and interconnect system for integrated circuits
JP2546195B2 (ja) 樹脂封止型半導体装置
US6242283B1 (en) Wafer level packaging process of semiconductor
JP3512331B2 (ja) 半導体装置のプラスチックパッケージ
JP2001160597A (ja) 半導体装置、配線基板及び半導体装置の製造方法
JP2000323610A (ja) フィルムキャリア型半導体装置
JPH07130900A (ja) 半導体装置
JP3330468B2 (ja) 配線基板及び半導体装置
JP2002164658A (ja) モジュール基板
JP2002057238A (ja) 集積回路パッケージ
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
KR20020086000A (ko) 인쇄회로기판 및 그 제조방법
WO1999013509A1 (en) Semiconductor device
JPH0645763A (ja) 印刷配線板
JP2000133745A (ja) 半導体装置
JP2555993B2 (ja) 半導体装置
JPH0823151A (ja) チップオンボード及びその製造方法
JPH09246416A (ja) 半導体装置
JP3177934B2 (ja) マルチチップ半導体装置
JPS5843553A (ja) マルチチツプｌｓｉパツケ−ジ
JPH07312380A (ja) 半導体デバイスのボンドパッドをリードフレームすなわちフレックス回路に相互接続する薄膜オーバレイを有するデバイスおよび製造方法
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JPH07176873A (ja) 電子部品搭載用基板
JPH08236659A (ja) リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板