JPH09181454A - 高周波パッケージ - Google Patents
高周波パッケージInfo
- Publication number
- JPH09181454A JPH09181454A JP7341046A JP34104695A JPH09181454A JP H09181454 A JPH09181454 A JP H09181454A JP 7341046 A JP7341046 A JP 7341046A JP 34104695 A JP34104695 A JP 34104695A JP H09181454 A JPH09181454 A JP H09181454A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- frequency
- high frequency
- control
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
−ジを提供すること。 【解決手段】 高周波部品が配置される多層基板11
と、高周波部品に入力され、あるいは高周波部品から出
力される高周波信号を伝送する伝送用配線パタ−ンと、
高周波部品にバイアスまたは制御信号を供給する制御用
配線パタ−ン21とを具備した高周波パッケ−ジにおい
て、制御用配線パタ−ン21が、伝送用配線パタ−ンを
伝送する高周波信号の周波数を遮断周波数域とするロ−
パスフィルタを構成している。
Description
などの高周波部品を装架する高周波パッケ−ジに関す
る。
参照して説明する。51は、複数の基板51a〜51d
を積層した構造のセラミック製多層基板で、多層基板5
1はその一部を切り欠いて示されている。多層基板51
の表面には、その内側を気密封止するシールリング(図
示せず)が設けられ、シールリングの内側に高周波部品
などが配置される。また、セラミック多層基板51の例
えば層間の1つの面に地導体52が形成される。
バイアスや制御信号を供給するパッドで、シールリング
の内側に設けられている。また、54a、54bは端子
で、シールリングの外側に設けられている。そして、パ
ッド53a、53bと端子54a、54b間は配線パタ
−ン55a、55bで接続されている。
5bは交差する構造になっている。その交差部分は、一
方の配線パタ−ン55aを、他方の配線パタ−ン55b
が形成された面とは異なる層間の面に形成し、パッド5
3aと配線パタ−ン55aとの間、そして、端子54a
と配線パタ−ン55aとの間はそれぞれ層間を貫通する
導電体、例えばビアホ−ル56で接続し、配線パタ−ン
55a、55b同士が接触しないようにしている。
配線パタ−ンは、多層基板の裏面や層間に形成された地
導体との間で高周波伝送線路を構成する。また、これら
配線パタ−ンは、通常、バイアス電源や制御回路などの
外部回路に接続される。このような場合、外部回路は、
高周波パッケ−ジで使用される周波数に対して、全反射
特性を示すことが多い。したがって、バイアスまたは制
御信号を供給する配線パタ−ンと外部回路との間で共振
回路が構成される。
器を構成し、そして、高周波パッケ−ジの内部などで高
周波信号を伝送する配線パタ−ンと、バイアスまたは制
御信号を供給する配線パタ−ンがカップリングすると、
バイアスまたは制御信号用の配線パタ−ンと外部回路と
の間で構成される共振回路の共振周波数で、利得が低下
するなど高周波伝達特性に影響が現れる。
響を避けるために、高周波信号を供給する配線パタ−ン
と、バイアスまたは制御信号を供給する配線パタ−ンと
の間隔を大きく取ってカップリングが起きないように
し、また、バイアスまたは制御信号を供給する配線パタ
−ンなどが構成する共振回路の共振周波数が、高周波パ
ッケ−ジで使用される周波数から外れるように外部回路
の特性を調整している。
体など高周波部品の集積度が向上している。このため、
高周波信号を供給する配線パタ−ンや、バイアスまたは
制御信号を供給する配線パタ−ンが1つの高周波パッケ
−ジ内に数多く形成されるようになっている。したがっ
て、配線パタ−ン間の間隔を大きく取ることが難しくな
り、配線パタ−ン間のカップリングが避けられなくなっ
ている。また、配線パタ−ンが増加することによって外
部回路の数も多くなっている。このため、配線パタ−ン
や外部回路が構成する共振回路の共振周波数が高周波パ
ッケ−ジで使用される周波数から外れるように、外部回
路の特性を1つ1つ調整することは、調整作業が繁雑で
実用的でない。
で、高周波伝達特性に影響の少ない高周波パッケ−ジを
提供することを目的とする。
が配置される基板と、前記高周波部品に入力され、ある
いは前記高周波部品から出力される高周波信号を伝送す
る伝送用配線パタ−ンと、前記高周波部品にバイアスま
たは制御信号を供給する制御用配線パタ−ンとを具備し
た高周波パッケ−ジにおいて、前記制御用配線パタ−ン
が、前記伝送用配線パタ−ンを伝送する高周波信号の周
波数を遮断周波数域とするロ−パスフィルタを構成して
いる。
構成され、高周波部品が配置される多層基板と、前記高
周波部品に入力され、あるいは前記高周波部品から出力
される高周波信号を伝送する伝送用配線パタ−ンと、前
記高周波部品にバイアスまたは制御信号を供給する制御
用配線パタ−ンと、前記伝送用配線パタ−ンと共に伝送
線路を構成する地導体とを具備した高周波パッケ−ジに
おいて、前記制御用配線パタ−ンが前記高周波信号の周
波数を遮断周波数域とするロ−パスフィルタを構成し、
前記多層基板の表裏および層間の3つ以上の面に、前記
伝送用配線パタ−ン、前記制御用配線パタ−ン、および
前記地導体の少なくとも1つを形成している。
成された制御用配線パタ−ンと地導体との間で形成され
るキャパシタンス成分と、異なる面に形成された制御用
配線パタ−ン間を接続する多層基板の層部分を貫通する
ように形成された導電体のインダクタンス成分とが交互
に従属接続された構成となっている。
つは、地導体を挟んで伝送用配線パタ−ンと反対側に位
置している。
ンが、伝送用配線パタ−ンを伝送する高周波信号の周波
数を遮断周波数域とするロ−パスフィルタを構成する。
したがって、制御用配線パタ−ンと伝送用配線パタ−ン
間でカップリングがあっても、制御用配線パタ−ンや外
部回路は、伝送用配線パタ−ンを伝送する高周波信号の
周波数に対し共振特性を持たず、高周波伝達特性に影響
が現れない。
タ−ンと地導体との間で形成されるキャパシタンス成分
と、多層基板の層部分を貫通する導電体で形成されるイ
ンダクタンス成分とで構成している。この場合、インダ
クタンス成分を構成する導電体は、多層基板の面に垂直
に形成されており、大きなスペースを必要としない。ま
た、導電体は形状が細いため大きなインダクタンス成分
が容易に得られる。したがって、小形で良好な特性のロ
−パスフィルタを構成できる。
つが、地導体を挟んで伝送用配線パタ−ンと反対側に位
置している。この場合、制御用配線パタ−ンと伝送用配
線パタ−ンが地導体でシールドされ、制御用配線パタ−
ンと伝送用配線パタ−ンのカップリングが小さくなる。
この構造は、ロ−パスフィルタを構成するために制御用
配線パタ−ンの一部の幅を大きくし、制御用配線パタ−
ンと伝送用配線パタ−ンがカップリングしやすくなって
いる場合に有効である。
図1を参照して説明する。11はセラミック製多層基板
で、多層基板11は、複数の基板11a〜11dを積層
して構成されている。セラミック多層基板11の中央に
は凹部が設けられ、半導体素子など高周波部品の装架部
12を構成している。また、装架部12を磁気シールド
するために、装架部12の周囲にシールリング13が設
けられている。
に対してバイアスやオン・オフなどの制御信号を供給す
るパッド14が装架部12の周辺に形成されている。ま
た、シールリング13の外側には端子15が形成されて
いる。なお、シールリング13内側のパッド14とシー
ルリング13外側の端子15は、多層基板11の表面や
多層基板11の層間に形成された制御用配線パタ−ン
(図示せず)で接続される。
には、高周波部品に対し高周波信号を入力し、あるいは
高周波部品から出力される高周波信号を伝送する伝送用
配線パタ−ン16が形成され、また、多層基板11の周
辺には伝送用配線パタ−ン16に接続される高周波端子
17が形成されている。また、多層基板11の基板間な
どに地導体が形成されている。
において、バイアスや制御信号を供給する制御用配線パ
タ−ン部分を拡大した構造について図2を参照して説明
する。図2は、多層基板11の一部を切り欠いて示した
図で、シールリング13は省略されている。また、図1
に対応する部分には同一の符号を付し、重複する説明は
一部省略する。
接続する制御用配線パタ−ンで、制御用配線パタ−ン2
1は、パッド14や端子15が形成された面とは異なる
層間の面に形成されている。そして、制御用配線パタ−
ン21はその幅が2か所21a、21bで広くなってい
る。また、パッド14と配線パタ−ン21間、あるいは
端子15と配線パタ−ン21間は、多層基板11の層を
貫通する透孔に導電体を設けたビアホ−ル22で接続さ
れている。なお23は、基板11a、11b間に形成さ
れた地導体である。
21の幅を一部で広くし、ロ−パスフィルタを構成して
いる。なお、ロ−パスフィルタは、高周波パッケ−ジで
使用される周波数、即ち、伝送用配線パタ−ンを伝送す
る信号の周波数が遮断周波数域となるように設定され
る。
ず)と制御用配線パタ−ン21がカップリングしても、
制御用配線パタ−ン21部分に構成されるロ−パスフィ
ルタによって高周波信号が遮断される。このため、高周
波パッケ−ジで使用される周波数に対して共振特性を持
たず、高周波伝達特性に影響は現れない。
3を参照して説明する。図3は、バイアスまたは制御信
号を供給する制御用配線パタ−ン部分を抜き出し、多層
基板の一部を切り欠いて示している。また、図1や図2
に対応する部分には同一の符号を付し、重複する説明は
一部省略する。
1を構成する基板11aと基板11b間の面に地導体2
3が形成され、基板11bと基板11c間の面に制御用
配線パタ−ン21が形成されている。そして、多層基板
11を構成する各基板間の面に、制御用配線パタ−ンの
一部を構成する円形導体パターン31a〜31c、およ
び32a〜32cが形成されている。また、円形導体パ
ターン31a〜31c、および32a〜32c間はそれ
ぞれビアホ−ル22で接続されている。そして、多層基
板11の表面に形成された円形導体パターン31cがパ
ッド14に接続され、円形導体パターン32cが端子1
5に接続されている。また、円形導体パターン31aと
円形導体パターン32a間を接続する制御用配線パタ−
ン21は、パッド14や端子15が形成された面とは異
なる基板11bと基板11c間の面に形成されている。
の一部として機能する円形導体パターン31a〜31
c、32a〜32cや制御用配線パタ−ン21はビアホ
−ル22で接続されている。そして、これら各パターン
は、通常、ある面積を持っており、これら各パターンは
地導体23との間にキャパシタンス成分が形成される。
また、ビアホ−ル22は多層基板11の各層を貫通する
細い透孔部分に導電体が埋め込まれた形になっており、
インダクタンス成分を形成する。
1c、32a〜32cや、パッド14と端子15間を接
続する制御用配線パタ−ン、そしてビアホ−ル22は、
キャパシタンス成分とインダクタンス成分が交互に従属
接続された形になりロ−パスフィルタが構成される。な
お、ビアホ−ル22の導電体は各層に垂直方向に形成さ
れるため大きなスペ−スを必要とせず、また、細い形状
であるため大きなインダクタンスを得ることができる。
したがって、小形で良好な特性のロ−パスフィルタを構
成できる。
について図4を参照して説明する。図4の場合も、バイ
アスまたは制御信号を供給する制御用配線パタ−ン部分
を抜き出し、多層基板の一部を切り欠いて示している。
また、図1や図2、図3に対応する部分には同一の符号
を付し、重複する説明は一部省略する。
はパッド14や端子15、そして、高周波信号を伝送す
る伝送用配線パタ−ン41が形成されている。また、多
層基板11を構成する基板11cと基板11d間の面に
地導体42が形成されている。また、パッド14と端子
15を接続する制御用配線パタ−ン21はパッド14や
端子15が形成された面とは異なる基板11bと基板1
1c間の面に形成され、伝送用配線パタ−ン41とは地
導体42を挟んで反対側に位置している。
パタ−ン21との間はビアホ−ル22で接続されてい
る。このとき、多層基板11の各層間の面にはビアホ−
ル22に接続される円形導体パターン43、44が制御
用配線パタ−ンの一部として形成される。また、地導体
42が形成された面では、円形導体パターン43、44
と地導体42が接触しないように両者間に隙間が形成さ
れる。
43、44など制御用導体パターンと地導体42との間
にキャパシタンス成分が形成され、また、ビアホ−ル2
2によってインダクタンス成分が形成され、パッド14
と端子15間に、キャパシタンス成分とインダクタンス
成分とが交互に従属接続されたロ−パスフィルタが構成
される。この場合も、小形で良好な特性のロ−パスフィ
ルタを構成できる。また、地導体のシ−ルド効果によっ
て、伝送用配線パタ−ンと制御用配線パタ−ンとのカッ
プリングが小さくなり、高周波伝達特性への影響がより
効果的に抑えられる。
ルタを構成するために幅の広い部分を持つ場合、伝送用
配線パタ−ンとの間でカップリングしやすい。したがっ
て、制御用配線パタ−ンの一部の幅を広くした場合に
は、制御用配線パタ−ンを地導体を挟んで反対側に配置
する構成は有効である。
の小さい高周波パッケ−ジを実現できる。
欠いて示した図である。
切り欠いて示した図である。
切り欠いて示した図である。
た図である。
Claims (4)
- 【請求項1】 高周波部品が配置される基板と、前記高
周波部品に入力され、あるいは前記高周波部品から出力
される高周波信号を伝送する伝送用配線パタ−ンと、前
記高周波部品にバイアスまたは制御信号を供給する制御
用配線パタ−ンとを具備した高周波パッケ−ジにおい
て、前記制御用配線パタ−ンが、前記伝送用配線パタ−
ンを伝送する高周波信号の周波数を遮断周波数域とする
ロ−パスフィルタを構成することを特徴とする高周波パ
ッケ−ジ。 - 【請求項2】 複数の基板を積層して構成され、高周波
部品が配置される多層基板と、前記高周波部品に入力さ
れ、あるいは前記高周波部品から出力される高周波信号
を伝送する伝送用配線パタ−ンと、前記高周波部品にバ
イアスまたは制御信号を供給する制御用配線パタ−ン
と、前記伝送用配線パタ−ンと共に伝送線路を構成する
地導体とを具備した高周波パッケ−ジにおいて、前記制
御用配線パタ−ンが前記高周波信号の周波数を遮断周波
数域とするロ−パスフィルタを構成し、前記多層基板の
表裏および層間の3つ以上の面に、前記伝送用配線パタ
−ン、前記制御用配線パタ−ン、および前記地導体の少
なくとも1つを形成したことを特徴とする高周波パッケ
−ジ。 - 【請求項3】 ロ−パスフィルタは、異なる面に形成さ
れた制御用配線パタ−ンと地導体との間で形成されるキ
ャパシタンス成分と、異なる面に形成された制御用配線
パタ−ン間を接続する多層基板の層部分を貫通するよう
に形成された導電体のインダクタンス成分とが交互に従
属接続された構成であることを特徴とする請求項2記載
の高周波パッケ−ジ。 - 【請求項4】 制御用配線パタ−ンの少なくとも1つ
は、地導体を挟んで伝送用配線パタ−ンと反対側に位置
することを特徴とする請求項2または請求項3記載の高
周波パッケ−ジ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34104695A JP3752290B2 (ja) | 1995-12-27 | 1995-12-27 | 高周波パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34104695A JP3752290B2 (ja) | 1995-12-27 | 1995-12-27 | 高周波パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09181454A true JPH09181454A (ja) | 1997-07-11 |
JP3752290B2 JP3752290B2 (ja) | 2006-03-08 |
Family
ID=18342740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34104695A Expired - Fee Related JP3752290B2 (ja) | 1995-12-27 | 1995-12-27 | 高周波パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3752290B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243481A (ja) * | 1991-12-16 | 1993-09-21 | General Electric Co <Ge> | パッケージ型電子システム及び気密パッケージ型電子システム |
JPH06291520A (ja) * | 1992-04-03 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 高周波多層集積回路 |
JPH07130900A (ja) * | 1993-11-01 | 1995-05-19 | Toshiba Corp | 半導体装置 |
-
1995
- 1995-12-27 JP JP34104695A patent/JP3752290B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243481A (ja) * | 1991-12-16 | 1993-09-21 | General Electric Co <Ge> | パッケージ型電子システム及び気密パッケージ型電子システム |
JPH06291520A (ja) * | 1992-04-03 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 高周波多層集積回路 |
JPH07130900A (ja) * | 1993-11-01 | 1995-05-19 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3752290B2 (ja) | 2006-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3733913B2 (ja) | フィルタ | |
US5451917A (en) | High-frequency choke circuit | |
US6972638B2 (en) | Directional coupler and electronic device using the same | |
JPH0936616A (ja) | マイクロ波回路装置 | |
JP3983456B2 (ja) | 多層基板モジュール | |
JPH09181454A (ja) | 高周波パッケージ | |
JP2002185201A (ja) | 高周波用配線基板 | |
JP2798070B2 (ja) | 複合マイクロ波集積回路 | |
JP2010272585A (ja) | フリップチップ実装構造 | |
JP2003332805A (ja) | 高周波フィルタおよび高周波モジュール用基板 | |
JP2924822B2 (ja) | 表面実装部品の実装構造及び実装方法 | |
US8368486B2 (en) | Duplexer | |
JP2002026177A (ja) | 半導体装置 | |
JP2001068596A (ja) | 誘電体回路基板およびそれを含むミリ波半導体装置 | |
JP4329702B2 (ja) | 高周波デバイス装置 | |
JP3569481B2 (ja) | ミリ波半導体装置 | |
JP3833426B2 (ja) | 高周波用配線基板 | |
JPH10224044A (ja) | フィルタ実装多層基板 | |
JP2003101382A (ja) | 弾性表面波装置 | |
JP2003115704A (ja) | 高周波回路 | |
JP2001168235A (ja) | 高周波回路用パッケージ | |
JP2001118981A (ja) | マルチチップモジュール | |
JP2005039407A (ja) | 分波器 | |
JPS605612A (ja) | 発振器 | |
JPH04326601A (ja) | モノリシックマイクロ波集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050228 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051212 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121216 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131216 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |