JP2001068596A - 誘電体回路基板およびそれを含むミリ波半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 ミリ波半導体装置を構成したときに共振の増
幅、伝播によって高周波特性が悪影響を受けない誘電体
回路基板、およびこれを用いたミリ波半導体装置を提供
することを目的とする。 【解決手段】 誘電体回路基板において、電磁波を遮蔽
するためのビアホール６を、各辺において一直線上に載
らないようにまたは不等間隔に配列する。その結果、各
部分ごとに共振周波数が異なることとなり、共振の増幅
や伝播は抑えられる。また、好ましくは、互いに隣接し
て配列されたビアホール６同士の距離Ｌ１を、実効波長
の１／２未満の距離となるように配列することによって
電磁的遮断を強化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ミリ波半導体素子
をフェースダウンの形態で実装するための誘電体回路基
板、および、これにミリ波半導体素子を実装して形成さ
れるミリ波半導体装置に関するものである。

【０００２】

【従来の技術】（背景）近年、情報処理装置の処理速度
の向上や、画像処理装置の高解像度化などに伴い、３０
〜３００ＧＨｚのミリ波帯での大容量超高速無線通信が
注目されている。ミリ波帯用無線通信機器を構成するた
めには、高性能なミリ波半導体装置が不可欠であるが、
ミリ波半導体装置は、表面に回路パターンを形成した誘
電体回路基板にミリ波半導体素子を搭載することにより
得られる。

【０００３】しかし、ミリ波半導体素子を、誘電体回路
基板に対して電気的に接続する際に、従来から半導体装
置の実装で広く用いられているワイヤボンド法によった
場合、信号端子と回路基板端子とを結ぶ金属ワイヤのイ
ンダクタンスなどの影響で信号の減衰が大きくなり、所
望の特性が得られないという問題がある。そこで、ミリ
波半導体素子の実装方法としては、突起電極を用いたフ
リップチップボンディング方法などのように、素子面を
誘電体回路基板側に向ける形態、いわゆるフェースダウ
ンにしてインダクタンスの低減を図る方法が用いられる
ことが多い。

【０００４】ところが、こうしたフェースダウンの実装
方法では、ミリ波半導体素子に対向する誘電体回路基板
の表面を基本的に導電体とした場合、その距離は一般に
数μｍから数十μｍであり、インピーダンスの低減のた
めには、この実装の際の距離制御が高精度で要求され、
困難なものとなる。

【０００５】このため、ミリ波半導体素子に対向する誘
電体回路基板の表面に設ける導電体は、必要最小限の導
電体のみとし、所定厚さの誘電体層を隔てて接地導電体
を置くことにより、インピーダンスのずれに対して実装
マージンを大きくとることができる。なお、この接地導
電体は、誘電体基板が両面板ならば裏面、誘電体基板が
多層基板ならば内層または裏面に置かれることになる。
この接地導電体を以下、「裏面接地導電体」という。

【０００６】また、この場合、ミリ波半導体素子に設け
られた接地導電体は、例えば突起電極を経て誘電体基板
の表面に設けられた接地導電体に電気的に接続され、こ
の表面の接地導電体は、導電体を内部に充填したビアホ
ールを経て裏面接地導電体に接続される。ミリ波半導体
素子からの経路長さがある程度以上長くなると、裏面接
地導電体は、高周波におけるミリ波半導体素子の接地導
電体としての機能が低下することになる。そこでこの機
能低下を避けるために、ビアホールは、ミリ波半導体素
子搭載部に配置される。特に、経路長さ低減のため、突
起電極の直下に置かれることが多い。このため、一般的
に、ビアホールの配置は、ミリ波半導体素子の周辺部に
配置される突起電極の配置に倣うこととなり、ミリ波半
導体素子の形状にほぼ沿った矩形状となっている。

【０００７】（従来のミリ波半導体装置の一例）図１２
〜１４を参照して、フリップチップボンディング方法を
用いた従来のミリ波半導体装置の一例について説明す
る。

【０００８】図１２は、ミリ波半導体素子３をフリップ
チップボンディング方法により搭載するための回路パタ
ーン４が形成された誘電体回路基板２を示す平面図であ
る。ただし、図１２では誘電体回路基板２のうち誘電体
部分２０（図１４参照）を省略している。セラミックな
どの誘電体材料からなる誘電体回路基板２の主面、すな
わち、ミリ波半導体素子搭載面には、導電性材料からな
る回路パターン４が形成され、その表面には高周波信号
伝送特性の向上を目的として、金メッキなどが施されて
いる。図１２に示す例では、回路パターン４としては、
信号入出力用端子４ａと接地電位パターン４ｂが形成さ
れている。ミリ波半導体素子搭載部７は、ミリ波半導体
素子３が搭載される領域である。ビアホール６は、その
配置は搭載されるミリ波半導体素子３の形状に倣って矩
形状であり、通常、等間隔で一定線上に整然と配置され
ている。

【０００９】図１３は、突起電極１０が形成されたミリ
波半導体素子３を示す平面図である。ただし、下面を下
方からではなく上方から透視して見た平面図である。Ｇ
ａＡｓなどの材料からなるミリ波半導体素子３はウエハ
プロセス技術によって回路形成面にミリ波デバイスの回
路（図示省略）が形成されており、さらに信号入出力端
子１２として、ボンディングパッド９が設けられ、さら
にボンディングパッド９には、金などからなる突起電極
１０が形成されている。

【００１０】図１４は、図１２の誘電体回路基板２に図
１３のミリ波半導体素子３をフリップチップボンディン
グ方法により搭載した状態のミリ波半導体装置１を示す
ＩＩ−ＩＩ線における矢視断面図である。誘電体回路基
板２の裏面には、基本的に全面に接地用の電位パターン
（以下、「裏面接地電位パターン」という。）５が形成
されている。表面の接地電位パターン４ｂと裏面接地電
位パターン５とは、導電体が内部に充填されたビアホー
ル６によって接続されている。

【００１１】ミリ波半導体装置１の組立ての際には、ミ
リ波半導体素子の回路形成面と、誘電体回路基板の回路
パターン４とが対向するようにして、熱圧着により突起
電極１０は、回路パターン４の表面のミリ波半導体素子
搭載部７に接合される。この後、外部環境保護のために
ミリ波半導体装置１は気密封止され、さらに必要に応じ
てミリ波信号送受信用アンテナが形成される。

【００１２】

【発明が解決しようとする課題】従来の構造のフェース
ダウンでミリ波半導体素子３を誘電体回路基板２に実装
したミリ波半導体装置１においては、上述のように、ビ
アホール６の配列はミリ波半導体素子３の外形に倣って
矩形状であり、その位置関係については、通常、等間隔
で一定線上に整然と配置されているため、ビアホール６
の配列の各部分におけるビアホール同士の距離、方向な
どの位置関係が同じとなる。その結果、各部分の共振周
波数はほぼ同一となる。したがって、その位置関係に依
存する共振が起こると、同様の位置関係の繰返しがこの
共振を、より大きく増幅させ、より遠くへ伝播させてい
た。その結果、使用周波数や回路パターンの設計によっ
ては、共振により使用周波数帯域に著しいレベル変動の
分布が発生し、ミリ波半導体装置１の特性に悪影響を与
えることがあった。

【００１３】図１５は、図１２〜１４に示したミリ波半
導体装置１の高周波特性の一例を示す概略図である。構
軸に周波数、縦軸に高周波特性を取っており、斜線で示
したＦ１からＦ２までが使用周波数帯であり、使用可能
な高周波特性の最低レベル（以下、「使用可能最低レベ
ル」という。）Ｔ１が設定されている。使用周波数帯域
でこの使用可能最低レベルＴ１より高周波特性が良けれ
ば問題がない。

【００１４】従来のこのミリ波半導体装置１の高周波特
性には、周波数が高くなるにつれ徐々に劣化する傾向が
見られる。また、周波数Ｆ３、Ｆ４、Ｆ５で局所的に鋭
いピークを持つ劣化が見られる。これらＦ３、Ｆ４、Ｆ
５などのように局所的に高周波特性が劣化する周波数
を、以下、「局所劣化周波数」という。局所劣化周波数
のうち、Ｆ４は使用周波数帯内にあり、使用可能最低レ
ベルＴ１を下回るため、ミリ波半導体装置１の使用に悪
影響を与える。

【００１５】この発明は、上述のような問題点を解決す
るためになされたもので、ミリ波半導体装置を構成した
ときに共振の増幅、伝播によって高周波特性が悪影響を
受けない誘電体回路基板、およびこれを用いたミリ波半
導体装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】上記目的を達成するた
め、本発明に基づく誘電体回路基板の１つの局面におい
ては、ミリ波半導体素子を実装することによってミリ波
半導体装置を形成可能な誘電体回路基板であって、電磁
波を遮蔽するために、ミリ波半導体素子の実装領域の各
辺に対応して配列されたビアホール列を有し、上記ビア
ホール列は、接地された導電体を内部に含むビアホール
が、一直線上に載らないように配列されたものである。
あるいは他の局面においては、ミリ波半導体素子を実装
することによってミリ波半導体装置を形成可能な誘電体
回路基板であって、電磁波を遮蔽するために、ミリ波半
導体素子の実装領域の各辺に対応して配列されたビアホ
ール列を有し、上記ビアホール列は、接地された導電体
を内部に含むビアホールが、互いに隣接するビアホール
間の距離が一定とならないように配列されたものであ
る。

【００１７】上記構成を採用することにより、ビアホー
ル６同士の位置関係には乱雑さが加わり、多様化し、各
部分ごとに共振周波数が異なることとなる。その結果、
ある周波数の共振に呼応して他の多くの箇所が共振し、
増幅され伝播するといった現象は起こりにくくなる。

【００１８】また、上記発明において好ましくは、互い
に隣接して配列された任意の２つの上記ビアホール同士
の間隔が基板表面における実効波長の１／２未満であ
る。

【００１９】上記構成を採用することにより、互いに隣
接して配列されたビアホール同士の距離が、実効波長の
１／２未満の距離であるため、ビアホールで囲まれた部
分とその外側との電磁的な遮断が有効に行われる。

【００２０】さらに、上記発明において好ましくは、任
意の１つの上記ビアホールから、その両隣に隣接する２
つの上記ビアホールのうちの一方までの距離と他方まで
の距離とが互いに異なるように配列されている。この構
成により、共振周波数が異なる確率が高くなり、そのた
め、増幅や伝播が抑えられやすくなる。

【００２１】さらに、上記発明において好ましくは、上
記ビアホールのうちから任意に選ばれた１つのビアホー
ルである中心ビアホールから基板表面における実効波長
の１／２以下の距離の範囲内において、上記中心ビアホ
ールからの距離が互いにほぼ等しい他の上記ビアホール
の数が３以下である。この構成により、その距離に起因
する共振の増幅および伝播は抑えられる。

【００２２】さらに、上記発明において好ましくは、上
記ビアホールのうちから任意に選ばれた互いに隣接する
２つの上記ビアホールの中心同士を結んでできる線分の
中点から、基板表面における実効波長の１／２以下の距
離の範囲内において、上記線分を延長してできる直線に
交わる、他の上記ビアホールの数が２以下である。

【００２３】上記構成を採用することにより、直進する
傾向のある共振の伝播に対して、直進する方向へのビア
ホールの配置が少なくなっているため、伝播を抑えるこ
とができる。

【００２４】本発明に基づく誘電体回路基板の他の局面
においては、ミリ波半導体素子を実装することによって
ミリ波半導体装置を形成可能な誘電体回路基板であっ
て、電磁波を遮蔽するために配列されたビアホール列を
有し、上記ビアホール列は、接地された導電体を内部に
含むビアホールが配列されたものであり、上記ビアホー
ル列が、略弧状に並ぶ４以上の上記ビアホールからなる
略弧状部分を含み、各上記略弧状部分の弧の長径が基板
表面における実効波長の１／２未満である。

【００２５】上記構成を採用することにより、各略弧状
部分に発生する共振の周波数を相対的に高くすることが
できる。その結果、高周波特性が使用周波数帯において
使用可能レベルを下回ることは回避できる。

【００２６】本発明に基づく誘電体回路基板のさらに他
の局面においては、ミリ波半導体素子を実装することに
よってミリ波半導体装置を形成可能な誘電体回路基板で
あって、電磁波を遮蔽するために配列されたビアホール
列を有し、上記ビアホール列は、接地された導電体を内
部に含むビアホールが配列されたものであり、上記ビア
ホール列が、略矩形状に並ぶ４以上の上記ビアホールか
らなる略矩形状部分を含み、各上記矩形状部分の矩形長
辺の長さが基板表面における実効波長の１／２未満であ
る。

【００２７】上記構成を採用することにより、各略矩形
状部分に発生する共振の周波数を相対的に高くすること
ができる。その結果、高周波特性が使用周波数帯におい
て使用可能レベルを下回ることは回避できる。

【００２８】本発明に基づく誘電体回路基板のさらに他
の局面においては、上記ビアホール列が、複数本の互い
に略平行な直線に沿う並列ビアホール配列を含み、この
並列ビアホール配列の各上記直線に沿って並ぶ上記ビア
ホールが不等間隔で配列されている。

【００２９】上記構成を採用することにより、共振する
周波数を、相対的に高くすることができる。その結果、
高周波特性が使用周波数帯において使用可能レベルを下
回ることは回避できる。

【００３０】本発明に基づくミリ波半導体装置の１つの
局面においては、ミリ波半導体素子を実装した、上記誘
電体回路基板を含む。この構成により、高周波特性が使
用周波数帯で使用可能最低レベルを下回らないミリ波半
導体装置を提供することができる。

【００３１】本発明に基づくミリ波半導体装置の他の局
面においては、直線状に配列された複数の突起電極列に
より外縁部を取り囲まれたミリ波半導体素子を誘電体回
路基板上に実装したミリ波半導体装置であって、前記誘
電体回路基板は、各前記突起電極列の近傍に、電磁波を
遮蔽するためのビアホール列を有し、前記ビアホール列
は、接地された導電体を内部に含むビアホールが、対応
する前記突起電極列に平行な直線上に載らないように配
列されている。

【００３２】上記構成により、高周波特性が使用周波数
帯で使用可能最低レベルを下回らないミリ波半導体装置
を提供することができる。

【００３３】

【発明の実施の形態】（実施の形態１） （構造）図１〜図３を参照して、本実施の形態における
誘電体回路基板２を実装したミリ波半導体装置１の構造
を説明する。本実施の形態における誘電体回路基板２の
誘電体部分２０としては、材質はセラミックス、板厚が
１５０μｍであり、比誘電率は約９のものを用いた。

【００３４】図１に、誘電体回路基板２の平面図を示
す。ただし、図１では誘電体回路基板２のうち誘電体部
分２０を省略している。誘電体回路基板２の主面である
一方の面には、ミリ波半導体素子搭載用の回路パターン
４が形成されている。この回路パターン４は、信号入出
力パターン４ａと接地電位パターン４ｂとからなる。回
路パターン４は、電磁波を遮蔽するためのビアホール６
の配列であるビアホール列６０がミリ波半導体素子の実
装領域としてのミリ波半導体素子搭載部７をおおよそ取
囲むように各辺に対応して配置されている。ビアホール
列６０において互いに隣接して配列されたビアホール６
同士の距離Ｌ１が、実効波長の１／２未満である。ここ
で、「実効波長」というのは、誘電体基板表面における
実効波長を意味し、実効波長は、誘電体基板やこれに接
する空気や樹脂などといった物質の誘電率、回路パター
ンの形状や材質などから定まる値である。以下の記載に
おいても「実効波長」といった場合には同様である。

【００３５】さらに、ビアホール列６０におけるビアホ
ール６の配列は、上面から見たときに各辺において一直
線上に載らない形状（非直線凹凸状）に配列されてい
る。

【００３６】なお、図１に示すように信号入出力パター
ン４ａを挟むビアホール６同士の距離は他の箇所に比べ
て長くなっており、実効波長の１／２以下とは限らない
が、この箇所では、ビアホール列６０が途切れているた
め、これらのビアホール６は、「ビアホール列６０にお
いて互いに隣接して配列されたビアホール６」には該当
しないものとする。

【００３７】図２に、ミリ波半導体素子３の構造の平面
図を示す。ただし、下面を下方からではなく上方から透
視して見た平面図である。回路形成面のボンディングパ
ッド９上に、金からなる突起電極１０が形成されてい
る。なお、図２に示す例では、ミリ波半導体素子３の回
路として、いわゆるスルーの伝送線路１１と入出力端子
１２の組合せとなっているが、フィルタ、放射素子や各
種のゲインを持つ素子や、その複合回路であってもよ
い。

【００３８】図３に、誘電体回路基板２（図１参照）に
ミリ波半導体素子３（図２参照）をフリップチップボン
ディング方法により熱圧着した状態の、Ｉ−Ｉ線におけ
る矢視断面図を示す。誘電体回路基板２の主面と反対側
の面には、全面に渡って裏面接地電位パターン５が形成
されている。接地電位パターン４ｂと裏面接地電位パタ
ーン５とは、導電体としてタングステンペーストが充填
されたビアホール６によって、電気的に接続されてい
る。ビアホール６の配列は、上述のように一直線上に載
らない配列であるため、図３においては、ビアホール６
の断面形状は、それぞれ異なったものとなっている。

【００３９】（高周波特性）図４は、本実施の形態にお
けるミリ波半導体装置１の高周波特性を示した概略図で
ある。本実施の形態におけるミリ波半導体装置１におい
ても、従来のミリ波半導体装置１と同様、周波数が高く
なるにつれて徐々に劣化する傾向が見られる。しかし、
局所劣化周波数の現われ方については、従来と大きく異
なる。すなわち、局所劣化周波数の数は図４に示すよう
にＦ６からＦ１３までの８つに増えているが、各々の劣
化の程度はいずれも小さくなっている。その結果、使用
周波数帯域において使用可能最低レベルＴ１を下回る局
所劣化周波数は、従来では、図１５に示すように１つで
あったのに対し、本実施の形態では、図４に示すように
存在しない。

【００４０】（作用・効果）本実施の形態におけるミリ
波半導体装置１においては、ビアホール列６０において
互いに隣接して配列されたビアホール６同士の距離Ｌ１
が、実効波長の１／２未満の距離であるため、ビアホー
ル６で囲まれた部分とその外側との電磁的な遮断が有効
に行われる。

【００４１】本実施の形態におけるミリ波半導体装置１
においては、ビアホール６の配列が、上述のように各辺
において一直線上に載らないものであるため、ビアホー
ル６同士の位置関係には乱雑さが加わり、多様化してい
る。したがって、各部分ごとに共振周波数が異なること
となる。各部分ごとに異なる共振周波数を有することに
よって、共振の起こる確率は増し、局所劣化周波数の数
は増える傾向にあるが、従来のビアホール６が等間隔で
整然と配列されたミリ波半導体装置１のように、ある周
波数の共振に呼応して他の多くの箇所が共振し、増幅さ
れ伝播するといった現象は起こりにくくなる。その結
果、それぞれの局所劣化周波数における劣化の程度は小
さくなり、使用周波数帯内で使用可能最低レベルＴ１を
下回ることはなくなる。

【００４２】本実施の形態では、ビアホール６の配列を
各辺において一直線上に載らないものとしたが、各辺ご
とに直線状である場合であっても、不等間隔の配置とす
ることで、同様の効果が得られる。

【００４３】なお、ビアホール列６０は、電磁的遮断の
ための他の手段と組合せて使用することによって電磁的
遮断を実現することも一応可能であるが、ビアホール列
６０を、実質的に閉じられた領域を構成するように配置
することとすれば、ビアホール列６０自体によって、上
記領域の内部と外部との間の電磁的遮断をほぼ完全なも
のとすることができる。

【００４４】（実施の形態２） （構造）図５に、誘電体回路基板２の平面図を示す。ビ
アホール列６０において互いに隣接して配列されたビア
ホール６同士の距離Ｌ２は、実効波長の３／８以下とな
っている。誘電体回路基板２およびミリ波半導体装置１
としての他の部分の構成は実施の形態１におけるものと
同じである。

【００４５】（作用・効果）ビアホール列６０において
互いに隣接して配列されたビアホール６同士の距離Ｌ２
が、実効波長の３／８以下の距離であるため、ビアホー
ル６で囲まれた部分とその外側との電磁的な遮断がさら
に強化され有効に行われる。

【００４６】なお、距離Ｌ２は、他の値についても検討
したが、３／８以下のときに特に有効な効果が得られる
ことがわかった。

【００４７】本実施の形態によれば、強い電磁界が発生
するミリ波半導体素子３を用いる必要がある場合にも、
電磁的な遮断を十分に行なえる。

【００４８】（実施の形態３）さらに、本発明における
一連の検討結果から、ビアホール６同士の位置関係に乱
雑さを加えるための配列は、実施の形態１および２の例
に限られず、幾何学的要因がいくつか存在することが明
らかになった。すなわち、比較的近い距離にあるビアホ
ールについて、また、いくつかのビアホールで形成され
る形状について、有効な構造が明らかになった。

【００４９】（構造）図６に、本実施の形態における誘
電体回路基板２のビアホール列６０の一部分の概略を示
す。ビアホール６（６ａ〜６ｅ）が、一直線上に載らな
いように配列されているが、任意の１つのビアホール６
から、その両隣に隣接する２つのビアホール６のうちの
一方までの距離と他方までの距離が異なるように配列さ
れている。

【００５０】たとえば、ビアホール６ｃに注目すると、
ビアホール６ｂまでの距離はＬ３であり、ビアホール６
ｄまでの距離はＬ４であって、Ｌ３とＬ４はいずれも実
効波長の１／２未満であって、Ｌ３とＬ４は異なる距離
となっている。

【００５１】なお、誘電体回路基板２およびミリ波半導
体装置１としての他の部分の構成は実施の形態１におけ
るものと同じである。

【００５２】（作用・効果）ビアホール６ｂ，６ｃ間と
ビアホール６ｃ，６ｄ間とで距離が異なっているため、
ビアホール６ｂ，６ｃ間における共振周波数とビアホー
ル６ｃ，６ｄ間における共振周波数とは異なる確率が高
くなり、そのため、増幅や伝播が抑えられやすくなる。
これは隣接する２つのビアホール６の間に限ったことで
はなく、１つ、２つまたはそれ以上のビアホール６を介
在して隔てた２つのビアホール６についても同様であ
る。しかし、実用的には、あるビアホール６から、その
両隣に隣接する２つのビアホール６のうちの一方までの
距離と他方までの距離が異なる配列となる条件が任意の
ビアホール６に成り立つようにすれば、共振の発生の程
度は十分に小さく抑えることができる。

【００５３】（実施の形態４） （構造）図７に、本実施の形態における誘電体回路基板
２のビアホール列６０の一部分の概略を示す。ビアホー
ル６（６ｆ〜６ｓ）が、一直線上に載らないように配列
されている。これらのビアホール６のうちから任意に選
ばれた１つのビアホール６を、説明の便宜上、「中心ビ
アホール」とすると、中心ビアホールから実効波長の１
／２以下の距離の範囲内において、中心ビアホールから
の距離が互いにほぼ等しい他のビアホール６の数が３以
下となるように配列されている。

【００５４】たとえば、ビアホール６ｌに注目し、これ
を中心ビアホールと考えると、ビアホール６ｌの中心を
中心として実効波長の１／２に当たるＲ１を半径とする
円の内部に存在するビアホール６ｇ〜６ｓ（６ｌを除
く。）が問題となる。それぞれのビアホール６ｇ〜６ｓ
（６ｌを除く。）からビアホール６ｌまでの各距離を考
えると、互いにほぼ等しい距離となる組み合わせとして
は、たとえば、ビアホール６ｓ，６ｒがいずれも距離が
Ｒ１で等しく、ビアホール６ｉ，６ｏ，６ｐがいずれも
距離がＲ２で等しい。他に同じ距離で４個以上のビアホ
ール６が配列されている例は見当たらない。したがっ
て、中心ビアホールであるビアホール６ｌから実効波長
の１／２以下の距離の範囲内において、中心ビアホール
からの距離が互いにほぼ等しい他のビアホール６の数の
最大値は、距離Ｒ２におけるビアホール６ｉ，６ｏ，６
ｐの個数、すなわち３である。

【００５５】なお、誘電体回路基板２およびミリ波半導
体装置１としての他の部分の構成は実施の形態１におけ
るものと同じである。

【００５６】（作用・効果）ある中心ビアホールから、
ほぼ等距離の他のビアホール６の数が３以下であるとい
う条件が、いずれのビアホール６を中心ビアホールとし
たときにも成立することとなり、その距離に起因する共
振の増幅および伝播は抑えられる。

【００５７】なお、本発明の条件において「３以下」と
する代りに「２以下」、「１以下」などのように最大値
をより小さくした方が共振の発生を低減できる。しか
し、実用的には、３以下とすれば、共振の発生の程度は
十分に小さく抑えることができる。

【００５８】また、中心ビアホールからほぼ等距離の他
のビアホールの数を少なくすることによる、共振の発生
程度の抑制への影響は、中心ビアホールの距離があまり
に長くなると、低下する。したがって、実用的には、中
心ビアホールから概ね半径が実効波長の１／２以下の範
囲内について考えれば十分である。

【００５９】（実施の形態５） （構造）図８に、本実施の形態における誘電体回路基板
２のビアホール列６０の一部分の概略を示す。ビアホー
ル６（６ｔ〜６ｚ）が、一直線上に載らないように配列
されているが、任意に選ばれた互いに隣接する２つのビ
アホール６の中心同士を結んでできる線分の中点から、
実効波長の１／２以下の距離の範囲内において、この線
分を延長してできる直線に交わる、他のビアホール６の
数が２以下となるように配列されている。

【００６０】たとえば、任意に選ばれた互いに隣接する
２つのビアホール６として、ビアホール６ｖ，６ｗに注
目すると、ビアホール６ｖ，６ｗの中心同士を結んでで
きる線分の中点を中心として実効波長の１／２に当たる
Ｒ３を半径とする円の内部に存在するビアホール６ｔ〜
６ｙ（６ｖ，６ｗを除く。）が問題となる。このうち、
ビアホール６ｖ，６ｗの中心同士を結んでできる線分を
延長してできる直線ＩＩＩ−ＩＩＩに交わる他のビアホ
ール６としては、ビアホール６ｔ，６ｙの２個が存在す
る。

【００６１】なお、誘電体回路基板２およびミリ波半導
体装置１としての他の部分の構成は実施の形態１におけ
るものと同じである。

【００６２】（作用・効果）ミリ波帯の周波数では、共
振の伝播は直進する傾向がある。したがって、ビアホー
ル６ｖ，６ｗが関係する共振は、ビアホール６ｖ，６ｗ
の中心同士を通る直線ＩＩＩ−ＩＩＩ上への他のビアホ
ール６の配置を少なくすることで、伝播を抑えることが
できる。

【００６３】なお、直線ＩＩＩ−ＩＩＩ上への他のビア
ホール６の配置の数は少なくするほど、また、広い範囲
についてこの条件を遵守するほど、伝播の抑制には効果
的である。しかし、実用的には、任意に選ばれた互いに
隣接する２つのビアホール６については、これらの中心
同士を結んでできる線分の中点から、実効波長の１／２
以下の距離の範囲内において、この線分を延長してでき
る直線に交わる、他のビアホール６の数が２以下となる
ように配列すれば、共振の発生の程度は十分抑制するこ
とができる。

【００６４】（実施の形態６） （構造）図９は、本実施の形態における誘電体回路基板
２を示す平面図である。ただし、図９では誘電体回路基
板２のうち誘電体部分２０を省略している。ビアホール
列６０を構成するビアホール６は、各辺において一直線
上に載らないように配列されており、ビアホール列６０
は、略弧状に並ぶ４以上のビアホール６からなる略弧状
部分１３を含んでいる。さらに、各略弧状部分１３の弧
の長径が実効波長の１／２未満となっている。たとえ
ば、図９において長径Ｒ４は、実効波長の１／２未満と
なっている。

【００６５】なお、誘電体回路基板２およびミリ波半導
体装置１としての他の部分の構成は実施の形態１におけ
るものと同じである。

【００６６】（作用・効果）各略弧状部分１３の弧の長
径が実効波長の１／２未満となっているため、各略弧状
部分１３に発生する共振の周波数を相対的に高くするこ
とができる。したがって、仮に共振によって高周波特性
が劣化したとしても、その共振周波数は、図４に示すＦ
２よりも高い周波数とすることができ、使用周波数帯に
おいて使用可能レベルを下回ることは回避できる。

【００６７】（実施の形態７） （構造）図１０は、本実施の形態における誘電体回路基
板２を示す平面図である。ただし、図１０では誘電体回
路基板２のうち誘電体部分２０を省略している。ビアホ
ール列６０を構成するビアホール６は、各辺において一
直線上に載らないように配列されており、ビアホール列
６０は、略矩形状に並ぶ４以上のビアホール６からなる
略矩形状部分１４を含んでいる。さらに、各略矩形状部
分１４の矩形長辺の長さが実効波長の１／２未満となっ
ている。たとえば、図１０において長径Ｒ５は、実効波
長の１／２未満となっている。

【００６８】なお、誘電体回路基板２およびミリ波半導
体装置１としての他の部分の構成は実施の形態１におけ
るものと同じである。

【００６９】（作用・効果）各略矩形状部分１４の矩形
長辺の長さが実効波長の１／２未満となっているため、
各略矩形状部分１４に発生する共振の周波数を相対的に
高くすることができる。したがって、仮に共振によって
高周波特性が劣化したとしても、その共振周波数は、図
４に示すＦ２よりも高い周波数とすることができ、使用
周波数帯において使用可能レベルを下回ることは回避で
きる。

【００７０】（実施の形態８） （構造）図１１に、本実施の形態における誘電体回路基
板２に含まれる並列ビアホール配列６２の一部分の概略
を示す。「並列ビアホール配列６２」とは、ビアホール
列６０が複数本の互いに略平行な直線に沿ったものであ
る。本実施の形態における並列ビアホール配列６２にお
いては、ビアホール６は、それぞれ直線に沿って不等間
隔で配列されている。

【００７１】なお、誘電体回路基板２およびミリ波半導
体装置１としての他の部分の構成は実施の形態１におけ
るものと同じである。

【００７２】（作用・効果）このような配列とすること
により、共振する周波数を、相対的に高くすることがで
きる。したがって、仮に共振によって高周波特性が劣化
したとしても、その共振周波数は、図４に示すＦ２より
も高い周波数とすることができ、使用周波数帯において
使用可能レベルを下回ることは回避できる。

【００７３】なお、今回開示した上記実施の形態はすべ
ての点で例示であって制限的なものではない。本発明の
範囲は上記した説明ではなくて特許請求の範囲によって
示され、特許請求の範囲と均等の意味および範囲内での
すべての変更を含むものである。

【００７４】

【発明の効果】本発明に係る誘電体回路基板によれば、
電磁波を遮蔽するために配列されたビアホールが、各辺
において直線上に載らないようにまたは不等間隔に配列
されたものであるから、ビアホール同士の位置関係には
乱雑さが加わり、多様化し、各部分ごとに共振周波数が
異なることとなる。その結果、ある周波数の共振に呼応
して他の多くの箇所が共振し、増幅され伝播するといっ
た現象は起こりにくくなる。また、互いに隣接して配列
されたビアホール同士の距離を、実効波長の１／２未満
の距離、好ましくは３／８以下の距離とすることで、ビ
アホールで囲まれた部分とその外側との電磁的な遮断が
さらに強化され有効に行われる。

【００７５】さらに、ビアホール列が略弧状部分や略矩
形状部分を含むことによって、共振の周波数を相対的に
高くすることができ、その結果、高周波特性が使用周波
数帯において使用可能レベルを下回ることを回避でき
る。

【図面の簡単な説明】

【図１】 本発明に基づく実施の形態１における誘電体
回路基板の平面図である。

【図２】 本発明に基づく実施の形態１におけるミリ波
半導体素子の構造を上方から透視して見た平面図であ
る。

【図３】 本発明に基づく実施の形態１におけるミリ波
半導体装置の、図１および図２のＩ−Ｉ線における矢視
断面図である。

【図４】 本発明に基づく実施の形態１におけるミリ波
半導体装置の高周波特性を示した概略図である。

【図５】 本発明に基づく実施の形態２における誘電体
回路基板の平面図である。

【図６】 本発明に基づく実施の形態３における誘電体
回路基板のビアホール列の一部分の概略図である。

【図７】 本発明に基づく実施の形態４における誘電体
回路基板のビアホール列の一部分の概略図である。

【図８】 本発明に基づく実施の形態５における誘電体
回路基板のビアホール列の一部分の概略図である。

【図９】 本発明に基づく実施の形態６における誘電体
回路基板の平面図である。

【図１０】 本発明に基づく実施の形態７における誘電
体回路基板の平面図である。

【図１１】 本発明に基づく実施の形態８における誘電
体回路基板の並列ビアホール配列の一部分の概略図であ
る。

【図１２】 従来技術に基づく誘電体回路基板の平面図
である。

【図１３】 従来技術に基づくミリ波半導体素子を示す
平面図である。

【図１４】 従来技術に基づくミリ波半導体装置を示
す、図１２および図１３のＩＩ−ＩＩ線における矢視断
面図である。

【図１５】 従来技術に基づくミリ波半導体装置の高周
波特性の一例を示す概略図である。

【符号の説明】

１ ミリ波半導体装置、２ 誘電体回路基板、３ ミリ
波半導体素子、４ ミリ波半導体素子搭載用回路パター
ン、４ａ 信号入出力パターン、４ｂ 接地電位パター
ン、５ 裏面接地電位パターン、６，６ａ，６ｂ，６
ｃ，６ｄ，６ｅ，６ｆ，６ｇ，６ｈ，６ｉ，６ｊ，６
ｋ，６ｌ，６ｍ，６ｎ，６ｏ，６ｐ，６ｑ，６ｒ，６
ｓ，６ｔ，６ｕ，６ｖ，６ｗ，６ｘ，６ｙ，６ｚ ビア
ホール、７ ミリ波半導体素子搭載部、９ ボンディン
グパッド、１０ 突起電極、１１ 伝送線路、１２ 入
出力端子、１３ 略弧状部分、１４ 略矩形状部分、２
０ 誘電体部分、６０ ビアホール列、６２ 並列ビア
ホール配列。

Claims (11)

【特許請求の範囲】
1. 【請求項１】 ミリ波半導体素子を実装することによっ
   てミリ波半導体装置を形成可能な誘電体回路基板であっ
   て、 電磁波を遮蔽するために、ミリ波半導体素子の実装領域
   の各辺に対応して配列されたビアホール列を有し、 前記ビアホール列は、接地された導電体を内部に含むビ
   アホールが、一直線上に載らないように配列されたもの
   である、誘電体回路基板。
2. 【請求項２】 ミリ波半導体素子を実装することによっ
   てミリ波半導体装置を形成可能な誘電体回路基板であっ
   て、 電磁波を遮蔽するために、ミリ波半導体素子の実装領域
   の各辺に対応して配列されたビアホール列を有し、 前記ビアホール列は、接地された導電体を内部に含むビ
   アホールが、互いに隣接するビアホール間の距離が一定
   とならないように配列されたものである、誘電体回路基
   板。
3. 【請求項３】 互いに隣接して配列された任意の２つの
   前記ビアホール同士の間隔が基板表面における実効波長
   の１／２未満である、請求項１または２に記載の誘電体
   回路基板。
4. 【請求項４】 任意の１つの前記ビアホールから、その
   両隣に隣接する２つの前記ビアホールのうちの一方まで
   の距離と他方までの距離とが互いに異なるように配列さ
   れた、請求項１から３のいずれかに記載の誘電体回路基
   板。
5. 【請求項５】 前記ビアホールのうちから任意に選ばれ
   た１つのビアホールである中心ビアホールから基板表面
   における実効波長の１／２以下の距離の範囲内におい
   て、前記中心ビアホールからの距離が互いにほぼ等しい
   他の前記ビアホールの数が３以下である、請求項１から
   ４のいずれかに記載の誘電体回路基板。
6. 【請求項６】 前記ビアホールのうちから任意に選ばれ
   た互いに隣接する２つの前記ビアホールの中心同士を結
   んでできる線分の中点から、基板表面における実効波長
   の１／２以下の距離の範囲内において、前記線分を延長
   してできる直線に交わる、他の前記ビアホールの数が２
   以下である、請求項１から５のいずれかに記載の誘電体
   回路基板。
7. 【請求項７】 ミリ波半導体素子を実装することによっ
   てミリ波半導体装置を形成可能な誘電体回路基板であっ
   て、 電磁波を遮蔽するために配列されたビアホール列を有
   し、前記ビアホール列は、接地された導電体を内部に含
   むビアホールが配列されたものであり、前記ビアホール
   列が、略弧状に並ぶ４以上の前記ビアホールからなる略
   弧状部分を含み、各前記略弧状部分の弧の長径が基板表
   面における実効波長の１／２未満である、誘電体回路基
   板。
8. 【請求項８】 ミリ波半導体素子を実装することによっ
   てミリ波半導体装置を形成可能な誘電体回路基板であっ
   て、 電磁波を遮蔽するために配列されたビアホール列を有
   し、前記ビアホール列は、接地された導電体を内部に含
   むビアホールが配列されたものであり、前記ビアホール
   列が、略矩形状に並ぶ４以上の前記ビアホールからなる
   略矩形状部分を含み、各前記矩形状部分の矩形長辺の長
   さが基板表面における実効波長の１／２未満である、誘
   電体回路基板。
9. 【請求項９】 前記ビアホール列が、複数本の互いに略
   平行な直線に沿う並列ビアホール配列を含み、この並列
   ビアホール配列の各前記直線に沿って並ぶ前記ビアホー
   ルが不等間隔で配列されている、請求項１または２に記
   載の誘電体回路基板。
10. 【請求項１０】 ミリ波半導体素子を実装した、請求項
    １から１０のいずれかに記載の誘電体回路基板を含むミ
    リ波半導体装置。
11. 【請求項１１】 直線状に配列された複数の突起電極を
    含む突起電極列により外縁部を取り囲まれたミリ波半導
    体素子を誘電体回路基板上に実装したミリ波半導体装置
    であって、 前記誘電体回路基板は、各前記突起電極列の近傍に、電
    磁波を遮蔽するためのビアホール列を有し、 前記ビアホール列は、接地された導電体を内部に含むビ
    アホールが、対応する前記突起電極列に平行な直線上に
    載らないように配列されている、ミリ波半導体装置。