JP2004273509A - 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 - Google Patents
高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 Download PDFInfo
- Publication number
- JP2004273509A JP2004273509A JP2003058245A JP2003058245A JP2004273509A JP 2004273509 A JP2004273509 A JP 2004273509A JP 2003058245 A JP2003058245 A JP 2003058245A JP 2003058245 A JP2003058245 A JP 2003058245A JP 2004273509 A JP2004273509 A JP 2004273509A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- frequency semiconductor
- mounting structure
- ground layer
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Abstract
【課題】高周波信号の伝送損失を低減できて、高周波半導体装置の実装が容易な高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置を提供する。
【解決手段】高周波半導体装置１において、誘電体基板３の表面の第１の信号線路４は、ビアホール導電体１６を介して誘電体基板３の裏面の第１の補助グランド層６に接続されている。外部回路基板２の裏面の第２のグランド層１３は、第２のビアホール導電体１９を介して外部回路基板２の表面の第２の補助グランド層１４に接続されている。第１の補助グランド層６と第２の補助グランド層１４とは導電性の接着剤層１７によって電気的かつ物理的に接続している。
【選択図】 図２
【解決手段】高周波半導体装置１において、誘電体基板３の表面の第１の信号線路４は、ビアホール導電体１６を介して誘電体基板３の裏面の第１の補助グランド層６に接続されている。外部回路基板２の裏面の第２のグランド層１３は、第２のビアホール導電体１９を介して外部回路基板２の表面の第２の補助グランド層１４に接続されている。第１の補助グランド層６と第２の補助グランド層１４とは導電性の接着剤層１７によって電気的かつ物理的に接続している。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波信号を取り扱う高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置に関する。
【０００２】
【従来の技術】
マイクロ波やミリ波の高周波信号を取り扱う高周波半導体装置の実装構造としては、図１３に示すように、半導体素子搭載用パッケージを採用した高周波半導体装置４０１を外部回路基板４０２に表面実装したものがある（例えば、非特許文献１参照。）。
【０００３】
上記高周波半導体装置４０１は、誘電体からなる絶縁基板４０３と、この絶縁基板４０３に搭載された高周波半導体素子４０４とを備えている。この高周波半導体素子４０４は、ワイヤ４１０により絶縁基板４０３の表面の第１の信号線路４０５と電気的に接続されている。そして、上記第１の信号線路４０５は、絶縁基板４０３内部のグランド層４０７に設けられたスロット孔４０８を介して絶縁基板４０３の裏面の第３の信号線路４２９と電磁結合する。また、上記第３の信号線路４２９が、外部回路基板４０２の表面の第２の信号線路４１２と半田等の導電性接着材で接続されている。
【０００４】
しかし、図１３の高周波半導体装置の実装構造では、とても細い第２，第３の信号線路４１２，４２９同士を接着材により接続しなければならないため、第２の信号線路４１２と第３の信号線路４２９とを精度よく接続するのが難しく、第２の信号線路４１２と第３の信号線路４２９との接続の再現性が悪いという問題がある。さらに、上記高周波半導体装置４０１と外部回路基板４０２との実装部分での反射により、高周波信号の伝送特性が劣化してしまうという問題がある。
【０００５】
従来、このような問題を解決する高周波半導体装置の実装構造が、特開平１０−１４４８１８号公報（特許文献１）に開示されている。この特許文献１の高周波半導体装置の実装構造では、図１４に示すように、高周波半導体装置５０１を外部回路基板５０２に実装することによって、第１の信号線路５０５が、絶縁基板５０３内部のグランド層５０７に設けられたスロット孔５０８を介して第２の信号線路５１２と直接電磁結合する。このように、上記第１の信号線路５０５が第２の信号線路５１２と直接電磁結合するので、実装部分で特性が劣化することがなくなる。
【０００６】
【非特許文献１】
郡山，北澤，志野，南上，「ミリ波モジュール用表面実装セラミックパッケージ」，電子情報通信学会，信学技報，ＥＤ９９−２１４，１９９９年１１月，ＶＯＬ．９９，ＮＯ．４４０，ｐ．３５−４２
【特許文献１】
特開平１０−１４４８１８号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献１の実装構造では、外部電気回路基板５０２にグランド層がないため、第１の信号線路５０５から第２の信号線路５１２へ信号が電磁結合により伝送される際に、第１の信号線路５０５のグランドと第２のグランドとが一致しなくなる。その結果、上記第１，第２の信号線路５０５，５１２の線路端で反射が生じ、高周波信号の伝送損失が大きくなるという問題がある。
【０００８】
また、上記高周波半導体装置５０１がミリ波を取り扱う場合、波長が短く高周波半導体装置５０１のサイズと同程度となるため、不要伝送モードが立ちやすく、高周波信号の伝送損失が大きくなってしまうことがある。例えば、上記特許文献１の実装構造においては、外部回路基板５０２にグランド層を設けても、このグランド層と絶縁基板５０３のグランド層との間で不要伝送モードである平行平板モードが立ち、高周波信号の伝送損失が大きくなってしまう恐れがある。
【０００９】
そこで、本発明の課題は、高周波信号の伝送損失を低減できて、高周波半導体装置の実装が容易な高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明の高周波半導体装置の実装構造は、誘電体基板と上記誘電体基板の表面に搭載された高周波半導体素子とを有する高周波半導体装置と、回路基板とを備え、上記誘電体基板の裏面を上記回路基板の表面に対向させて、上記高周波半導体装置を上記回路基板に実装した高周波半導体装置の実装構造において、上記誘電体基板の表面に設けられると共に、上記高周波半導体素子に電気的に接続された第１の信号線路と、上記誘電体基板内に少なくとも一部が埋め込まれ、上記第１の信号線路に重なる位置にスロット孔を有する第１のグランド層と、上記誘電体基板の裏面に設けられた第１の補助グランド層と、上記第１の補助グランド層から上記第１のグランド層に達する第１のビアホールと、上記第１のビアホール内を埋める第１のビアホール導電体と、上記回路基板の表面に設けられ、上記第１のグランド層のスロット孔を介して上記第１の信号線路に対向する第２の信号線路と、上記回路基板の表面に設けられ、上記第１の補助グランド層に対向する第２の補助グランド層と、上記回路基板の裏面に設けられた第２のグランド層と、上記回路基板を貫通する第２のビアホールと、上記第２のビアホール内を埋める第２のビアホール導電体と、上記第１の補助グランド層と上記第２の補助グランド層との間に設けられ、上記第１の補助グランド層と上記第２の補助グランド層とを電気的かつ物理的に接続する導電性の接着剤層とを備えたことを特徴としている。
【００１１】
上記構成の高周波半導体装置の実装構造によれば、上記高周波半導体装置のグランドである第１のグランド層は、第１のビアホール導電体、第１の補助グランド層、第２の補助グランド層および第２のビアホール導電体を介して回路基板の第２のグランド層と電気的に接続している。これにより、上記第１のグランド層は高周波的にも良好なグランド（低グランドインダクタンス）となり、第１の信号線路と第２の信号線路のグランドが一致する。その結果、高周波信号の伝送損失を低減することができる。
【００１２】
加えて、上記第１の補助グランド層と第２の補助グランド層とを導電性の接着剤層で電気的かつ物理的に接続するので、第１，第２の補助グランド層の表面積を第１，第２の信号線路の表面積よりも大きくして、高周波半導体装置を回路基板に容易に実装することができる。
【００１３】
また、上記第１の補助グランド層と第２の補助グランド層とを物理的に接続するので、高周波半導体装置と回路基板との十分な接続強度を得ることができる。
【００１４】
さらには、上記第１，第２の補助グランド層の表面積を第１，第２の信号線路の表面積よりも大きくすることにより、細い信号線路同士を接続する際に生じる接着材の形状等を問題にする必要が無くなる。したがって、再現性・量産性に優れた実装構造を実現することが可能となる。
【００１５】
一実施形態の高周波半導体装置の実装構造は、上記誘電体基板の表面に形成されたキャビティ内に、上記高周波半導体素子の少なくとも一部が入っている。
【００１６】
上記実施形態の高周波半導体装置の実装構造によれば、上記誘電体基板の表面に形成されたキャビティ内に、高周波半導体素子の少なくとも一部が入っているので、誘電体基板内の第１のグランド層をキャビティから露出させることにより、高周波半導体素子を第１のグランド層に直接接触させることができる。その結果、上記高周波半導体素子からみて低グランドインダクタンスを実現できる。
【００１７】
一実施形態の高周波半導体装置の実装構造は、上記第１のビアホールは複数あって、上記複数の第１のビアホールのうちの隣り合うもの同士の間隔は０μｍ以上λｇ１／４（λｇ１：上記誘電体基板中における信号の波長）以下に設定されている。
【００１８】
上記実施形態の高周波半導体装置の実装構造によれば、上記複数の第１のビアホール１５のうちの隣り合うもの同士の間隔をλｇ１／４以下にしているので、λｇ１以上の波長の信号にとっては金属の壁があるのと同じであり、電磁波を第１のビアホールで遮蔽することができる。したがって、上記複数の第１のビアホールで不要伝送モードを抑えることができる。
【００１９】
また、上記間隔は０μｍ以上であればよい。もっとも、上記間隔が５０μｍ以上であれば、誘電体基板の十分な機械的強度が得られる。
【００２０】
一実施形態の高周波半導体装置の実装構造は、上記第２のビアホールは複数あって、上記複数の第２のビアホールのうちの隣り合うもの同士の間隔は０μｍ以上λｇ２／４（λｇ２：上記回路基板中における信号の波長）以下に設定されている。
【００２１】
上記実施形態の高周波半導体装置の実装構造によれば、上記複数の第２のビアホール１５のうちの隣り合うもの同士の間隔をλｇ１／４以下にしているので、λｇ１以上の波長の信号にとっては金属の壁があるのと同じであり、電磁波を第２のビアホールで遮蔽することができる。したがって、上記複数の第２のビアホールで不要伝送モードを抑えることができる。
【００２２】
また、上記間隔は０μｍ以上であればよい。もっとも、上記間隔が５０μｍ以上であれば、誘電体基板の十分な機械的強度が得られる。
【００２３】
一実施形態の高周波半導体装置の実装構造は、上記誘電体基板と上記第２の信号線路との間には、厚さ５μｍ以上２００μｍ以下の空気層が介在している。
【００２４】
上記実施形態の高周波半導体装置の実装構造によれば、上記誘電体基板と第２の信号線路との間に、厚さ５μｍ以上２００μｍ以下の空気層を設けているので、入出力のインピーダンス整合を取ることができる。
【００２５】
一実施形態の高周波半導体装置の実装構造は、上記接着剤層は、圧縮部分にのみ導電性を有する誘電体を含む。
【００２６】
上記実施形態の高周波半導体装置の実装構造によれば、上記接着剤層は圧縮部分にのみ導電性を有する誘電体を含むので、第１の補助グランド層と第２の補助グランド層との間の接着剤層を圧縮することにより、第１の補助グランド層に対して第２の補助グランド層のみを電気的に接続することができる。したがって、上記第１，第２の補助グランド層の大きさや形状を気にすることなく、容易に実装を行うことができる。
【００２７】
一実施形態の高周波半導体装置の実装構造は、上記第１のビアホールは、上記高周波半導体素子に重なるように配置されている。
【００２８】
上記実施形態の高周波半導体装置の実装構造によれば、上記第１のビアホールを高周波半導体素子に重なるように複数配置されているので、高周波半導体素子の熱が第１のビアホール導電体を介して外部に効率よく放出される。したがって、上記高周波半導体素子を良好に動作させることができる。
【００２９】
また、上記第１のビアホールを高周波半導体素子に重なるように複数配置されているので、第１のグランド層がより低グランドインダクタンスとなる。
【００３０】
一実施形態の高周波半導体装置の実装構造は、上記第２の信号線路は、入力部と、この入力部に対して所定の間隔をあけて設けられた出力部とから成り、
上記第１，第２のビアホールは、上記入力部と上記出力部との間の領域に重なるように複数配置されている。
【００３１】
上記実施形態の高周波半導体装置の実装構造によれば、上記第１，第２のビアホールを入力部と出力部との間の領域に重なるように複数配置しているので、第１，第２のビアホールのそれぞれを所定の間隔で配置することにより、その領域の上下に金属の壁があるようにすることができる。したがって、入出力間の不要伝送モードを抑えることができる。
【００３２】
一実施形態の高周波半導体装置の実装構造は、上記回路基板の裏面にアンテナが設けられている。
【００３３】
上記実施形態の高周波半導体装置の実装構造によれば、上記回路基板の裏面にアンテナを設けているので、アンテナ一体化の高周波回路の小型化が可能となる。
【００３４】
また、本発明の高周波送信装置は、上記高周波半導体装置の実装構造をフロントエンド部に用いたことを特徴としている。
【００３５】
上記構成の高周波送信装置によれば、上記高周波半導体装置の実装構造をフロントエンド部に用いているので、フロントエンド部を低コストで再現性よく製造することができる。
【００３６】
また、本発明の高周波受信装置は、上記高周波半導体装置の実装構造をフロントエンド部に用いたことを特徴としている。
【００３７】
上記構成の高周波受信装置によれば、上記高周波半導体装置の実装構造をフロントエンド部に用いているので、フロントエンド部を低コストで再現性よく製造することができる。
【００３８】
【発明の実施の形態】
以下、本発明の高周波半導体装置の実装構造およびそれを用いた高周波送受信装置を図示の実施の形態により詳細に説明する。
【００３９】
（実施の形態１）
図１に、本発明の実施の形態１の高周波半導体装置の実装構造の概略端面図を示す。
【００４０】
上記高周波半導体装置の実装構造では、高周波半導体装置の一例としてのミリ波半導体装置１を回路基板の一例としての外部回路基板２に実装している。
【００４１】
上記ミリ波半導体装置１は、外部回路基板２の表面に裏面が対向する誘電体基板３と、この誘電体基板３の表面に搭載された高周波半導体素子の一例としてのＭＭＩＣ（モノリシックマイクロ波集積回路）４とを備えている。上記誘電体基板３の表面には第１の信号線路５を設けていて、この第１の信号線路５とＭＭＩＣ４とがワイヤ１０により電気的に接続されている。また、上記誘電体基板３の表面には、ＭＭＩＣ４を収容するキャビティ９を形成している。そして、上記ＭＭＩＣ４は電波吸収体から成る蓋体１１により封止されている。また、上記キャビティ９からは第１のグランド層７の一部が露出してＭＭＩＣ４の底面と接触している。この第１のグランド層７の残りの部分は誘電体基板３内に埋め込まれている。そして、上記グランド層７は、第１の信号線路５と重なる位置にスロット孔８を有している。
【００４２】
上記外部回路基板２の表面には、第１のグランド層７のスロット孔８を介して第１の信号線路５に対向する第２の信号線路１２を設ける一方、外部回路基板２の裏面には第２のグランド層１３を設けている。その第２の信号線路１２は、入力部１２ａと、この入力部１２ａに対して所定の間隔をあけて設けられた出力部１２とから成っている。
【００４３】
図２に、図１のＩＩ−ＩＩ線から見た概略断面図を示す。
【００４４】
上記誘電体基板３の裏面には第１の補助グランド層６を設けている。また、上記誘電体基板３の裏面側の部分には、第１の補助グランド層６から第１のグランド層７に達する第１のビアホール１５を複数形成している。そして、各第１のビアホール１５内には第１のビアホール導電体１６を埋めている。上記第１のビアホール導電体１６により、第１のグランド層７と第１の補助グランド層６とが電気的に接続されている。
【００４５】
上記外部回路基板２の表面には、第１の補助グランド層６に対向する第２の補助グランド層１４も設けている。この第２の補助グランド層１４と第１の補助グランド層６とは導電性の接着剤層１７で電気的かつ物理的に接続されている。また、上記外部回路基板２において、表面から裏面に達する第２のビアホール１８を複数形成している。つまり、上記複数の第２のビアホール１８が外部回路基板２を貫通している。そして、各第２のビアホール１８内には第２のビアホール導電体１９を埋めている。上記第２のビアホール導電体１９により、第２の補助グランド層１４と第２のグランド層１３とが電気的に接続されている。
【００４６】
また、上記第１の信号線路５と第２の信号線路１２とは、第１のグランド層７のスロット孔８を介して電磁気的に接続するようになっている。そして、上記誘電体基板３と第２の信号線路１２との間には空気層２０のみが介在している。また、上記外部回路基板２と誘電体基板３との間には、第１の補助グランド層６、第２の信号線路１２、第２の補助グランド層１４および接着剤層１７を設けていない領域が存在する。
【００４７】
また、図３に示すように、上記ミリ波半導体装置１の底面（誘電体基板３の裏面）には、第１の補助グランド層６の他に電源端子２１も設けている。そして、上記複数の第１のビアホール１５のうち最も近い距離で隣り合うもの同士の間隔Ｓ１は、０μｍ以上λｇ１／４（λｇ１：誘電体基板３中における信号の周波数）に設定されている。なお、Ｗ１は例えば８００μｍに設定している。
【００４８】
また、図４に示すように、上記外部回路基板２の表面には、上記第２の信号線路１２，第２の補助グランド層１４の他に、マイクロストリップ線路より成る電源用線路２２も設けている。また、上記第２の信号線路１２および第２の補助グランド層１４もマイクロストリップ線路より成っていて、第２の信号線路１２の表面積よりも第２の補助グランド層１４の表面積のほうが広くなっている。そして、上記複数の第２のビアホール１８のうち最も近い距離で隣り合うもの同士の間隔Ｓ２は、０μｍ以上λｇ２／４（λｇ２：外部回路基板２中における信号の周波数）以下に設定されている。なお、Ｗ２は例えば８００μｍに設定している。
【００４９】
また、上記第１の補助グランド層６が第２の補助グランド層１４に、電源端子２１が電源用線路２２にそれぞれ半田等の接着材により接続されることにより、ミリ波半導体装置１は外部回路基板２上に実装されている。
【００５０】
また、図５に示すように、上記誘電体基板３の表面には、第１の信号線路５の他にＭＭＩＣ４の電源用線路２３も設けている。この電源用線路２３と、図３に示す電源端子２１とは第３のビアホール２４で接続されている。この第３のビアホール２４内を第３のビアホール導電体２５で埋めていることにより、電源用線路２３と電源端子２１とが電気的に接続されている。
【００５１】
上記構成の実装構造によれば、ミリ波半導体装置１内部のグランドである第１のグランド層７は、複数のビアホール導電体１６等を介して外部回路基板７の裏面の第２のグランド層１３と電気的に接続されているので、高周波的にも良好なグランド（低グランドインダクタンス）となり、第１の信号線路５から第２の信号線路１２へ信号が伝送される際にグランド変換が良好に行われる。
【００５２】
また、上記外部回路基板７とミリ波半導体装置１の第１のグランド層７とを電気的・物理的に接続し、信号線路は物理的な接続不要で、第１の信号線路５は直接外部回路基板７のマイクロストリップ線路から成る第２の信号線路１２に電磁結合されるため、外部回路基板７から低損失でミリ波信号を取り出すことが可能となる。
【００５３】
また、上記ミリ波半導体装置１はキャビティ構造であるので、ＭＭＩＣ４のグランド面とミリ波半導体装置１の第１グランド層６とが一致し、ＭＭＩＣ４からみて低グランドインダクタンスを実現できる。
【００５４】
また、上記蓋体１１が電波吸収体で形成されているため、不要発振が起こらず、安定した高周波特性を得ることができる。
【００５５】
また、図３及び図４に示すように、上記複数の第１，第２のビアホール１５，１６を覆うように、第１，第２の補助グランド層６，１４を表面積の大きなパターンにしているので、第１の補助グランド層６と第２の補助グランド層１４との接続において細かい位置合わせを必要としない。したがって、上記第１の補助グランド層６と第２の補助グランド層１４とを容易に接続できる。
【００５６】
また、上記第１の補助グランド層６と第２の補助グランド層１４と接着剤層１７で物理的に接続するため、接続強度を確保できる。
【００５７】
さらには、上記第１の補助グランド層６と第２の補助グランド層１４との接続は、表面積の大きなパターン同士の接続なので、細い信号線路同士を接続する際に生じる接着材層の形状等による特性劣化がない。その結果、再現性・量産性に優れたミリ波実装構造を実現することができる。
【００５８】
また、上記複数の第１のビアホール１５のうち最も近い距離で隣り合うもの同士の間隔Ｓ１をλｇ１／４以下にしているので、λｇ１以上の波長の信号にとっては金属の壁があるのと同じであり、第１のビアホール１５によって電磁波を遮蔽することができる。したがって、上記複数の第１のビアホール１５で不要伝送モードを抑えることができる。その上、上記複数の第２のビアホール１８のうち最も近い距離で隣り合うもの同士の間隔Ｓ２をλｇ２／４以下にしているので、複数の第２のビアホール１８によっても電磁波を遮蔽することができて、不要伝送モードをより抑えることができる。
【００５９】
また、上記複数の第１のビアホール１５のうち最も近い距離で隣り合うもの同士の間隔Ｓ１をλｇ１／４以下にし、上記複数の第２のビアホール１８のうち最も近い距離で隣り合うもの同士の間隔Ｓ２をλｇ２／４以下にしているので、上記第１のグランド層７・上記第２のグランド層１３・上記複数の第１のビアホール１５・上記複数の第２のビアホールとで擬似導波管が形成される。したがって、上記第１のビアホール１５の間隔Ｗ１および上記第２のビアホール１８の間隔Ｗ２と、λｇ／２（λｇは上記誘電体基板３を形成する誘電体・上記空気層２０・上記外部回路基板２を形成する誘電体とで構成される上記擬似導波管内部の実効誘電率と同じ誘電率を持つ材料内での信号の波長）とが等しくなる周波数はカットオフ周波数となり、不要な導波管モードも抑えることが可能となる。つまり、カットオフ周波数以下の信号は擬似導波管内部にはマイクロストリップの伝搬モード以外で存在することができないため、不要伝送モードを抑制することができる。
【００６０】
また、上記第１のビアホール１５の間隔Ｓ１を０μｍ以上に設定しているので、誘電体基板３の機械的強度の低下を阻止できる。
【００６１】
また、上記第２のビアホール１８の間隔Ｓ２を０μｍ以上に設定しているので、外部回路基板２の機械的強度の低下を阻止できる。
【００６２】
また、上記ミリ波半導体装置１を外部回路基板２に例えば半田で実装する場合、半田ペーストの塗布量を制御することにより、空気層２０の厚さを制御することが可能となる。
【００６３】
図６に、上記空気層２０の厚さｈを変えて、電磁結合部分の伝送特性（Ｓ２１）と反射特性（Ｓ１１）とを測定評価した結果の一例を示す。尚、上記測定評価において、誘電体基板３は誘電率８．７のアルミナセラミック、外部回路基板２は誘電率５．７のガラスセラミック、スロット孔８の寸法は９００μｍ×２００μｍ、第１の信号線路５は幅１６０μｍ、第１の信号線路５の一端からスロット孔８の中心線までの距離（図１のＬ１で示す距離）が１００μｍ、第２の信号線路１２は幅１８０μｍ、第２の信号線路１２の一端からスロット孔８の中心線までの距離（図１のＬ２で示す距離）が５００μｍ、誘電体基板３の厚さは３００μｍ、第１のグランド層７は第１の信号線路５と第１の補助グランド層６との間のちょうど中間に位置し、外部回路基板２の厚さは１５０μｍである。また、上記測定評価では、接着剤層１７として半田を用いている。
【００６４】
図６から判るように、上記空気層２０の厚さｈを５０μｍとした場合に最もリターンロスが大きく、入出力のインピーダンス整合がよくとれている。このように、上記空気層２０の厚さｈを調節することにより、入出力のインピーダンス整合を取ることが可能となる。
【００６５】
上記空気層２０の厚さは、入出力のインピーダンス整合を取るために、５μｍ以上２００μｍ以下に設定するのが望ましい。
【００６６】
また、上記接着材層の厚さは５μｍ以上２００μｍ以下に設定するのが望ましい。
【００６７】
また、図１に示すように、上記誘電体基板３に蓋体１１を載せるための側壁を設ける場合は、スロット孔８を介した電磁結合を妨げないように、スロット孔８からの距離Ｄをλｇ１／４以上とするのが望ましい。
【００６８】
上記実施の形態１では、第１の信号線路５とＭＭＩＣ４とをワイヤ１０により電気的に接続していたが、例えばリボンやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）等により電気的に接続してもよい。
【００６９】
（実施の形態２）
図７に、本発明の実施の形態２の高周波半導体装置の実装構造の概略端面図を示す。なお、図７において、図１に示した構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。
【００７０】
上記高周波半導体装置の実装構造では、ミリ波半導体装置１を外部回路基板２に実装するための接着剤層の一例として、垂直方向の圧縮部分にのみ導電性を有するＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電フィルム）等の誘電体を含む接着材層１１７を用いている。ここで、誘電体基板３と第２の信号線路８との間には、接着剤層１１７のみが介在している。
【００７１】
例えば、ＡＣＦを含む接着剤層１１７を用いた場合、ミリ波半導体装置１の底面と同じ程度の大きさのフィルムを貼り付けて実装すればよく、第１の補助グランド層６及び第２の補助グランド層１４の大きさや形状を気にする必要が無く、容易に実装することができる。
【００７２】
（実施の形態３）
図８に、本発明の実施の形態２の高周波半導体装置の実装構造の概略端面図を示す。なお、図７において、図１に示した構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。
【００７３】
上記高周波半導体装置の実装構造では、入力部１２ａと出力部１２ｂとの間に、第２の補助グランド層２１４の一部が介在している。この第１の補助グランド層２１４と対向するように、第１の補助グランド層２０６を誘電体基板２０３の裏面に設けている。上記第１の補助グランド層２０６と第２の補助グランド層２１４とは、導電性の接着剤層２１７で電気的かつ物理的に接続されている。また、上記第２の補助グランド層２１４において入力部１２ａと出力部１２ｂとの間に介在する一部は、第２のビアホール２１８内の第２のビアホール導電体２１９で第２のグランド層１３に電気的に接続されている。その一部に対向する第１の補助グランド層２０６の一部は、第１のビアホール２１５内の第１のビアホール導電体２１６で第１のグランド層７に電気的に接続されている。
【００７４】
上記第１の補助グランド層２０６は、図９に示すようなパターンを有している。つまり、上記第１の補助グランド層２０６は、誘電体基板２０３の裏面の図中上側に設けられた一端部２０６ａと、誘電体基板２０３の裏面の図中下側に設けられ他端部２０６ｂと、その一端部２０６ａと他端部２０６ｂとを連結する連結部２０６ｃとから成っている。上記一端部２０６ａ、他端部２０６ｂおよび連結部２０６ｃのそれぞれは、０μｍ以上λｇ１／４（λｇ１：誘電体基板２０３中における信号の周波数）以下の間隔で配置された第１のビアホール２１５と接続している。
【００７５】
上記第２の補助グランド層２１４は、図１０に示すようなパターンを有している。つまり、上記第２の補助グランド層２１４は、回路基板の一例としての外部回路基板２０２の裏面の図中上側に設けられ一端部２１４ａと、外部回路基板２０２の裏面の図中下側に設けられ他端部２１４ｂと、その一端部２１４ａと他端部２１４ｂとを連結する連結部２１４ｃとから成っている。この連結部２１４ｃが入力部１２ａと出力部１２ｂとの間に位置している。そして、上記一端部２１４ａ、他端部２１４ｂおよび連結部２１４ｃのそれぞれは、０μｍ以上λｇ２／４（λｇ２：外部回路基板２０２中における信号の周波数）以下の間隔で配置された第２のビアホール２１８と接続している。
【００７６】
上記構成の実装構造によれば、入力部１２ａと出力部１２ｂとの間の領域の上下において第１，第２のビアホール導電体２１６，２１９が存在するので、その領域に金属の壁があるのと同じ状態になり、入出力間で不要伝送モードが抑えられ、純粋な信号の伝送が可能となる。
【００７７】
また、上記ＭＭＩＣ４が接触する第１のグランド層６の部分にも第１のビアホール２１５が接続しているので、第２のビアホール２１５内の第２のビアホール導電体２１６を介してＭＭＩＣ４の熱が外部へ拡散し易くなる。その結果、上記ＭＭＩＣ４を良好に動作させることができる。
【００７８】
上記実施の形態３では、第１の補助グランド層２０６において、一端部２０６ａ，他端部２０６ｂと連結部２０６ｃとは連結されていたが、一端部２０６ａ，他端部２０６ｂと連結部２０６との間に所定の隙間があってもよい。すなわち、本発明の第１の補助グランド層は、所定の間隔をあけて形成された異なる複数のパターンから成ってもよい。
【００７９】
また、上記第２の補助グランド層２１４において、一端部２１４ａ，他端部２１４ｂと連結部２１４ｃとは連結されていたが、一端部２１４ａ，他端部２１４ｂと連結部２１４との間に所定の隙間があってもよい。すなわち、本発明の第２の補助グランド層は、所定の間隔をあけて形成された異なる複数のパターンから成ってもよい。
【００８０】
（実施の形態４）
図１１に、本発明の実施の形態４の高周波半導体装置の実装構造の概略端面図を示す。なお、図１１において、図１に示した構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。
【００８１】
上記高周波半導体装置の実装構造では、ミリ波半導体装置１を回路基板の一例としての外部回路基板３０２に実装している。この外部回路基板３０２の裏面には、アンテナの一例としてのマイクロストリップパッチアンテナ３２６と、このマイクロストリップパッチアンテナ３２６に接続された給電線路３１３とを設けている。一方、上記外部回路基板３０２の表面には、入力部と出力部とから成る第２の信号線路３１２を設けている。また、上記外部回路基板３０２内には、スロット孔３２８を有する第２のグランド層３１３が埋め込まれている。
【００８２】
上記実装構造によれば、上記第２の信号線路３１２の入力部，出力部のうちの一方が、第２のグランド層３１３のスロット孔３２８を介して給電線路３２７と電磁結合する。これにより、上記マイクロストリップパッチアンテナ３２６に給電することができる。
【００８３】
また、上記マイクロストリップパッチアンテナ３２６が外部回路基板３０２の裏面にあるので、アンテナ一体化の高周波回路の小型化が可能となる。
【００８４】
また、本発明の高周波半導体装置の実装構造を用いているので、信号損失が少なく、再現性・量産性に優れる。
【００８５】
（実施の形態５）
図１２に、本発明の高周波半導体装置の実装構造を用いた送受信装置の概略構成図を示す。
【００８６】
上記送受信装置は、高周波送信装置の一例としての送信装置６０と、高周波受信装置の一例としての受信装置７０とを備えている。
【００８７】
まず、上記送信装置６０から説明する。上記送信装置６０において、入力端子６１に入力されたデータ信号は、変調器６２で変調された後、中間周波数信号としてフロントエンド部８０に送出され、まずミキサ６３に入力される。また、上記ミキサ６３には、局部発振器６９が発生する局部発振信号も入力される。この局部発振器６９は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）発振器６７と周波数逓倍器６８とを備えている。上記ＰＬＬ発振器６７が発振する信号は、周波数逓倍器６８によって周波数が逓倍された後、局部発振信号としてミキサ６３に入力される。上記ミキサ６３では局部発振信号と中間周波数信号とを混合することによりＲＦ（無線周波）信号を作成して次段のＢＰＦ（バンドパスフィルタ）６４に出力する。そのＲＦ信号は、ＢＰＦ６４によって不要成分が除去され且つ増幅器６５により電力増幅されたのちアンテナ６６を介して送信される。
【００８８】
次に、上記受信装置７０について説明する。上記受信装置７０において、フロントエンド部９０のアンテナ７６から入力された受信信号は、増幅器７５によって増幅された後、ＢＰＦ７４によって不要成分が除去された所望波信号のみとなってミキサ７３に入力される。また、上記ミキサ７３には局部発振器７９が発生する局部発振信号も入力される。この局部発振器７９は、ＰＬＬ発振器７７と周波数逓倍器７８とを備えている。上記ＰＬＬ発振器７７が発振する信号は、周波数逓倍器７８によって周波数が逓倍された後、局部発振信号としてミキサ７３に入力される。上記ミキサ７３では局部発振信号と所望波信号とを混合することにより中間周波数信号を作成して復調器７２へ入力する。その中間周波数信号は、復調器７２で復調されてデータ信号に戻されて出力端子７１から出力される。
【００８９】
上記フロントエンド部８０，９０には、本発明の一例としてのミリ波半導体装置の実装構造を用いており、少なくとも１つのＭＭＩＣをミリ波半導体装置に搭載し、裏面にマイクロストリップパッチアンテナを有した外部回路基板にミリ波半導体装置を実装して成る。
【００９０】
上記フロントエンド部８０，９０は、細い信号線路同士を接続する必要が無く、細かい位置合わせを必要としない本発明のミリ波半導体装置の実装構造を用いているので、低コストで再現性に優れている。
【００９１】
本発明は上記実施の形態１〜５に限定される訳ではなく、マイクロ波を取り扱うマイクロ波半導体装置の実装構造にも用いることができる。
【００９２】
また、本発明の第１のグランド層は、全部が誘電体基板内に埋め込まれてもよい。
【００９３】
【発明の効果】
以上より明らかなように、本発明の高周波半導体装置の実装構造は、高周波半導体装置のグランドである第１のグランド層が、第１のビアホール等を介して外部回路基板の第２のグランド層と電気的に接続しているので、第１のグランド層が高周波的にも良好なグランド（低グランドインダクタンス）となり、第１の信号線路と第２の信号線路のグランドが一致する。その結果、高周波信号の伝送損失を低減することができる。
【００９４】
また、上記第１の補助グランド層と第２の補助グランド層とを導電性の接着剤層で電気的かつ物理的に接続するので、第１，第２の補助グランド層の表面積を第１，第２の信号線路の表面積よりも大きくして、高周波半導体装置を外部回路基板に容易に実装することができる。
【００９５】
また、上記第１の補助グランド層と第２の補助グランド層とを物理的に接続するので、高周波半導体装置と外部回路基板との十分な接続強度を得ることができる。
【００９６】
さらには、上記第１，第２の補助グランド層の表面積を第１，第２の信号線路の表面積よりも大きくすることにより、細い信号線路同士を接続する際に生じる接着材の形状等を問題にする必要が無くなるので、再現性・量産性に優れた実装構造を実現することが可能となる。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態１の高周波半導体装置の実装構造の概略端面図である。
【図２】図２は図１のＩＩ−ＩＩ線矢視概略断面図である。
【図３】図３は上記実施の形態１の誘電体基板の概略下面図である。
【図４】図４は上記実施の形態１の外部回路基板の概略上面図である。
【図５】図５は上記ミリ波半導体装置の誘電体基板の概略横断面図である。
【図６】図６は電磁結合部分の伝送特性（Ｓ２１）と反射特性（Ｓ１１）とを測定評価した結果を示すグラフである。
【図７】図７は本発明の実施の形態２の高周波半導体装置の実装構造の概略端面図である。
【図８】図８は本発明の実施の形態３の高周波半導体装置の実装構造の概略端面図である。
【図９】図９は上記実施の形態３の誘電体基板の概略下面図である。
【図１０】図１０は上記実施の形態３の外部回路基板の概略上面図である。
【図１１】図１１は本発明の実施の形態４の高周波半導体装置の実装構造の概略端面図である。
【図１２】図１２は送受信装置の概略構成図を示す。
【図１３】図１３は従来の高周波半導体装置の実装構造の概略端面図である。
【図１４】図１４は他の従来の高周波半導体装置の実装構造の概略端面図である。
【符号の説明】
１ 高周波半導体装置
２，２０２，３０２ 外部回路基板
３，２０３ 誘電体基板
４ 高周波半導体素子
５ 第１の信号線路
６ 第１の補助グランド層
７，２１７ 第１のグランド層
８ スロット孔
１２，３１２ 第２の信号線路
１３，３１３ 第２のグランド層
１４ 第２の補助グランド層
１５，２１５ 第１のビアホール
１６，２１６ 第１のビアホール導電体
１７，１１７ 接着剤層
１８，２１８ 第２のビアホール
１９，２１９ 第２のビアホール導電体
【発明の属する技術分野】
本発明は、高周波信号を取り扱う高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置に関する。
【０００２】
【従来の技術】
マイクロ波やミリ波の高周波信号を取り扱う高周波半導体装置の実装構造としては、図１３に示すように、半導体素子搭載用パッケージを採用した高周波半導体装置４０１を外部回路基板４０２に表面実装したものがある（例えば、非特許文献１参照。）。
【０００３】
上記高周波半導体装置４０１は、誘電体からなる絶縁基板４０３と、この絶縁基板４０３に搭載された高周波半導体素子４０４とを備えている。この高周波半導体素子４０４は、ワイヤ４１０により絶縁基板４０３の表面の第１の信号線路４０５と電気的に接続されている。そして、上記第１の信号線路４０５は、絶縁基板４０３内部のグランド層４０７に設けられたスロット孔４０８を介して絶縁基板４０３の裏面の第３の信号線路４２９と電磁結合する。また、上記第３の信号線路４２９が、外部回路基板４０２の表面の第２の信号線路４１２と半田等の導電性接着材で接続されている。
【０００４】
しかし、図１３の高周波半導体装置の実装構造では、とても細い第２，第３の信号線路４１２，４２９同士を接着材により接続しなければならないため、第２の信号線路４１２と第３の信号線路４２９とを精度よく接続するのが難しく、第２の信号線路４１２と第３の信号線路４２９との接続の再現性が悪いという問題がある。さらに、上記高周波半導体装置４０１と外部回路基板４０２との実装部分での反射により、高周波信号の伝送特性が劣化してしまうという問題がある。
【０００５】
従来、このような問題を解決する高周波半導体装置の実装構造が、特開平１０−１４４８１８号公報（特許文献１）に開示されている。この特許文献１の高周波半導体装置の実装構造では、図１４に示すように、高周波半導体装置５０１を外部回路基板５０２に実装することによって、第１の信号線路５０５が、絶縁基板５０３内部のグランド層５０７に設けられたスロット孔５０８を介して第２の信号線路５１２と直接電磁結合する。このように、上記第１の信号線路５０５が第２の信号線路５１２と直接電磁結合するので、実装部分で特性が劣化することがなくなる。
【０００６】
【非特許文献１】
郡山，北澤，志野，南上，「ミリ波モジュール用表面実装セラミックパッケージ」，電子情報通信学会，信学技報，ＥＤ９９−２１４，１９９９年１１月，ＶＯＬ．９９，ＮＯ．４４０，ｐ．３５−４２
【特許文献１】
特開平１０−１４４８１８号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献１の実装構造では、外部電気回路基板５０２にグランド層がないため、第１の信号線路５０５から第２の信号線路５１２へ信号が電磁結合により伝送される際に、第１の信号線路５０５のグランドと第２のグランドとが一致しなくなる。その結果、上記第１，第２の信号線路５０５，５１２の線路端で反射が生じ、高周波信号の伝送損失が大きくなるという問題がある。
【０００８】
また、上記高周波半導体装置５０１がミリ波を取り扱う場合、波長が短く高周波半導体装置５０１のサイズと同程度となるため、不要伝送モードが立ちやすく、高周波信号の伝送損失が大きくなってしまうことがある。例えば、上記特許文献１の実装構造においては、外部回路基板５０２にグランド層を設けても、このグランド層と絶縁基板５０３のグランド層との間で不要伝送モードである平行平板モードが立ち、高周波信号の伝送損失が大きくなってしまう恐れがある。
【０００９】
そこで、本発明の課題は、高周波信号の伝送損失を低減できて、高周波半導体装置の実装が容易な高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明の高周波半導体装置の実装構造は、誘電体基板と上記誘電体基板の表面に搭載された高周波半導体素子とを有する高周波半導体装置と、回路基板とを備え、上記誘電体基板の裏面を上記回路基板の表面に対向させて、上記高周波半導体装置を上記回路基板に実装した高周波半導体装置の実装構造において、上記誘電体基板の表面に設けられると共に、上記高周波半導体素子に電気的に接続された第１の信号線路と、上記誘電体基板内に少なくとも一部が埋め込まれ、上記第１の信号線路に重なる位置にスロット孔を有する第１のグランド層と、上記誘電体基板の裏面に設けられた第１の補助グランド層と、上記第１の補助グランド層から上記第１のグランド層に達する第１のビアホールと、上記第１のビアホール内を埋める第１のビアホール導電体と、上記回路基板の表面に設けられ、上記第１のグランド層のスロット孔を介して上記第１の信号線路に対向する第２の信号線路と、上記回路基板の表面に設けられ、上記第１の補助グランド層に対向する第２の補助グランド層と、上記回路基板の裏面に設けられた第２のグランド層と、上記回路基板を貫通する第２のビアホールと、上記第２のビアホール内を埋める第２のビアホール導電体と、上記第１の補助グランド層と上記第２の補助グランド層との間に設けられ、上記第１の補助グランド層と上記第２の補助グランド層とを電気的かつ物理的に接続する導電性の接着剤層とを備えたことを特徴としている。
【００１１】
上記構成の高周波半導体装置の実装構造によれば、上記高周波半導体装置のグランドである第１のグランド層は、第１のビアホール導電体、第１の補助グランド層、第２の補助グランド層および第２のビアホール導電体を介して回路基板の第２のグランド層と電気的に接続している。これにより、上記第１のグランド層は高周波的にも良好なグランド（低グランドインダクタンス）となり、第１の信号線路と第２の信号線路のグランドが一致する。その結果、高周波信号の伝送損失を低減することができる。
【００１２】
加えて、上記第１の補助グランド層と第２の補助グランド層とを導電性の接着剤層で電気的かつ物理的に接続するので、第１，第２の補助グランド層の表面積を第１，第２の信号線路の表面積よりも大きくして、高周波半導体装置を回路基板に容易に実装することができる。
【００１３】
また、上記第１の補助グランド層と第２の補助グランド層とを物理的に接続するので、高周波半導体装置と回路基板との十分な接続強度を得ることができる。
【００１４】
さらには、上記第１，第２の補助グランド層の表面積を第１，第２の信号線路の表面積よりも大きくすることにより、細い信号線路同士を接続する際に生じる接着材の形状等を問題にする必要が無くなる。したがって、再現性・量産性に優れた実装構造を実現することが可能となる。
【００１５】
一実施形態の高周波半導体装置の実装構造は、上記誘電体基板の表面に形成されたキャビティ内に、上記高周波半導体素子の少なくとも一部が入っている。
【００１６】
上記実施形態の高周波半導体装置の実装構造によれば、上記誘電体基板の表面に形成されたキャビティ内に、高周波半導体素子の少なくとも一部が入っているので、誘電体基板内の第１のグランド層をキャビティから露出させることにより、高周波半導体素子を第１のグランド層に直接接触させることができる。その結果、上記高周波半導体素子からみて低グランドインダクタンスを実現できる。
【００１７】
一実施形態の高周波半導体装置の実装構造は、上記第１のビアホールは複数あって、上記複数の第１のビアホールのうちの隣り合うもの同士の間隔は０μｍ以上λｇ１／４（λｇ１：上記誘電体基板中における信号の波長）以下に設定されている。
【００１８】
上記実施形態の高周波半導体装置の実装構造によれば、上記複数の第１のビアホール１５のうちの隣り合うもの同士の間隔をλｇ１／４以下にしているので、λｇ１以上の波長の信号にとっては金属の壁があるのと同じであり、電磁波を第１のビアホールで遮蔽することができる。したがって、上記複数の第１のビアホールで不要伝送モードを抑えることができる。
【００１９】
また、上記間隔は０μｍ以上であればよい。もっとも、上記間隔が５０μｍ以上であれば、誘電体基板の十分な機械的強度が得られる。
【００２０】
一実施形態の高周波半導体装置の実装構造は、上記第２のビアホールは複数あって、上記複数の第２のビアホールのうちの隣り合うもの同士の間隔は０μｍ以上λｇ２／４（λｇ２：上記回路基板中における信号の波長）以下に設定されている。
【００２１】
上記実施形態の高周波半導体装置の実装構造によれば、上記複数の第２のビアホール１５のうちの隣り合うもの同士の間隔をλｇ１／４以下にしているので、λｇ１以上の波長の信号にとっては金属の壁があるのと同じであり、電磁波を第２のビアホールで遮蔽することができる。したがって、上記複数の第２のビアホールで不要伝送モードを抑えることができる。
【００２２】
また、上記間隔は０μｍ以上であればよい。もっとも、上記間隔が５０μｍ以上であれば、誘電体基板の十分な機械的強度が得られる。
【００２３】
一実施形態の高周波半導体装置の実装構造は、上記誘電体基板と上記第２の信号線路との間には、厚さ５μｍ以上２００μｍ以下の空気層が介在している。
【００２４】
上記実施形態の高周波半導体装置の実装構造によれば、上記誘電体基板と第２の信号線路との間に、厚さ５μｍ以上２００μｍ以下の空気層を設けているので、入出力のインピーダンス整合を取ることができる。
【００２５】
一実施形態の高周波半導体装置の実装構造は、上記接着剤層は、圧縮部分にのみ導電性を有する誘電体を含む。
【００２６】
上記実施形態の高周波半導体装置の実装構造によれば、上記接着剤層は圧縮部分にのみ導電性を有する誘電体を含むので、第１の補助グランド層と第２の補助グランド層との間の接着剤層を圧縮することにより、第１の補助グランド層に対して第２の補助グランド層のみを電気的に接続することができる。したがって、上記第１，第２の補助グランド層の大きさや形状を気にすることなく、容易に実装を行うことができる。
【００２７】
一実施形態の高周波半導体装置の実装構造は、上記第１のビアホールは、上記高周波半導体素子に重なるように配置されている。
【００２８】
上記実施形態の高周波半導体装置の実装構造によれば、上記第１のビアホールを高周波半導体素子に重なるように複数配置されているので、高周波半導体素子の熱が第１のビアホール導電体を介して外部に効率よく放出される。したがって、上記高周波半導体素子を良好に動作させることができる。
【００２９】
また、上記第１のビアホールを高周波半導体素子に重なるように複数配置されているので、第１のグランド層がより低グランドインダクタンスとなる。
【００３０】
一実施形態の高周波半導体装置の実装構造は、上記第２の信号線路は、入力部と、この入力部に対して所定の間隔をあけて設けられた出力部とから成り、
上記第１，第２のビアホールは、上記入力部と上記出力部との間の領域に重なるように複数配置されている。
【００３１】
上記実施形態の高周波半導体装置の実装構造によれば、上記第１，第２のビアホールを入力部と出力部との間の領域に重なるように複数配置しているので、第１，第２のビアホールのそれぞれを所定の間隔で配置することにより、その領域の上下に金属の壁があるようにすることができる。したがって、入出力間の不要伝送モードを抑えることができる。
【００３２】
一実施形態の高周波半導体装置の実装構造は、上記回路基板の裏面にアンテナが設けられている。
【００３３】
上記実施形態の高周波半導体装置の実装構造によれば、上記回路基板の裏面にアンテナを設けているので、アンテナ一体化の高周波回路の小型化が可能となる。
【００３４】
また、本発明の高周波送信装置は、上記高周波半導体装置の実装構造をフロントエンド部に用いたことを特徴としている。
【００３５】
上記構成の高周波送信装置によれば、上記高周波半導体装置の実装構造をフロントエンド部に用いているので、フロントエンド部を低コストで再現性よく製造することができる。
【００３６】
また、本発明の高周波受信装置は、上記高周波半導体装置の実装構造をフロントエンド部に用いたことを特徴としている。
【００３７】
上記構成の高周波受信装置によれば、上記高周波半導体装置の実装構造をフロントエンド部に用いているので、フロントエンド部を低コストで再現性よく製造することができる。
【００３８】
【発明の実施の形態】
以下、本発明の高周波半導体装置の実装構造およびそれを用いた高周波送受信装置を図示の実施の形態により詳細に説明する。
【００３９】
（実施の形態１）
図１に、本発明の実施の形態１の高周波半導体装置の実装構造の概略端面図を示す。
【００４０】
上記高周波半導体装置の実装構造では、高周波半導体装置の一例としてのミリ波半導体装置１を回路基板の一例としての外部回路基板２に実装している。
【００４１】
上記ミリ波半導体装置１は、外部回路基板２の表面に裏面が対向する誘電体基板３と、この誘電体基板３の表面に搭載された高周波半導体素子の一例としてのＭＭＩＣ（モノリシックマイクロ波集積回路）４とを備えている。上記誘電体基板３の表面には第１の信号線路５を設けていて、この第１の信号線路５とＭＭＩＣ４とがワイヤ１０により電気的に接続されている。また、上記誘電体基板３の表面には、ＭＭＩＣ４を収容するキャビティ９を形成している。そして、上記ＭＭＩＣ４は電波吸収体から成る蓋体１１により封止されている。また、上記キャビティ９からは第１のグランド層７の一部が露出してＭＭＩＣ４の底面と接触している。この第１のグランド層７の残りの部分は誘電体基板３内に埋め込まれている。そして、上記グランド層７は、第１の信号線路５と重なる位置にスロット孔８を有している。
【００４２】
上記外部回路基板２の表面には、第１のグランド層７のスロット孔８を介して第１の信号線路５に対向する第２の信号線路１２を設ける一方、外部回路基板２の裏面には第２のグランド層１３を設けている。その第２の信号線路１２は、入力部１２ａと、この入力部１２ａに対して所定の間隔をあけて設けられた出力部１２とから成っている。
【００４３】
図２に、図１のＩＩ−ＩＩ線から見た概略断面図を示す。
【００４４】
上記誘電体基板３の裏面には第１の補助グランド層６を設けている。また、上記誘電体基板３の裏面側の部分には、第１の補助グランド層６から第１のグランド層７に達する第１のビアホール１５を複数形成している。そして、各第１のビアホール１５内には第１のビアホール導電体１６を埋めている。上記第１のビアホール導電体１６により、第１のグランド層７と第１の補助グランド層６とが電気的に接続されている。
【００４５】
上記外部回路基板２の表面には、第１の補助グランド層６に対向する第２の補助グランド層１４も設けている。この第２の補助グランド層１４と第１の補助グランド層６とは導電性の接着剤層１７で電気的かつ物理的に接続されている。また、上記外部回路基板２において、表面から裏面に達する第２のビアホール１８を複数形成している。つまり、上記複数の第２のビアホール１８が外部回路基板２を貫通している。そして、各第２のビアホール１８内には第２のビアホール導電体１９を埋めている。上記第２のビアホール導電体１９により、第２の補助グランド層１４と第２のグランド層１３とが電気的に接続されている。
【００４６】
また、上記第１の信号線路５と第２の信号線路１２とは、第１のグランド層７のスロット孔８を介して電磁気的に接続するようになっている。そして、上記誘電体基板３と第２の信号線路１２との間には空気層２０のみが介在している。また、上記外部回路基板２と誘電体基板３との間には、第１の補助グランド層６、第２の信号線路１２、第２の補助グランド層１４および接着剤層１７を設けていない領域が存在する。
【００４７】
また、図３に示すように、上記ミリ波半導体装置１の底面（誘電体基板３の裏面）には、第１の補助グランド層６の他に電源端子２１も設けている。そして、上記複数の第１のビアホール１５のうち最も近い距離で隣り合うもの同士の間隔Ｓ１は、０μｍ以上λｇ１／４（λｇ１：誘電体基板３中における信号の周波数）に設定されている。なお、Ｗ１は例えば８００μｍに設定している。
【００４８】
また、図４に示すように、上記外部回路基板２の表面には、上記第２の信号線路１２，第２の補助グランド層１４の他に、マイクロストリップ線路より成る電源用線路２２も設けている。また、上記第２の信号線路１２および第２の補助グランド層１４もマイクロストリップ線路より成っていて、第２の信号線路１２の表面積よりも第２の補助グランド層１４の表面積のほうが広くなっている。そして、上記複数の第２のビアホール１８のうち最も近い距離で隣り合うもの同士の間隔Ｓ２は、０μｍ以上λｇ２／４（λｇ２：外部回路基板２中における信号の周波数）以下に設定されている。なお、Ｗ２は例えば８００μｍに設定している。
【００４９】
また、上記第１の補助グランド層６が第２の補助グランド層１４に、電源端子２１が電源用線路２２にそれぞれ半田等の接着材により接続されることにより、ミリ波半導体装置１は外部回路基板２上に実装されている。
【００５０】
また、図５に示すように、上記誘電体基板３の表面には、第１の信号線路５の他にＭＭＩＣ４の電源用線路２３も設けている。この電源用線路２３と、図３に示す電源端子２１とは第３のビアホール２４で接続されている。この第３のビアホール２４内を第３のビアホール導電体２５で埋めていることにより、電源用線路２３と電源端子２１とが電気的に接続されている。
【００５１】
上記構成の実装構造によれば、ミリ波半導体装置１内部のグランドである第１のグランド層７は、複数のビアホール導電体１６等を介して外部回路基板７の裏面の第２のグランド層１３と電気的に接続されているので、高周波的にも良好なグランド（低グランドインダクタンス）となり、第１の信号線路５から第２の信号線路１２へ信号が伝送される際にグランド変換が良好に行われる。
【００５２】
また、上記外部回路基板７とミリ波半導体装置１の第１のグランド層７とを電気的・物理的に接続し、信号線路は物理的な接続不要で、第１の信号線路５は直接外部回路基板７のマイクロストリップ線路から成る第２の信号線路１２に電磁結合されるため、外部回路基板７から低損失でミリ波信号を取り出すことが可能となる。
【００５３】
また、上記ミリ波半導体装置１はキャビティ構造であるので、ＭＭＩＣ４のグランド面とミリ波半導体装置１の第１グランド層６とが一致し、ＭＭＩＣ４からみて低グランドインダクタンスを実現できる。
【００５４】
また、上記蓋体１１が電波吸収体で形成されているため、不要発振が起こらず、安定した高周波特性を得ることができる。
【００５５】
また、図３及び図４に示すように、上記複数の第１，第２のビアホール１５，１６を覆うように、第１，第２の補助グランド層６，１４を表面積の大きなパターンにしているので、第１の補助グランド層６と第２の補助グランド層１４との接続において細かい位置合わせを必要としない。したがって、上記第１の補助グランド層６と第２の補助グランド層１４とを容易に接続できる。
【００５６】
また、上記第１の補助グランド層６と第２の補助グランド層１４と接着剤層１７で物理的に接続するため、接続強度を確保できる。
【００５７】
さらには、上記第１の補助グランド層６と第２の補助グランド層１４との接続は、表面積の大きなパターン同士の接続なので、細い信号線路同士を接続する際に生じる接着材層の形状等による特性劣化がない。その結果、再現性・量産性に優れたミリ波実装構造を実現することができる。
【００５８】
また、上記複数の第１のビアホール１５のうち最も近い距離で隣り合うもの同士の間隔Ｓ１をλｇ１／４以下にしているので、λｇ１以上の波長の信号にとっては金属の壁があるのと同じであり、第１のビアホール１５によって電磁波を遮蔽することができる。したがって、上記複数の第１のビアホール１５で不要伝送モードを抑えることができる。その上、上記複数の第２のビアホール１８のうち最も近い距離で隣り合うもの同士の間隔Ｓ２をλｇ２／４以下にしているので、複数の第２のビアホール１８によっても電磁波を遮蔽することができて、不要伝送モードをより抑えることができる。
【００５９】
また、上記複数の第１のビアホール１５のうち最も近い距離で隣り合うもの同士の間隔Ｓ１をλｇ１／４以下にし、上記複数の第２のビアホール１８のうち最も近い距離で隣り合うもの同士の間隔Ｓ２をλｇ２／４以下にしているので、上記第１のグランド層７・上記第２のグランド層１３・上記複数の第１のビアホール１５・上記複数の第２のビアホールとで擬似導波管が形成される。したがって、上記第１のビアホール１５の間隔Ｗ１および上記第２のビアホール１８の間隔Ｗ２と、λｇ／２（λｇは上記誘電体基板３を形成する誘電体・上記空気層２０・上記外部回路基板２を形成する誘電体とで構成される上記擬似導波管内部の実効誘電率と同じ誘電率を持つ材料内での信号の波長）とが等しくなる周波数はカットオフ周波数となり、不要な導波管モードも抑えることが可能となる。つまり、カットオフ周波数以下の信号は擬似導波管内部にはマイクロストリップの伝搬モード以外で存在することができないため、不要伝送モードを抑制することができる。
【００６０】
また、上記第１のビアホール１５の間隔Ｓ１を０μｍ以上に設定しているので、誘電体基板３の機械的強度の低下を阻止できる。
【００６１】
また、上記第２のビアホール１８の間隔Ｓ２を０μｍ以上に設定しているので、外部回路基板２の機械的強度の低下を阻止できる。
【００６２】
また、上記ミリ波半導体装置１を外部回路基板２に例えば半田で実装する場合、半田ペーストの塗布量を制御することにより、空気層２０の厚さを制御することが可能となる。
【００６３】
図６に、上記空気層２０の厚さｈを変えて、電磁結合部分の伝送特性（Ｓ２１）と反射特性（Ｓ１１）とを測定評価した結果の一例を示す。尚、上記測定評価において、誘電体基板３は誘電率８．７のアルミナセラミック、外部回路基板２は誘電率５．７のガラスセラミック、スロット孔８の寸法は９００μｍ×２００μｍ、第１の信号線路５は幅１６０μｍ、第１の信号線路５の一端からスロット孔８の中心線までの距離（図１のＬ１で示す距離）が１００μｍ、第２の信号線路１２は幅１８０μｍ、第２の信号線路１２の一端からスロット孔８の中心線までの距離（図１のＬ２で示す距離）が５００μｍ、誘電体基板３の厚さは３００μｍ、第１のグランド層７は第１の信号線路５と第１の補助グランド層６との間のちょうど中間に位置し、外部回路基板２の厚さは１５０μｍである。また、上記測定評価では、接着剤層１７として半田を用いている。
【００６４】
図６から判るように、上記空気層２０の厚さｈを５０μｍとした場合に最もリターンロスが大きく、入出力のインピーダンス整合がよくとれている。このように、上記空気層２０の厚さｈを調節することにより、入出力のインピーダンス整合を取ることが可能となる。
【００６５】
上記空気層２０の厚さは、入出力のインピーダンス整合を取るために、５μｍ以上２００μｍ以下に設定するのが望ましい。
【００６６】
また、上記接着材層の厚さは５μｍ以上２００μｍ以下に設定するのが望ましい。
【００６７】
また、図１に示すように、上記誘電体基板３に蓋体１１を載せるための側壁を設ける場合は、スロット孔８を介した電磁結合を妨げないように、スロット孔８からの距離Ｄをλｇ１／４以上とするのが望ましい。
【００６８】
上記実施の形態１では、第１の信号線路５とＭＭＩＣ４とをワイヤ１０により電気的に接続していたが、例えばリボンやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）等により電気的に接続してもよい。
【００６９】
（実施の形態２）
図７に、本発明の実施の形態２の高周波半導体装置の実装構造の概略端面図を示す。なお、図７において、図１に示した構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。
【００７０】
上記高周波半導体装置の実装構造では、ミリ波半導体装置１を外部回路基板２に実装するための接着剤層の一例として、垂直方向の圧縮部分にのみ導電性を有するＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：異方性導電フィルム）等の誘電体を含む接着材層１１７を用いている。ここで、誘電体基板３と第２の信号線路８との間には、接着剤層１１７のみが介在している。
【００７１】
例えば、ＡＣＦを含む接着剤層１１７を用いた場合、ミリ波半導体装置１の底面と同じ程度の大きさのフィルムを貼り付けて実装すればよく、第１の補助グランド層６及び第２の補助グランド層１４の大きさや形状を気にする必要が無く、容易に実装することができる。
【００７２】
（実施の形態３）
図８に、本発明の実施の形態２の高周波半導体装置の実装構造の概略端面図を示す。なお、図７において、図１に示した構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。
【００７３】
上記高周波半導体装置の実装構造では、入力部１２ａと出力部１２ｂとの間に、第２の補助グランド層２１４の一部が介在している。この第１の補助グランド層２１４と対向するように、第１の補助グランド層２０６を誘電体基板２０３の裏面に設けている。上記第１の補助グランド層２０６と第２の補助グランド層２１４とは、導電性の接着剤層２１７で電気的かつ物理的に接続されている。また、上記第２の補助グランド層２１４において入力部１２ａと出力部１２ｂとの間に介在する一部は、第２のビアホール２１８内の第２のビアホール導電体２１９で第２のグランド層１３に電気的に接続されている。その一部に対向する第１の補助グランド層２０６の一部は、第１のビアホール２１５内の第１のビアホール導電体２１６で第１のグランド層７に電気的に接続されている。
【００７４】
上記第１の補助グランド層２０６は、図９に示すようなパターンを有している。つまり、上記第１の補助グランド層２０６は、誘電体基板２０３の裏面の図中上側に設けられた一端部２０６ａと、誘電体基板２０３の裏面の図中下側に設けられ他端部２０６ｂと、その一端部２０６ａと他端部２０６ｂとを連結する連結部２０６ｃとから成っている。上記一端部２０６ａ、他端部２０６ｂおよび連結部２０６ｃのそれぞれは、０μｍ以上λｇ１／４（λｇ１：誘電体基板２０３中における信号の周波数）以下の間隔で配置された第１のビアホール２１５と接続している。
【００７５】
上記第２の補助グランド層２１４は、図１０に示すようなパターンを有している。つまり、上記第２の補助グランド層２１４は、回路基板の一例としての外部回路基板２０２の裏面の図中上側に設けられ一端部２１４ａと、外部回路基板２０２の裏面の図中下側に設けられ他端部２１４ｂと、その一端部２１４ａと他端部２１４ｂとを連結する連結部２１４ｃとから成っている。この連結部２１４ｃが入力部１２ａと出力部１２ｂとの間に位置している。そして、上記一端部２１４ａ、他端部２１４ｂおよび連結部２１４ｃのそれぞれは、０μｍ以上λｇ２／４（λｇ２：外部回路基板２０２中における信号の周波数）以下の間隔で配置された第２のビアホール２１８と接続している。
【００７６】
上記構成の実装構造によれば、入力部１２ａと出力部１２ｂとの間の領域の上下において第１，第２のビアホール導電体２１６，２１９が存在するので、その領域に金属の壁があるのと同じ状態になり、入出力間で不要伝送モードが抑えられ、純粋な信号の伝送が可能となる。
【００７７】
また、上記ＭＭＩＣ４が接触する第１のグランド層６の部分にも第１のビアホール２１５が接続しているので、第２のビアホール２１５内の第２のビアホール導電体２１６を介してＭＭＩＣ４の熱が外部へ拡散し易くなる。その結果、上記ＭＭＩＣ４を良好に動作させることができる。
【００７８】
上記実施の形態３では、第１の補助グランド層２０６において、一端部２０６ａ，他端部２０６ｂと連結部２０６ｃとは連結されていたが、一端部２０６ａ，他端部２０６ｂと連結部２０６との間に所定の隙間があってもよい。すなわち、本発明の第１の補助グランド層は、所定の間隔をあけて形成された異なる複数のパターンから成ってもよい。
【００７９】
また、上記第２の補助グランド層２１４において、一端部２１４ａ，他端部２１４ｂと連結部２１４ｃとは連結されていたが、一端部２１４ａ，他端部２１４ｂと連結部２１４との間に所定の隙間があってもよい。すなわち、本発明の第２の補助グランド層は、所定の間隔をあけて形成された異なる複数のパターンから成ってもよい。
【００８０】
（実施の形態４）
図１１に、本発明の実施の形態４の高周波半導体装置の実装構造の概略端面図を示す。なお、図１１において、図１に示した構成部と同一構成部は、図１における構成部と同一参照番号を付して説明を省略する。
【００８１】
上記高周波半導体装置の実装構造では、ミリ波半導体装置１を回路基板の一例としての外部回路基板３０２に実装している。この外部回路基板３０２の裏面には、アンテナの一例としてのマイクロストリップパッチアンテナ３２６と、このマイクロストリップパッチアンテナ３２６に接続された給電線路３１３とを設けている。一方、上記外部回路基板３０２の表面には、入力部と出力部とから成る第２の信号線路３１２を設けている。また、上記外部回路基板３０２内には、スロット孔３２８を有する第２のグランド層３１３が埋め込まれている。
【００８２】
上記実装構造によれば、上記第２の信号線路３１２の入力部，出力部のうちの一方が、第２のグランド層３１３のスロット孔３２８を介して給電線路３２７と電磁結合する。これにより、上記マイクロストリップパッチアンテナ３２６に給電することができる。
【００８３】
また、上記マイクロストリップパッチアンテナ３２６が外部回路基板３０２の裏面にあるので、アンテナ一体化の高周波回路の小型化が可能となる。
【００８４】
また、本発明の高周波半導体装置の実装構造を用いているので、信号損失が少なく、再現性・量産性に優れる。
【００８５】
（実施の形態５）
図１２に、本発明の高周波半導体装置の実装構造を用いた送受信装置の概略構成図を示す。
【００８６】
上記送受信装置は、高周波送信装置の一例としての送信装置６０と、高周波受信装置の一例としての受信装置７０とを備えている。
【００８７】
まず、上記送信装置６０から説明する。上記送信装置６０において、入力端子６１に入力されたデータ信号は、変調器６２で変調された後、中間周波数信号としてフロントエンド部８０に送出され、まずミキサ６３に入力される。また、上記ミキサ６３には、局部発振器６９が発生する局部発振信号も入力される。この局部発振器６９は、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）発振器６７と周波数逓倍器６８とを備えている。上記ＰＬＬ発振器６７が発振する信号は、周波数逓倍器６８によって周波数が逓倍された後、局部発振信号としてミキサ６３に入力される。上記ミキサ６３では局部発振信号と中間周波数信号とを混合することによりＲＦ（無線周波）信号を作成して次段のＢＰＦ（バンドパスフィルタ）６４に出力する。そのＲＦ信号は、ＢＰＦ６４によって不要成分が除去され且つ増幅器６５により電力増幅されたのちアンテナ６６を介して送信される。
【００８８】
次に、上記受信装置７０について説明する。上記受信装置７０において、フロントエンド部９０のアンテナ７６から入力された受信信号は、増幅器７５によって増幅された後、ＢＰＦ７４によって不要成分が除去された所望波信号のみとなってミキサ７３に入力される。また、上記ミキサ７３には局部発振器７９が発生する局部発振信号も入力される。この局部発振器７９は、ＰＬＬ発振器７７と周波数逓倍器７８とを備えている。上記ＰＬＬ発振器７７が発振する信号は、周波数逓倍器７８によって周波数が逓倍された後、局部発振信号としてミキサ７３に入力される。上記ミキサ７３では局部発振信号と所望波信号とを混合することにより中間周波数信号を作成して復調器７２へ入力する。その中間周波数信号は、復調器７２で復調されてデータ信号に戻されて出力端子７１から出力される。
【００８９】
上記フロントエンド部８０，９０には、本発明の一例としてのミリ波半導体装置の実装構造を用いており、少なくとも１つのＭＭＩＣをミリ波半導体装置に搭載し、裏面にマイクロストリップパッチアンテナを有した外部回路基板にミリ波半導体装置を実装して成る。
【００９０】
上記フロントエンド部８０，９０は、細い信号線路同士を接続する必要が無く、細かい位置合わせを必要としない本発明のミリ波半導体装置の実装構造を用いているので、低コストで再現性に優れている。
【００９１】
本発明は上記実施の形態１〜５に限定される訳ではなく、マイクロ波を取り扱うマイクロ波半導体装置の実装構造にも用いることができる。
【００９２】
また、本発明の第１のグランド層は、全部が誘電体基板内に埋め込まれてもよい。
【００９３】
【発明の効果】
以上より明らかなように、本発明の高周波半導体装置の実装構造は、高周波半導体装置のグランドである第１のグランド層が、第１のビアホール等を介して外部回路基板の第２のグランド層と電気的に接続しているので、第１のグランド層が高周波的にも良好なグランド（低グランドインダクタンス）となり、第１の信号線路と第２の信号線路のグランドが一致する。その結果、高周波信号の伝送損失を低減することができる。
【００９４】
また、上記第１の補助グランド層と第２の補助グランド層とを導電性の接着剤層で電気的かつ物理的に接続するので、第１，第２の補助グランド層の表面積を第１，第２の信号線路の表面積よりも大きくして、高周波半導体装置を外部回路基板に容易に実装することができる。
【００９５】
また、上記第１の補助グランド層と第２の補助グランド層とを物理的に接続するので、高周波半導体装置と外部回路基板との十分な接続強度を得ることができる。
【００９６】
さらには、上記第１，第２の補助グランド層の表面積を第１，第２の信号線路の表面積よりも大きくすることにより、細い信号線路同士を接続する際に生じる接着材の形状等を問題にする必要が無くなるので、再現性・量産性に優れた実装構造を実現することが可能となる。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態１の高周波半導体装置の実装構造の概略端面図である。
【図２】図２は図１のＩＩ−ＩＩ線矢視概略断面図である。
【図３】図３は上記実施の形態１の誘電体基板の概略下面図である。
【図４】図４は上記実施の形態１の外部回路基板の概略上面図である。
【図５】図５は上記ミリ波半導体装置の誘電体基板の概略横断面図である。
【図６】図６は電磁結合部分の伝送特性（Ｓ２１）と反射特性（Ｓ１１）とを測定評価した結果を示すグラフである。
【図７】図７は本発明の実施の形態２の高周波半導体装置の実装構造の概略端面図である。
【図８】図８は本発明の実施の形態３の高周波半導体装置の実装構造の概略端面図である。
【図９】図９は上記実施の形態３の誘電体基板の概略下面図である。
【図１０】図１０は上記実施の形態３の外部回路基板の概略上面図である。
【図１１】図１１は本発明の実施の形態４の高周波半導体装置の実装構造の概略端面図である。
【図１２】図１２は送受信装置の概略構成図を示す。
【図１３】図１３は従来の高周波半導体装置の実装構造の概略端面図である。
【図１４】図１４は他の従来の高周波半導体装置の実装構造の概略端面図である。
【符号の説明】
１ 高周波半導体装置
２，２０２，３０２ 外部回路基板
３，２０３ 誘電体基板
４ 高周波半導体素子
５ 第１の信号線路
６ 第１の補助グランド層
７，２１７ 第１のグランド層
８ スロット孔
１２，３１２ 第２の信号線路
１３，３１３ 第２のグランド層
１４ 第２の補助グランド層
１５，２１５ 第１のビアホール
１６，２１６ 第１のビアホール導電体
１７，１１７ 接着剤層
１８，２１８ 第２のビアホール
１９，２１９ 第２のビアホール導電体
Claims (11)
- 誘電体基板と上記誘電体基板の表面に搭載された高周波半導体素子とを有する高周波半導体装置と、回路基板とを備え、上記誘電体基板の裏面を上記回路基板の表面に対向させて、上記高周波半導体装置を上記回路基板に実装した高周波半導体装置の実装構造において、
上記誘電体基板の表面に設けられると共に、上記高周波半導体素子に電気的に接続された第１の信号線路と、
上記誘電体基板内に少なくとも一部が埋め込まれ、上記第１の信号線路に重なる位置にスロット孔を有する第１のグランド層と、
上記誘電体基板の裏面に設けられた第１の補助グランド層と、
上記第１の補助グランド層から上記第１のグランド層に達する第１のビアホールと、
上記第１のビアホール内を埋める第１のビアホール導電体と、
上記回路基板の表面に設けられ、上記第１のグランド層のスロット孔を介して上記第１の信号線路に対向する第２の信号線路と、
上記回路基板の表面に設けられ、上記第１の補助グランド層に対向する第２の補助グランド層と、
上記回路基板の裏面に設けられた第２のグランド層と、
上記回路基板を貫通する第２のビアホールと、
上記第２のビアホール内を埋める第２のビアホール導電体と、
上記第１の補助グランド層と上記第２の補助グランド層との間に設けられ、上記第１の補助グランド層と上記第２の補助グランド層とを電気的かつ物理的に接続する導電性の接着剤層と
を備えたことを特徴とする高周波半導体装置の実装構造。 - 請求項１に記載の高周波半導体装置の実装構造において、
上記誘電体基板の表面に形成されたキャビティ内に、上記高周波半導体素子の少なくとも一部が入っていることを特徴とする高周波半導体装置の実装構造。 - 請求項１に記載の高周波半導体装置の実装構造において、
上記第１のビアホールは複数あって、上記複数の第１のビアホールのうちの隣り合うもの同士の間隔は０μｍ以上λｇ１／４（λｇ１：上記誘電体基板中における信号の波長）以下に設定されていることを特徴とする高周波半導体装置の実装構造。 - 請求項１に記載の高周波半導体装置の実装構造において、
上記第２のビアホールは複数あって、上記複数の第２のビアホールのうちの隣り合うもの同士の間隔は０μｍ以上λｇ２／４（λｇ２：上記回路基板中における信号の波長）以下に設定されていることを特徴とする高周波半導体装置の実装構造。 - 請求項１に記載の高周波半導体装置の実装構造において、
上記誘電体基板と上記第２の信号線路との間には、厚さ５μｍ以上２００μｍ以下の空気層が介在していることを特徴とする高周波半導体装置の実装構造。 - 請求項１に記載の高周波半導体装置の実装構造において、
上記接着剤層は、圧縮部分にのみ導電性を有する誘電体を含むことを特徴とする高周波半導体装置の実装構造。 - 請求項１に記載の高周波半導体装置の実装構造において、
上記第１のビアホールは、上記高周波半導体素子に重なるように配置されていることを特徴とする高周波半導体装置の実装構造。 - 請求項１に記載の高周波半導体装置の実装構造において、
上記第２の信号線路は、入力部と、この入力部に対して所定の間隔をあけて設けられた出力部とから成り、
上記第１，第２のビアホールは、上記入力部と上記出力部との間の領域に重なるように複数配置されていることを特徴とする高周波半導体装置の実装構造。 - 請求項１に記載の高周波半導体装置の実装構造において、
上記回路基板の裏面にアンテナが設けられていることを特徴とする高周波半導体装置の実装構造。 - 請求項１に記載の高周波半導体装置の実装構造をフロントエンド部に用いたことを特徴とする高周波送信装置。
- 請求項１に記載の高周波半導体装置の実装構造をフロントエンド部に用いたことを特徴とする高周波受信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058245A JP4237517B2 (ja) | 2003-03-05 | 2003-03-05 | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
| AU2003292839A AU2003292839A1 (en) | 2003-03-05 | 2003-12-26 | Packaging structure of high frequency semiconductor device, high frequency transmitter and high frequency receiver employing it |
| PCT/JP2003/016856 WO2004079821A1 (ja) | 2003-03-05 | 2003-12-26 | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058245A JP4237517B2 (ja) | 2003-03-05 | 2003-03-05 | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004273509A true JP2004273509A (ja) | 2004-09-30 |
| JP4237517B2 JP4237517B2 (ja) | 2009-03-11 |
Family
ID=32958787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003058245A Expired - Fee Related JP4237517B2 (ja) | 2003-03-05 | 2003-03-05 | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4237517B2 (ja) |
| AU (1) | AU2003292839A1 (ja) |
| WO (1) | WO2004079821A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180084637A1 (en) * | 2016-09-16 | 2018-03-22 | Murata Manufacturing Co., Ltd. | High frequency module, board equipped with antenna, and high frequency circuit board |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01168093A (ja) * | 1987-12-23 | 1989-07-03 | Fujitsu Ltd | 回路基板の構造 |
| JPH10144818A (ja) * | 1996-11-12 | 1998-05-29 | Kyocera Corp | 配線基板の実装構造 |
| JPH11340370A (ja) * | 1998-05-29 | 1999-12-10 | Kyocera Corp | 高周波用モジュール |
| JP2000022042A (ja) * | 1998-06-30 | 2000-01-21 | Kyocera Corp | 高周波用パッケージ |
| JP2000164764A (ja) * | 1998-11-26 | 2000-06-16 | Kyocera Corp | 高周波用配線基板の実装構造 |
| JP2001068596A (ja) * | 1999-08-27 | 2001-03-16 | Sharp Corp | 誘電体回路基板およびそれを含むミリ波半導体装置 |
| JP2001267814A (ja) * | 2000-03-15 | 2001-09-28 | Kyocera Corp | 配線基板、並びに配線基板と導波管との接続構造 |
| JP2001284916A (ja) * | 2000-03-29 | 2001-10-12 | Kyocera Corp | 配線基板およびその導波管との接続構造 |
| JP2001298123A (ja) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | 高周波用配線基板 |
| JP2001352000A (ja) * | 2000-06-05 | 2001-12-21 | New Japan Radio Co Ltd | インターポーザを使用した高周波用半導体装置 |
| JP2002084110A (ja) * | 2000-09-06 | 2002-03-22 | Matsushita Electric Ind Co Ltd | 電力合成分配器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952709A (en) * | 1995-12-28 | 1999-09-14 | Kyocera Corporation | High-frequency semiconductor device and mounted structure thereof |
| US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
| DE69938271T2 (de) * | 1998-05-29 | 2009-03-19 | Kyocera Corp. | Hochfrequenzmodul |
-
2003
- 2003-03-05 JP JP2003058245A patent/JP4237517B2/ja not_active Expired - Fee Related
- 2003-12-26 WO PCT/JP2003/016856 patent/WO2004079821A1/ja active Application Filing
- 2003-12-26 AU AU2003292839A patent/AU2003292839A1/en not_active Abandoned
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01168093A (ja) * | 1987-12-23 | 1989-07-03 | Fujitsu Ltd | 回路基板の構造 |
| JPH10144818A (ja) * | 1996-11-12 | 1998-05-29 | Kyocera Corp | 配線基板の実装構造 |
| JPH11340370A (ja) * | 1998-05-29 | 1999-12-10 | Kyocera Corp | 高周波用モジュール |
| JP2000022042A (ja) * | 1998-06-30 | 2000-01-21 | Kyocera Corp | 高周波用パッケージ |
| JP2000164764A (ja) * | 1998-11-26 | 2000-06-16 | Kyocera Corp | 高周波用配線基板の実装構造 |
| JP2001068596A (ja) * | 1999-08-27 | 2001-03-16 | Sharp Corp | 誘電体回路基板およびそれを含むミリ波半導体装置 |
| JP2001267814A (ja) * | 2000-03-15 | 2001-09-28 | Kyocera Corp | 配線基板、並びに配線基板と導波管との接続構造 |
| JP2001284916A (ja) * | 2000-03-29 | 2001-10-12 | Kyocera Corp | 配線基板およびその導波管との接続構造 |
| JP2001298123A (ja) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | 高周波用配線基板 |
| JP2001352000A (ja) * | 2000-06-05 | 2001-12-21 | New Japan Radio Co Ltd | インターポーザを使用した高周波用半導体装置 |
| JP2002084110A (ja) * | 2000-09-06 | 2002-03-22 | Matsushita Electric Ind Co Ltd | 電力合成分配器 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180084637A1 (en) * | 2016-09-16 | 2018-03-22 | Murata Manufacturing Co., Ltd. | High frequency module, board equipped with antenna, and high frequency circuit board |
| JP2018046213A (ja) * | 2016-09-16 | 2018-03-22 | 株式会社村田製作所 | 高周波モジュール、アンテナ付き基板、及び高周波回路基板 |
| US10925149B2 (en) | 2016-09-16 | 2021-02-16 | Murata Manufacturing Co., Ltd. | High frequency module, board equipped with antenna, and high frequency circuit board |
| US11284506B2 (en) | 2016-09-16 | 2022-03-22 | Murata Manufacturing Co., Ltd. | High frequency module, board equipped with antenna, and high frequency circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4237517B2 (ja) | 2009-03-11 |
| AU2003292839A1 (en) | 2004-09-28 |
| WO2004079821A1 (ja) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1515389B1 (en) | Multilayer high frequency device with planar antenna thereon and manufacturing method thereof | |
| JP3500268B2 (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| JPH10303640A (ja) | アンテナ装置 | |
| US20080074204A1 (en) | High-Frequency Oscillator Circuit and Transmitter-Receiver | |
| JP3457802B2 (ja) | 高周波用半導体装置 | |
| JP2004153415A (ja) | 高周波線路−導波管変換器 | |
| JPH10303333A (ja) | 高周波用パッケージ | |
| JP2009010149A (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
| JP3570887B2 (ja) | 高周波用配線基板 | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP4448461B2 (ja) | 半導体パッケージの作製方法 | |
| JP4237517B2 (ja) | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 | |
| JPH09186268A (ja) | 高周波用半導体装置 | |
| JP2798070B2 (ja) | 複合マイクロ波集積回路 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JPH1022415A (ja) | 高周波用半導体装置 | |
| JP4038285B2 (ja) | 高周波集積回路用パッケージ | |
| JP3556470B2 (ja) | 高周波用モジュール | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP2004297465A (ja) | 高周波用パッケージ | |
| JP2000164764A (ja) | 高周波用配線基板の実装構造 | |
| JP3145670B2 (ja) | 高周波用半導体パッケージの実装構造 | |
| JP2002050733A (ja) | 高周波用パッケージ、配線ボードおよび高周波モジュール | |
| JP3619397B2 (ja) | 高周波用配線基板および接続構造 | |
| JP2002246815A (ja) | ストリップ線路共振器およびフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |