JP2001298123A - 高周波用配線基板 - Google Patents
高周波用配線基板Info
- Publication number
- JP2001298123A JP2001298123A JP2000121061A JP2000121061A JP2001298123A JP 2001298123 A JP2001298123 A JP 2001298123A JP 2000121061 A JP2000121061 A JP 2000121061A JP 2000121061 A JP2000121061 A JP 2000121061A JP 2001298123 A JP2001298123 A JP 2001298123A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- base substrate
- transmission line
- wiring board
- coaxial transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】高周波素子を搭載する基板を気密に封止すると
ともに高周波信号の伝送損失を低減し、簡略化した構造
からなる小形で高信頼性の高周波用配線基板を提供す
る。 【解決手段】金属からなるベース基板にハーメチックシ
ールされた同軸伝送路を形成し、ベース基板と蓋体によ
り高周波素子を含む高周波回路ブロックを気密封止す
る。高周波素子への高周波信号の入出力と他の回路ブロ
ックとの電気的接続を上記同軸伝送路を介して行う。
ともに高周波信号の伝送損失を低減し、簡略化した構造
からなる小形で高信頼性の高周波用配線基板を提供す
る。 【解決手段】金属からなるベース基板にハーメチックシ
ールされた同軸伝送路を形成し、ベース基板と蓋体によ
り高周波素子を含む高周波回路ブロックを気密封止す
る。高周波素子への高周波信号の入出力と他の回路ブロ
ックとの電気的接続を上記同軸伝送路を介して行う。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子を収納す
るためのパッケージ等に用いられる配線基板に係わり、
特に、マイクロ波やミリ波領域の周波数の高い信号を処
理するための配線基板に関する。
るためのパッケージ等に用いられる配線基板に係わり、
特に、マイクロ波やミリ波領域の周波数の高い信号を処
理するための配線基板に関する。
【０００２】
【従来の技術】近年、高速な情報網システムが急速に展
開され、通信衛星システムや追突防止用レーダ等の高周
波帯で動作する半導体装置の需要が増大している。
開され、通信衛星システムや追突防止用レーダ等の高周
波帯で動作する半導体装置の需要が増大している。
【０００３】マイクロ波やミリ波を取り扱う高周波素子
を搭載した高周波パッケージでは、誘電体基板と、誘電
体基板の表面に接続された壁体や蓋体によって形成され
るキャビティー内に気密封止された高周波素子が収納さ
れている。そして、高周波素子と電気的に接続された信
号伝送回路と外部回路基板に形成された信号伝送回路を
電気的に接続することにより高周波信号の入出力を行っ
ている。このような高周波パッケージの例を図７に示
す。これらの高周波パッケージについては、特開平7−2
63887号や特開平11−345910号、特開2000−22043号等の
公開特許公報で述べられている。図７(a)に示した高周
波パッケージ701では、誘電体基板31と蓋体32で形成さ
れたキャビティー33内に気密封止された高周波素子34が
搭載されている。誘電体基板31の表面にはストリップ線
路やマイクロストリップ線路等の高周波用伝送線路36が
形成され、ワイヤボンディングやリボン等により高周波
素子34に接続されている。この高周波用伝送線路36を蓋
体32を通してキャビティー33の外部に引き出し、さら
に、誘電体基板31の側面を経由して裏面に引き回し、誘
電体基板31の裏面側に高周波用伝送線路36を延ばしてい
る。そして、外部回路基板41の高周波用伝送線路42と高
周波用伝送線路36を半田等の導電性接着剤37により接続
し、高周波用伝送線路42を介して、高周波信号の入出力
と他の高周波パッケージ701’との接続を行っている。
図７(b)に示した高周波パッケージ702では、キャビティ
ー53内の誘電体基板51の表面に一端が高周波素子54と接
続された高周波用伝送線路56が形成され、誘電体基板51
の裏面には高周波用伝送線路58が形成されている。
を搭載した高周波パッケージでは、誘電体基板と、誘電
体基板の表面に接続された壁体や蓋体によって形成され
るキャビティー内に気密封止された高周波素子が収納さ
れている。そして、高周波素子と電気的に接続された信
号伝送回路と外部回路基板に形成された信号伝送回路を
電気的に接続することにより高周波信号の入出力を行っ
ている。このような高周波パッケージの例を図７に示
す。これらの高周波パッケージについては、特開平7−2
63887号や特開平11−345910号、特開2000−22043号等の
公開特許公報で述べられている。図７(a)に示した高周
波パッケージ701では、誘電体基板31と蓋体32で形成さ
れたキャビティー33内に気密封止された高周波素子34が
搭載されている。誘電体基板31の表面にはストリップ線
路やマイクロストリップ線路等の高周波用伝送線路36が
形成され、ワイヤボンディングやリボン等により高周波
素子34に接続されている。この高周波用伝送線路36を蓋
体32を通してキャビティー33の外部に引き出し、さら
に、誘電体基板31の側面を経由して裏面に引き回し、誘
電体基板31の裏面側に高周波用伝送線路36を延ばしてい
る。そして、外部回路基板41の高周波用伝送線路42と高
周波用伝送線路36を半田等の導電性接着剤37により接続
し、高周波用伝送線路42を介して、高周波信号の入出力
と他の高周波パッケージ701’との接続を行っている。
図７(b)に示した高周波パッケージ702では、キャビティ
ー53内の誘電体基板51の表面に一端が高周波素子54と接
続された高周波用伝送線路56が形成され、誘電体基板51
の裏面には高周波用伝送線路58が形成されている。
【０００４】そして、高周波用伝送線路56と高周波用伝
送線路58をスルーホール導体57により接続している。こ
の高周波パッケージ702の場合にも、高周波パッケージ7
01と同様に、誘電体基板51の裏面側の高周波用伝送線路
58と外部回路基板61の高周波用伝送線路62とを半田等の
導電性接着剤59を用いて接続し、高周波用伝送線路62を
介して、高周波信号の入出力や他の高周波パッケージ70
2’との接続を行っている。図７(c)に示した高周波パッ
ケージでは、導電性の蓋体により、複数の高周波素子が
それぞれ別個に気密封止され、誘電体基板71の表面から
金属板78、85を貫通するスルーホールが各高周波素子の
入出力端に形成されている。該スルーホールの内部に
は、スルーホール導体77、83が形成され、スルーホール
導体77とスルーホール導体83は伝送線路接続部80によっ
て接続されている。金属板78、85の内部では、スルーホ
ール導体83はテフロンスリーブ79、84を挟んで金属板7
8、85により囲まれており、同軸伝送線路となってい
る。この例の場合、誘電体基板81の表面に形成された高
周波用伝送線路82とスルーホール導体77、83を介して、
高周波信号の入出力と各高周波素子間の接続が行われて
いる。
送線路58をスルーホール導体57により接続している。こ
の高周波パッケージ702の場合にも、高周波パッケージ7
01と同様に、誘電体基板51の裏面側の高周波用伝送線路
58と外部回路基板61の高周波用伝送線路62とを半田等の
導電性接着剤59を用いて接続し、高周波用伝送線路62を
介して、高周波信号の入出力や他の高周波パッケージ70
2’との接続を行っている。図７(c)に示した高周波パッ
ケージでは、導電性の蓋体により、複数の高周波素子が
それぞれ別個に気密封止され、誘電体基板71の表面から
金属板78、85を貫通するスルーホールが各高周波素子の
入出力端に形成されている。該スルーホールの内部に
は、スルーホール導体77、83が形成され、スルーホール
導体77とスルーホール導体83は伝送線路接続部80によっ
て接続されている。金属板78、85の内部では、スルーホ
ール導体83はテフロンスリーブ79、84を挟んで金属板7
8、85により囲まれており、同軸伝送線路となってい
る。この例の場合、誘電体基板81の表面に形成された高
周波用伝送線路82とスルーホール導体77、83を介して、
高周波信号の入出力と各高周波素子間の接続が行われて
いる。
【０００５】
【発明が解決しようとする課題】図７(a)の場合、高周
波用伝送線路36が蓋体32を通過する場合、通過部で線路
がマイクロストリップ線路からストリップ線路に変換さ
れるため、信号線幅を狭くする必要がある。その結果、
高周波用伝送線路36の蓋体32通過部で反射損、放射損が
発生し易く、高速信号の特性劣化が生じやすいという問
題があった。またミリ波帯で用いた場合、高周波用伝送
線路36が誘電体基板31の側面で大きく曲げられているこ
とから、高周波信号の反射が大きくなり、高周波信号を
伝送することが困難になることがあった。それに対し、
図７(b)の場合、誘電体基板41のキャビティー43側の高
周波用伝送線路56とその反対側の高周波用伝送線路58を
スルーホール導体57により接続しているため、図７(a)
のような蓋体32通過部での反射損や放射損は軽減され
る。しかし、マイクロ波からミリ波帯領域の高周波信号
の場合、高周波伝送線路56、59とスルーホール導体57の
接続部が曲折していることなどから、スルーホール導体
57部での透過損失が大きくなり、特性劣化なく高周波信
号を伝送することが困難であった。また、図７(c)の場
合、スルーホール導体83が同軸伝送線路であることか
ら、高周波信号の伝送損失を小さくできる。しかし、テ
フロン（登録商標）スリーブ79内においてスルーホール
導体83が偏芯しやすいなど、スルーホール内への同軸伝
送線路の形成が困難であり、また、スルーホール導体77
とスルーホール導体83の接続部の信頼性が劣るなどの問
題があった。
波用伝送線路36が蓋体32を通過する場合、通過部で線路
がマイクロストリップ線路からストリップ線路に変換さ
れるため、信号線幅を狭くする必要がある。その結果、
高周波用伝送線路36の蓋体32通過部で反射損、放射損が
発生し易く、高速信号の特性劣化が生じやすいという問
題があった。またミリ波帯で用いた場合、高周波用伝送
線路36が誘電体基板31の側面で大きく曲げられているこ
とから、高周波信号の反射が大きくなり、高周波信号を
伝送することが困難になることがあった。それに対し、
図７(b)の場合、誘電体基板41のキャビティー43側の高
周波用伝送線路56とその反対側の高周波用伝送線路58を
スルーホール導体57により接続しているため、図７(a)
のような蓋体32通過部での反射損や放射損は軽減され
る。しかし、マイクロ波からミリ波帯領域の高周波信号
の場合、高周波伝送線路56、59とスルーホール導体57の
接続部が曲折していることなどから、スルーホール導体
57部での透過損失が大きくなり、特性劣化なく高周波信
号を伝送することが困難であった。また、図７(c)の場
合、スルーホール導体83が同軸伝送線路であることか
ら、高周波信号の伝送損失を小さくできる。しかし、テ
フロン（登録商標）スリーブ79内においてスルーホール
導体83が偏芯しやすいなど、スルーホール内への同軸伝
送線路の形成が困難であり、また、スルーホール導体77
とスルーホール導体83の接続部の信頼性が劣るなどの問
題があった。
【０００６】本発明では、高周波素子を搭載する基板を
気密に封止するとともに高周波信号の伝送損失を低減
し、簡略化した構造からなる小形で高信頼性の高周波用
配線基板を提供することを目的としている。
気密に封止するとともに高周波信号の伝送損失を低減
し、簡略化した構造からなる小形で高信頼性の高周波用
配線基板を提供することを目的としている。
【０００７】
【課題を解決するための手段】上記目的は、金属部材か
らなるベース基板と、該ベース基板内部に第1の絶縁部
材を介して設けられた該ベース基板の2つの主表面を接
続する同軸伝送路と、上記ベース基板の少なくとも一方
の主表面上に搭載された高周波素子と、該高周波素子を
含む高周波回路ブロックを覆うように設けられた蓋体
と、からなる高周波用配線基板であって、上記ベース基
板と上記同軸伝送路と上記第1の絶縁部材によりハーメ
チックシールを行うことにより、上記高周波回路ブロッ
クを上記ベース基板と上記蓋体により構成されるキャビ
ティー内に気密封止することを特徴とする請求項１に記
載の高周波用配線基板によって達成される。すなわち、
ハーメチックシールされた同軸伝送路が設けられた金属
部材からなるベース基板と蓋体で構成されるキャビティ
ー内に高周波素子を含む高周波回路ブロックを気密封止
し、高周波素子への信号の入出力や他の回路ブロックと
の接続を金属部材からなるベース基板中に設けられた同
軸伝送路を介して行うことにより、達成される。かかる
構成によれば、高周波信号は同軸線路によって伝送さ
れ、外部回路との距離も短縮できるからである。
らなるベース基板と、該ベース基板内部に第1の絶縁部
材を介して設けられた該ベース基板の2つの主表面を接
続する同軸伝送路と、上記ベース基板の少なくとも一方
の主表面上に搭載された高周波素子と、該高周波素子を
含む高周波回路ブロックを覆うように設けられた蓋体
と、からなる高周波用配線基板であって、上記ベース基
板と上記同軸伝送路と上記第1の絶縁部材によりハーメ
チックシールを行うことにより、上記高周波回路ブロッ
クを上記ベース基板と上記蓋体により構成されるキャビ
ティー内に気密封止することを特徴とする請求項１に記
載の高周波用配線基板によって達成される。すなわち、
ハーメチックシールされた同軸伝送路が設けられた金属
部材からなるベース基板と蓋体で構成されるキャビティ
ー内に高周波素子を含む高周波回路ブロックを気密封止
し、高周波素子への信号の入出力や他の回路ブロックと
の接続を金属部材からなるベース基板中に設けられた同
軸伝送路を介して行うことにより、達成される。かかる
構成によれば、高周波信号は同軸線路によって伝送さ
れ、外部回路との距離も短縮できるからである。
【０００８】請求項２に記載の高周波用配線基板は、金
属部材からなるベース基板と、該ベース基板内部に第1
の絶縁部材を介して設けられた該ベース基板の2つの主
表面を接続する同軸伝送路と、上記ベース基板の少なく
とも一方の主表面上に設けられた少なくとも2つ以上の
複数個の回路ブロックと、からなる高周波用配線基板で
あって、上記回路ブロックの少なくとも1つは、上記ベ
ース基板と上記同軸伝送路と上記第1の絶縁部材により
ハーメチックシールされ、上記ベース基板と蓋体によっ
て構成されるキャビティー内に気密封止された高周波素
子を含む高周波回路ブロックであり、該高周波素子を含
む高周波回路ブロックと他の回路ブロックとの電気的接
続を、上記ベース基板内部に設けられた上記同軸伝送路
と、上記回路ブロックが設けられていない上記ベース基
板の反対側の配線によって行うことを特徴とするもので
ある。
属部材からなるベース基板と、該ベース基板内部に第1
の絶縁部材を介して設けられた該ベース基板の2つの主
表面を接続する同軸伝送路と、上記ベース基板の少なく
とも一方の主表面上に設けられた少なくとも2つ以上の
複数個の回路ブロックと、からなる高周波用配線基板で
あって、上記回路ブロックの少なくとも1つは、上記ベ
ース基板と上記同軸伝送路と上記第1の絶縁部材により
ハーメチックシールされ、上記ベース基板と蓋体によっ
て構成されるキャビティー内に気密封止された高周波素
子を含む高周波回路ブロックであり、該高周波素子を含
む高周波回路ブロックと他の回路ブロックとの電気的接
続を、上記ベース基板内部に設けられた上記同軸伝送路
と、上記回路ブロックが設けられていない上記ベース基
板の反対側の配線によって行うことを特徴とするもので
ある。
【０００９】請求項３に記載の高周波用配線基板は、請
求項１又は２に記載の高周波用配線基板において、上記
高周波素子と高周波用線路あるいは上記同軸伝送路との
接続を、ワイヤボンディング、リボン、金属層付テープ
のいずれかによって行うことを特徴とするものである。
求項１又は２に記載の高周波用配線基板において、上記
高周波素子と高周波用線路あるいは上記同軸伝送路との
接続を、ワイヤボンディング、リボン、金属層付テープ
のいずれかによって行うことを特徴とするものである。
【００１０】請求項４に記載の高周波用配線基板は、請
求項１又は２に記載の高周波用配線基板において、上記
高周波素子と上記高周波用線路あるいは上記同軸伝送路
との接続を、導電性接着剤を用いてフリップチップ実装
により行うことを特徴とするものである。かかる構成に
よれば、高周波素子と高周波用線路あるいは同軸伝送路
との接続部でリード線によるインダクタンス成分の影響
を低減できる。
求項１又は２に記載の高周波用配線基板において、上記
高周波素子と上記高周波用線路あるいは上記同軸伝送路
との接続を、導電性接着剤を用いてフリップチップ実装
により行うことを特徴とするものである。かかる構成に
よれば、高周波素子と高周波用線路あるいは同軸伝送路
との接続部でリード線によるインダクタンス成分の影響
を低減できる。
【００１１】請求項５に記載の高周波用配線基板は、請
求項１乃至４のいずれかに記載の高周波用配線基板にお
いて、上記高周波回路ブロック内に抵抗、キャパシタ、
コイル等の受動回路素子を設けること、を特徴とするも
のである。かかる構成によれば、終端抵抗やデカップリ
ングキャパシタを高周波素子の近傍に配設できることに
なり、ノイズ発生を低減できるようになる。
求項１乃至４のいずれかに記載の高周波用配線基板にお
いて、上記高周波回路ブロック内に抵抗、キャパシタ、
コイル等の受動回路素子を設けること、を特徴とするも
のである。かかる構成によれば、終端抵抗やデカップリ
ングキャパシタを高周波素子の近傍に配設できることに
なり、ノイズ発生を低減できるようになる。
【００１２】請求項６に記載の高周波用配線基板は、請
求項１乃至４のいずれかに記載の高周波用配線基板にお
いて、上記高周波回路ブロック内に上記ベース基板を一
方の電極の一部とするキャパシタを設けることを特徴と
するものである。すなわち、ベース基板が導電性の金属
部材により構成されていることを利用して、ベース基板
を電極としたキャパシタを高周波回路ブロック内に形成
したものである。かかる構成によれば、デカップリング
キャパシタを高周波素子の直下に配設できることから実
装面積を小さくでき、デカップリングキャパシタを設け
た高周波パッケージを小さくできる。
求項１乃至４のいずれかに記載の高周波用配線基板にお
いて、上記高周波回路ブロック内に上記ベース基板を一
方の電極の一部とするキャパシタを設けることを特徴と
するものである。すなわち、ベース基板が導電性の金属
部材により構成されていることを利用して、ベース基板
を電極としたキャパシタを高周波回路ブロック内に形成
したものである。かかる構成によれば、デカップリング
キャパシタを高周波素子の直下に配設できることから実
装面積を小さくでき、デカップリングキャパシタを設け
た高周波パッケージを小さくできる。
【００１３】請求項７に記載の高周波用配線基板は、請
求項１乃至６のいずれかに記載の高周波用配線基板にお
いて、上記ベース基板内部に設けられる上記同軸伝送路
を上記ベース基板と同一部材で構成することを特徴とす
るものである。かかる構成によれば、同一工程により同
軸伝送路の導体部分とそれを取り囲む絶縁層を埋め込む
スルーホール部分を同時に形成できることから、製造工
程が簡略化され、上記同軸伝送路の断面形状品質を上げ
ることができる。
求項１乃至６のいずれかに記載の高周波用配線基板にお
いて、上記ベース基板内部に設けられる上記同軸伝送路
を上記ベース基板と同一部材で構成することを特徴とす
るものである。かかる構成によれば、同一工程により同
軸伝送路の導体部分とそれを取り囲む絶縁層を埋め込む
スルーホール部分を同時に形成できることから、製造工
程が簡略化され、上記同軸伝送路の断面形状品質を上げ
ることができる。
【００１４】請求項８に記載の高周波用配線基板は、請
求項１乃至６のいずれかに記載の高周波用配線基板にお
いて、上記ベース基板内部に設けられる上記同軸伝送路
を、径方向において、少なくとも2つ以上の部材により
構成すること、を特徴とするものである。
求項１乃至６のいずれかに記載の高周波用配線基板にお
いて、上記ベース基板内部に設けられる上記同軸伝送路
を、径方向において、少なくとも2つ以上の部材により
構成すること、を特徴とするものである。
【００１５】請求項９に記載の高周波用配線基板は、請
求項８に記載の高周波用配線基板において、上記同軸伝
送路の中心部分を、上記ベース基板と同一部材により構
成することを特徴とするものである。かかる構成によれ
ば、ベース基板と同じ部材からなる同軸伝送路の外周部
分に低抵抗材料からなる層を設けることができ、請求項
８に記載の高周波用配線基板に設けられた同軸伝送線路
の抵抗を下げることができる。
求項８に記載の高周波用配線基板において、上記同軸伝
送路の中心部分を、上記ベース基板と同一部材により構
成することを特徴とするものである。かかる構成によれ
ば、ベース基板と同じ部材からなる同軸伝送路の外周部
分に低抵抗材料からなる層を設けることができ、請求項
８に記載の高周波用配線基板に設けられた同軸伝送線路
の抵抗を下げることができる。
【００１６】請求項１０に記載の高周波用配線基板は、
請求項８に記載の高周波用配線基板において、上記同軸
伝送路の最外周部分を、上記ベース基板と同一部材によ
り構成することを特徴とするものである。かかる構成に
よれば、同軸伝送線路の中心部を抵抗率の低い部材で構
成し、外周をハーメチックシールに適した部材で構成で
きるようになり、ハーメチックシールの品質を上げなが
ら、同軸伝送路の抵抗を低くできる。
請求項８に記載の高周波用配線基板において、上記同軸
伝送路の最外周部分を、上記ベース基板と同一部材によ
り構成することを特徴とするものである。かかる構成に
よれば、同軸伝送線路の中心部を抵抗率の低い部材で構
成し、外周をハーメチックシールに適した部材で構成で
きるようになり、ハーメチックシールの品質を上げなが
ら、同軸伝送路の抵抗を低くできる。
【００１７】請求項１１に記載の高周波用配線基板は、
請求項１乃至１０のいずれかに記載の高周波用配線基板
において、上記ベース基板を構成する部材を、少なくと
もニッケル(Ni)、クロム(Cr)、マンガン(Mn)のいずれか
を含む鉄(Fe)系合金、該鉄合金に銅(Cu)クラッドを施し
た鉄系複合材、銅(Cu)、モリブデン(Mo)、タングステン
(W)、のいずれかより選択することを特徴とするもので
ある。すなわち、ガラス封着の可能な金属部材をベース
基板として用いることにより、ハーメチックシールの可
能な同軸伝送路の形成を可能にしている。
請求項１乃至１０のいずれかに記載の高周波用配線基板
において、上記ベース基板を構成する部材を、少なくと
もニッケル(Ni)、クロム(Cr)、マンガン(Mn)のいずれか
を含む鉄(Fe)系合金、該鉄合金に銅(Cu)クラッドを施し
た鉄系複合材、銅(Cu)、モリブデン(Mo)、タングステン
(W)、のいずれかより選択することを特徴とするもので
ある。すなわち、ガラス封着の可能な金属部材をベース
基板として用いることにより、ハーメチックシールの可
能な同軸伝送路の形成を可能にしている。
【００１８】
【発明の実施の形態】〈第１の実施の形態〉本発明の第
１の実施の形態を図１に示す。図１(a)は第１の実施の
形態を要部断面図で示したものであり、図１(b)は第１
の実施の形態における高周波素子とグランド付きコプレ
ーナ線路からなる高周波用伝送線路との接続状況を示す
要部平面図であり、図１(c)はベース基板内に設けた同
軸伝送路の断面(図1(a)のＡ−Ｂ断面)を示したものであ
る。図において、100は本発明による高周波用配線基板
を利用した高周波パッケージを、１は金属部材からなる
ベース基板を、２は該ベース基板１内に設けられた同軸
伝送路を、３は該同軸伝送路２を囲むように設けられた
第１の絶縁層を、４は高周波素子を、５は蓋体を、６は
ベース基板１と蓋体５により形成されるキャビティー
を、７は第１の高周波用伝送線路を、８はベース基板１
上に設けられた第２の絶縁層を、９はワイヤボンディン
グを、10はベース基板１の裏面側に設けられた第３の絶
縁層を、11は高周波素子４の接続端子を、12はベース基
板１の裏面側に設けられた接続端子を、13は第２の絶縁
層８上に形成されたグランドパターンを、14はベース基
板１とグランドパターン13を接続するスルーホール導体
を、示す。同軸伝送路２は第１の絶縁層３により金属部
材からなるベース基板１から電気的に分離され、高周波
素子４と第１の高周波用伝送線路７は第２の誘電体層に
より、接続端子12は第３の絶縁層により、金属部材から
なるベース基板１と電気的に分離されている。かかる構
成において、本実施の形態では、ベース基板１をグラン
ドプレーンとして用いる。
１の実施の形態を図１に示す。図１(a)は第１の実施の
形態を要部断面図で示したものであり、図１(b)は第１
の実施の形態における高周波素子とグランド付きコプレ
ーナ線路からなる高周波用伝送線路との接続状況を示す
要部平面図であり、図１(c)はベース基板内に設けた同
軸伝送路の断面(図1(a)のＡ−Ｂ断面)を示したものであ
る。図において、100は本発明による高周波用配線基板
を利用した高周波パッケージを、１は金属部材からなる
ベース基板を、２は該ベース基板１内に設けられた同軸
伝送路を、３は該同軸伝送路２を囲むように設けられた
第１の絶縁層を、４は高周波素子を、５は蓋体を、６は
ベース基板１と蓋体５により形成されるキャビティー
を、７は第１の高周波用伝送線路を、８はベース基板１
上に設けられた第２の絶縁層を、９はワイヤボンディン
グを、10はベース基板１の裏面側に設けられた第３の絶
縁層を、11は高周波素子４の接続端子を、12はベース基
板１の裏面側に設けられた接続端子を、13は第２の絶縁
層８上に形成されたグランドパターンを、14はベース基
板１とグランドパターン13を接続するスルーホール導体
を、示す。同軸伝送路２は第１の絶縁層３により金属部
材からなるベース基板１から電気的に分離され、高周波
素子４と第１の高周波用伝送線路７は第２の誘電体層に
より、接続端子12は第３の絶縁層により、金属部材から
なるベース基板１と電気的に分離されている。かかる構
成において、本実施の形態では、ベース基板１をグラン
ドプレーンとして用いる。
【００１９】本実施の形態では、高周波回路プロックへ
の信号の入出力をベース基板１内に設けた同軸伝送路２
によって行っているため、高周波信号の伝送損失を小さ
くできる。また、同軸伝送路２はベース基板１をまっす
ぐに貫通して背面側の接続端子12に達しているため、構
造は単純なものになり、キャビティー６の外部への引き
出し線の長さを短いものとしている。
の信号の入出力をベース基板１内に設けた同軸伝送路２
によって行っているため、高周波信号の伝送損失を小さ
くできる。また、同軸伝送路２はベース基板１をまっす
ぐに貫通して背面側の接続端子12に達しているため、構
造は単純なものになり、キャビティー６の外部への引き
出し線の長さを短いものとしている。
【００２０】本実施の形態の特徴は、同軸伝送路２の部
分をハーメチックシールとし、ベース基板１と蓋体５に
より形成されるキャビティー６の中に高周波素子４と高
周波用伝送線路７からなる高周波回路ブロックを気密に
封止している点にある。従って、ベース基板１や同軸伝
送路２としてはハーメチックシールの可能な材料を選択
することが必要である。そのような材料として、少なく
ともニッケル(Ni)、クロム(Cr)、マンガン(Mn)のいずれ
かを含む鉄(Fe)系合金、該鉄合金に銅(Cu)クラッドを施
した鉄系複合材、銅(Cu)、モリブデン(Mo)、タングステ
ン(W)の中から選択することが好ましい。第１の絶縁層
３としては、ベース基板１や同軸伝送路２の材料に合わ
せて選択すればよい。例えば、ＣuやＭｏに対してはア
ルミノケイ酸ガラス、コバール（29％のＮｉと17％のＣ
ｏを含む鉄合金）やＷに対してはホウケイ酸ガラス、42
アロイ（42％のＮｉを含む鉄合金）に対してはソーダラ
イムガラス、ジュメット（42アロイに対してＣｕクラッ
ドを施したもの）に対してはアルカリ鉛ガラスなどであ
る。また、本実施の形態においては、高周波素子４と第
１の高周波用伝送線路の接続をワイヤボンディングによ
り行っているが、リボンや金属層付きテープを用いても
差し支えない。
分をハーメチックシールとし、ベース基板１と蓋体５に
より形成されるキャビティー６の中に高周波素子４と高
周波用伝送線路７からなる高周波回路ブロックを気密に
封止している点にある。従って、ベース基板１や同軸伝
送路２としてはハーメチックシールの可能な材料を選択
することが必要である。そのような材料として、少なく
ともニッケル(Ni)、クロム(Cr)、マンガン(Mn)のいずれ
かを含む鉄(Fe)系合金、該鉄合金に銅(Cu)クラッドを施
した鉄系複合材、銅(Cu)、モリブデン(Mo)、タングステ
ン(W)の中から選択することが好ましい。第１の絶縁層
３としては、ベース基板１や同軸伝送路２の材料に合わ
せて選択すればよい。例えば、ＣuやＭｏに対してはア
ルミノケイ酸ガラス、コバール（29％のＮｉと17％のＣ
ｏを含む鉄合金）やＷに対してはホウケイ酸ガラス、42
アロイ（42％のＮｉを含む鉄合金）に対してはソーダラ
イムガラス、ジュメット（42アロイに対してＣｕクラッ
ドを施したもの）に対してはアルカリ鉛ガラスなどであ
る。また、本実施の形態においては、高周波素子４と第
１の高周波用伝送線路の接続をワイヤボンディングによ
り行っているが、リボンや金属層付きテープを用いても
差し支えない。
【００２１】蓋体５としては、キャビティー６から外部
に電磁波が漏洩することを防止できる材料から構成する
ことが望ましい。例えば、金属、導電性セラミック、セ
ラミック金属複合材料、絶縁基板表面に導電性材利用を
塗布したもの等から選択すればよい。第１の高周波用伝
送線路７としてグランド付きコプレーナ線路を用いてい
るが、これに限定されるものではなく、マイクロストリ
ップ線路やストリップ線路であっても差し支えない。ま
た、高周波用伝送線路７としては、ＣｕやＡｕ、Ａｇ、
Ｗ等の低抵抗材料を用いることが好ましい。
に電磁波が漏洩することを防止できる材料から構成する
ことが望ましい。例えば、金属、導電性セラミック、セ
ラミック金属複合材料、絶縁基板表面に導電性材利用を
塗布したもの等から選択すればよい。第１の高周波用伝
送線路７としてグランド付きコプレーナ線路を用いてい
るが、これに限定されるものではなく、マイクロストリ
ップ線路やストリップ線路であっても差し支えない。ま
た、高周波用伝送線路７としては、ＣｕやＡｕ、Ａｇ、
Ｗ等の低抵抗材料を用いることが好ましい。
【００２２】なお、本実施例の場合、同軸伝送路２の中
に接続部が存在しないため、図７（ｃ）で懸念される接
続部の信頼性が劣るという問題は発生しない。
に接続部が存在しないため、図７（ｃ）で懸念される接
続部の信頼性が劣るという問題は発生しない。
【００２３】〈第２の実施の形態〉第２の実施の形態を
図２と図３により説明する。図２は本発明による高周波
用配線基板を利用した高周波パッケージ210、220、230
の要部断面図を示しており、図３は該高周波パッケージ
210、220、230のベース基板１の中に形成される同軸伝
送路２の断面構造を示したものである。すなわち、図３
(a)は図２(a)のＡ−Ｂ断面を、図３(b)は図２(b)のＡ−
Ｂ断面を、図３(c)は図２(c)のＡ−Ｂ断面を示してい
る。
図２と図３により説明する。図２は本発明による高周波
用配線基板を利用した高周波パッケージ210、220、230
の要部断面図を示しており、図３は該高周波パッケージ
210、220、230のベース基板１の中に形成される同軸伝
送路２の断面構造を示したものである。すなわち、図３
(a)は図２(a)のＡ−Ｂ断面を、図３(b)は図２(b)のＡ−
Ｂ断面を、図３(c)は図２(c)のＡ−Ｂ断面を示してい
る。
【００２４】この実施の形態の基本構造は第１の実施の
形態と同じであり、第１の実施の形態と異なる点は次の
通りである。高周波パッケージ210では、ベース基板１
内に形成される同軸伝送路２がベース基板１と同じ材料
から構成されている。高周波パッケージ220では、ベー
ス基板１内に形成される同軸伝送路２が径方向に対して
２層になっており、その中心部201がベース基板１と同
一部材により構成され、外周部202がベース基板１とは
異なる部材により構成されている。高周波パッケージ23
0の場合にも、ベース基板１内に形成される同軸伝送路
２が径方向に対して２層になっており、その外周部202
がベース基板１と同一部材により構成され、中心部201
がベース基板１とは異なる部材により構成されている。
これらの違いにより本発明の効果を失わないので、本実
施の形態の場合にも第１の実施の形態と同じ効果を得る
ことができる。
形態と同じであり、第１の実施の形態と異なる点は次の
通りである。高周波パッケージ210では、ベース基板１
内に形成される同軸伝送路２がベース基板１と同じ材料
から構成されている。高周波パッケージ220では、ベー
ス基板１内に形成される同軸伝送路２が径方向に対して
２層になっており、その中心部201がベース基板１と同
一部材により構成され、外周部202がベース基板１とは
異なる部材により構成されている。高周波パッケージ23
0の場合にも、ベース基板１内に形成される同軸伝送路
２が径方向に対して２層になっており、その外周部202
がベース基板１と同一部材により構成され、中心部201
がベース基板１とは異なる部材により構成されている。
これらの違いにより本発明の効果を失わないので、本実
施の形態の場合にも第１の実施の形態と同じ効果を得る
ことができる。
【００２５】本実施の形態における高周波パッケージ21
0の場合、ベース基板１内に形成する同軸伝送路２は、同
軸伝送路２の周囲の第１の絶縁層３を充填するためのス
ルーホールを従来のフォトエッチング法を用いて形成す
ることにより実現できる。このため、同軸伝送路２の形
成工程が簡略化され、また、スルーホール導体の位置精
度を高くできる。これにより、同軸伝送路２の特性イン
ピーダンスの制御が容易になる。高周波パッケージ220
では、ベース基板1と同一部材からなる同軸伝送路２の
外周をＣｕのような低抵抗材料により被覆し、高周波パ
ッケージ210における同軸伝送路２の抵抗を低くしてい
る。また、高周波パッケージ220の場合には、ベース基
板1と同一部材からなる同軸伝送路２の内部にＣｕのよ
うな低抵抗材料を充填し、高周波パッケージ210におけ
る同軸伝送路２の抵抗を低くしている。すなわち、同軸
伝送路２をのを高周波パッケージ220または高周波パッ
ケージ230で示した構造とすることにより、ベース基板
１と同一部材からなる同軸伝送路の抵抗を低くできる。
0の場合、ベース基板１内に形成する同軸伝送路２は、同
軸伝送路２の周囲の第１の絶縁層３を充填するためのス
ルーホールを従来のフォトエッチング法を用いて形成す
ることにより実現できる。このため、同軸伝送路２の形
成工程が簡略化され、また、スルーホール導体の位置精
度を高くできる。これにより、同軸伝送路２の特性イン
ピーダンスの制御が容易になる。高周波パッケージ220
では、ベース基板1と同一部材からなる同軸伝送路２の
外周をＣｕのような低抵抗材料により被覆し、高周波パ
ッケージ210における同軸伝送路２の抵抗を低くしてい
る。また、高周波パッケージ220の場合には、ベース基
板1と同一部材からなる同軸伝送路２の内部にＣｕのよ
うな低抵抗材料を充填し、高周波パッケージ210におけ
る同軸伝送路２の抵抗を低くしている。すなわち、同軸
伝送路２をのを高周波パッケージ220または高周波パッ
ケージ230で示した構造とすることにより、ベース基板
１と同一部材からなる同軸伝送路の抵抗を低くできる。
【００２６】〈第３の実施の形態〉第３の実施の形態を
図４により説明する。図４は本発明による高周波用配線
基板を利用した高周波パッケージ410、420、430を要部
断面図で示したものである。図において、23は半田を、
15はＡｕ−Ｓｎ等からなる導電性の接着剤を示す。本実
施の形態では、高周波素子４が第１の高周波用伝送線路
７に対してフリップチップボンディングされている。こ
の点が本実施の形態は第１の実施の形態と異なってい
る。それ以外の構造や製造方法は、第１の実施の形態と
同じである。ここで述べた相違によって本発明の効果が
失われないことは明白であり、本実施の形態の場合にも
第1の実施の形態と同じ効果を得ることができる。また
本実施の形態の場合、高周波素子４と第1の高周波用伝
送線路７の接続にワイヤボンディングのような細いリー
ド線を用いていないので、リード線の寄生インダクタン
スに起因した高周波信号の特性劣化を抑制できる。
図４により説明する。図４は本発明による高周波用配線
基板を利用した高周波パッケージ410、420、430を要部
断面図で示したものである。図において、23は半田を、
15はＡｕ−Ｓｎ等からなる導電性の接着剤を示す。本実
施の形態では、高周波素子４が第１の高周波用伝送線路
７に対してフリップチップボンディングされている。こ
の点が本実施の形態は第１の実施の形態と異なってい
る。それ以外の構造や製造方法は、第１の実施の形態と
同じである。ここで述べた相違によって本発明の効果が
失われないことは明白であり、本実施の形態の場合にも
第1の実施の形態と同じ効果を得ることができる。また
本実施の形態の場合、高周波素子４と第1の高周波用伝
送線路７の接続にワイヤボンディングのような細いリー
ド線を用いていないので、リード線の寄生インダクタン
スに起因した高周波信号の特性劣化を抑制できる。
【００２７】図４(b)に示した高周波パッケージ420の場
合、第1の高周波用伝送線路７は接続端子の役割しかも
たず、高周波素子４への高周波信号の入出力は同軸伝送
路２からほとんどダイレクトに行われる。これにより、
高周波信号の伝送損失をさらに小さくでき、また、高周
波パッケージの小型化が可能になる。なお、図４(ｃ)の
高周波パッケージ430では、導電性の蓋体５を介して高
周波素子４の背面側電極と、ベース基板１からなるグラ
ンドプレーンとを接続している例として示したものであ
る。
合、第1の高周波用伝送線路７は接続端子の役割しかも
たず、高周波素子４への高周波信号の入出力は同軸伝送
路２からほとんどダイレクトに行われる。これにより、
高周波信号の伝送損失をさらに小さくでき、また、高周
波パッケージの小型化が可能になる。なお、図４(ｃ)の
高周波パッケージ430では、導電性の蓋体５を介して高
周波素子４の背面側電極と、ベース基板１からなるグラ
ンドプレーンとを接続している例として示したものであ
る。
【００２８】〈第４の実施の形態〉図５により、第４の
実施の形態を説明する。図において、16はチップ部品
を、17はキャパシタを、18は抵抗素子を、170はキャパ
シタ17の誘電体層を、171はキャパシタ17の下部電極
を、172はキャパシタ17の上部電極を、173は下部電極17
1の一部を構成する導体層を示し、510と520、530は高周
波パッケージを示す。その他の符号は図１〜図４の場合
と同じである。
実施の形態を説明する。図において、16はチップ部品
を、17はキャパシタを、18は抵抗素子を、170はキャパ
シタ17の誘電体層を、171はキャパシタ17の下部電極
を、172はキャパシタ17の上部電極を、173は下部電極17
1の一部を構成する導体層を示し、510と520、530は高周
波パッケージを示す。その他の符号は図１〜図４の場合
と同じである。
【００２９】図５(a)に示した高周波パッケージ510で
は、第1の高周波用伝送線路７に抵抗やキャパシタ、コ
イル等のチップ部品16が取り付けられ、図５(b)に示し
た高周波パッケージ520ではベース基板１を下部電極171
の一部として用いたキャパシタ17がベース基板１上に設
けられており、図５(c)に示した高周波パッケージ530で
は、抵抗素子18が第１の高周波用伝送線路７に接続され
るように設けられている。これらのパッケージでは、キ
ャパシタや抵抗等の受動素子をキャビティー６内に収納
することによって高周波素子４の近傍に配置させ、これ
らの受動素子をデカップリングキャパシタや終端抵抗と
して用いることにより、ノイズの発生や電源電圧の変動
を抑制している。
は、第1の高周波用伝送線路７に抵抗やキャパシタ、コ
イル等のチップ部品16が取り付けられ、図５(b)に示し
た高周波パッケージ520ではベース基板１を下部電極171
の一部として用いたキャパシタ17がベース基板１上に設
けられており、図５(c)に示した高周波パッケージ530で
は、抵抗素子18が第１の高周波用伝送線路７に接続され
るように設けられている。これらのパッケージでは、キ
ャパシタや抵抗等の受動素子をキャビティー６内に収納
することによって高周波素子４の近傍に配置させ、これ
らの受動素子をデカップリングキャパシタや終端抵抗と
して用いることにより、ノイズの発生や電源電圧の変動
を抑制している。
【００３０】なお、本実施の形態においても、ハーメチ
ックシールした同軸伝送路２がベース基板１内に形成さ
れており、第１の実施の形態と同じ効果を得ることがで
きる。
ックシールした同軸伝送路２がベース基板１内に形成さ
れており、第１の実施の形態と同じ効果を得ることがで
きる。
【００３１】〈第５の実施の形態〉第５の実施の形態を
図６に示す。図において、19はベース基板１の背面側に
設けられた第２の高周波用伝送線路を、20は個別部品
を、21は気密封止されていない場所に形成された第３の
高周波用伝送線路を、22は第３の高周波用伝送線路21と
個別部品20を接続するリード線を示し、610と620、630
は気密封止された高周波パッケージを表している。その
他の符号は、図１〜図５の場合と同じである。図６(a)
に示した高周波用配線基板では、ハーメチックシールさ
れた同軸伝送路２を有するベース基板１上に気密封止さ
れた回路ブロックと、個別部品20が搭載された回路ブロ
ックが設けられており、これらの回路ブロックを同軸伝
送路２とベース基板１の背面側に設けられた第２の高周
波用伝送線路19によって接続している。また、図６(ｂ)
に示した高周波用配線基板では、ハーメチックシールさ
れた同軸伝送路２を有するベース基板１上に気密封止さ
れた回路ブロックが２つ設けられており、これらの回路
ブロックを同軸伝送路２とベース基板１の背面側に設け
られた第２の高周波用伝送線路19によって接続してい
る。これらの回路ブロック間の信号のやりとりを、ベー
ス基板１内に設けられた同軸伝送路２と背面側に形成さ
れた第２の高周波用伝送線路19によって行われるため、
伝送損失を小さく抑えることができる。高周波用伝送線
路としては、マイクロストリップ線路やストリップ線
路、グランド付きコプレーナ線路を用いればよい。な
お、本実施の形態では、ベース基板１上に２つの回路ブ
ロックを形成しているが、２つに限定されないことはい
うまでもない。
図６に示す。図において、19はベース基板１の背面側に
設けられた第２の高周波用伝送線路を、20は個別部品
を、21は気密封止されていない場所に形成された第３の
高周波用伝送線路を、22は第３の高周波用伝送線路21と
個別部品20を接続するリード線を示し、610と620、630
は気密封止された高周波パッケージを表している。その
他の符号は、図１〜図５の場合と同じである。図６(a)
に示した高周波用配線基板では、ハーメチックシールさ
れた同軸伝送路２を有するベース基板１上に気密封止さ
れた回路ブロックと、個別部品20が搭載された回路ブロ
ックが設けられており、これらの回路ブロックを同軸伝
送路２とベース基板１の背面側に設けられた第２の高周
波用伝送線路19によって接続している。また、図６(ｂ)
に示した高周波用配線基板では、ハーメチックシールさ
れた同軸伝送路２を有するベース基板１上に気密封止さ
れた回路ブロックが２つ設けられており、これらの回路
ブロックを同軸伝送路２とベース基板１の背面側に設け
られた第２の高周波用伝送線路19によって接続してい
る。これらの回路ブロック間の信号のやりとりを、ベー
ス基板１内に設けられた同軸伝送路２と背面側に形成さ
れた第２の高周波用伝送線路19によって行われるため、
伝送損失を小さく抑えることができる。高周波用伝送線
路としては、マイクロストリップ線路やストリップ線
路、グランド付きコプレーナ線路を用いればよい。な
お、本実施の形態では、ベース基板１上に２つの回路ブ
ロックを形成しているが、２つに限定されないことはい
うまでもない。
【００３２】
【発明の効果】以上のように、本発明によれば、高周波
素子を含む高周波回路ブロックを、ハーメチックシール
された同軸伝送路を金属からなるベース基板と蓋体によ
り気密封止し、高周波素子への入出力や他の回路ブロッ
クとの電気的接続を上記同軸伝送路を介して行うので、
高周波信号の伝送損失を低減し、簡略化した構造からな
る小形で高信頼性の高周波用配線基板を提供できる。
素子を含む高周波回路ブロックを、ハーメチックシール
された同軸伝送路を金属からなるベース基板と蓋体によ
り気密封止し、高周波素子への入出力や他の回路ブロッ
クとの電気的接続を上記同軸伝送路を介して行うので、
高周波信号の伝送損失を低減し、簡略化した構造からな
る小形で高信頼性の高周波用配線基板を提供できる。
【図１】（ａ）は第１の実施の形態を要部断面図で示し
たものであり、（ｂ）は第１の実施の形態における高周
波素子とグランド付きコプレーナ線路からなる高周波用
伝送線路との接続状況を示す要部平面図であり、（ｃ）
はベース基板内に設けた同軸伝送路の断面を示したもの
である。
たものであり、（ｂ）は第１の実施の形態における高周
波素子とグランド付きコプレーナ線路からなる高周波用
伝送線路との接続状況を示す要部平面図であり、（ｃ）
はベース基板内に設けた同軸伝送路の断面を示したもの
である。
【図２】本発明による高周波用配線基板を利用した第２
の実施の形態を示す高周波パッケージの要部断面図であ
る。
の実施の形態を示す高周波パッケージの要部断面図であ
る。
【図３】本発明の第２の実施の形態でベース基板内に形
成される同軸伝送路の断面構造を示したものである。
成される同軸伝送路の断面構造を示したものである。
【図４】本発明による高周波用配線基板を利用した第３
の実施の形態を示す高周波パッケージの要部断面図であ
る。
の実施の形態を示す高周波パッケージの要部断面図であ
る。
【図５】本発明による高周波用配線基板を利用した第４
の実施の形態を示す高周波パッケージの要部断面図であ
る。
の実施の形態を示す高周波パッケージの要部断面図であ
る。
【図６】本発明による高周波用配線基板を利用した第５
の実施の形態を示す高周波パッケージの要部断面図であ
る。
の実施の形態を示す高周波パッケージの要部断面図であ
る。
【図７】従来の高周波パッケージを示す要部断面図であ
る。
る。
１…ベース基板、２…同軸伝送路、３,８,10…絶縁層、
４,34,54,74…高周波素子、５,32,52,72…蓋体、６,33,
43,73…キャビティー、７,19,21,36,42,56,58,62,76…
高周波用伝送線路、９,35,55,75…ワイヤボンディン
グ、11,12…接続端子、13…グランドパターン、14,57,7
7,83…スルーホール導体、15,37,59…導電性接着剤、16
…チップ部品、17…キャパシタ、18…抵抗素子、20…個
別部品、22…リード線、23…半田、170…キャパシタの
誘電体層、171…キャパシタの下部電極、172…キャパシ
タの上部電極、31,51,71,81…誘電体基板、41,61…外部
回路基板、80…伝送線路接続部、78,85…金属板、79,84
…テフロンスリーブ、173…キャパシタの下部電極を構
成する導体層、201…同軸伝送路の中心部、202…同軸伝
送路の外周部、100,210,220,230,410,420,430,510,520,
530,610,620,630,701,702,703…高周波パッケージ。
４,34,54,74…高周波素子、５,32,52,72…蓋体、６,33,
43,73…キャビティー、７,19,21,36,42,56,58,62,76…
高周波用伝送線路、９,35,55,75…ワイヤボンディン
グ、11,12…接続端子、13…グランドパターン、14,57,7
7,83…スルーホール導体、15,37,59…導電性接着剤、16
…チップ部品、17…キャパシタ、18…抵抗素子、20…個
別部品、22…リード線、23…半田、170…キャパシタの
誘電体層、171…キャパシタの下部電極、172…キャパシ
タの上部電極、31,51,71,81…誘電体基板、41,61…外部
回路基板、80…伝送線路接続部、78,85…金属板、79,84
…テフロンスリーブ、173…キャパシタの下部電極を構
成する導体層、201…同軸伝送路の中心部、202…同軸伝
送路の外周部、100,210,220,230,410,420,430,510,520,
530,610,620,630,701,702,703…高周波パッケージ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｐ 5/08 Ｈ０５Ｋ 1/05 Ｂ Ｈ０５Ｋ 1/05 Ｚ Ｈ０１Ｌ 23/12 Ｂ // Ｈ０１Ｌ 25/04 Ｅ 25/18 Ｌ 25/04 Ｚ (72)発明者 松嶋 直樹 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 長谷部 健彦 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 藤田 毅 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 松本 邦夫 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E315 AA02 AA05 AA11 BB02 BB04 BB05 BB09 CC21 DD13 DD25 DD27 GG22 5F044 AA02 AA07 KK04 KK10 KK11 LL01
Claims (11)
- 【請求項１】 金属部材からなるベース基板と、該ベー
ス基板内部に第1の絶縁部材を介して設けられた該ベー
ス基板の2つの主表面を接続する同軸伝送路と、上記ベ
ース基板の少なくとも一方の主表面上に搭載された高周
波素子と、該高周波素子を含む高周波回路ブロックを覆
うように設けられた蓋体とからなる高周波用配線基板で
あって、上記ベース基板と上記同軸伝送路と上記第1の
絶縁部材によりハーメチックシールを行うことにより、
上記ベース基板と上記蓋体により構成されるキャビティ
ー内に上記高周波回路ブロックを気密封止することを特
徴とする高周波用配線基板。 - 【請求項２】 金属部材からなるベース基板と、該ベー
ス基板内部に第1の絶縁部材を介して設けられた該ベー
ス基板の2つの主表面を接続する同軸伝送路と、上記ベ
ース基板の少なくとも一方の主表面上に設けられた少な
くとも2つ以上の複数個の回路ブロックとからなる高周
波用配線基板であって、上記回路ブロックの少なくとも
1つは、上記ベース基板と上記同軸伝送路と上記第1の絶
縁部材によりハーメチックシールされ、上記ベース基板
と蓋体によって構成されるキャビティー内に気密封止さ
れた高周波素子を含む高周波回路ブロックであり、該高
周波素子を含む高周波回路ブロックと他の回路ブロック
との電気的接続を、上記ベース基板内部に設けられた上
記同軸伝送路と、上記回路ブロックが設けられていない
上記ベース基板の反対側の配線によって行うことを特徴
とする高周波用配線基板。 - 【請求項３】 請求項１又は２に記載の高周波用配線基
板において、上記高周波素子と上記高周波用線路あるい
は上記同軸伝送路との接続を、ワイヤボンディング、リ
ボン、金属層付テープのいずれかによって行うことを特
徴とする高周波用配線基板。 - 【請求項４】 請求項１又は２に記載の高周波用配線基
板において、上記高周波素子と上記高周波用線路あるい
は上記同軸伝送路との接続を、導電性接着剤を用いてフ
リップチップ実装により行うことを特徴とする高周波用
配線基板。 - 【請求項５】 請求項１乃至４のいずれかに記載の高周
波用配線基板において、上記高周波回路ブロック内に抵
抗、キャパシタ、コイル等の受動回路素子を設けること
を特徴とする高周波用配線基板。 - 【請求項６】請求項１乃至４のいずれかに記載の高周波
用配線基板において、上記高周波回路ブロック内に上記
ベース基板を一方の電極の一部とするキャパシタを設け
ることを特徴とする高周波用配線基板。 - 【請求項７】 請求項１乃至６のいずれかに記載の高周
波用配線基板において、上記ベース基板内部に設けられ
る上記同軸伝送路を上記ベース基板と同一部材で構成す
ることを特徴とする高周波用配線基板。 - 【請求項８】 請求項１乃至６のいずれかに記載の高周
波用配線基板において、上記ベース基板内部に設けられ
る上記同軸伝送路を、径方向において、少なくとも2つ
以上の部材により構成することを特徴とする高周波用配
線基板。 - 【請求項９】 請求項８に記載の高周波用配線基板にお
いて、上記同軸伝送路の中心部分を、上記ベース基板と
同一部材により構成することを特徴とする高周波用配線
基板。 - 【請求項１０】請求項８に記載の高周波用配線基板にお
いて、上記同軸伝送路の最外周部分を、上記ベース基板
と同一部材により構成することを特徴とする高周波用配
線基板。 - 【請求項１１】請求項１乃至１０のいずれかに記載の高
周波用配線基板において、上記ベース基板を構成する部
材を、少なくともニッケル(Ni)、クロム(Cr)、マンガン
(Mn)のいずれかを含む鉄(Fe)系合金、該鉄合金に銅(Cu)
クラッドを施した鉄系複合材、銅(Cu)、モリブデン(M
o)、タングステン(W)、のいずれかより選択することを
特徴とする高周波用配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121061A JP2001298123A (ja) | 2000-04-17 | 2000-04-17 | 高周波用配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000121061A JP2001298123A (ja) | 2000-04-17 | 2000-04-17 | 高周波用配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001298123A true JP2001298123A (ja) | 2001-10-26 |
Family
ID=18631772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000121061A Pending JP2001298123A (ja) | 2000-04-17 | 2000-04-17 | 高周波用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001298123A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319644A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| WO2003065445A1 (en) * | 2002-01-31 | 2003-08-07 | Nec Schott Components Corporation | Method for preparing gas-tight terminal |
| JP2003282756A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003282758A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2004273509A (ja) * | 2003-03-05 | 2004-09-30 | Sharp Corp | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
| WO2005119773A1 (en) * | 2004-06-02 | 2005-12-15 | Sige Semiconductor Inc. | Module integration integrated circuits |
| US7754539B2 (en) | 2003-10-08 | 2010-07-13 | Sige Semiconductor Inc. | Module integration integrated circuits |
| JP2011114373A (ja) * | 2009-11-24 | 2011-06-09 | Kyocera Corp | 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール |
| JP2012009613A (ja) * | 2010-06-24 | 2012-01-12 | Fukuoka Univ | 配線基板形成方法、及び配線基板 |
| CN107492537A (zh) * | 2016-06-09 | 2017-12-19 | 日月光半导体制造股份有限公司 | 中介层、半导体封装结构及半导体工艺 |
-
2000
- 2000-04-17 JP JP2000121061A patent/JP2001298123A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2002319644A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| CN1303674C (zh) * | 2002-01-31 | 2007-03-07 | 恩益禧肖特电子零件有限公司 | 气密端子的制造方法 |
| WO2003065445A1 (en) * | 2002-01-31 | 2003-08-07 | Nec Schott Components Corporation | Method for preparing gas-tight terminal |
| JP2003282756A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003282758A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2004273509A (ja) * | 2003-03-05 | 2004-09-30 | Sharp Corp | 高周波半導体装置の実装構造及びこれを用いた高周波送信装置並びに高周波受信装置 |
| US7754539B2 (en) | 2003-10-08 | 2010-07-13 | Sige Semiconductor Inc. | Module integration integrated circuits |
| US7409200B2 (en) | 2003-10-08 | 2008-08-05 | Sige Semiconductor Inc. | Module integration integrated circuits |
| WO2005119773A1 (en) * | 2004-06-02 | 2005-12-15 | Sige Semiconductor Inc. | Module integration integrated circuits |
| JP2011114373A (ja) * | 2009-11-24 | 2011-06-09 | Kyocera Corp | 高周波回路とマイクロストリップ線路との結合構造、および高周波モジュール |
| JP2012009613A (ja) * | 2010-06-24 | 2012-01-12 | Fukuoka Univ | 配線基板形成方法、及び配線基板 |
| CN107492537A (zh) * | 2016-06-09 | 2017-12-19 | 日月光半导体制造股份有限公司 | 中介层、半导体封装结构及半导体工艺 |
| US10388598B2 (en) | 2016-06-09 | 2019-08-20 | Advanced Semiconductor Engineering, Inc. | Interposer, semiconductor package structure, and semiconductor process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| JP2013077746A (ja) | 電子装置 | |
| JP2001298123A (ja) | 高周波用配線基板 | |
| GB2307102A (en) | High frequency module package | |
| US6936921B2 (en) | High-frequency package | |
| JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
| JPH10303333A (ja) | 高周波用パッケージ | |
| JP3217677B2 (ja) | 高周波用半導体装置 | |
| JP3305589B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP3935082B2 (ja) | 高周波用パッケージ | |
| JP2010034212A (ja) | 高周波セラミックパッケージおよびその作製方法 | |
| JP3462062B2 (ja) | 高周波用伝送線路の接続構造および配線基板 | |
| JP2002190540A (ja) | 半導体素子収納用パッケージ | |
| JP3618046B2 (ja) | 高周波回路用パッケージ | |
| JP3673491B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3628238B2 (ja) | 配線基板およびその導波管との接続構造 | |
| JP3181036B2 (ja) | 高周波用パッケージの実装構造 | |
| JP3071761B2 (ja) | 高周波用半導体装置の実装構造 | |
| JP2019175939A (ja) | 半導体素子用パッケージおよび半導体装置 | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP2003100927A (ja) | 半導体素子収納用パッケージ | |
| JP3112253B2 (ja) | 高周波用半導体装置 | |
| JP2002190541A (ja) | 高周波回路用パッケージ | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JP3840160B2 (ja) | 高周波素子収納用パッケージ |