JP2002319644A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置Info
- Publication number
- JP2002319644A JP2002319644A JP2001122851A JP2001122851A JP2002319644A JP 2002319644 A JP2002319644 A JP 2002319644A JP 2001122851 A JP2001122851 A JP 2001122851A JP 2001122851 A JP2001122851 A JP 2001122851A JP 2002319644 A JP2002319644 A JP 2002319644A
- Authority
- JP
- Japan
- Prior art keywords
- line conductor
- conductor layer
- circuit board
- semiconductor element
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Waveguide Connection Structure (AREA)
- Non-Reversible Transmitting Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体素子の終端用電極に終端用信号の高周
波信号成分の反射によるノイズが入り込んで半導体素子
が誤作動を起こすのを防ぐことにより、信頼性の高いも
のとすること。 【解決手段】 半導体パッケージに収納される回路基板
６は、その上面に一端が半導体素子５に電気的に接続さ
れ他端が上面の周縁部に達しているとともに途中に高抵
抗部８を設けた接地用の線路導体６ｂが形成され、下面
に接地導体層６ｃが形成されており、側面に上下面を貫
通するとともに上面側開口に線路導体６ｂの他端が達し
ている切欠き部１６が形成されており、かつ切欠き部１
６の内面に線路導体６ｂの他端と接地導体層６ｃとを電
気的に接続する導体層１６ｂが形成されている。
波信号成分の反射によるノイズが入り込んで半導体素子
が誤作動を起こすのを防ぐことにより、信頼性の高いも
のとすること。 【解決手段】 半導体パッケージに収納される回路基板
６は、その上面に一端が半導体素子５に電気的に接続さ
れ他端が上面の周縁部に達しているとともに途中に高抵
抗部８を設けた接地用の線路導体６ｂが形成され、下面
に接地導体層６ｃが形成されており、側面に上下面を貫
通するとともに上面側開口に線路導体６ｂの他端が達し
ている切欠き部１６が形成されており、かつ切欠き部１
６の内面に線路導体６ｂの他端と接地導体層６ｃとを電
気的に接続する導体層１６ｂが形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波信号で作動
する半導体素子を収納するための半導体素子収納用パッ
ケージに関する。
する半導体素子を収納するための半導体素子収納用パッ
ケージに関する。
【０００２】
【従来の技術】従来、光通信分野で使用されたり、マイ
クロ波帯、ミリ波帯等の高周波信号を用いる各種半導体
素子を収納する半導体素子収納用パッケージ（以下、半
導体パッケージという）には、半導体素子を電気的に接
地させるための線路導体が設けられている。この半導体
パッケージを図５に断面図で示す。同図において、２１
は基体、２２は枠体、２６は回路基板である。
クロ波帯、ミリ波帯等の高周波信号を用いる各種半導体
素子を収納する半導体素子収納用パッケージ（以下、半
導体パッケージという）には、半導体素子を電気的に接
地させるための線路導体が設けられている。この半導体
パッケージを図５に断面図で示す。同図において、２１
は基体、２２は枠体、２６は回路基板である。
【０００３】基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）
−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン
（Ｗ）の焼結材等から成る略四角形状の板状体であり、
その上側主面の略中央部には、ＩＣ、ＬＳＩ、半導体レ
ーザ（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素
子２５を搭載して成る回路基板２６を載置する載置部２
１ａが形成されている。載置部２１ａには、半導体素子
２５が、例えばアルミナ（Ａｌ2Ｏ3）、窒化アルミニウ
ム（ＡｌＮ）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ 2）等
のセラミックスから成る回路基板２６に搭載された状態
で載置固定される。回路基板２６の下面には、接地導体
層２６ｃが被着形成されており、銀（Ａｇ）ろう、Ａｇ
−銅（Ｃｕ）ろう等のろう材や半田によって接地導体層
２６ｃと載置部２１ａが強固に接着固定される。
−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン
（Ｗ）の焼結材等から成る略四角形状の板状体であり、
その上側主面の略中央部には、ＩＣ、ＬＳＩ、半導体レ
ーザ（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素
子２５を搭載して成る回路基板２６を載置する載置部２
１ａが形成されている。載置部２１ａには、半導体素子
２５が、例えばアルミナ（Ａｌ2Ｏ3）、窒化アルミニウ
ム（ＡｌＮ）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ 2）等
のセラミックスから成る回路基板２６に搭載された状態
で載置固定される。回路基板２６の下面には、接地導体
層２６ｃが被着形成されており、銀（Ａｇ）ろう、Ａｇ
−銅（Ｃｕ）ろう等のろう材や半田によって接地導体層
２６ｃと載置部２１ａが強固に接着固定される。
【０００４】なお、回路基板２６に搭載された半導体素
子２５は、その電極が回路基板２６に被着形成されてい
る第１の線路導体２６ａと第２の線路導体２６ｂにそれ
ぞれボンディングワイヤ２７ａ，２７ｂを介して電気的
に接続されている。
子２５は、その電極が回路基板２６に被着形成されてい
る第１の線路導体２６ａと第２の線路導体２６ｂにそれ
ぞれボンディングワイヤ２７ａ，２７ｂを介して電気的
に接続されている。
【０００５】基体２１の上側主面の外周部には載置部２
１ａを囲繞するようにして枠体２２が立設されており、
枠体２２は基体２１とともにその内側に半導体素子２５
を収容する空所を形成する。この枠体２２は基体２１と
同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から
成り、基体２１と一体成形される、または基体２１にＡ
ｇろう、Ａｇ−Ｃｕろう等のろう材を介してろう付けさ
れる、またはシーム溶接法等の溶接法により接合される
ことによって基体２１の上側主面外周部に立設される。
１ａを囲繞するようにして枠体２２が立設されており、
枠体２２は基体２１とともにその内側に半導体素子２５
を収容する空所を形成する。この枠体２２は基体２１と
同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から
成り、基体２１と一体成形される、または基体２１にＡ
ｇろう、Ａｇ−Ｃｕろう等のろう材を介してろう付けさ
れる、またはシーム溶接法等の溶接法により接合される
ことによって基体２１の上側主面外周部に立設される。
【０００６】枠体２２の側面には同軸コネクタ２３が嵌
着される貫通孔２２ａが形成されており、貫通孔２２ａ
内に同軸コネクタ２３を嵌め込むとともに半田等の封着
材を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱し
て封着材を溶融させ、溶融した封着材を毛細管現象によ
り同軸コネクタ２３と貫通孔２２ａの内壁との隙間に充
填させることによって、同軸コネクタ２３が貫通孔２２
ａ内に半田等の封着材を介して嵌着接合される。
着される貫通孔２２ａが形成されており、貫通孔２２ａ
内に同軸コネクタ２３を嵌め込むとともに半田等の封着
材を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱し
て封着材を溶融させ、溶融した封着材を毛細管現象によ
り同軸コネクタ２３と貫通孔２２ａの内壁との隙間に充
填させることによって、同軸コネクタ２３が貫通孔２２
ａ内に半田等の封着材を介して嵌着接合される。
【０００７】同軸コネクタ２３は、中心軸部分に信号線
路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の
中心導体２３ａが固定されている。中心導体２３ａが半
田等から成る導電性接着材を介して回路基板２６の第１
の線路導体２６ａに電気的に接続される。この同軸コネ
クタ２３には、外部電気回路（図示せず）に接続された
同軸ケーブル（図示せず）が装着されることによって、
内部に収納された半導体素子２５が同軸コネクタ２３の
中心導体２３ａを介して外部電気回路に電気的に接続さ
れることとなる。
路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の
中心導体２３ａが固定されている。中心導体２３ａが半
田等から成る導電性接着材を介して回路基板２６の第１
の線路導体２６ａに電気的に接続される。この同軸コネ
クタ２３には、外部電気回路（図示せず）に接続された
同軸ケーブル（図示せず）が装着されることによって、
内部に収納された半導体素子２５が同軸コネクタ２３の
中心導体２３ａを介して外部電気回路に電気的に接続さ
れることとなる。
【０００８】第２の線路導体２６ｂは、図６に要部拡大
平面図を示すように、回路基板２６の第２の線路導体２
６ｂの延長部の側面に設けられた導体層２６ｄを介し
て、接地導体層２６ｃに電気的に接続される。第２の線
路導体２６ｂには高抵抗部２８が設けられており、第２
の線路導体２６ｂに接続されて接地導体層２６ｃに接地
される半導体素子２５の終端用信号に含まれる高周波信
号成分を電気エネルギーから熱エネルギーに変換し、接
地導体層２６ｃからの反射によるノイズを抑制して、終
端用信号を電気的に接地している。
平面図を示すように、回路基板２６の第２の線路導体２
６ｂの延長部の側面に設けられた導体層２６ｄを介し
て、接地導体層２６ｃに電気的に接続される。第２の線
路導体２６ｂには高抵抗部２８が設けられており、第２
の線路導体２６ｂに接続されて接地導体層２６ｃに接地
される半導体素子２５の終端用信号に含まれる高周波信
号成分を電気エネルギーから熱エネルギーに変換し、接
地導体層２６ｃからの反射によるノイズを抑制して、終
端用信号を電気的に接地している。
【０００９】または、導体層２６ｄを設ける代わりに、
図７に要部拡大平面図を示すように、第２の線路導体２
６ｂの高抵抗部２８と、ボンディングワイヤ２７ｂが接
続された側と反対側の回路基板２６の側面との間に貫通
孔２６ｅを設け、その貫通孔２６ｅ内面に導体層を設け
ることによって、第２の線路導体２６ｂを接地導体層２
６ｃに電気的に接続する構成が提案されている（特開平
１０−５１０６９号公報参照）。
図７に要部拡大平面図を示すように、第２の線路導体２
６ｂの高抵抗部２８と、ボンディングワイヤ２７ｂが接
続された側と反対側の回路基板２６の側面との間に貫通
孔２６ｅを設け、その貫通孔２６ｅ内面に導体層を設け
ることによって、第２の線路導体２６ｂを接地導体層２
６ｃに電気的に接続する構成が提案されている（特開平
１０−５１０６９号公報参照）。
【００１０】そして、基体２１、枠体２２から成る容器
内部に半導体素子２５を収容し、枠体２２の上面に蓋体
２４をろう付けやシームウエルド法等の溶接法により接
合して容器内部を気密に封止することによって製品とし
ての半導体装置となる。
内部に半導体素子２５を収容し、枠体２２の上面に蓋体
２４をろう付けやシームウエルド法等の溶接法により接
合して容器内部を気密に封止することによって製品とし
ての半導体装置となる。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体パッケージにおいては、回路基板２６に設け
た第２の線路導体２６ｂを伝わる終端用信号の高周波化
が進むと、第２の線路導体２６ｂに設けられた高抵抗部
２８において、終端用信号の電気エネルギーを熱エネル
ギーに変換することが困難になってきた。そのため、第
２の線路導体２６ｂを伝送する終端用信号を確実に接地
できなくなり、第２の線路導体２６ｂを伝わる終端用信
号によって接地導体層２６ｃからの反射によるノイズが
発生し、そのノイズが半導体素子２５に入り込んで半導
体素子２５に誤動作を発生させるという問題点を有して
いた。
来の半導体パッケージにおいては、回路基板２６に設け
た第２の線路導体２６ｂを伝わる終端用信号の高周波化
が進むと、第２の線路導体２６ｂに設けられた高抵抗部
２８において、終端用信号の電気エネルギーを熱エネル
ギーに変換することが困難になってきた。そのため、第
２の線路導体２６ｂを伝送する終端用信号を確実に接地
できなくなり、第２の線路導体２６ｂを伝わる終端用信
号によって接地導体層２６ｃからの反射によるノイズが
発生し、そのノイズが半導体素子２５に入り込んで半導
体素子２５に誤動作を発生させるという問題点を有して
いた。
【００１２】特に、上記問題点は、光通信分野で使用さ
れたりマイクロ波帯、ミリ波帯等の高周波信号を用いる
各種半導体素子を組み込んだ半導体装置の高速情報処理
化が進み、第１の線路導体２６ａおよび第２の線路導体
２６ｂを介して半導体素子２５に入出力される信号がよ
り高周波領域になると、より顕著となっていた。
れたりマイクロ波帯、ミリ波帯等の高周波信号を用いる
各種半導体素子を組み込んだ半導体装置の高速情報処理
化が進み、第１の線路導体２６ａおよび第２の線路導体
２６ｂを介して半導体素子２５に入出力される信号がよ
り高周波領域になると、より顕著となっていた。
【００１３】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、半導体素子の終端用電極
に終端用信号の高周波信号成分の反射によるノイズが入
り込んで半導体素子が誤作動を起こすのを防ぐことによ
り、信頼性の高いものとすることである。
れたものであり、その目的は、半導体素子の終端用電極
に終端用信号の高周波信号成分の反射によるノイズが入
り込んで半導体素子が誤作動を起こすのを防ぐことによ
り、信頼性の高いものとすることである。
【００１４】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上側主面に半導体素子および回路基板を載置する
ための載置部を有する基体と、前記上側主面の外周部に
前記載置部を囲繞するように接合された枠体とを具備し
た半導体素子収納用パッケージにおいて、前記回路基板
は、その上面に一端が前記半導体素子に電気的に接続さ
れ他端が前記上面の周縁部に達しているとともに途中に
高抵抗部を設けた接地用の線路導体が形成され、下面に
接地導体層が形成されており、側面に上下面を貫通する
とともに上面側開口に前記線路導体の他端が達している
切欠き部が形成されており、かつ前記切欠き部の内面に
前記線路導体の他端と前記接地導体層とを電気的に接続
する導体層が形成されていることを特徴とする。
ジは、上側主面に半導体素子および回路基板を載置する
ための載置部を有する基体と、前記上側主面の外周部に
前記載置部を囲繞するように接合された枠体とを具備し
た半導体素子収納用パッケージにおいて、前記回路基板
は、その上面に一端が前記半導体素子に電気的に接続さ
れ他端が前記上面の周縁部に達しているとともに途中に
高抵抗部を設けた接地用の線路導体が形成され、下面に
接地導体層が形成されており、側面に上下面を貫通する
とともに上面側開口に前記線路導体の他端が達している
切欠き部が形成されており、かつ前記切欠き部の内面に
前記線路導体の他端と前記接地導体層とを電気的に接続
する導体層が形成されていることを特徴とする。
【００１５】本発明は、回路基板の側面に上下面を貫通
するとともに上面側開口に線路導体の他端が達している
切欠き部が形成されており、かつ切欠き部の内面に線路
導体の他端と接地導体層とを電気的に接続する導体層が
形成されていることから、線路導体を伝送する終端用信
号のうち高抵抗部において電気エネルギーから熱エネル
ギーに変換しきれないものを、切欠き部の内面に形成さ
れた導体層において枠体に向けて放射させることによ
り、終端用信号を確実に接地することができ、線路導体
の他端における終端用信号の高周波信号成分の反射を減
少させることができる。
するとともに上面側開口に線路導体の他端が達している
切欠き部が形成されており、かつ切欠き部の内面に線路
導体の他端と接地導体層とを電気的に接続する導体層が
形成されていることから、線路導体を伝送する終端用信
号のうち高抵抗部において電気エネルギーから熱エネル
ギーに変換しきれないものを、切欠き部の内面に形成さ
れた導体層において枠体に向けて放射させることによ
り、終端用信号を確実に接地することができ、線路導体
の他端における終端用信号の高周波信号成分の反射を減
少させることができる。
【００１６】本発明において、好ましくは、前記切欠き
部は前記線路導体よりも幅広であることを特徴とする。
部は前記線路導体よりも幅広であることを特徴とする。
【００１７】本発明は、上記の構成により、高抵抗部で
電気的に接地しきれない終端用信号を切欠き部の内面に
形成された導体層において、枠体に向けて終端用信号を
放射し易くなる。即ち、線路導体に設けられた高抵抗部
において電気エネルギーから熱エネルギーに変換しきれ
ない終端用信号を放射させることによって、終端用信号
をより確実に接地させることができる。
電気的に接地しきれない終端用信号を切欠き部の内面に
形成された導体層において、枠体に向けて終端用信号を
放射し易くなる。即ち、線路導体に設けられた高抵抗部
において電気エネルギーから熱エネルギーに変換しきれ
ない終端用信号を放射させることによって、終端用信号
をより確実に接地させることができる。
【００１８】また本発明において、好ましくは、前記回
路基板の上面に前記線路導体を取り囲むように形成され
るとともに前記線路導体の他端側に接続された同一面接
地導体層が形成されていることを特徴とする。
路基板の上面に前記線路導体を取り囲むように形成され
るとともに前記線路導体の他端側に接続された同一面接
地導体層が形成されていることを特徴とする。
【００１９】本発明は、上記の構成により、線路導体の
他端において線路導体を伝送する終端用信号を電気的に
接地させるための接地導体層の面積を拡大できるため、
線路導体から接地導体層に向けての終端用信号の伝送を
スムーズに行なうことができ、他端における終端用信号
の高周波信号成分の反射を有効に減少させることができ
る。また、線路導体に略平行にかつ取り囲むように同一
面接地導体層が設けられていることから、線路導体から
同一面接地導体層に終端用信号の高周波信号成分を空間
を介して短絡させることができ、線路導体において終端
用信号を減衰させてより確実に接地することができる。
即ち、線路導体を進行する終端用信号は、線路導体の他
端側に向かって同一面接地導体層に空間を介して短絡さ
れながら進行するため、他端側にいくにつれて大幅に減
衰されることとなる。
他端において線路導体を伝送する終端用信号を電気的に
接地させるための接地導体層の面積を拡大できるため、
線路導体から接地導体層に向けての終端用信号の伝送を
スムーズに行なうことができ、他端における終端用信号
の高周波信号成分の反射を有効に減少させることができ
る。また、線路導体に略平行にかつ取り囲むように同一
面接地導体層が設けられていることから、線路導体から
同一面接地導体層に終端用信号の高周波信号成分を空間
を介して短絡させることができ、線路導体において終端
用信号を減衰させてより確実に接地することができる。
即ち、線路導体を進行する終端用信号は、線路導体の他
端側に向かって同一面接地導体層に空間を介して短絡さ
れながら進行するため、他端側にいくにつれて大幅に減
衰されることとなる。
【００２０】本発明は、このような構成により、線路導
体を伝わる終端用信号の高周波信号成分によって反射に
よるノイズが発生してそのノイズが半導体素子に入り込
むのを防止し、その結果半導体素子を正常に作動させ得
る。
体を伝わる終端用信号の高周波信号成分によって反射に
よるノイズが発生してそのノイズが半導体素子に入り込
むのを防止し、その結果半導体素子を正常に作動させ得
る。
【００２１】本発明の半導体装置は、上記本発明の半導
体素子収納用パッケージと、前記載置部に載置固定され
た前記回路基板および前記半導体素子と、前記枠体の上
面に接合された蓋体とを具備したことを特徴とする。
体素子収納用パッケージと、前記載置部に載置固定され
た前記回路基板および前記半導体素子と、前記枠体の上
面に接合された蓋体とを具備したことを特徴とする。
【００２２】本発明は、このような構成により、本発明
の半導体パッケージを用いた信頼性の高い半導体装置を
提供できる。
の半導体パッケージを用いた信頼性の高い半導体装置を
提供できる。
【００２３】
【発明の実施の形態】本発明の半導体パッケージについ
て以下に詳細に説明する。図１は本発明の半導体パッケ
ージについて実施の形態の一例を示す断面図であり、１
は基体、２は枠体、６は回路基板である。
て以下に詳細に説明する。図１は本発明の半導体パッケ
ージについて実施の形態の一例を示す断面図であり、１
は基体、２は枠体、６は回路基板である。
【００２４】本発明の基体１は、Ｆｅ−Ｎｉ−Ｃｏ合金
等の金属やＣｕ−Ｗの焼結材等から成る略四角形状の板
状体であり、そのインゴットに圧延加工や打ち抜き加工
等の従来周知の金属加工法、または射出成形と切削加工
等を施すことによって、所定の形状に製作される。基体
１の上側主面の略中央部には、ＩＣ、ＬＳＩ、ＬＤ、Ｐ
Ｄ等の半導体素子５を載置するための載置部１ａが形成
されており、載置部１ａには半導体素子５が、例えばＡ
ｌ2Ｏ3、ＡｌＮ、３Ａｌ2Ｏ3・２ＳｉＯ2等のセラミッ
クスからなる回路基板６に搭載された状態で載置固定さ
れる。回路基板６の下面には接地導体層６ｃが被着され
ており、Ａｇろう、Ａｇ−Ｃｕろう等のろう材や金（Ａ
ｕ）−錫（Ｓｎ）半田や鉛（Ｐｂ）−Ｓｎ半田等の半田
等によって接地導体層６ｃと載置部１ａが強固に接着固
定される。
等の金属やＣｕ−Ｗの焼結材等から成る略四角形状の板
状体であり、そのインゴットに圧延加工や打ち抜き加工
等の従来周知の金属加工法、または射出成形と切削加工
等を施すことによって、所定の形状に製作される。基体
１の上側主面の略中央部には、ＩＣ、ＬＳＩ、ＬＤ、Ｐ
Ｄ等の半導体素子５を載置するための載置部１ａが形成
されており、載置部１ａには半導体素子５が、例えばＡ
ｌ2Ｏ3、ＡｌＮ、３Ａｌ2Ｏ3・２ＳｉＯ2等のセラミッ
クスからなる回路基板６に搭載された状態で載置固定さ
れる。回路基板６の下面には接地導体層６ｃが被着され
ており、Ａｇろう、Ａｇ−Ｃｕろう等のろう材や金（Ａ
ｕ）−錫（Ｓｎ）半田や鉛（Ｐｂ）−Ｓｎ半田等の半田
等によって接地導体層６ｃと載置部１ａが強固に接着固
定される。
【００２５】半導体素子５は、その電極が回路基板６の
上面に被着形成されている第１の線路導体６ａおよび第
２の線路導体６ｂにそれぞれボンディングワイヤ７ａ，
７ｂを介して電気的に接続されている。
上面に被着形成されている第１の線路導体６ａおよび第
２の線路導体６ｂにそれぞれボンディングワイヤ７ａ，
７ｂを介して電気的に接続されている。
【００２６】回路基板６は、例えばＡｌ2Ｏ3セラミック
スから成る場合、以下のようにして作製される。まず、
Ａｌ2Ｏ3，酸化珪素（ＳｉＯ2），酸化カルシウム（Ｃ
ａＯ），酸化マグネシウム（ＭｇＯ）等の原料粉末に適
当な有機バインダや可塑剤，分散剤，溶剤等を添加混合
して泥漿状となす。これを従来周知のドクターブレード
法でシート状となすことによってセラミックグリーンシ
ートを得る。しかる後、このセラミックグリーンシート
に適当な打ち抜き加工を施す、または、Ａｌ2Ｏ3，Ｓｉ
Ｏ2，ＣａＯ，ＭｇＯ等の原料粉末を金型に充填しプレ
ス成型することによって、所定の形状に成形する。その
セラミックグリーンシートの上面に第１の線路導体６
ａ、接地用の第２の線路導体６ｂおよび接地導体層６ｃ
となる金属ペーストを印刷塗布し、還元雰囲気中で約１
６００℃の温度で焼成することによって製作される。
スから成る場合、以下のようにして作製される。まず、
Ａｌ2Ｏ3，酸化珪素（ＳｉＯ2），酸化カルシウム（Ｃ
ａＯ），酸化マグネシウム（ＭｇＯ）等の原料粉末に適
当な有機バインダや可塑剤，分散剤，溶剤等を添加混合
して泥漿状となす。これを従来周知のドクターブレード
法でシート状となすことによってセラミックグリーンシ
ートを得る。しかる後、このセラミックグリーンシート
に適当な打ち抜き加工を施す、または、Ａｌ2Ｏ3，Ｓｉ
Ｏ2，ＣａＯ，ＭｇＯ等の原料粉末を金型に充填しプレ
ス成型することによって、所定の形状に成形する。その
セラミックグリーンシートの上面に第１の線路導体６
ａ、接地用の第２の線路導体６ｂおよび接地導体層６ｃ
となる金属ペーストを印刷塗布し、還元雰囲気中で約１
６００℃の温度で焼成することによって製作される。
【００２７】第１の線路導体６ａ、第２の線路導体６ｂ
および接地導体層６ｃとなる金属ペーストは、Ｗ，モリ
ブデン（Ｍｏ），マンガン（Ｍｎ）等の高融点金属粉末
に適当な有機バインダや溶剤を添加混合してペースト状
となしたものを従来周知のスクリーン印刷法を採用して
印刷することにより、セラミックグリーンシートまたは
セラミックスの成形体に印刷塗布される。
および接地導体層６ｃとなる金属ペーストは、Ｗ，モリ
ブデン（Ｍｏ），マンガン（Ｍｎ）等の高融点金属粉末
に適当な有機バインダや溶剤を添加混合してペースト状
となしたものを従来周知のスクリーン印刷法を採用して
印刷することにより、セラミックグリーンシートまたは
セラミックスの成形体に印刷塗布される。
【００２８】なお、第１の線路導体６ａ、第２の線路導
体６ｂおよび接地導体層６ｃは薄膜形成法によって形成
されていても良く、その場合、第１の線路導体６ａ、第
２の線路導体６ｂおよび接地導体層６ｃは窒化タンタル
（Ｔａ2Ｎ）、ニクロム（Ｎｉ−Ｃｒ合金）、チタン
（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、Ａｕ等
から形成され、セラミックグリーンシートを焼成した後
に形成される。
体６ｂおよび接地導体層６ｃは薄膜形成法によって形成
されていても良く、その場合、第１の線路導体６ａ、第
２の線路導体６ｂおよび接地導体層６ｃは窒化タンタル
（Ｔａ2Ｎ）、ニクロム（Ｎｉ−Ｃｒ合金）、チタン
（Ｔｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、Ａｕ等
から形成され、セラミックグリーンシートを焼成した後
に形成される。
【００２９】回路基板６は、他の実施の形態として、図
２のように、上面に第１の線路導体６ａと下面に接地導
体層６ｃ−Ａが被着された回路基板６−Ａと、上面に第
２の線路導体６ｂと下面に接地導体層６ｃ−Ｂが被着さ
れた回路基板６−Ｂから構成されていても良い。その場
合、半導体素子５は回路基板６−Ａと回路基板６−Ｂの
間に載置固定され、半導体素子５の電極が第１の線路導
体６ａおよび第２の線路導体６ｂにそれぞれボンディン
グワイヤ７ａ，７ｂを介して電気的に接続されていても
良い。
２のように、上面に第１の線路導体６ａと下面に接地導
体層６ｃ−Ａが被着された回路基板６−Ａと、上面に第
２の線路導体６ｂと下面に接地導体層６ｃ−Ｂが被着さ
れた回路基板６−Ｂから構成されていても良い。その場
合、半導体素子５は回路基板６−Ａと回路基板６−Ｂの
間に載置固定され、半導体素子５の電極が第１の線路導
体６ａおよび第２の線路導体６ｂにそれぞれボンディン
グワイヤ７ａ，７ｂを介して電気的に接続されていても
良い。
【００３０】また、基体１の上側主面の外周部には載置
部１ａを囲繞するようにして枠体２が立設されており、
枠体２は基体１とともにその内側に半導体素子５を収容
する空所を形成する。この枠体２は、基体１と同様にＦ
ｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基
体１と一体成形される、または基体１に銀ろう等のろう
材を介してろう付けされる、またはシーム溶接法等の溶
接法により接合されることによって基体１の上側主面の
外周部に立設される。
部１ａを囲繞するようにして枠体２が立設されており、
枠体２は基体１とともにその内側に半導体素子５を収容
する空所を形成する。この枠体２は、基体１と同様にＦ
ｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基
体１と一体成形される、または基体１に銀ろう等のろう
材を介してろう付けされる、またはシーム溶接法等の溶
接法により接合されることによって基体１の上側主面の
外周部に立設される。
【００３１】なお、枠体２は上記のような金属から成る
か、またはセラミックス等の誘電体材料から成りかつそ
の表面にメタライズ層等の導体層が形成されているのが
好ましい。この場合、後述するように、第２の線路導体
６ｂを伝送する終端用信号のうち高抵抗部８において電
気エネルギーから熱エネルギーに変換しきれないもの
を、切欠き部１６の内面に形成された導体層１６ｂで枠
体２に向けて放射させることにより、枠体２で終端用信
号を確実に接地させることができる。
か、またはセラミックス等の誘電体材料から成りかつそ
の表面にメタライズ層等の導体層が形成されているのが
好ましい。この場合、後述するように、第２の線路導体
６ｂを伝送する終端用信号のうち高抵抗部８において電
気エネルギーから熱エネルギーに変換しきれないもの
を、切欠き部１６の内面に形成された導体層１６ｂで枠
体２に向けて放射させることにより、枠体２で終端用信
号を確実に接地させることができる。
【００３２】枠体２の側面には同軸コネクタ３が嵌着さ
れる貫通孔２ａが形成されており、貫通孔２ａ内には同
軸コネクタ３を嵌め込むとともにＡｕ−Ｓｎ半田やＰｂ
−Ｓｎ半田等の封着材を貫通孔２ａとの隙間に挿入し、
しかる後、加熱して封着材を溶融させ、溶融した封着材
は毛細管現象により同軸コネクタ３と貫通孔２ａの内壁
との隙間に充填されることによって、同軸コネクタ３が
貫通孔２ａ内に半田等の封着材を介して嵌着接合され
る。
れる貫通孔２ａが形成されており、貫通孔２ａ内には同
軸コネクタ３を嵌め込むとともにＡｕ−Ｓｎ半田やＰｂ
−Ｓｎ半田等の封着材を貫通孔２ａとの隙間に挿入し、
しかる後、加熱して封着材を溶融させ、溶融した封着材
は毛細管現象により同軸コネクタ３と貫通孔２ａの内壁
との隙間に充填されることによって、同軸コネクタ３が
貫通孔２ａ内に半田等の封着材を介して嵌着接合され
る。
【００３３】同軸コネクタ３は、半導体パッケージの内
部に収容する半導体素子５を外部電気回路に接続された
同軸ケーブルに電気的に接続させるものであり、Ｆｅ−
Ｎｉ−Ｃｏ合金等の金属から成る円筒形等の筒状の外周
導体に、ガラス等の絶縁体が充填され中心軸にＦｅ−Ｎ
ｉ−Ｃｏ合金等の金属から成る中心導体３ａが固定され
て成る。中心導体３ａが半田等から成る導電性接着材を
介して回路基板６の第１の線路導体６ａに電気的に接続
される。この同軸コネクタ３に、外部より同軸ケーブル
が装着されることによって、内部に収納された半導体素
子５が同軸コネクタ３の中心導体３ａを介して外部電気
回路に電気的に接続されることとなる。
部に収容する半導体素子５を外部電気回路に接続された
同軸ケーブルに電気的に接続させるものであり、Ｆｅ−
Ｎｉ−Ｃｏ合金等の金属から成る円筒形等の筒状の外周
導体に、ガラス等の絶縁体が充填され中心軸にＦｅ−Ｎ
ｉ−Ｃｏ合金等の金属から成る中心導体３ａが固定され
て成る。中心導体３ａが半田等から成る導電性接着材を
介して回路基板６の第１の線路導体６ａに電気的に接続
される。この同軸コネクタ３に、外部より同軸ケーブル
が装着されることによって、内部に収納された半導体素
子５が同軸コネクタ３の中心導体３ａを介して外部電気
回路に電気的に接続されることとなる。
【００３４】そして、半導体素子５の電極と回路基板６
の上面に形成された第１の線路導体６ａとがボンディン
グワイヤ７ａにより電気的に接続され、第１の線路導体
６ａと中心導体３ａとが半田等の導電性接着材を介して
電気的に接続される。
の上面に形成された第１の線路導体６ａとがボンディン
グワイヤ７ａにより電気的に接続され、第１の線路導体
６ａと中心導体３ａとが半田等の導電性接着材を介して
電気的に接続される。
【００３５】また、回路基板６の上面に形成された第２
の線路導体６ｂは、図３に示すように、一端が半導体素
子５に電気的に接続され、他端が回路基板６の上面の周
縁部に達しており、かつ途中に高抵抗部８が設けられ、
下面に接地導体層６ｃが形成されている。また、回路基
板６の側面に上下面を貫通するとともに上面側開口に線
路導体６ｂの他端が達している切欠き部１６が形成され
ており、かつ切欠き部１６の内面に線路導体６ｂの他端
と接地導体層６ｃとを電気的に接続する導体層１６ｂが
形成されている。さらに、好ましくは、切欠き部１６の
幅が線路導体６ｂよりも幅広である場合、線路導体６ｂ
の他端において、切欠き部１６の周縁部に線路導体６ｂ
と導体層１６ｂとを電気的に接続するための周縁部導体
層（第２の導体層）１６ａが形成されている。このよう
にして、第２の線路導体６ｂが切欠き部１６の内面に設
けられた導体層１６ｂを介して接地導体層６ｃに電気的
に接続される。
の線路導体６ｂは、図３に示すように、一端が半導体素
子５に電気的に接続され、他端が回路基板６の上面の周
縁部に達しており、かつ途中に高抵抗部８が設けられ、
下面に接地導体層６ｃが形成されている。また、回路基
板６の側面に上下面を貫通するとともに上面側開口に線
路導体６ｂの他端が達している切欠き部１６が形成され
ており、かつ切欠き部１６の内面に線路導体６ｂの他端
と接地導体層６ｃとを電気的に接続する導体層１６ｂが
形成されている。さらに、好ましくは、切欠き部１６の
幅が線路導体６ｂよりも幅広である場合、線路導体６ｂ
の他端において、切欠き部１６の周縁部に線路導体６ｂ
と導体層１６ｂとを電気的に接続するための周縁部導体
層（第２の導体層）１６ａが形成されている。このよう
にして、第２の線路導体６ｂが切欠き部１６の内面に設
けられた導体層１６ｂを介して接地導体層６ｃに電気的
に接続される。
【００３６】図３に示したように、第２の線路導体６ｂ
の他端において切欠き部１６が設けられ、第２の線路導
体６ｂの他端から切欠き部１６の内面および接地導体層
６ｃにかけて導体層１６ｂが形成されていることから、
第２の線路導体６ｂを伝送する終端用信号のうち高抵抗
部８において電気エネルギーから熱エネルギーに変換し
きれないものを、切欠き部１６の内面に形成された導体
層１６ｂで枠体２に向けて放射させることにより、終端
用信号を確実に接地させることができる。その結果、第
２の線路導体６ｂの他端における終端用信号の高周波信
号成分の反射を有効に減少させることができる。
の他端において切欠き部１６が設けられ、第２の線路導
体６ｂの他端から切欠き部１６の内面および接地導体層
６ｃにかけて導体層１６ｂが形成されていることから、
第２の線路導体６ｂを伝送する終端用信号のうち高抵抗
部８において電気エネルギーから熱エネルギーに変換し
きれないものを、切欠き部１６の内面に形成された導体
層１６ｂで枠体２に向けて放射させることにより、終端
用信号を確実に接地させることができる。その結果、第
２の線路導体６ｂの他端における終端用信号の高周波信
号成分の反射を有効に減少させることができる。
【００３７】第２の線路導体６ｂの途中に設けられた高
抵抗部８は、Ｔａ2Ｎ、Ｎｉ−Ｃｒ合金等の材料から成
り、回路基板６に印刷塗布された後に焼成されるか、薄
膜形成法により形成され、所望の抵抗値を有する厚み、
幅、形状になるように形成される。抵抗値を微小調整す
るために、高抵抗部８の一部をレーザー加工によって除
去することもできる。
抵抗部８は、Ｔａ2Ｎ、Ｎｉ−Ｃｒ合金等の材料から成
り、回路基板６に印刷塗布された後に焼成されるか、薄
膜形成法により形成され、所望の抵抗値を有する厚み、
幅、形状になるように形成される。抵抗値を微小調整す
るために、高抵抗部８の一部をレーザー加工によって除
去することもできる。
【００３８】本発明において、好ましくは、切欠き部１
６の幅が線路導体６ｂより幅広であるのが良く、この場
合第２の線路導体６ｂを伝送する終端用信号のうち高抵
抗部８で電気エネルギーから熱エネルギーに変換しきれ
ないものを、切欠き部１６の内面に形成された導体層１
６ｂで枠体２に向けて放射させ易くする。これにより、
終端用信号をより確実に接地させることができ、第２の
線路導体６ｂの他端における終端用信号の高周波信号成
分の反射を有効に減少させることができる。
６の幅が線路導体６ｂより幅広であるのが良く、この場
合第２の線路導体６ｂを伝送する終端用信号のうち高抵
抗部８で電気エネルギーから熱エネルギーに変換しきれ
ないものを、切欠き部１６の内面に形成された導体層１
６ｂで枠体２に向けて放射させ易くする。これにより、
終端用信号をより確実に接地させることができ、第２の
線路導体６ｂの他端における終端用信号の高周波信号成
分の反射を有効に減少させることができる。
【００３９】また好ましくは、図４のように、回路基板
６の上面に第２の線路導体６ｂに略平行にかつ取り囲む
ように形成されるとともに第２の線路導体６ｂの他端側
に接続された同一面接地導体層１７を形成することによ
り、第２の線路導体６ｂの他端で第２の線路導体６ｂを
伝送する終端用信号を電気的に接地させるための接地導
体層の面積を拡大できる。そのため、第２の線路導体６
ｂから接地導体層に向けての終端用信号の伝送をスムー
ズに行なうことができ、第２の線路導体６ｂの他端にお
ける終端用信号の高周波信号成分の反射を有効に減少さ
せ得る。
６の上面に第２の線路導体６ｂに略平行にかつ取り囲む
ように形成されるとともに第２の線路導体６ｂの他端側
に接続された同一面接地導体層１７を形成することによ
り、第２の線路導体６ｂの他端で第２の線路導体６ｂを
伝送する終端用信号を電気的に接地させるための接地導
体層の面積を拡大できる。そのため、第２の線路導体６
ｂから接地導体層に向けての終端用信号の伝送をスムー
ズに行なうことができ、第２の線路導体６ｂの他端にお
ける終端用信号の高周波信号成分の反射を有効に減少さ
せ得る。
【００４０】また、第２の線路導体６ｂに略平行にかつ
取り囲むように同一面接地導体層１７が設けられている
ため、第２の線路導体６ｂから同一面接地導体層１７に
終端用信号の高周波信号成分を空間を介して短絡させる
ことができ、第２の線路導体６ｂにおいて終端用信号を
減衰させてより確実に接地させることができる。
取り囲むように同一面接地導体層１７が設けられている
ため、第２の線路導体６ｂから同一面接地導体層１７に
終端用信号の高周波信号成分を空間を介して短絡させる
ことができ、第２の線路導体６ｂにおいて終端用信号を
減衰させてより確実に接地させることができる。
【００４１】この場合、同一面接地導体層１７は、回路
基板６の上面に第２の線路導体６ｂを取り囲むように設
けられるが、好ましくは、回路基板６の上面の略全周に
設けられるのがよく、同一面接地導体層１７から高周波
信号成分が枠体２に向けて放射され易くなる。即ち、第
２の線路導体６ｂに設けられた高抵抗部８において接地
しきれない終端用信号を放射させることによって、終端
用信号をより確実に接地することができる。
基板６の上面に第２の線路導体６ｂを取り囲むように設
けられるが、好ましくは、回路基板６の上面の略全周に
設けられるのがよく、同一面接地導体層１７から高周波
信号成分が枠体２に向けて放射され易くなる。即ち、第
２の線路導体６ｂに設けられた高抵抗部８において接地
しきれない終端用信号を放射させることによって、終端
用信号をより確実に接地することができる。
【００４２】このようにして、第２の線路導体６ｂを伝
わる終端用信号をより確実に接地することができ、第２
の線路導体６ｂを伝わる終端用信号の高周波信号成分に
よって接地導体層６ｃからの反射によるノイズが発生し
そのノイズが半導体素子５に入り込んで誤動作するのを
防止し、半導体素子５を正常に作動させ得る。
わる終端用信号をより確実に接地することができ、第２
の線路導体６ｂを伝わる終端用信号の高周波信号成分に
よって接地導体層６ｃからの反射によるノイズが発生し
そのノイズが半導体素子５に入り込んで誤動作するのを
防止し、半導体素子５を正常に作動させ得る。
【００４３】そして、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ
合金等の金属から成る蓋体４を半田付けやシームウエル
ド法により接合することにより製品としての半導体装置
となる。蓋体４により、容器内部に収容した半導体素子
５を気密に収容し、半導体素子５を長期にわたり正常か
つ安定に作動させることができる。この半導体装置は、
基体１が外部電気回路基板に実装され、同軸コネクタ３
と外部電気回路に接続された同軸ケーブルとを接続する
ことにより、内部に収容した半導体素子５が外部電気回
路に電気的に接続され、半導体素子５が高周波信号で作
動することとなる。
合金等の金属から成る蓋体４を半田付けやシームウエル
ド法により接合することにより製品としての半導体装置
となる。蓋体４により、容器内部に収容した半導体素子
５を気密に収容し、半導体素子５を長期にわたり正常か
つ安定に作動させることができる。この半導体装置は、
基体１が外部電気回路基板に実装され、同軸コネクタ３
と外部電気回路に接続された同軸ケーブルとを接続する
ことにより、内部に収容した半導体素子５が外部電気回
路に電気的に接続され、半導体素子５が高周波信号で作
動することとなる。
【００４４】本発明において、半導体素子５に入出力さ
れる高周波信号の好ましい周波数は５〜２０ＧＨｚ程度
であり、この場合に高周波信号の伝送特性を良好なもの
とすることができる。
れる高周波信号の好ましい周波数は５〜２０ＧＨｚ程度
であり、この場合に高周波信号の伝送特性を良好なもの
とすることができる。
【００４５】
【実施例】以下に本発明の実施例について説明する。
【００４６】（実施例）本発明の実施例と従来例につい
て、第２の線路導体６ｂの伝送特性を以下のように解析
した。伝送特性の解析は、図８（ａ）〜（ｆ）に示す６
種類の解析モデルについて行なった。これらの解析モデ
ルは、図２の構成をモデル化したものである。即ち、回
路基板６が回路基板６−Ａ，回路基板６−Ｂから成る構
成をモデル化したものである。
て、第２の線路導体６ｂの伝送特性を以下のように解析
した。伝送特性の解析は、図８（ａ）〜（ｆ）に示す６
種類の解析モデルについて行なった。これらの解析モデ
ルは、図２の構成をモデル化したものである。即ち、回
路基板６が回路基板６−Ａ，回路基板６−Ｂから成る構
成をモデル化したものである。
【００４７】図８（ａ）は、本発明の実施例の回路基板
で、切欠き部１６を設けた解析モデル（モデルＡ）であ
り、切欠き部１６の幅がＷ＝０．５ｍｍの場合である。
（ｂ）は、モデルＡにおいて切欠き部１６の幅がＷ＝
１．０ｍｍの場合である。（ｃ）は、モデルＡにおいて
切欠き部１６の幅がＷ＝２．０ｍｍの場合である。
（ｄ）は、従来構成であり、第２の線路導体２６ｂと接
地導体層とを回路基板２６側面に設けた導体層２６ｄに
より電気的に導通させた場合の解析モデル（モデルＢ）
である。（ｅ）は、従来構成であり、第２の線路導体２
６ｂと接地導体層を直径０．５ｍｍの貫通孔の内面に設
けた導体層により電気的に導通させた場合の解析モデル
（モデルＣ）である。（ｆ）は、切欠き部１６の幅がＷ
＝２．０ｍｍであり、第２の線路導体６ｂを取り囲むよ
うに同一面接地導体層１７が設けられた場合の解析モデ
ル（モデルＤ）である。
で、切欠き部１６を設けた解析モデル（モデルＡ）であ
り、切欠き部１６の幅がＷ＝０．５ｍｍの場合である。
（ｂ）は、モデルＡにおいて切欠き部１６の幅がＷ＝
１．０ｍｍの場合である。（ｃ）は、モデルＡにおいて
切欠き部１６の幅がＷ＝２．０ｍｍの場合である。
（ｄ）は、従来構成であり、第２の線路導体２６ｂと接
地導体層とを回路基板２６側面に設けた導体層２６ｄに
より電気的に導通させた場合の解析モデル（モデルＢ）
である。（ｅ）は、従来構成であり、第２の線路導体２
６ｂと接地導体層を直径０．５ｍｍの貫通孔の内面に設
けた導体層により電気的に導通させた場合の解析モデル
（モデルＣ）である。（ｆ）は、切欠き部１６の幅がＷ
＝２．０ｍｍであり、第２の線路導体６ｂを取り囲むよ
うに同一面接地導体層１７が設けられた場合の解析モデ
ル（モデルＤ）である。
【００４８】各解析モデルにおいて、回路基板６（２
６）（厚さ１．０ｍｍ）はアルミナセラミックス（比誘
電率εｒ＝９．４）からなり、回路基板６（２６）の上
面にはＴａ2Ｎから成る５０Ωの高抵抗部８（２８）を
有する線路導体６ｂ（２６ｂ）を形成した。そして、ボ
ンディングワイヤ７ｂ（２７ｂ）が接続される側と反対
側の回路基板６の側面の第２の線路導体６ｂ（２６ｂ）
を延長した部位に、切欠き部１６と導体層１６ｂ、また
は導体層２６ｄを形成した。また、図８（ｅ）では、高
抵抗部２８とボンディングワイヤ２７ｂが接続される側
と反対側の回路基板２６の側面との間に貫通孔２６ｅを
設け、貫通孔２６ｅ内面に導体層を形成したことによ
り、第２の線路導体２６ｂを回路基板２６の下面の接地
導体層２６ｃに電気的に接続した。
６）（厚さ１．０ｍｍ）はアルミナセラミックス（比誘
電率εｒ＝９．４）からなり、回路基板６（２６）の上
面にはＴａ2Ｎから成る５０Ωの高抵抗部８（２８）を
有する線路導体６ｂ（２６ｂ）を形成した。そして、ボ
ンディングワイヤ７ｂ（２７ｂ）が接続される側と反対
側の回路基板６の側面の第２の線路導体６ｂ（２６ｂ）
を延長した部位に、切欠き部１６と導体層１６ｂ、また
は導体層２６ｄを形成した。また、図８（ｅ）では、高
抵抗部２８とボンディングワイヤ２７ｂが接続される側
と反対側の回路基板２６の側面との間に貫通孔２６ｅを
設け、貫通孔２６ｅ内面に導体層を形成したことによ
り、第２の線路導体２６ｂを回路基板２６の下面の接地
導体層２６ｃに電気的に接続した。
【００４９】各解析モデルでは、半導体素子５の終端用
電極の両脇に接地用電極が設けられているものについて
モデル化しているため、その接地用電極にボンディング
ワイヤ７ｂ（２７ｂ）を介して接続される接地電極層
を、回路基板６（２６）の上面の縁部で第２の線路導体
６ｂ（２６ｂ）の両側に形成した。その接地電極層は、
回路基板６（２６）の側面に設けられた配線導体を介し
て接地導体層６ｃに電気的に接続されるようにした。
電極の両脇に接地用電極が設けられているものについて
モデル化しているため、その接地用電極にボンディング
ワイヤ７ｂ（２７ｂ）を介して接続される接地電極層
を、回路基板６（２６）の上面の縁部で第２の線路導体
６ｂ（２６ｂ）の両側に形成した。その接地電極層は、
回路基板６（２６）の側面に設けられた配線導体を介し
て接地導体層６ｃに電気的に接続されるようにした。
【００５０】また各解析モデルにおける、基体１（１
１）の材質はＦｅ−Ｎｉ−Ｃｏ合金、枠体２（２２）の
材質はＦｅ−Ｎｉ−Ｃｏ合金、ボンディングワイヤ７ｂ
（２７ｂ）の材質はＡｕであり、それぞれ同様の材質か
ら成るものとし、回路基板６（２６）、第２の線路導体
６ｂ（２６ｂ）、切欠き部１６、周縁部導体層１６ａお
よび同一面接地導体層１７の詳細な寸法は、それぞれ図
８（ａ）〜（ｆ）に示す通りとした（単位はｍｍ）。こ
れらの解析モデルに対し、０〜２０ＧＨｚの周波数帯域
について、第２の線路導体６ｂ（２６ｂ）を伝送する終
端用信号の反射損失をシミュレーションにより求めた。
１）の材質はＦｅ−Ｎｉ−Ｃｏ合金、枠体２（２２）の
材質はＦｅ−Ｎｉ−Ｃｏ合金、ボンディングワイヤ７ｂ
（２７ｂ）の材質はＡｕであり、それぞれ同様の材質か
ら成るものとし、回路基板６（２６）、第２の線路導体
６ｂ（２６ｂ）、切欠き部１６、周縁部導体層１６ａお
よび同一面接地導体層１７の詳細な寸法は、それぞれ図
８（ａ）〜（ｆ）に示す通りとした（単位はｍｍ）。こ
れらの解析モデルに対し、０〜２０ＧＨｚの周波数帯域
について、第２の線路導体６ｂ（２６ｂ）を伝送する終
端用信号の反射損失をシミュレーションにより求めた。
【００５１】図９は各解析モデルの反射損失のグラフで
ある。図９において、モデルＡとモデルＢとの比較を行
なうと、周波数が５〜２０ＧＨｚの場合、従来のモデル
Ｂに比べ、本発明のモデルＡで切欠き部１６の幅Ｗ＝
１．０ｍｍ，２．０ｍｍにおいて反射損失が改善されて
いることがわかる。
ある。図９において、モデルＡとモデルＢとの比較を行
なうと、周波数が５〜２０ＧＨｚの場合、従来のモデル
Ｂに比べ、本発明のモデルＡで切欠き部１６の幅Ｗ＝
１．０ｍｍ，２．０ｍｍにおいて反射損失が改善されて
いることがわかる。
【００５２】モデルＡとモデルＢの解析結果の比較にお
いて、各解析モデルを構成する各部材は、それぞれ同様
の材質から成っており、第２の線路導体６ｂ（２６ｂ）
部、接地導体層６ｃ（２６ｃ）部、導体層６ｄ（２６
ｄ）部および高抵抗部８（２８）に起因する伝送損失は
同じとみなせることから、各解析モデルの伝送損失の違
いは、切欠き部１６と切欠き部１６内面の導体層１６ｂ
の有無、切欠き部１６の幅Ｗに基づくものとみなせる。
いて、各解析モデルを構成する各部材は、それぞれ同様
の材質から成っており、第２の線路導体６ｂ（２６ｂ）
部、接地導体層６ｃ（２６ｃ）部、導体層６ｄ（２６
ｄ）部および高抵抗部８（２８）に起因する伝送損失は
同じとみなせることから、各解析モデルの伝送損失の違
いは、切欠き部１６と切欠き部１６内面の導体層１６ｂ
の有無、切欠き部１６の幅Ｗに基づくものとみなせる。
【００５３】従って、本発明のモデルＡで切欠き部１６
の幅Ｗ＝１．０ｍｍ，２．０ｍｍの場合は、従来のモデ
ルＢに比べ、５〜２０ＧＨｚの反射特性に優れた良好な
信号線路を構成することがわかった。これは、切欠き部
１６と切欠き部１６内面に導体層１６ｂを設けることに
よって、第２の線路導体６ｂを伝送する終端用信号のう
ち高抵抗部８において電気エネルギーから熱エネルギー
に変換しきれないものを、導体層１６ｂで枠体２に向け
て放射させることにより終端用信号を確実に接地させ
て、第２の線路導体６ｂの他端での終端用信号の反射を
減少できたためである。ここで、切欠き部１６の幅がＷ
＝０．５ｍｍの場合、切欠き部１６の幅が狭く終端用信
号を放射させる機能を十分発揮できず、反射特性を改善
できなかったものと考えられる。
の幅Ｗ＝１．０ｍｍ，２．０ｍｍの場合は、従来のモデ
ルＢに比べ、５〜２０ＧＨｚの反射特性に優れた良好な
信号線路を構成することがわかった。これは、切欠き部
１６と切欠き部１６内面に導体層１６ｂを設けることに
よって、第２の線路導体６ｂを伝送する終端用信号のう
ち高抵抗部８において電気エネルギーから熱エネルギー
に変換しきれないものを、導体層１６ｂで枠体２に向け
て放射させることにより終端用信号を確実に接地させ
て、第２の線路導体６ｂの他端での終端用信号の反射を
減少できたためである。ここで、切欠き部１６の幅がＷ
＝０．５ｍｍの場合、切欠き部１６の幅が狭く終端用信
号を放射させる機能を十分発揮できず、反射特性を改善
できなかったものと考えられる。
【００５４】このことから、終端用信号を放射させる機
能を発揮させるためには、切欠き部１６の幅を適切な大
きさとする必要がある。図９の結果より、切欠き部１６
の幅Ｗが広い場合に反射特性が良いと考えられ、線路導
体６ｂの幅以上であるのが好ましいことが判った。
能を発揮させるためには、切欠き部１６の幅を適切な大
きさとする必要がある。図９の結果より、切欠き部１６
の幅Ｗが広い場合に反射特性が良いと考えられ、線路導
体６ｂの幅以上であるのが好ましいことが判った。
【００５５】また、本発明のモデルＡで切欠き部１６の
幅Ｗ＝０．５ｍｍの場合と従来構成のモデルＣとを比較
すると、モデルＡの反射特性が優れていた。これは、回
路基板６（２６）上面の第２の線路導体６ｂ（２６ｂ）
と下面の接地導体層６ｃ（２６ｃ）との電気的接続は、
内面に導体層を設けた貫通孔２６ｅによって行なうより
も、内面に導体層１６ｂを設けた切欠き部１６を介して
行なう方が良く、導体層１６ｂが終端用信号を放射させ
て反射特性を改善できたと考えられる。
幅Ｗ＝０．５ｍｍの場合と従来構成のモデルＣとを比較
すると、モデルＡの反射特性が優れていた。これは、回
路基板６（２６）上面の第２の線路導体６ｂ（２６ｂ）
と下面の接地導体層６ｃ（２６ｃ）との電気的接続は、
内面に導体層を設けた貫通孔２６ｅによって行なうより
も、内面に導体層１６ｂを設けた切欠き部１６を介して
行なう方が良く、導体層１６ｂが終端用信号を放射させ
て反射特性を改善できたと考えられる。
【００５６】また、本発明のモデルＤは、モデルＡの切
欠き部１６の幅Ｗ＝２．０ｍｍとしたモデルにおいて、
回路基板６上面の略全周に第２の線路導体６ｂを取り囲
むように形成されるとともに第２の線路導体６ｂの他端
側に接続された同一面接地導体層１７を設けたものであ
り、モデルＡ以上に反射特性が改善された。
欠き部１６の幅Ｗ＝２．０ｍｍとしたモデルにおいて、
回路基板６上面の略全周に第２の線路導体６ｂを取り囲
むように形成されるとともに第２の線路導体６ｂの他端
側に接続された同一面接地導体層１７を設けたものであ
り、モデルＡ以上に反射特性が改善された。
【００５７】これは、第２の線路導体６ｂの他端で、第
２の線路導体６を伝送する終端用信号を接地させるため
の接地導体層６ｃの面積を拡大でき、第２の線路導体６
から接地導体層６ｃに向けての終端用信号の伝送をスム
ーズに行なうことができ、他端における終端用信号の反
射を減少させることができたためと考えられる。また、
同一面接地導体層１７により、第２の線路導体６ｂから
同一面接地導体層１７に終端用信号を空間を介して短絡
させることができ、第２の線路導体６ｂにおいて終端用
信号を減衰させて確実に接地させることができたためで
あると考えられる。さらに、第２の線路導体６ｂに設け
られた高抵抗部８で接地しきれない終端用信号を同一面
接地導体層１７において枠体２に向けて放射させること
により、終端用信号をより確実に接地させることができ
たためと考えられる。
２の線路導体６を伝送する終端用信号を接地させるため
の接地導体層６ｃの面積を拡大でき、第２の線路導体６
から接地導体層６ｃに向けての終端用信号の伝送をスム
ーズに行なうことができ、他端における終端用信号の反
射を減少させることができたためと考えられる。また、
同一面接地導体層１７により、第２の線路導体６ｂから
同一面接地導体層１７に終端用信号を空間を介して短絡
させることができ、第２の線路導体６ｂにおいて終端用
信号を減衰させて確実に接地させることができたためで
あると考えられる。さらに、第２の線路導体６ｂに設け
られた高抵抗部８で接地しきれない終端用信号を同一面
接地導体層１７において枠体２に向けて放射させること
により、終端用信号をより確実に接地させることができ
たためと考えられる。
【００５８】上述のように終端用信号を確実に接地する
ことで、モデルＤが終端用信号の最も良好な反射特性を
有すると考えられる。このような、終端用信号を確実に
接地することによる反射特性の向上は終端用信号の周波
数が高くなるほど重要である。
ことで、モデルＤが終端用信号の最も良好な反射特性を
有すると考えられる。このような、終端用信号を確実に
接地することによる反射特性の向上は終端用信号の周波
数が高くなるほど重要である。
【００５９】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲内であれば
種々の変更は可能である。
のではなく、本発明の要旨を逸脱しない範囲内であれば
種々の変更は可能である。
【００６０】
【発明の効果】本発明において、半導体パッケージ内に
載置された回路基板は、その上面に一端が半導体素子に
電気的に接続され他端が上面の周縁部に達しているとと
もに途中に高抵抗部を設けた接地用の線路導体が形成さ
れ、下面に接地導体層が形成されており、側面に上下面
を貫通するとともに上面側開口に線路導体の他端が達し
ている切欠き部が形成されており、かつ切欠き部の内面
に線路導体の他端と接地導体層とを電気的に接続する導
体層が形成されていることにより、線路導体を伝送する
終端用信号のうち高抵抗部で電気エネルギーから熱エネ
ルギーに変換しきれないものを、切欠き部の内面に形成
された導体層で枠体に向けて放射させることにより、終
端用信号を確実に接地させることができ、線路導体の他
端における終端用信号の高周波信号成分の反射を有効に
減少させることができる。
載置された回路基板は、その上面に一端が半導体素子に
電気的に接続され他端が上面の周縁部に達しているとと
もに途中に高抵抗部を設けた接地用の線路導体が形成さ
れ、下面に接地導体層が形成されており、側面に上下面
を貫通するとともに上面側開口に線路導体の他端が達し
ている切欠き部が形成されており、かつ切欠き部の内面
に線路導体の他端と接地導体層とを電気的に接続する導
体層が形成されていることにより、線路導体を伝送する
終端用信号のうち高抵抗部で電気エネルギーから熱エネ
ルギーに変換しきれないものを、切欠き部の内面に形成
された導体層で枠体に向けて放射させることにより、終
端用信号を確実に接地させることができ、線路導体の他
端における終端用信号の高周波信号成分の反射を有効に
減少させることができる。
【００６１】本発明は、好ましくは切欠き部が線路導体
よりも幅広であるようにすることにより、高抵抗部で電
気的に接地しきれない終端用信号を、切欠き部の内面の
導体層で枠体に向けて放射させ易くすることによって、
終端用信号をより確実に接地させることができる。
よりも幅広であるようにすることにより、高抵抗部で電
気的に接地しきれない終端用信号を、切欠き部の内面の
導体層で枠体に向けて放射させ易くすることによって、
終端用信号をより確実に接地させることができる。
【００６２】また好ましくは、回路基板の上面に線路導
体を取り囲むように形成されるとともに線路導体の他端
側に接続された同一面接地導体層が形成されることによ
り、線路導体の他端において終端用信号を接地させるた
めの接地導体層の面積を拡大できるため、線路導体から
接地導体層に向けての終端用信号の伝送をスムーズに行
なうことができ、線路導体の他端における終端用信号の
高周波信号成分の反射を有効に減少させ得る。また、線
路導体から同一面接地導体層に終端用信号の高周波信号
成分を空間を介して短絡させることができ、線路導体に
おいて終端用信号を減衰させてより確実に接地すること
ができる。さらに、線路導体に設けられた高抵抗部で接
地しきれない終端用信号を同一面接地導体層で枠体に向
けて放射させることによって、終端用信号をより確実に
接地させ得る。
体を取り囲むように形成されるとともに線路導体の他端
側に接続された同一面接地導体層が形成されることによ
り、線路導体の他端において終端用信号を接地させるた
めの接地導体層の面積を拡大できるため、線路導体から
接地導体層に向けての終端用信号の伝送をスムーズに行
なうことができ、線路導体の他端における終端用信号の
高周波信号成分の反射を有効に減少させ得る。また、線
路導体から同一面接地導体層に終端用信号の高周波信号
成分を空間を介して短絡させることができ、線路導体に
おいて終端用信号を減衰させてより確実に接地すること
ができる。さらに、線路導体に設けられた高抵抗部で接
地しきれない終端用信号を同一面接地導体層で枠体に向
けて放射させることによって、終端用信号をより確実に
接地させ得る。
【００６３】従って、線路導体を伝送する終端用信号の
高周波信号成分によって反射によるノイズが発生しその
ノイズが半導体素子に入り込むのを防止し、半導体素子
を正常に作動させることが可能となる。
高周波信号成分によって反射によるノイズが発生しその
ノイズが半導体素子に入り込むのを防止し、半導体素子
を正常に作動させることが可能となる。
【００６４】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定された回路基
板および半導体素子と、枠体の上面に接合された蓋体と
を具備したことにより、上記本発明の作用効果を有する
半導体パッケージを用いた信頼性の高いものとなる。
子収納用パッケージと、載置部に載置固定された回路基
板および半導体素子と、枠体の上面に接合された蓋体と
を具備したことにより、上記本発明の作用効果を有する
半導体パッケージを用いた信頼性の高いものとなる。
【図１】本発明の半導体パッケージについて実施の形態
の例を示す断面図である。
の例を示す断面図である。
【図２】本発明の半導体パッケージのについて実施の形
態の他の例を示す断面図である。
態の他の例を示す断面図である。
【図３】本発明の半導体パッケージ内に収容された回路
基板の要部拡大平面図である。
基板の要部拡大平面図である。
【図４】本発明の半導体パッケージ内に収容された回路
基板の要部拡大平面図である。
基板の要部拡大平面図である。
【図５】従来の半導体パッケージの断面図である。
【図６】従来の半導体パッケージ内に収容された回路基
板の要部拡大平面図である。
板の要部拡大平面図である。
【図７】従来の半導体パッケージ内に収容された回路基
板の要部拡大平面図である。
板の要部拡大平面図である。
【図８】（ａ）〜（ｃ），（ｆ）は本発明の半導体パッ
ケージの回路基板の各実施例を示し、（ｄ），（ｅ）は
従来の半導体パッケージにおける回路基板の各例を示す
ものであり、（ａ）は本発明の回路基板の解析モデル
（モデルＡ）の平面図、（ｂ）は本発明の回路基板の解
析モデル（モデルＡの他の例）の平面図、（ｃ）は本発
明の回路基板の解析モデル（モデルＡの他の例）の平面
図、（ｄ）は従来の回路基板の解析モデル（モデルＢ）
の平面図、（ｅ）は従来の回路基板の解析モデル（モデ
ルＣ）の平面図、（ｆ）は本発明の回路基板の解析モデ
ル（モデルＤ）の平面図である。
ケージの回路基板の各実施例を示し、（ｄ），（ｅ）は
従来の半導体パッケージにおける回路基板の各例を示す
ものであり、（ａ）は本発明の回路基板の解析モデル
（モデルＡ）の平面図、（ｂ）は本発明の回路基板の解
析モデル（モデルＡの他の例）の平面図、（ｃ）は本発
明の回路基板の解析モデル（モデルＡの他の例）の平面
図、（ｄ）は従来の回路基板の解析モデル（モデルＢ）
の平面図、（ｅ）は従来の回路基板の解析モデル（モデ
ルＣ）の平面図、（ｆ）は本発明の回路基板の解析モデ
ル（モデルＤ）の平面図である。
【図９】図８のモデルＡ，Ｂ，Ｃ，Ｄについて反射損失
の解析結果を示すグラフである。
の解析結果を示すグラフである。
１：基体 １ａ：載置部 ２：枠体 ４：蓋体 ５：半導体素子 ６：回路基板 ６ｂ：第２の線路導体 ６ｃ：接地導体層 ８：高抵抗部 １６：切欠き部 １６ｂ：導体層 １７：同一面接地導体層
フロントページの続き Ｆターム(参考） 5J011 CA11 5J013 BA04
Claims (4)
- 【請求項１】 上側主面に半導体素子および回路基板を
載置するための載置部を有する基体と、前記上側主面の
外周部に前記載置部を囲繞するように接合された枠体と
を具備した半導体素子収納用パッケージにおいて、前記
回路基板は、その上面に一端が前記半導体素子に電気的
に接続され他端が前記上面の周縁部に達しているととも
に途中に高抵抗部を設けた接地用の線路導体が形成さ
れ、下面に接地導体層が形成されており、側面に上下面
を貫通するとともに上面側開口に前記線路導体の他端が
達している切欠き部が形成されており、かつ前記切欠き
部の内面に前記線路導体の他端と前記接地導体層とを電
気的に接続する導体層が形成されていることを特徴とす
る半導体素子収納用パッケージ。 - 【請求項２】 前記切欠き部は前記線路導体よりも幅広
であることを特徴とする請求項１記載の半導体素子収納
用パッケージ。 - 【請求項３】 前記回路基板の上面に前記線路導体を取
り囲むように形成されるとともに前記線路導体の他端側
に接続された同一面接地導体層が形成されていることを
特徴とする請求項１または請求項２記載の半導体素子収
納用パッケージ。 - 【請求項４】 請求項１〜３のいずれかに記載の半導体
素子収納用パッケージと、前記載置部に載置固定された
前記回路基板および前記半導体素子と、前記枠体の上面
に接合された蓋体とを具備したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001122851A JP3690656B2 (ja) | 2001-04-20 | 2001-04-20 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001122851A JP3690656B2 (ja) | 2001-04-20 | 2001-04-20 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002319644A true JP2002319644A (ja) | 2002-10-31 |
| JP3690656B2 JP3690656B2 (ja) | 2005-08-31 |
Family
ID=18972500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001122851A Expired - Fee Related JP3690656B2 (ja) | 2001-04-20 | 2001-04-20 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3690656B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2007201362A (ja) * | 2006-01-30 | 2007-08-09 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2013008849A (ja) * | 2011-06-24 | 2013-01-10 | Denso Corp | 電子装置 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188652A (ja) * | 1990-11-19 | 1992-07-07 | Shinko Electric Ind Co Ltd | 高周波素子用パッケージの製造方法と高周波素子用パッケージ |
| JPH06318804A (ja) * | 1993-05-10 | 1994-11-15 | Mitsubishi Electric Corp | 無反射終端器 |
| JPH07130903A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | Ｉｃパッケージ |
| JPH08279704A (ja) * | 1995-04-04 | 1996-10-22 | Advantest Corp | 終端器用抵抗素子 |
| JPH0964219A (ja) * | 1995-08-21 | 1997-03-07 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH1051069A (ja) * | 1996-07-29 | 1998-02-20 | Mitsubishi Electric Corp | 光半導体装置 |
| JPH11176987A (ja) * | 1997-12-15 | 1999-07-02 | Kyocera Corp | 高周波用電力増幅器 |
| JP2001298123A (ja) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | 高周波用配線基板 |
| JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003007883A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003007901A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
-
2001
- 2001-04-20 JP JP2001122851A patent/JP3690656B2/ja not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04188652A (ja) * | 1990-11-19 | 1992-07-07 | Shinko Electric Ind Co Ltd | 高周波素子用パッケージの製造方法と高周波素子用パッケージ |
| JPH06318804A (ja) * | 1993-05-10 | 1994-11-15 | Mitsubishi Electric Corp | 無反射終端器 |
| JPH07130903A (ja) * | 1993-10-29 | 1995-05-19 | Nec Corp | Ｉｃパッケージ |
| JPH08279704A (ja) * | 1995-04-04 | 1996-10-22 | Advantest Corp | 終端器用抵抗素子 |
| JPH0964219A (ja) * | 1995-08-21 | 1997-03-07 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH1051069A (ja) * | 1996-07-29 | 1998-02-20 | Mitsubishi Electric Corp | 光半導体装置 |
| JPH11176987A (ja) * | 1997-12-15 | 1999-07-02 | Kyocera Corp | 高周波用電力増幅器 |
| JP2001298123A (ja) * | 2000-04-17 | 2001-10-26 | Hitachi Ltd | 高周波用配線基板 |
| JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003007883A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003007901A (ja) * | 2001-06-26 | 2003-01-10 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2007201362A (ja) * | 2006-01-30 | 2007-08-09 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2013008849A (ja) * | 2011-06-24 | 2013-01-10 | Denso Corp | 電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3690656B2 (ja) | 2005-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6825986B2 (ja) | 配線基板、電子部品収納用パッケージおよび電子装置 | |
| JP5309039B2 (ja) | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 | |
| JP4903738B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP4789636B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP5178476B2 (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
| JP3690656B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3720726B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3652279B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3652278B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3771853B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP4210207B2 (ja) | 高周波用配線基板 | |
| JP2006128323A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3702241B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2008085699A (ja) | 高周波用終端抵抗基板および電子装置 | |
| JP3527902B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4164011B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3670574B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3914764B2 (ja) | 光半導体装置 | |
| JP3780509B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3805272B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2007149955A (ja) | 高周波用終端抵抗基板および電子装置 | |
| JP3934971B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
| JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
| JP3934972B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050609 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |