JP4210207B2 - 高周波用配線基板 - Google Patents

高周波用配線基板 Download PDF

Info

Publication number
JP4210207B2
JP4210207B2 JP2003397233A JP2003397233A JP4210207B2 JP 4210207 B2 JP4210207 B2 JP 4210207B2 JP 2003397233 A JP2003397233 A JP 2003397233A JP 2003397233 A JP2003397233 A JP 2003397233A JP 4210207 B2 JP4210207 B2 JP 4210207B2
Authority
JP
Japan
Prior art keywords
conductor
ground conductor
wiring board
line
line conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003397233A
Other languages
English (en)
Other versions
JP2005159127A (ja
Inventor
隆行 白崎
道信 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003397233A priority Critical patent/JP4210207B2/ja
Publication of JP2005159127A publication Critical patent/JP2005159127A/ja
Application granted granted Critical
Publication of JP4210207B2 publication Critical patent/JP4210207B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

本発明は、高抵抗体部により高周波信号を終端する機能を有する高周波用配線基板、特に10GHz以上の高周波帯域で使用される高周波用配線基板に関するものである。
従来の高周波用配線基板の使用例として、光通信や無線通信分野に用いられる半導体素子装置を例に説明する。
各種半導体素子を収納する半導体素子収納用パッケージには、半導体素子を電気的に接続するための導体パターンとしての線路導体等の配線導体が設けられている。このような半導体素子収納用パッケージの断面図および平面図を図2に示す。同図において、101は基体、102は金属製の枠体、103は蓋体、104は高周波用配線基板である。
基体101は鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)等の金属から成る四角形状の板状体であり、その上側主面には、IC,LSI,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子105や、高周波用配線基板104を載置する載置部101aが形成されている。半導体素子105や高周波用配線基板104は、載置部101aに、例えば銀(Ag)ろう,Ag−Cuろう等のろう材や半田、樹脂接着剤によって強固に接着固定される。
半導体素子105は、その電極が高周波用配線基板104に被着されている第1の線路導体104aおよび第2の線路導体104bにそれぞれボンディングワイヤ106a,106bを介して電気的に接続されている。
さらに、第2の線路導体104bと同一面接地導体108とは、高抵抗体部107を介して終端接続されており、同一面接地導体108は、高周波用配線基板104の側面および下面にそれぞれ形成された接続導体109,接地導体110を介して基体101に電気的に接続されている。このように第2の線路導体104bの終端を高抵抗体部107を介して同一面接地導体108に接続することにより、第2の線路導体104bに流れる高周波信号の反射を防ぎ、半導体素子105が誤動作するのを防いでいる。
基体101の上側主面の外周部には載置部101aを囲繞するようにして枠体102が立設されており、枠体102は基体101とともにその内側に半導体素子105を収容する空所を形成する。枠体102は基体101と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体101と一体成形されるか、または基体101にAgろう,Ag−Cuろう等のろう材を介してろう付けされるか、またはシーム溶接法等の溶接法により接合されることによって、基体101の上側主面の外周部に立設される。
枠体102の側面にはグラスビーズ111が嵌着される貫通孔102aが形成されており、貫通孔102a内にグラスビーズ111を嵌め込むとともに半田等の封着材を貫通孔102a内の隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象によりグラスビーズ111と貫通孔102aの内壁との隙間に充填させることによって、グラスビーズ103が貫通孔102a内に封着材を介して嵌着接合される。
グラスビーズ111には、中心軸部分に信号線路としてFe−Ni−Co合金等の金属から成る棒状の中心導体が固定されている。中心導体は半田等から成る導電性接着材を介して高周波用配線基板104の第1の線路導体104aに電気的に接続される。このグラスビーズ111には、外部電気回路(図示せず)に接続された同軸ケーブル(図示せず)が装着されることによって、内部に収納された半導体素子105がグラスビーズ111の中心導体を介して外部電気回路に電気的に接続されることとなる。
最後に、基体101および枠体102から成る容器内部に半導体素子105を収容し、枠体102の上面に蓋体103をろう付け法やシームウエルド法等の溶接法により接合し、容器内部を気密に封止することによって製品としての半導体装置となる。
特開2002-319645号公報
しかしながら、従来の高周波用配線基板104を使用した半導体素子収納用パッケージにおいては、半導体素子105の高周波化が進むにつれ、高抵抗体部107から基体101にかけて形成される同一面接地導体108および接続導体109の寄生インダクタンス成分によって、高抵抗体部107から見たインピーダンス値が変動し、高抵抗体部107が所望の終端特性を得ることができないという新たな問題が発生してきた。
本発明は上記問題点に鑑み完成されたものであり、その目的は、高抵抗体部から基体にかけて形成される同一面接地導体および接続導体の寄生インダクタンス成分を打ち消すことにより、10GHz以上の高周波信号においても、高抵抗体部で終端し、半導体素子へ高周波信号成分が反射して入り込んで半導体素子が誤作動を起こすのを防ぐことができる高周波用配線基板を提供することにある。
本発明の高周波用配線基板は、誘電体基板と、該誘電体基板の一主面に形成された高周波信号伝送用の線路導体と、前記誘電体基板の一主面における前記線路導体の片側に、前記線路導体に沿って該線路導体と所定の間隔をもって配置された線状の同一面接地導体と、前記誘電体基板の他主面に形成された接地導体と、該接地導体と前記同一面接地導体とを電気的に接続する接続導体と、前記線路導体の一端部と前記同一面接地導体の一端部とを電気的に接続する高抵抗体部とを具備しており、前記線路導体と前記接地導体との間の距離をHとし、前記線路導体と前記同一面接地導体との間の距離をSとしたときに、S<H/2である。
本発明の高周波用配線基板において、好ましくは、前記同一面接地導体は、高抵抗体部との接続部から他端部までの長さが0.5mm以上であることを特徴とする。
本発明の高周波用配線基板において、好ましくは、前記線路導体は、前記同一面接地導体に隣接した部位がその他の部位よりも細いことを特徴とする。また、本発明の高周波用配線基板において、好ましくは、前記線路導体、前記同一面接地導体、および前記高抵抗体部は、それぞれ直線状に延在し、前記同一面接地導体は、前記線路導体に平行に配置され、前記高抵抗体部の延在方向は、前記同一面接地導体および前記線路導体の延在方向に垂直である。
本発明の高周波用配線基板は、誘電体基板と、誘電体基板の一主面に形成された高周波信号伝送用の線路導体と、前記誘電体基板の一主面における前記線路導体の片側に、前記線路導体に沿って該線路導体と所定の間隔をもって配置された線状の同一面接地導体と、誘電体基板の他主面に形成された接地導体と、接地導体と同一面接地導体とを電気的に接続する接続導体と、線路導体の一端部と同一面接地導体の一端部とを電気的に接続する高抵抗体部とを具備しており、線路導体と接地導体との間の距離をHとし、線路導体と同一面接地導体との間の距離をSとしたときに、S<H/2であることから、線路導体と同一面接地導体と、および線路導体と接地導体との間の電磁的な結合をバランスよく維持しながら線路導体と同一面接地導体との電磁的な結合(容量結合)を高めることができ、高抵抗体部から接地導体にかけて形成された同一面接地導体および接続導体による寄生インダクタンス成分を打ち消すことができる。
よって、高抵抗体部から接地導体にかけて同一面接地導体および接続導体を形成した従来の構成に比較して良好な伝送特性が実現でき、10GHz以上の高周波信号においても伝送損失をきわめて少なくして半導体素子を正常に作動させることができる。
本発明の高周波用配線基板は、同一面接地導体の高抵抗体部との接続部から他端部までの長さが0.5mm以上であることから、線路導体と同一面接地導体との電磁的な結合をより高めることができ、同一面接地導体および接続導体の寄生インダクタンス成分をより打ち消すことができる。
本発明の高周波用配線基板は、線路導体の同一面接地導体に隣接する部位がその他の部位よりも細いことから、線路導体と同一面接地導体との間隔を狭めることなく線路導体と同一面接地導体との電磁的な結合がより高めることができ、絶縁信頼性を良好に維持できるとともに伝送特性を向上させることができる。
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図および平面図であり、1は基体、2は枠体、3は蓋体、4は高周波用配線基板である。
基体1は、Fe−Ni−Co合金等の金属やCu−Wの焼結材等の金属やセラミックス等の誘電体から成る四角形状の板状体であり、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体1の上側主面の中央部には、IC,LSI,LD,PD等の半導体素子5や、高周波用配線基板4を載置するための載置部1aが形成されており、例えばAgろう,Ag−Cuろう等のろう材やAu−Sn半田,Pb−Sn半田等の半田、樹脂系接着剤によって強固に接着固定される。
なお、基体1は、セラミックス等の誘電体材料から成る場合、その表面にメタライズ層等の導体層が形成されているのが好ましい。基体1は、金属から成るか、または表面に導体層が形成された誘電体材料から成ることにより、内部の半導体素子5によって発生する放射ノイズまでも効果的に接地することができ、さらに半導体素子5の動作を安定化させることが可能となる。
半導体素子5は、その電極が高周波用配線基板4の上面に被着形成されている第1の線路導体4aおよび第2の線路導体4bにそれぞれボンディングワイヤ6a,6bを介して電気的に接続される。
高周波用配線基板4は、例えば、アルミナ(Al)質セラミックスから成る場合、以下のようにして作製される。まず、Al,酸化珪素(SiO),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すことによって所定の形状に成形する。または、Al,SiO,CaO,MgO等の原料粉末を金型に充填しプレス成型することによって所定の形状に成形する。そして、このセラミックグリーンシートに上面の第1の線路導体4a,第2の線路導体4bおよび上面の同一面接地導体8となる金属ペーストを印刷塗布し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
第1の線路導体4a,第2の線路導体4bおよび同一面接地導体8となる金属ペーストは、W,モリブデン(Mo),マンガン(Mn)等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法を採用して印刷することにより、セラミックグリーンシートまたはセラミックスの成形体に印刷塗布される。
なお、第1の線路導体4a,第2の線路導体4bおよび同一面接地導体8は薄膜形成法によって形成されていても良く、その場合、第1の線路導体4a,第2の線路導体4bおよび同一面接地導体8は、窒化タンタル(TaN),ニクロム(Ni−Cr合金),チタン(Ti),パラジウム(Pd),白金(Pt),Au等から形成され、セラミックグリーンシートを焼成した後に形成される。
また、高抵抗体部7は、TaN,Ni−Cr合金等の材料から成り、高周波用配線基板4に印刷塗布された後に焼成されて形成されるか、薄膜形成法により形成される。また、高抵抗体部7による終端抵抗値は、伝送される高周波信号の周波数や第2の線路導体4bの特性インピーダンスに応じて、高抵抗体部7の厚みや幅,形状を適宜設定することによって、所望の値に設定される。例えば、抵抗値を微小調整するために、高抵抗体部7の一部をレーザ加工によって除去し、精度よく抵抗値を調整することもできる。
なお、高抵抗体部7は、ボンディングワイヤ6bを介して半導体素子5に接続される第2の線路導体4bの端部と反対側の端部に形成される。
また、基体1の上側主面の外周部には載置部1aを囲繞するようにして枠体2が立設するように接合されており、枠体2は基体1とともにその内側に半導体素子5を収容する空所を形成する。この枠体2は、基体1と同様にFe−Ni−Co合金やCu−Wの焼結材等の金属やセラミックス等の誘電体から成り、基体1と一体成形される、または基体1にAgろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体1の上側主面の外周部に立設される。
なお、枠体2は、セラミックス等の誘電体材料から成る場合、その表面にメタライズ層等の導体層が形成されているのが好ましい。枠体2は、金属から成るか、または表面に導体層が形成された誘電体材料から成ることにより、内部の半導体素子5によって発生する放射ノイズまでも効果的に接地することができ、さらに半導体素子5の動作を安定化させることが可能となる。
また、外部より半導体素子5に駆動信号等を入力させる入出力端子として、例えばグラスビーズ11が用いられ、以下のようにして枠体2に設置される。まず、枠体2の側面にグラスビーズ11が嵌着される貫通孔2aを形成し、貫通孔2a内にグラスビーズ11を嵌め込むとともにAu−Sn半田やPb−Sn半田等の封着材を貫通孔2aとの隙間に挿入する。しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象によりグラスビーズ11と貫通孔2aの内壁との隙間に充填することによって、グラスビーズ11が貫通孔2a内に半田等の封着材を介して嵌着接合される。
グラスビーズ11は、内部に収容する半導体素子5を外部電気回路に接続された同軸ケーブルに電気的に接続するものであり、Fe−Ni−Co合金等の金属から成る円筒形等の筒状の外周導体にガラス等の絶縁体が充填され、中心軸にFe−Ni−Co合金等の金属から成る中心導体11aが固定されて成る。この中心導体11aは半田等から成る導電性接着材を介して高周波用配線基板4の第1の線路導体4aに電気的に接続される。このグラスビーズ11に同軸ケーブルが装着されることによって、半導体パッケージの内部に収納された半導体素子5がグラスビーズ11の中心導体11aを介して外部電気回路に電気的に接続されることとなる。
また、半導体素子5の電極と高周波用配線基板4の上面に形成された第1の線路導体4aとがボンディングワイヤ6aにより電気的に接続され、第1の線路導体4aと中心導体3aとが半田等の導電性接着材を介して電気的に接続される。
そして、基体1および枠体2から成る容器内部に半導体素子5を収容し、枠体2の上面に蓋体3をろう付け法やシームウエルド法等の溶接法により接合し、容器内部を気密に封止することによって製品としての半導体装置となる。
本発明の高周波用配線基板4は、同一面接地導体8が、誘電体基板の一主面に線路導体4bに沿って線路導体4bと所定の間隔をもって線路状に形成されている。そして、線路導体4bと接地導体10との間の距離をHとし、線路導体4bと同一面接地導体8との間の距離をSとしたときに、S<H/2である。これにより、線路導体4bと同一面接地導体8と、および線路導体4bと接地導体10との間の電磁的な結合をバランスよく維持しながら線路導体4bと同一面接地導体8との電磁的な結合(容量結合)を高めることができ、高抵抗体部7から接地導体10にかけて形成された同一面接地導体8および接続導体9による寄生インダクタンス成分を打ち消すことができる。
よって、高抵抗体部7から接地導体10にかけて同一面接地導体8および接続導体9を形成した従来の構成に比較して良好な伝送特性が実現でき、10GHz以上の高周波信号においても伝送損失をきわめて少なくして半導体素子5を正常に作動させることができる。
好ましくは、同一面接地導体8の高抵抗体部7との接続部から他端までの長さが0.5mm以上であるのがよい。これにより、線路導体4bと同一面接地導体8との電磁的な結合をより高めることができ、同一面接地導体8および接続導体9の寄生インダクタンス成分をより打ち消すことができる。
また好ましくは、線路導体4bの同一面接地導体8に沿った部位が残部よりも細くなっているのがよい。これにより、線路導体4bと同一面接地導体8との間隔を狭めることなく線路導体4bと同一面接地導体8との電磁的な結合がより高めることができ、絶縁信頼性を良好に維持できるとともに伝送特性を向上させることができる。
なお、本発明は、上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
本発明および比較例の高周波用配線基板を以下のように構成した。まず、高周波用配線基板4として、比誘電率が9.6のアルミナ質セラミックからなる縦6mm×横2mmの基板上に、幅が0.98mm、長さが5mm、厚みが0.002mmの線路導体4bを形成した。
次に、線路導体4bに沿うように同一面接地導体8を形成し、線路導体4bと同一面接地導体8とを高抵抗体部7によって電気的に接続した。
また、同一面接地導体8と高周波用配線基板4の下面に形成した接地導体10とを高周波用配線基板4の側面に形成した接続導体9にて電気的に接続した。
ここで、線路導体4bと接地導体との距離H、線路導体4bと同一面接地導体8との間隔S、高抵抗体部7から同一面接地導体8の他端までの距離Lについては、表1に示したように6通り設定した。これにより試料1〜6を得た。
これら、本発明および比較例の高周波用配線基板である試料1〜6を、高周波3次元構造シミュレータ(Ansoft社製HFSS)を用いて1GHz〜15GHzの反射損失S11を得た。
各試料における上記周波数範囲における最も悪い反射損失S11を表1に示す。
表1より、本発明の高周波用配線基板である、試料1、2、6については、反射損失S11が−15dB以下と良好な特性が得られることが分かった。これに対し、比較例の試料3、4、5においては、反射損失S11が増大しており、−15dBを超えていることが分かった。
また、本発明の高周波用配線基板の中で、Lが0.5mm以上である試料1、6においては、反射損失S11が−20dB以下と更に良好な特性が得られることが分かった。
Figure 0004210207
(a)は本発明の高周波用配線基板の実施の形態の一例を示す断面図、(b)は(a)の高周波用配線基板の平面図である。 (a)は従来の高周波用配線基板の断面図、(b)は(a)の高周波用配線基板の平面図である。
符号の説明
4・・・・・・・高周波用配線基板
4a,4b・・・線路導体
7・・・・・・・高抵抗体部
8・・・・・・・同一面接地導体
9・・・・・・・接続導体
10・・・・・・・接地導体

Claims (4)

  1. 誘電体基板と、
    該誘電体基板の一主面に形成された高周波信号伝送用の線路導体と、
    前記誘電体基板の一主面における前記線路導体の片側に、前記線路導体に沿って該線路導体と所定の間隔をもって配置された線状の同一面接地導体と、
    前記誘電体基板の他主面に形成された接地導体と、
    該接地導体と前記同一面接地導体とを電気的に接続する接続導体と、
    前記線路導体の一端部と前記同一面接地導体の一端部とを電気的に接続する高抵抗体部とを具備しており、
    前記線路導体と前記接地導体との間の距離をHとし、前記線路導体と前記同一面接地導体との間の距離をSとしたときに、S<H/2である高周波用配線基板。
  2. 前記同一面接地導体は、高抵抗体部との接続部から他端までの長さが0.5mm以上である請求項1記載の高周波用配線基板。
  3. 前記線路導体は、前記同一面接地導体に隣接した部位その他の部位よりも細い請求項1または請求項2記載の高周波用配線基板。
  4. 前記線路導体、前記同一面接地導体、および前記高抵抗体部は、それぞれ直線状に延在し、
    前記同一面接地導体は、前記線路導体に平行に配置され、
    前記高抵抗体部の延在方向は、前記同一面接地導体および前記線路導体の延在方向に垂直である請求項1乃至請求項3のいずれかに記載の高周波用配線基板。
JP2003397233A 2003-11-27 2003-11-27 高周波用配線基板 Expired - Fee Related JP4210207B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003397233A JP4210207B2 (ja) 2003-11-27 2003-11-27 高周波用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003397233A JP4210207B2 (ja) 2003-11-27 2003-11-27 高周波用配線基板

Publications (2)

Publication Number Publication Date
JP2005159127A JP2005159127A (ja) 2005-06-16
JP4210207B2 true JP4210207B2 (ja) 2009-01-14

Family

ID=34722440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003397233A Expired - Fee Related JP4210207B2 (ja) 2003-11-27 2003-11-27 高周波用配線基板

Country Status (1)

Country Link
JP (1) JP4210207B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008085699A (ja) * 2006-09-28 2008-04-10 Kyocera Corp 高周波用終端抵抗基板および電子装置
US20100308940A1 (en) * 2008-01-30 2010-12-09 Kyocera Corporation High Frequency Wiring Board, Package for Housing Electronic Component, Electronic Device, and Communication Apparatus

Also Published As

Publication number Publication date
JP2005159127A (ja) 2005-06-16

Similar Documents

Publication Publication Date Title
EP2246884B1 (en) High frequency wiring board
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP4789636B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP7145311B2 (ja) 配線基板、電子部品用パッケージおよび電子装置
JP4377768B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4210207B2 (ja) 高周波用配線基板
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2006128323A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3690656B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3702241B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3720726B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2007149955A (ja) 高周波用終端抵抗基板および電子装置
JP4164011B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2008085699A (ja) 高周波用終端抵抗基板および電子装置
JP3652279B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3652278B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3805272B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3934971B2 (ja) 回路基板、半導体素子収納用パッケージおよび半導体装置
JP3934972B2 (ja) 回路基板、半導体素子収納用パッケージおよび半導体装置
JP3780509B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4206321B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3810334B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees