JP5241609B2 - 構造体,接続端子,パッケージ、並びに電子装置 - Google Patents

構造体,接続端子,パッケージ、並びに電子装置 Download PDF

Info

Publication number
JP5241609B2
JP5241609B2 JP2009125209A JP2009125209A JP5241609B2 JP 5241609 B2 JP5241609 B2 JP 5241609B2 JP 2009125209 A JP2009125209 A JP 2009125209A JP 2009125209 A JP2009125209 A JP 2009125209A JP 5241609 B2 JP5241609 B2 JP 5241609B2
Authority
JP
Japan
Prior art keywords
conductor
substrate
ground conductor
center conductor
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009125209A
Other languages
English (en)
Other versions
JP2010028800A (ja
Inventor
俊彦 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009125209A priority Critical patent/JP5241609B2/ja
Publication of JP2010028800A publication Critical patent/JP2010028800A/ja
Application granted granted Critical
Publication of JP5241609B2 publication Critical patent/JP5241609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本発明は、構造体,接続端子,パッケージ、並びに電子装置に関するものである。
従来、ミリ波帯の高周波信号を伝送させるために用いられる構造体として、誘電体基板の表面の同一面に中心導体と接地導体とが形成されるとともに、誘電体基板の裏面にも接地導体が形成され、前記表面の接地導体と前記裏面の接地導体とが、基板端の側面に形成された内周面に導体が形成された切り欠きによって、電気的に接続されているものがあった(例えば、特許文献1参照)。
特開平9−23106号公報
しかしながら、従来の構造体では、中心導体に高周波信号が伝送されると、中心導体から同一面に形成された接地導体及び中心導体直下の裏面の接地導体にかけて電界が発生する、いわゆるグランデッドコプレーナ線路となっていた。グランデッドコプレーナ線路では、同一面に形成された接地導体及び中心導体直下の裏面の接地導体にかけて電界が発生するために電界方向にバラツキが生じ易く、インピーダンスの整合が取り難いという問題点があった。
特に、高周波信号の周波数が40GHz以上の高周波のものとなると、インピーダンスの不整合が顕著に生ずるようになってきた。
そこで、インピーダンスの整合を取り易くして高周波信号を効率よく伝送させることができる構造体が望まれていた。
本実施形態にかかる構造体は、誘電体からなる基板と、前記基板上面に設けられ、中心導体と第1接地導体とを有するコプレーナ線路と、前記基板上面よりも下方に設けられた第2接地導体と、を具備し、前記第2接地導体は、前記中心導体の直下の部位以外に設けられてなるとともに、前記中心導体は、リード端子が接続される個所に幅広部が形成されていることを特徴とする。

本実施態様にかかる接続端子は、上記構成の構造体と、前記基板上面に、前記コプレーナ線路を介して接合された立壁部と、を具備したことを特徴とする。
本実施態様にかかるパッケージは、上記構成の接続端子と、キャビティを有する基体の壁部に前記キャビティに通じる開口部を有した容器体と、を備え、前記開口部に前記接続端子が接合されてなることを特徴とする。
本実施態様にかかる電子装置は、上記構成のパッケージと、前記キャビティ内部に搭載された電子素子と、前記壁部上面に接合された蓋体と、を具備してなることを特徴とする。
本実施形態にかかる構造体は、誘電体からなる基板と、前記基板下面に設けられ、中心導体と第1接地導体とを有するコプレーナ線路と、前記基板下面よりも上方に設けられた第2接地導体と、を具備し、前記第2接地導体は、前記中心導体の直上の部位以外に設けられてなるとともに、前記中心導体は、リード端子が接続される個所に幅広部が形成されていることを特徴とする。
本実施態様にかかる構造体は、インピーダンスの整合を取り易くして高周波信号を効率よく伝送させることができる。その結果、中心導体を伝送する高周波信号の反射損失を抑制することができる。
本実施態様にかかる接続端子は、上記構成の構造体と、前記基板上面に、前記コプレーナ線路を介して接合された立壁部と、を具備したことから、上記本発明の構造体を用いた高周波信号の反射損失を抑制することができるものとなる。
本実施態様にかかるパッケージは、上記構成の接続端子と、キャビティを有する基体の壁部に前記キャビティに通じる開口部を有した容器体と、を備え、前記開口部に前記接続端子が接合されてなることから、上記本発明の接続端子を用いた高周波信号の反射損失を抑制できるものとなる。
本実施態様にかかる電子装置は、上記構成のパッケージと、前記キャビティ内部に搭載された電子素子と、前記壁部上面に接合された蓋体と、を具備してなることから、上記本発明のパッケージを用いた高周波信号の反射損失を抑制できるものとなる。
図1(a)は本発明の構造体について第1実施形態を示す平面図、図1(b)は図1(a)に示す構造体における側面図、図1(c)は図1(a)に示す構造体における下面図である。 図2(a)は本発明の構造体について第1実施形態の他の例を示す平面図、図2(b)は図2(a)に示す構造体における側面図、図2(c)は図2(a)に示す構造体における下面図である。 本発明の接続端子について実施の形態の一例を示す斜視図である。 図4(a)は本発明のパッケージ及び電子装置について実施の形態の一例を示す平面図であり、図4(b)は図4(a)に示すパッケージ及び電子装置の断面図である。 図5(a)は本発明の構造体について第2実施形態を示す平面図、図5(b)は図5(a)に示す構造体における側面図、図5(c)は図5(a)に示す構造体における下面図である。 図6(a)は本発明の構造体について第2実施形態の他の例を示す平面図、図6(b)は図6(a)に示す構造体における側面図、図6(c)は図6(a)に示す構造体における下面図である。 本発明の接続端子について実施の形態の一例を示す斜視図である。 図8(a)は本発明のパッケージ及び電子装置について実施の形態の一例を示す平面図であり、図8(b)は図8(a)に示すパッケージ及び電子装置の断面図である。
<第1実施形態>
以下、本実施形態にかかる電子装置100について、添付図面に基づき説明する。
本実施形態にかかる電子装置100は、接続端子と容器体とを具備したパッケージ50と、該容器体のキャビティ内部に搭載された電子素子と、蓋体と、を有する。
また、接続端子は、構造体と立壁部とを備える。この構造体は、誘電体からなる基板と、前記基板上面に設けられ、中心導体と第1接地導体とを有するコプレーナ線路と、前記第1接地導体と電気的に接続され、前記基板上面よりも下方に設けられた第2接地導体と、を具備し、前記第2接地導体は、前記中心導体の直下の部位以外に設けられてなる。
かかる電子装置100によれば、中心導体を伝送する高周波信号は、コプレーナ線路の伝送モードとなり、従来のグランデッドコプレーナ線路の場合と比較して、電界ベクトルのバラツキを軽減することができるため、インピーダンス整合を取り易い。その結果、中心導体を伝送する高周波信号の反射損失を抑制することができる。
以下、本実施形態にかかる電子装置100の各構成要素について説明する。
<構造体>
本実施形態の構造体8は、誘電体からなる基板1と、基板1上面に設けられ、中心導体2と第1接地導体3とを有するコプレーナ線路と、第1接地導体3と電気的に接続され、基板1上面よりも下方に設けられた第2接地導体4と、を具備し、第2接地導体4は、中心導体2の直下の部位以外に設けられてなるものである。
この構成により、中心導体2を伝送する高周波信号はコプレーナ線路の伝送モードとなり、従来のグランデッドコプレーナ線路の場合と比較して、電界方向のバラツキを軽減することができるため、インピーダンス整合を取り易い。その結果、中心導体2を伝送する高周波信号の反射損失を抑制することができる。
まず、図1に示す構造体8について詳細に説明する。
基板1の材質は、アルミナ(Al)質焼結体,窒化アルミニウム(AlN)質焼結体、ムライト(3Al・2SiO)質焼結体等のセラミックス、ガラス、樹脂等の誘電体を用いることができる。
基板1上面には、中心導体と第1接地導体とを有するコプレーナ線路を有する。
中心導体2の一端は、例えば、ロウ材等の導電性接着材を介してリード端子6が接続され、中心導体2の他端は、電子素子15の電極にボンディングワイヤ等の電気的接続手段を介して電気的に接続される。
第1接地導体3は、例えば、基板1の上面(中心導体2が形成されている同一面)に、中心導体2の両側に設ければ、中心導体2を伝送する電気信号を安定して接地させることができる。
また、例えば、基板1の下面にも、中心導体2を伝送する電気信号を接地させるための第2接地導体4を形成する。
なお、第2接地導体4の形成部位は、基板1の下面に限定されるものではなく、基板上面よりも下方に設けられればよい。例えば、基板1内部に第2接地導体4を積層してもよい。
中心導体の形状は、リード端子6が接続される箇所を幅広部2aとすることが好ましい。この場合、中心導体とリード端子6との接合面積を充分に確保し、接合強度を強固なものとできる。なお、幅広部2aを除く中心導体2は、リード端子6との接合の必要がないことから、幅狭部2bとされている。
また、第2接地導体4は幅広部2aの直下を除く部位に形成され、幅広部2aの直下では非形成部4aとされている。即ち、図1の例では、幅広部2aにおいて、本発明の構造体8の構造となっている。
この構成により、幅広部2aを伝送する高周波信号はコプレーナ線路の伝送モードに近づけることができる。
本実施形態によれば、従来のグランデッドコプレーナ線路と比較して、中心導体2とリード端子6とが接合し、幅広部2aにおける導体の体積が増加した場合であっても、電界方向のバラツキを軽減することができるため、インピーダンス整合を取り易い。その結果、中心導体2を伝送する高周波信号の反射損失を抑制することができる。
また、第2接地導体4は、接続導体5を介して第1接地導体3に接続されるため、第1接地導体3の接地電位を強化し、安定なものとすることができる。
幅狭部2bにおいては、中心導体2の幅が狭いため、中心導体2から第1接地導体3及び第2接地導体4に向けて発生する電界方向のバラツキが小さくて済み、かつ従来のグランデッドコプレーナ線路の方が接地導体の面積が広いために、中心導体2を伝送する高周波信号を安定に接地させて、インピーダンスの整合を取りながら高周波信号を効率良く伝送させることができる。
次に、本実施形態にかかる構造体8の変形例として、図2に示す構造体8について詳細に説明する。
図2に示す構造体8は、図1に示す構造体8と以下の点で相違する。
すなわち、変形例にかかる構造体8は、基板1は、中心導体2の直下の部位を切り欠いてなるものである。
例えば、基板1を形成する誘電体がAl質焼結体である場合の比誘電率は9、AlN質焼結体である場合の比誘電率は10、3Al・2SiO質焼結体である場合の比誘電率は6.4である。それに対し、空気の比誘電率は1である。
このように、切り欠き部1bによって比誘電率を大幅に下げて、幅広部2aから電界が発生するのを大幅に抑制することができる。
その結果、中心導体2を伝送する電気信号のインピーダンス値を所定のインピーダンス値に整合させることができ、電気信号に反射損失が発生するのを防止して電気信号を効率良く伝送することができる。
なお、図1及び図2に示すような構造体8において、基板1がセラミックスから成る場合、中心導体2,第1接地導体3,第2接地導体4は、タングステン(W),モリブデン(Mo),マンガン(Mn)等の金属層から成り、従来周知のメタライズ法によって被着形成されている。また、基板1がセラミックスやガラスから成る場合、中心導体2,第1接地導体3,第2接地導体4は、薄膜形成法によって形成されていてもよく、その場合、中心導体2,第1接地導体3,第2接地導体4は窒化タンタル(TaN)、ニクロム(Ni−Cr合金)、チタン(Ti)、パラジウム(Pd)、白金(Pt)等から形成されている。
また、基板1が樹脂から成る場合、中心導体2,第1接地導体3,第2接地導体4は、銅(Cu)等の金属層から成り、従来周知のメッキ法等によって被着形成されている。
構造体8において、好ましくは、図1(b)に示すように基板1において中心導体2の直下の部位がポーラス状部1aであるのがよい。この構成により、中心導体2近傍では、ポーラス状であることから、比誘電率の小さい空気の層が存在する。それゆえ、上述した切り欠き部1bを別途設けなくても、中心導体2周りの実効誘電率が低くなり高周波特性に悪影響を与える電気的干渉を低減することができるため好ましい。なお、ポーラス状とは、多孔質の材料からなるものをいう。
リード端子6は、従来周知の導電性材料を用いることができるが、特に抵抗率の小さいCuを用いることが望ましい。また、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、例えば厚み0.5〜9μmのNi層と、厚さ0.5〜5μmの金(Au)層とを順次メッキ法により被着させておくのがよく、リード端子6が酸化腐食するのを有効に防止できるとともに、リード端子6を中心導体2の幅広部2aの一端に強固に接合することができる。
また、好ましくは、第1接地導体3と第2接地導体4とは、図1及び図2に示すように、その線路方向と直交する基板1の側面で電気的に接続してなるのがよい。この構成により、第1接地導体3を第2接地導体4に連結することができ、接地導体の面積を広くして、第1接地導体3の接地電位を安定なものとすることができる。また、第2接地導体4を介して、中心導体2の両側に位置する第1接地導体3を同一電位とすることができ、中心導体2から両側の第1接地導体3に向けて発生する電界を均等にすることができ、インピーダンス整合が取り易くなる。その結果、中心導体2における高周波信号の反射損失をより低減させることができる。
(構造体の製造方法)
図1及び図2に示すような構造体8は以下のようにして作製される。
例えば、セラミックグリーンシートに、W,Mo,又はMn等の高融点金属粉末に適当な有機バインダ、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、中心導体2,第1接地導体3及び第2接地導体4となるメタライズ層を所定パターンに形成する。
しかる後、金型等によって所定形状に切断されたセラミックグリーンシートを複数枚積層し、これを還元雰囲気中、約1600℃の温度で焼成することにより製作される。
なお、図1及び図2においては、中心導体2の両側に第1接地導体3が平行するように設けられる、いわゆるG(接地)−S(信号)−G(接地)の線路構造の例を示しているが、これに限定されるものではなく、第1接地導体3の間に2本の中心導体2が設けられるG−S−S−Gのコプレーナ線路構造としても構わない。この構成により、2本の中心導体2を差動線路として機能させることができ、これにより2本の高周波伝送線路同士の結合を強固なものとして、電界のバラツキの発生をより一層抑制し、高周波信号をより効率良く伝送させることができる。
<接続端子>
次に、本発明の構造体8を用いた接続端子13について説明する。
本発明の接続端子13は、図3に示すように、上記構成の構造体8と、基板1上面に、コプレーナ線路を介して接合された立壁部7と、を具備して成るものである。
この構成により、上記本発明の構造体8を用いた高周波信号の反射損失を抑制することができるものとなる。
立壁部7は、接続端子13をパッケージ50に取着した際に、接続端子13部でパッケージ50内外を気密に遮断するためのものである。また、立壁部7は基板1上面に接合させた際に、中心導体2と第1接地導体3とを互いに絶縁させるため、誘電体から形成されることが好ましい。
立壁部7は、セラミックス、ガラス、樹脂等の誘電体から成り、好ましくは、構造体8と同じ材質から成るのがよい。この構成により、接続端子13において基板1と立壁部7とを一体に形成することができ、接続端子13を効率良く製造することが可能となる。構造体8と立壁部7とがセラミックスから成る場合、接続端子13をセラミックグリーンシート積層法により一体に効率良く製造することができる。
ここで、立壁部7は、中心導体2の幅広部2aと幅狭部2bとの境界部分に接合されることが好ましい。この構成により、所定の誘電率を有する立壁部7によって、上記境界部分における高周波信号の反射を抑制できる。その結果、インピーダンス整合が取り易くなる。
<パッケージ>
次に、本発明の接続端子13を用いたパッケージ50について説明する。
図4は、本発明にかかる接続端子13を用いたパッケージ50及びそれを用いた電子装置100を示す概略図である。(a)はパッケージ50を上方から平面視した図であり、(b)は電子装置100の断面を示す概略図である。
本発明にかかるパッケージ50は、上述した接続端子13と、キャビティを有する基体の壁部にキャビティに通じる開口部を有した容器体10と、を備え、開口部に接続端子13が接合されてなることから、高周波信号の反射損失を抑制できるパッケージ50を提供することができる。
ここで、容器体10は、金属や誘電体を所定形状に加工すればよい。
特に、ステンレス鋼(SUS),銅(Cu),銅(Cu)−タングステン(W),銅(Cu)−モリブデン(Mo),鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属から容器体10を形成した場合は、誘電体の体積増加を抑制できるため、線路導体2を伝送する電気信号に発生する誘電体損失を抑制できるという効果を奏する。
なお、この容器体10は、金属のインゴットを圧延加工やプレス加工,切削加工等の金属加工を施すことにより所定形状に一体成形してもよいし、容器体10の底部を成す底板11と壁部12とを別々に準備し、この底板11の上面に銀(Ag)−銅(Cu)ロウ等のロウ材を介して壁部12を接合してもよい。
この場合、壁部12と底板11との接合は底板11上面と壁部12の下面とを、底板11上面に敷設したプリフォーム状のAg−Cuロウ等のロウ材を介して接合される。またロウ材を用いて接合する代わりに、シーム溶接法等の溶接法等によって接合してもよい。
底板11と壁部12とが別体として形成される場合、底板11が熱伝導率の高い材料から形成されることで、電子素子15から発生する熱を効率よく外部に放散させ、壁部12が切削加工性に優れた材料から形成されることで、開口部の形成が容易となる。そのような構成として、例えば、底板11がCu−Wの焼結材から成り、壁部12がFe−Ni−Co合金から成る場合があげられる。
壁部12には、電子素子15と外部電子回路とを電気的に接続する接続端子13を挿着するための開口部が形成される。この開口部にAg−CuロウやAgロウ等のロウ材やガラス等の封着材を介して接続端子13を嵌着させる。
なお、例えば電子素子15として半導体レーザ(LD),フォトダイオード(PD)等の電子素子15を収納する場合のパッケージ50においては、壁部12の一部に電子素子15と光結合するための光伝送路である光信号入出力窓が形成される。
また、容器体10は、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と、厚さ0.5〜5μmの金(Au)層とを順次メッキ法により被着させておくのがよく、容器体10が酸化腐食するのを有効に防止できるとともに、容器体10上面に電子素子15を強固に接着固定することができる。
<電子装置>
最後に、上述したパッケージ50を用いた電子装置100について以下に説明する。
本発明に係るパッケージ50は、上述したパッケージ50と、キャビティ内部に搭載された電子素子15と、壁部12上面に接合された蓋体20と、を具備してなるものである。
キャビティ内部に搭載される電子素子15としては、LD,PD,トランジスタ,IC,LSI等の電子素子、または回路基板上にこれら半導体素子やコンデンサ等の受動部品を搭載した電子素子が収納される。
電子素子15は、その電極が、接続端子13の基板1上面に被着形成されている中心導体2にボンディングワイヤ等の電気的接続手段を介して電気的に接続される。
キャビティ内部に、電子素子15を載置固定するとともにその電極を中心導体2にボンディングワイヤ等の電気的接続手段を介して電気的に接続した後、壁部12の上面にFe−Ni−Co合金等の金属等から成る蓋体20を半田付け法やシームウエルド法等により取着することにより製品としての電子装置100となる。
このような構成によれば、開口部に接続端子13が接合されてなることから、高周波信号の反射損失を抑制できる電子装置100を提供することができる。
また、図4においては、接続端子13が1個設けられた例を示したが、接続端子13が複数設けられた形態であってもよい。この構成によれば、パッケージ50の多端子化が可能となる。
<他の実施形態>
以下、本発明に係る他の実施形態について説明する。
例えば、本発明の一実施形態にかかるパッケージ50は、底板と、底板上面の周囲を囲うようにして接合された誘電体基体と、誘電体基体に上記接続端子13と同様に基板1,立壁部7,中心導体2,第1接地導体3,第2接地導体4を備えてなることから、高周波信号の反射損失を抑制したパッケージ50を提供することができる。
このような構成によれば、底板の周囲に誘電体基体が位置するため、基板と誘電体基体との位置合わせが容易になる。また、上述したように、高周波信号の反射損失を抑制したものにすることができる。
また、本発明の他の実施形態にかかるパッケージ50は、誘電体からなる底板と、誘電体からなるとともに、底板上面の周囲を囲うように設けられた誘電体基体と、誘電体基体に上記接続端子13と同様に基板1,立壁部7,中心導体2,第1接地導体3,第2接地導体4を備えたことを特徴とするパッケージ50としてもよい。
このような構成によれば、上述した底板を別途用意しなくとも、パッケージ50を構成することができるため、製造コストを下げることができる。また、上述したように、高周波信号の反射損失を抑制でき、インピーダンス特性の整合性を維持し、線路導体を伝搬する電気信号を信頼性の高いものにすることができる。
以上のような、パッケージ50を用いることにより、本発明の他の実施形態にかかる電子装置100を構成することができる。すなわち、本発明の他の実施形態に係るパッケージ50と、底板上であって誘電体基体で囲まれた領域に載置された電子素子15と、誘電体基体上面に接合された蓋体20と、を具備してなるものである。
このような構成によれば、装置の大型化を抑制した電子装置100を提供することができる。
<第2実施形態>
上記第1実施形態に係る構造体8は、誘電体からなる基板1と、基板1上面に設けられ、中心導体2と第1接地導体3とを有するコプレーナ線路と、第1接地導体3と電気的に接続され、基板1上面よりも下方に設けられた第2接地導体4と、を具備し、第2接地導体4は、中心導体2の直下の部位以外に設けられてなるものである。
これに対して、第2実施形態に係る構造体8Aは、図5に示すように、誘電体からなる基板1と、基板1の下面に設けられる中心導体2と第1接地導体3とを有するコプレーナ線路と、基板1の下面よりも上方に設けられる第2接地導体4と、を具備し、第2接地導体4は、中心導体の直上の部位以外に設けられてなるものである。以下、第2実施形態に係る構造体8Aについて、第1実施形態に係る構造体8と異なる点について主に説明する。但し、第1実施形態に係る構造体8と同様な部分については、同じ符号を付して説明を省略する。
図5に示す構造体8Aは、中心導体2を伝送する高周波信号はコプレーナ線路の伝送モードに近づけることができる。従来のグランデッドコプレーナ線路と比較して、中心導体から発生する電界方向のバラツキを軽減することができるため、インピーダンス整合を取り易い。その結果、中心導体2を伝送する高周波信号の反射損失を抑制することができる。
図5に示す実施形態では、図5(c)に示すように、中心導体2には、リード端子6が接合されており、リード端子6の接合部は、幅広部2aとされている。このように幅広部とされることにより、中心導体2とリード端子6との接合面積を十分に確保し、接合強度を強固なものにできる。
また、図5(a)に示すように、第2接地導体4は、中心導体2の幅広部2aの直上で非形成部4aとされている。即ち、図5の例では、幅広部2aにおいて、本発明の構造体8Aの構造となっている。
本実施形態によれば、従来のグランデッドコプレーナ線路と比較して、中心導体2とリード端子6とが接合し、幅広部2aにおける導体の体積が増加した場合であっても、電界方向のバラツキを軽減することができるため、インピーダンス整合を取り易い。その結果、中心導体2を伝送する高周波信号の反射損失を抑制することができる。
また、図5に示す実施形態では、第2接地導体4は、接続導体5を介して第1接地導体3に接続されるため、第1接地導体3の接地電位を強化し、安定なものとすることができる。
また、図5に示すように、第1接地導体3の中心導体2の両側には、リード端子6が設けられているのがよい。この構成により、構造体8Aを外部電気回路基板の表面に表面実装し易くすることができ、第1接地導体3を外部電気回路基板の接地導体に接続し易くできる。
次に、図5に示す実施形態にかかる構造体8Aの変形例として、図6に示す構造体8Bについて詳細に説明する。
図6に示す構造体8Bは、図5に示す構造体8Aと以下の点で相違する。
すなわち、変形例にかかる構造体8Bは、基板1は、中心導体2の直上の部位を切り欠いてなるものである。
切り欠き部1bによって比誘電率を大幅に下げて、幅広部2aから電界が発生するのを大幅に抑制することができる。
その結果、中心導体2を伝送する電気信号のインピーダンス値を所定のインピーダンス値に整合させることができ、電気信号に反射損失が発生するのを防止して電気信号を効率良く伝送することができる。
<接続端子>
または、本発明の接続端子13Aは、図7に示すように、パッケージ50Aは、上記構成の構造体8Aにおいて、基板1の他端の上面に第2コプレーナ線路2cを具備し、第2コプレーナ線路2cは内部導体2dを介してコプレーナ線路2と電気的に接続されているものである。なお、図7に示すように、構造体8の上面に立壁部7を具備していてもよい。
<パッケージ>
また、容器体10が誘電体によって形成される場合、図8に示すように、電子装置100Aは、接続端子13Aが容器体10Aと一体となるように形成されていてもよい。図8に示すように、接続端子13Aの下面に線路導体2が配置される場合、容器体10Aの下面と接続端子13Aの下面を同一面に配置することにより、平板状の外部電気回路基板に容器体10Aを載置することで、接続端子13Aを外部電気回路基板に電気的に接続することが可能となり、外部電気回路基板との電気的接続が容易となる。
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。
1:基板
1a:ポーラス状部
1b:切り欠き部
2:中心導体
2a:幅広部
2b:幅狭部
3:第1接地導体
4:第2接地導体
4a:非形成部
5:接続導体
5a:キャスタレーション
6:リード端子
7:立壁部
8:構造体
10:容器体
11:底板
12:壁部
13:接続端子
15:電子素子
20:蓋体
50:パッケージ
100:電子装置

Claims (8)

  1. 誘電体からなる基板と、
    前記基板上面に設けられ、中心導体と第1接地導体とを有するコプレーナ線路と、
    前記基板上面よりも下方に設けられた第2接地導体と、
    を具備し、
    前記第2接地導体は、前記中心導体の直下の部位以外に設けられてなるとともに、
    前記中心導体は、リード端子が接続される個所に幅広部が形成されていることを特徴とする構造体。
  2. 前記基板は、前記中心導体の直下の部位がポーラス状であることを特徴とする請求項1に記載の構造体。
  3. 前記基板は、前記中心導体の直下の部位を切り欠いてなることを特徴とする請求項1に記載の構造体。
  4. 前記第1接地導体と前記第2接地導体とは、その線路方向と直交する前記基板の側面で電気的に接続してなることを特徴とする請求項1乃至請求項3のいずれかに記載の構造体。
  5. 請求項1乃至請求項4のいずれかに記載の構造体と、
    前記基板上面に、前記コプレーナ線路を介して接合された立壁部と、
    を具備した接続端子。
  6. 請求項5に記載の接続端子と、
    キャビティを有する基体の壁部に前記キャビティに通じる開口部を有した容器体と、
    を備え、前記開口部に前記接続端子が接合されてなるパッケージ。
  7. 請求項6に記載のパッケージと、
    前記キャビティ内部に搭載された電子素子と、
    前記壁部上面に接合された蓋体と、
    を具備してなる電子装置。
  8. 誘電体からなる基板と、
    前記基板下面に設けられ、中心導体と第1接地導体とを有するコプレーナ線路と、
    前記基板下面よりも上方に設けられた第2接地導体と、
    を具備し、
    前記第2接地導体は、前記中心導体の直上の部位以外に設けられてなるとともに、
    前記中心導体は、リード端子が接続される個所に幅広部が形成されていることを特徴とする構造体。
JP2009125209A 2008-06-19 2009-05-25 構造体,接続端子,パッケージ、並びに電子装置 Active JP5241609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009125209A JP5241609B2 (ja) 2008-06-19 2009-05-25 構造体,接続端子,パッケージ、並びに電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008160913 2008-06-19
JP2008160913 2008-06-19
JP2009125209A JP5241609B2 (ja) 2008-06-19 2009-05-25 構造体,接続端子,パッケージ、並びに電子装置

Publications (2)

Publication Number Publication Date
JP2010028800A JP2010028800A (ja) 2010-02-04
JP5241609B2 true JP5241609B2 (ja) 2013-07-17

Family

ID=41734131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009125209A Active JP5241609B2 (ja) 2008-06-19 2009-05-25 構造体,接続端子,パッケージ、並びに電子装置

Country Status (1)

Country Link
JP (1) JP5241609B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5482663B2 (ja) * 2008-11-26 2014-05-07 日本電気株式会社 回路モジュールの基板及びその製造方法
JP6229607B2 (ja) 2014-07-11 2017-11-15 富士通オプティカルコンポーネンツ株式会社 光モジュール及び送信装置
CN106463464B (zh) 2014-07-30 2019-02-22 京瓷株式会社 电子部件收纳用封装件以及具备其的电子装置
JP7172793B2 (ja) * 2019-03-27 2022-11-16 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置
US20240195142A1 (en) * 2021-04-14 2024-06-13 Kyocera Corporation Package for accommodating electronic element, and electronic device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2605502B2 (ja) * 1991-05-14 1997-04-30 三菱電機株式会社 パッケージ
JP3495468B2 (ja) * 1995-08-23 2004-02-09 三菱電機株式会社 整合回路
JP2000068715A (ja) * 1998-08-20 2000-03-03 Murata Mfg Co Ltd マイクロストリップ線路とコプレーナ線路の変換器およびそれを用いたパッケージ基板
JP2002043743A (ja) * 2000-07-25 2002-02-08 Nitto Denko Corp 印刷配線基板用積層体およびその製造方法
JP2003273276A (ja) * 2002-03-14 2003-09-26 Kyocera Corp 入出力端子および半導体素子収納用パッケージ
JP2008035336A (ja) * 2006-07-31 2008-02-14 Toshiba Corp 高周波回路装置

Also Published As

Publication number Publication date
JP2010028800A (ja) 2010-02-04

Similar Documents

Publication Publication Date Title
US8344259B2 (en) Connection terminal, package using the same, and electronic apparatus
US20110048796A1 (en) Connector, Package Using the Same and Electronic Device
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP6813263B2 (ja) 配線基板、半導体素子パッケージおよび半導体装置
JP4874177B2 (ja) 接続端子及びこれを用いたパッケージ並びに電子装置
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP5235612B2 (ja) パッケージ及び電子装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP3771853B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3720726B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3690656B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4272570B2 (ja) 高周波用伝送線路
JP3652279B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3652278B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP4210207B2 (ja) 高周波用配線基板
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP3810334B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4206321B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003100922A (ja) 入出力端子および半導体素子収納用パッケージ
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130402

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160412

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5241609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150