JP3652279B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3652279B2 JP3652279B2 JP2001193746A JP2001193746A JP3652279B2 JP 3652279 B2 JP3652279 B2 JP 3652279B2 JP 2001193746 A JP2001193746 A JP 2001193746A JP 2001193746 A JP2001193746 A JP 2001193746A JP 3652279 B2 JP3652279 B2 JP 3652279B2
- Authority
- JP
- Japan
- Prior art keywords
- line conductor
- circuit board
- conductor layer
- semiconductor element
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、光通信分野で使用されたり、マイクロ波帯，ミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子を電気的に接地するための導体パターンとしての線路導体が設けられている。このような半導体パッケージを図４に断面図で示す。同図において、２１は基体、２２は金属製の枠体、２６は回路基板である。
【０００３】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形状の板状体であり、その上側主面には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５と回路基板２６−Ａ，２６−Ｂが載置固定される。回路基板２６−Ａ，２６−Ｂの下面には、接地導体層２６ｃ−Ａ，２６ｃ−Ｂが被着されており、銀（Ａｇ）ろう、Ａｇ−銅（Ｃｕ）ろう等のろう材や半田によって接地導体層２６ｃと載置部２１ａが強固に接着される。
【０００４】
なお、半導体素子２５は、その電極が回路基板２６に被着されている第１の線路導体２６ａと第２の線路導体２６ｂにそれぞれボンディングワイヤ２７ａ，２７ｂを介して電気的に接続されている。
【０００５】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。枠体２２は基体２１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体２１と一体成形される、または基体２１にＡｇろう，Ａｇ−Ｃｕろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体２１の上側主面の外周部に立設される。
【０００６】
枠体２２の側面には同軸コネクタ２３が嵌着される貫通孔２２ａが形成されており、貫通孔２２ａ内に同軸コネクタ２３を嵌め込むとともに半田等の封着材を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象により同軸コネクタ２３と貫通孔２２ａの内面との隙間に充填させることによって、同軸コネクタ２３が貫通孔２２ａ内に封着材を介して嵌着接合される。この同軸コネクタ２３は、中心軸部分に信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体２３ａが固定されている。中心導体２３ａが半田等から成る導電性接着材を介して回路基板２６−Ａの第１の線路導体２６ａに電気的に接続される。同軸コネクタ２３には、外部電気回路（図示せず）に接続された同軸ケーブル（図示せず）が装着されることにより、半導体パッケージ内部に収納された半導体素子２５が同軸コネクタ２３の中心導体２３ａを介して外部電気回路に電気的に接続される。
【０００７】
第２の線路導体２６ｂは、図５に要部拡大平面図を示すように、回路基板２６−Ｂの第２の線路導体２６ｂの延長部の端面に設けられた導体層２６ｄを介して、接地導体層２６ｃ−Ｂに電気的に接続される。第２の線路導体２６ｂには抵抗部２８が設けられている。この抵抗部２８は、第２の線路導体２６ｂを流れて接地導体層２６ｃ−Ｂに接地される、高周波信号成分を含む終端用信号を、電気エネルギーから熱エネルギーに変換し、接地導体層２６ｃ−Ｂからの終端用信号の反射によるノイズを抑制して電気的に接地するものである。
【０００８】
または、導体層２６ｄを設ける代わりに、図６に要部拡大平面図を示すように、第２の線路導体２６ｂの抵抗部２８と、ボンディングワイヤ２７ｂが接続された側と反対側の回路基板２６の側面との間に貫通孔２６ｅを設け、その貫通孔２６ｅ内面に導体層を設けることによって、第２の線路導体２６ｂを接地導体層２６ｃ−Ｂに電気的に接続する構成が提案されている（特開平１０−５１０６９号公報参照）。
【０００９】
最後に、基体２１、枠体２２から成る容器内部に半導体素子２５を収容し、枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法により接合し、容器内部を気密に封止することによって製品としての半導体装置となる。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいては、回路基板２６−Ｂに設けた第２の線路導体２６ｂを伝わる終端用信号の高周波化が進むと、第２の線路導体２６ｂに設けられた抵抗部２８において、終端用信号の電気エネルギーを熱エネルギーに変換することが困難になってきた。そのため、第２の線路導体２６ｂを伝送する終端用信号を確実に接地できなくなり、第２の線路導体２６ｂを伝わる終端用信号によって接地導体層２６ｃ−Ｂからの反射によるノイズが発生し、そのノイズが半導体素子２５に入り込んで半導体素子２５に誤動作を発生させるという問題点を有していた。
【００１１】
特に、上記問題点は、光通信分野で使用されたりマイクロ波帯，ミリ波帯等の高周波信号を用いる各種半導体素子を組み込んだ半導体装置の高速情報処理化が進み、第１の線路導体２６ａおよび第２の線路導体２６ｂを介して半導体素子２５に入出力される信号がより高周波領域になると、より顕著となっていた。
【００１２】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子の終端用電極に終端用信号の高周波信号成分の反射によるノイズが入り込んで半導体素子が誤作動を起こすのを防ぐことにより、信頼性の高いものとすることである。
【００１３】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、内面に回路基板が載置された棚部を有する枠体とを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に、一端が前記半導体素子に電気的に接続され他端が前記上面の縁部に達しておりかつ途中に高周波信号成分を終端させるための抵抗部を設けた接地用の線路導体と、前記線路導体を取り囲むように前記回路基板の前記上面の全周にわたって形成されているとともに前記線路導体の前記他端に接続された同一面接地導体層とが形成され、下面に接地導体層が形成されており、側面に切欠き部が形成されており、かつ該切欠き部の内面に前記線路導体の前記他端と前記接地導体層とを電気的に接続する導体層が形成されていることを特徴とする。また、本発明の半導体パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、内面に回路基板が載置された棚部を有する枠体とを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に一端が前記半導体素子に電気的に接続され他端が前記上面の縁部に達しておりかつ途中に高周波信号成分を終端させるための抵抗部を設けた接地用の線路導体が形成され、下面に接地導体層が形成されており、側面に前記線路導体より幅の広い切欠き部が形成されており、かつ該切欠き部の内面に前記線路導体の前記他端と前記接地導体層とを電気的に接続する導体層が形成されていることを特徴とする。また、本発明の半導体パッケージは、好ましくは、前記回路基板の前記上面の前記切欠き部の周縁部に、前記線路導体と前記導体層とを電気的に接続する周縁部導体層が形成されていることを特徴とする。
【００１４】
本発明は、回路基板の側面に上下面を貫通するとともに上面側開口に線路導体の他端が達している切欠き部が形成されており、かつ切欠き部の内面に線路導体の他端と接地導体層とを電気的に接続する導体層が形成されていることから、線路導体を伝送する終端用信号のうち抵抗部において電気エネルギーから熱エネルギーに変換しきれないものを、切欠き部の内面に形成された導体層において枠体に向けて放射させることにより、終端用信号を確実に接地することができ、線路導体の他端における終端用信号の高周波信号成分の反射を減少させることができる。
【００１５】
本発明において、好ましくは、前記切欠き部は前記線路導体よりも幅広であることを特徴とする。
【００１６】
本発明は、上記の構成により、抵抗部で電気的に接地しきれない終端用信号を切欠き部の内面に形成された導体層において、枠体に向けて終端用信号を放射し易くなる。即ち、線路導体に設けられた抵抗部において電気エネルギーから熱エネルギーに変換しきれない終端用信号を放射させることによって、終端用信号をより確実に接地させることができる。
【００１７】
また本発明において、好ましくは、前記回路基板の上面に前記線路導体を取り囲むように形成されるとともに前記線路導体の他端側に接続された同一面接地導体層が形成されていることを特徴とする。
【００１８】
本発明は、上記の構成により、線路導体の他端において線路導体を伝送する終端用信号を電気的に接地させるための接地導体層の面積を拡大できるため、線路導体から接地導体層に向けての終端用信号の伝送をスムーズに行なうことができ、他端における終端用信号の高周波信号成分の反射を有効に減少させることができる。また、線路導体に略平行にかつ取り囲むように同一面接地導体層が設けられていることから、線路導体から同一面接地導体層に終端用信号の高周波信号成分を空間を介して短絡させることができ、線路導体において終端用信号を減衰させてより確実に接地することができる。即ち、線路導体を進行する終端用信号は、線路導体の他端側に向かって同一面接地導体層に空間を介して短絡されながら進行するため、他端側にいくにつれて大幅に減衰されることとなる。
【００１９】
本発明は、このような構成により、線路導体を伝わる終端用信号の高周波信号成分によって反射によるノイズが発生してそのノイズが半導体素子に入り込むのを防止し、その結果半導体素子を正常に作動させ得る。
【００２０】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記回路基板の前記線路導体の一端に電気的に接続された前記半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００２１】
本発明は、このような構成により、本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供できる。
【００２２】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、６は回路基板である。
【００２３】
本発明の枠体２は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成る枠状体である。枠体２の内面には、回路基板６−Ａ，６−Ｂを搭載するための棚部２ｂ−Ａ，２ｂ−Ｂがそれぞれ形成される。回路基板６−Ａ，６−Ｂの下面には接地導体層６ｃ−Ａ，６ｃ−Ｂが被着されており、Ａｇろう，Ａｇ−Ｃｕろう等のろう材や金（Ａｕ）−錫（Ｓｎ）半田や鉛（Ｐｂ）−Ｓｎ半田等の半田等によって接地導体層６ｃと棚部２ｂが強固に接着される。
【００２４】
半導体素子５は、その電極が回路基板６の上面に被着形成されている第１の線路導体６ａおよび第２の線路導体６ｂにそれぞれボンディングワイヤ７ａ，７ｂを介して電気的に接続されている。
【００２５】
回路基板６は、例えばＡｌ2Ｏ3セラミックスから成る場合、以下のようにして作製される。まず、Ａｌ2Ｏ3，酸化珪素（ＳｉＯ2），酸化カルシウム（ＣａＯ），酸化マグネシウム（ＭｇＯ）等の原料粉末に適当な有機バインダや可塑剤，分散剤，溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施す、または、Ａｌ2Ｏ3，ＳｉＯ2，ＣａＯ，ＭｇＯ等の原料粉末を金型に充填しプレス成型することによって、所定の形状に成形する。そのセラミックグリーンシートの上面に第１の線路導体６ａ、接地用の第２の線路導体６ｂおよび接地導体層６ｃとなる金属ペーストを印刷塗布し、還元雰囲気中で約１６００℃の温度で焼成することによって製作される。
【００２６】
第１の線路導体６ａ、第２の線路導体６ｂおよび接地導体層６ｃとなる金属ペーストは、Ｗ，モリブデン（Ｍｏ），マンガン（Ｍｎ）等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法で印刷することにより、セラミックグリーンシートまたはセラミックスの成形体に印刷塗布される。
【００２７】
なお、第１の線路導体６ａ、第２の線路導体６ｂおよび接地導体層６ｃは薄膜形成法によって形成されていても良く、その場合、第１の線路導体６ａ、第２の線路導体６ｂおよび接地導体層６ｃは窒化タンタル（Ｔａ2Ｎ），ニクロム（Ｎｉ−Ｃｒ合金），チタン（Ｔｉ），パラジウム（Ｐｄ），白金（Ｐｔ）−Ａｕ等から成り、セラミックグリーンシートを焼成した後に形成される。
【００２８】
また、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２９】
なお、枠体２は上記のような金属から成るか、またはセラミックス等の誘電体材料から成りかつその表面にメタライズ層等の導体層が形成されているのが好ましい。この場合、後述するように、第２の線路導体６ｂを伝送する終端用信号のうち抵抗部８において電気エネルギーから熱エネルギーに変換しきれないものを、切欠き部１６の内面に形成された導体層１６ｂで枠体２に向けて放射させることにより、枠体２で終端用信号を確実に接地させることができる。
【００３０】
枠体２の側面には同軸コネクタ３が嵌着される貫通孔２ａが形成されており、貫通孔２ａ内には同軸コネクタ３を嵌め込むとともにＡｕ−Ｓｎ半田やＰｂ−Ｓｎ半田等の封着材を貫通孔２ａとの隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材は毛細管現象により同軸コネクタ３と貫通孔２ａの内面との隙間に充填されることによって、同軸コネクタ３が貫通孔２ａ内に半田等の封着材を介して嵌着接合される。
【００３１】
同軸コネクタ３は、半導体パッケージの内部に収容する半導体素子５を外部電気回路に接続された同軸ケーブルに電気的に接続させるものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒形等の筒状の外周導体に、ガラス等の絶縁体が充填され中心軸にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ａが固定されて成る。中心導体３ａが半田等から成る導電性接着材を介して回路基板６−Ａの第１の線路導体６ａに電気的に接続される。この同軸コネクタ３に、外部より同軸ケーブルが装着されることによって、内部に収納された半導体素子５が同軸コネクタ３の中心導体３ａを介して外部電気回路に電気的に接続される。そして、半導体素子５の電極と回路基板６の上面に形成された第１の線路導体６ａとがボンディングワイヤ７ａにより電気的に接続され、第１の線路導体６ａと中心導体３ａとが半田等の導電性接着材を介して電気的に接続される。
【００３２】
また、回路基板６−Ｂの上面に形成された第２の線路導体６ｂは、図２に示すように、一端が半導体素子５に電気的に接続され、他端が回路基板６−Ｂの上面の縁部に達しており、かつ途中に抵抗部８が設けられ、下面に接地導体層６ｃ−Ｂが形成されている。また、回路基板６−Ｂの側面に上下面を貫通するとともに上面側開口に線路導体６ｂの他端が達している切欠き部１６が形成されており、かつ切欠き部１６の内面に線路導体６ｂの他端と接地導体層６ｃ−Ｂとを電気的に接続する導体層１６ｂが形成されている。また、好ましくは、切欠き部１６の幅が線路導体６ｂよりも幅広である場合、線路導体６ｂの他端において、切欠き部１６の周縁部に線路導体６ｂと導体層１６ｂとを電気的に接続するための周縁部導体層（第２の導体層）１６ａが形成されていてもよい。このようにして、第２の線路導体６ｂが切欠き部１６の内面に設けられた導体層１６ｂを介して接地導体層６ｃ−Ｂに電気的に接続される。
【００３３】
図２に示したように、第２の線路導体６ｂの他端において切欠き部１６が設けられ、第２の線路導体６ｂの他端から切欠き部１６の内面および接地導体層６ｃ−Ｂにかけて導体層１６ｂが形成されていることから、第２の線路導体６ｂを伝送する終端用信号のうち抵抗部８において電気エネルギーから熱エネルギーに変換しきれないものを、切欠き部１６の内面に形成された導体層１６ｂで枠体２に向けて放射させることにより、終端用信号を確実に接地させることができる。その結果、第２の線路導体６ｂの他端における終端用信号の高周波信号成分の反射を有効に減少させることができる。
【００３４】
第２の線路導体６ｂの途中に設けられた抵抗部８は、Ｔａ2Ｎ，Ｎｉ−Ｃｒ合金等から成り、回路基板６に印刷塗布された後に焼成されるか、薄膜形成法により形成され、所望の抵抗値を有する厚み、幅、形状になるように形成される。抵抗値を微小調整するために、抵抗部８の一部をレーザ加工によって除去することもできる。
【００３５】
本発明において、好ましくは、切欠き部１６の幅が第２の線路導体６ｂより幅広であるのが良く、この場合、第２の線路導体６ｂを伝送する終端用信号のうち抵抗部８で電気エネルギーから熱エネルギーに変換しきれないものを、切欠き部１６の内面に形成された導体層１６ｂで枠体２に向けて放射させ易くする。これにより、終端用信号をより確実に接地させることができ、第２の線路導体６ｂの他端における終端用信号の高周波信号成分の反射を有効に減少させ得る。
【００３６】
また好ましくは、図３のように、回路基板６−Ｂの上面に第２の線路導体６ｂに略平行にかつ取り囲むように形成されるとともに第２の線路導体６ｂの他端側に接続された同一面接地導体層１７を形成することにより、第２の線路導体６ｂの他端で第２の線路導体６ｂを伝送する終端用信号を電気的に接地するための接地導体層の面積を拡大できる。そのため、第２の線路導体６ｂから接地導体層に向けての終端用信号の伝送をスムーズに行なうことができ、第２の線路導体６ｂの他端における終端用信号の高周波信号成分の反射を有効に減少させ得る。
【００３７】
また、第２の線路導体６ｂに略平行にかつ取り囲むように同一面接地導体層１７が設けられているため、第２の線路導体６ｂから同一面接地導体層１７に終端用信号の高周波信号成分を空間および間隙を介して短絡させることができ、第２の線路導体６ｂにおいて終端用信号を減衰させてより確実に接地させることができる。
【００３８】
この場合、同一面接地導体層１７は、回路基板６−Ｂの上面に第２の線路導体６ｂを取り囲むように設けられるが、好ましくは、回路基板６−Ｂの上面の略全周に設けられるのがよく、同一面接地導体層１７から高周波信号成分が枠体２に向けて放射され易くなる。即ち、第２の線路導体６ｂに設けられた抵抗部８において接地しきれない終端用信号を放射させることによって、終端用信号をより確実に接地することができる。
【００３９】
このようにして、第２の線路導体６ｂを伝わる終端用信号をより確実に接地することができ、第２の線路導体６ｂを伝わる終端用信号の高周波信号成分によって接地導体層６ｃ−Ｂからの反射によるノイズが発生しそのノイズが半導体素子５に入り込んで誤動作するのを防止し、半導体素子５を正常に作動させ得る。
【００４０】
そして、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付けやシームウエルド法により接合することにより、製品としての半導体装置となる。蓋体４により、容器内部に収容した半導体素子５を気密に収容し、半導体素子５を長期にわたり正常かつ安定に作動させることができる。この半導体装置は、基体１が外部電気回路基板に実装され、同軸コネクタ３と外部電気回路に接続された同軸ケーブルとを接続することにより、内部に収容した半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４１】
本発明において、半導体素子５に入出力される高周波信号の好ましい周波数は５〜２０ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００４２】
【実施例】
以下に本発明の実施例について説明する。
【００４３】
（実施例）
本発明の実施例と比較例について、第２の線路導体６ｂの伝送特性を以下のように解析した。伝送特性の解析は、図７（ａ）〜（ｆ）に示す６種類の解析モデルについて行なった。これらの解析モデルは、図１の構成をモデル化したものである。即ち、回路基板６が回路基板６−Ａ，回路基板６−Ｂから成りそれぞれ棚部２ｂ−Ａ，２ｂ−Ｂに搭載された構成をモデル化したものである。
【００４４】
図７（ａ）は、本発明の実施例の回路基板で、切欠き部１６を設けた解析モデル（モデルＡ）であり、切欠き部１６の幅がＷ＝０．５ｍｍの場合である。（ｂ）は、モデルＡにおいて切欠き部１６の幅がＷ＝１．０ｍｍの場合である。（ｃ）は、モデルＡにおいて切欠き部１６の幅がＷ＝２．０ｍｍの場合である。（ｄ）は、比較例の構成であり、第２の線路導体２６ｂと接地導体層２６ｃ−Ｂとを回路基板２６側面に設けた導体層２６ｄにより電気的に導通させた場合の解析モデル（モデルＢ）である。（ｅ）は、比較例の構成であり、第２の線路導体２６ｂと接地導体層２６ｃ−Ｂを直径０．５ｍｍの貫通孔２６ｅの内面に設けた導体層により電気的に導通させた場合の解析モデル（モデルＣ）である。（ｆ）は、切欠き部１６の幅がＷ＝２．０ｍｍであり、第２の線路導体６ｂを取り囲むように同一面接地導体層１７が設けられた場合の解析モデル（モデルＤ）である。
【００４５】
各解析モデルにおいて、回路基板６−Ｂ（２６−Ｂ）（厚さ１．０ｍｍ）はアルミナセラミックス（比誘電率εｒ＝９．４）からなり、回路基板６−Ｂ（２６−Ｂ）の上面にはＴａ2Ｎから成る５０Ωの抵抗部８（２８）を有する線路導体６ｂ（２６ｂ）を形成した。そして、ボンディングワイヤ７ｂ（２７ｂ）が接続される側と反対側の回路基板６−Ｂの側面の第２の線路導体６ｂ（２６ｂ）を延長した部位に、切欠き部１６と導体層１６ｂ、または導体層２６ｄを形成した。また、図７（ｅ）では、抵抗部２８とボンディングワイヤ２７ｂが接続される側と反対側の回路基板２６の側面との間に貫通孔２６ｅを設け、貫通孔２６ｅ内面に導体層を形成したことにより、第２の線路導体２６ｂを回路基板２６の下面の接地導体層２６ｃ−Ｂに電気的に接続した。
【００４６】
各解析モデルでは、半導体素子５の終端用電極の両脇に接地用電極が設けられているものについてモデル化しているため、その接地用電極にボンディングワイヤ７ｂ（２７ｂ）を介して接続される接地電極層を、回路基板６−Ｂ（２６−Ｂ）の上面の縁部で第２の線路導体６ｂ（２６ｂ）の両側に形成した。その接地電極層は、回路基板６（２６）の側面に設けられた配線導体を介して接地導体層６ｃ−Ｂに電気的に接続されるようにした。
【００４７】
また各解析モデルにおける、基体１（１１）の材質はＦｅ−Ｎｉ−Ｃｏ合金、枠体２（２２）の材質はＦｅ−Ｎｉ−Ｃｏ合金、ボンディングワイヤ７ｂ（２７ｂ）の材質はＡｕであり、それぞれ同様の材質から成るものとし、回路基板６−Ｂ（２６−Ｂ）、第２の線路導体６ｂ（２６ｂ）、切欠き部１６、接地電極層および同一面接地導体層１７の詳細な寸法は、それぞれ図７（ａ）〜（ｆ）に示す通りとした（単位はｍｍ）。これらの解析モデルに対し、０〜２０ＧＨｚの周波数帯域について、第２の線路導体６ｂ（２６ｂ）を伝送する終端用信号の反射損失をシミュレーションにより求めた。
【００４８】
図８は各解析モデルの反射損失のグラフである。同図において、モデルＡとモデルＢとの比較を行なうと、周波数が５〜２０ＧＨｚの場合、従来のモデルＢに比べ、本発明のモデルＡで切欠き部１６の幅Ｗ＝１．０ｍｍ，２．０ｍｍにおいて反射損失が改善されていることがわかる。
【００４９】
モデルＡとモデルＢの解析結果の比較において、各解析モデルを構成する各部材は、それぞれ同様の材質から成っており、第２の線路導体６ｂ（２６ｂ）部、接地導体層６ｃ（２６ｃ）部、導体層６ｄ（２６ｄ）部および高抵抗部８（２８）に起因する伝送損失は同じとみなせることから、各解析モデルの伝送損失の違いは、切欠き部１６と切欠き部１６内面の導体層１６ｂの有無、切欠き部１６の幅Ｗに基づくものとみなせる。
【００５０】
従って、本発明のモデルＡで切欠き部１６の幅ＷがＷ＝１．０ｍｍ，２．０ｍｍの場合は、従来のモデルＢに比べ、５〜２０ＧＨｚの反射特性に優れた良好な信号線路を構成することがわかった。これは、切欠き部１６と切欠き部１６内面に導体層１６ｂを設けることによって、第２の線路導体６ｂを伝送する終端用信号のうち抵抗部８において電気エネルギーから熱エネルギーに変換しきれないものを、導体層１６ｂで枠体２に向けて放射させることにより終端用信号を確実に接地させて、第２の線路導体６ｂの他端での終端用信号の反射を減少できたためである。ここで、切欠き部１６の幅がＷ＝０．５ｍｍの場合、切欠き部１６の幅が狭く終端用信号を放射させる機能を十分発揮できず、反射特性を改善できなかったものと考えられる。
【００５１】
このことから、終端用信号を放射させる機能を発揮させるためには、切欠き部１６の幅を適切な大きさとする必要がある。図８の結果より、切欠き部１６の幅Ｗが広い場合に反射特性が良いと考えられ、線路導体６ｂの幅以上であるのが好ましいことが判った。
【００５２】
また、本発明のモデルＡで切欠き部１６の幅ＷがＷ＝０．５ｍｍの場合と比較例の構成のモデルＣとを比較すると、モデルＡの反射特性が優れていた。これは、回路基板６−Ｂ（２６−Ｂ）上面の第２の線路導体６ｂ（２６ｂ）と下面の接地導体層６ｃ−Ｂ（２６ｃ−Ｂ）との電気的接続は、内面に導体層を設けた貫通孔２６ｅによって行なうよりも、内面に導体層１６ｂを設けた切欠き部１６を介して行なう方が良く、導体層１６ｂが終端用信号を放射させて反射特性を改善できたと考えられる。
【００５３】
また、本発明のモデルＤは、モデルＡの切欠き部１６の幅ＷをＷ＝２．０ｍｍとしたモデルにおいて、回路基板６−Ｂ上面の略全周に第２の線路導体６ｂを取り囲むように形成されるとともに第２の線路導体６ｂの他端側に接続された同一面接地導体層１７を設けたものであり、モデルＡ以上に反射特性が改善された。
【００５４】
これは、第２の線路導体６ｂの他端で、第２の線路導体６ｂを伝送する終端用信号を接地させるための接地導体層６ｃ−Ｂの面積を拡大でき、第２の線路導体６ｂから接地導体層６ｃ−Ｂに向けての終端用信号の伝送をスムーズに行なうことができ、他端における終端用信号の反射を減少させることができたためと考えられる。また、同一面接地導体層１７により、第２の線路導体６ｂから同一面接地導体層１７に終端用信号を空間および間隙を介して短絡させることができ、第２の線路導体６ｂにおいて終端用信号を減衰させて確実に接地させることができたためであると考えられる。さらに、第２の線路導体６ｂに設けられた抵抗部８で接地しきれない終端用信号を同一面接地導体層１７において枠体２に向けて放射させることにより、終端用信号をより確実に接地させることができたためと考えられる。
【００５５】
上述のように終端用信号を確実に接地することで、モデルＤが終端用信号の最も良好な反射特性を有すると考えられる。このような、終端用信号を確実に接地することによる反射特性の向上は終端用信号の周波数が高くなるほど重要である。
【００５６】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００５７】
【発明の効果】
本発明は、半導体パッケージ内面の棚部に載置された回路基板は、その上面に一端が半導体素子に電気的に接続され他端が上面の周縁部に達しているとともに途中に抵抗部を設けた接地用の線路導体が形成され、下面に接地導体層が形成されており、側面に上下面を貫通するとともに上面側開口に線路導体の他端が達している切欠き部が形成されており、かつ切欠き部の内面に線路導体の他端と接地導体層とを電気的に接続する導体層が形成されていることにより、線路導体を伝送する終端用信号のうち抵抗部で電気エネルギーから熱エネルギーに変換しきれないものを、切欠き部の内面に形成された導体層で枠体に向けて放射させることにより、終端用信号を確実に接地させることができ、線路導体の他端における終端用信号の高周波信号成分の反射を有効に減少させることができる。
【００５８】
本発明は、好ましくは切欠き部が線路導体よりも幅広であるようにすることにより、抵抗部で電気的に接地しきれない終端用信号を、切欠き部の内面の導体層で枠体に向けて放射させ易くすることによって、終端用信号をより確実に接地させることができる。
【００５９】
また好ましくは、回路基板の上面に線路導体を取り囲むように形成されるとともに線路導体の他端側に接続された同一面接地導体層が形成されることにより、線路導体の他端において終端用信号を接地させるための接地導体層の面積を拡大できるため、線路導体から接地導体層に向けての終端用信号の伝送をスムーズに行なうことができ、線路導体の他端における終端用信号の高周波信号成分の反射を有効に減少させ得る。また、線路導体から同一面接地導体層に終端用信号の高周波信号成分を空間および間隙を介して短絡させることができ、線路導体において終端用信号を減衰させてより確実に接地することができる。さらに、線路導体に設けられた抵抗部で接地しきれない終端用信号を同一面接地導体層で枠体に向けて放射させることによって、終端用信号をより確実に接地させ得る。
【００６０】
従って、線路導体を伝送する終端用信号の高周波信号成分によって反射によるノイズが発生しそのノイズが半導体素子に入り込むのを防止し、半導体素子を正常に作動させることが可能となる。
【００６１】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、棚部に載置された回路基板と、載置部に載置されるとともに回路基板の線路導体の一端に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図２】本発明の半導体パッケージ内に収容された回路基板の要部拡大平面図である。
【図３】本発明の半導体パッケージ内に収容された回路基板の要部拡大平面図である。
【図４】従来の半導体パッケージの断面図である。
【図５】従来の半導体パッケージ内に収容された回路基板の要部拡大平面図である。
【図６】従来の半導体パッケージ内に収容された回路基板の要部拡大平面図である。
【図７】（ａ）〜（ｃ），（ｆ）は本発明の半導体パッケージの回路基板の各実施例を示し、（ｄ），（ｅ）は比較例の半導体パッケージにおける回路基板の各例を示すものであり、（ａ）は本発明の回路基板の解析モデル（モデルＡ）の平面図、（ｂ）は本発明の回路基板の解析モデル（モデルＡの他の例）の平面図、（ｃ）は本発明の回路基板の解析モデル（モデルＡの他の例）の平面図、（ｄ）は比較例の回路基板の解析モデル（モデルＢ）の平面図、（ｅ）は比較例の回路基板の解析モデル（モデルＣ）の平面図、（ｆ）は本発明の回路基板の解析モデル（モデルＤ）の平面図である。
【図８】図７のモデルＡ〜Ｄについて反射損失の解析結果を示すグラフである。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ｂ：棚部
４：蓋体
５：半導体素子
６：回路基板
６ｂ：第２の線路導体
６ｃ：接地導体層
８：抵抗部
１６：切欠き部
１６ｂ：導体層
１７：同一面接地導体層
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、光通信分野で使用されたり、マイクロ波帯，ミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子を電気的に接地するための導体パターンとしての線路導体が設けられている。このような半導体パッケージを図４に断面図で示す。同図において、２１は基体、２２は金属製の枠体、２６は回路基板である。
【０００３】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形状の板状体であり、その上側主面には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子２５と回路基板２６−Ａ，２６−Ｂが載置固定される。回路基板２６−Ａ，２６−Ｂの下面には、接地導体層２６ｃ−Ａ，２６ｃ−Ｂが被着されており、銀（Ａｇ）ろう、Ａｇ−銅（Ｃｕ）ろう等のろう材や半田によって接地導体層２６ｃと載置部２１ａが強固に接着される。
【０００４】
なお、半導体素子２５は、その電極が回路基板２６に被着されている第１の線路導体２６ａと第２の線路導体２６ｂにそれぞれボンディングワイヤ２７ａ，２７ｂを介して電気的に接続されている。
【０００５】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。枠体２２は基体２１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体２１と一体成形される、または基体２１にＡｇろう，Ａｇ−Ｃｕろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体２１の上側主面の外周部に立設される。
【０００６】
枠体２２の側面には同軸コネクタ２３が嵌着される貫通孔２２ａが形成されており、貫通孔２２ａ内に同軸コネクタ２３を嵌め込むとともに半田等の封着材を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象により同軸コネクタ２３と貫通孔２２ａの内面との隙間に充填させることによって、同軸コネクタ２３が貫通孔２２ａ内に封着材を介して嵌着接合される。この同軸コネクタ２３は、中心軸部分に信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体２３ａが固定されている。中心導体２３ａが半田等から成る導電性接着材を介して回路基板２６−Ａの第１の線路導体２６ａに電気的に接続される。同軸コネクタ２３には、外部電気回路（図示せず）に接続された同軸ケーブル（図示せず）が装着されることにより、半導体パッケージ内部に収納された半導体素子２５が同軸コネクタ２３の中心導体２３ａを介して外部電気回路に電気的に接続される。
【０００７】
第２の線路導体２６ｂは、図５に要部拡大平面図を示すように、回路基板２６−Ｂの第２の線路導体２６ｂの延長部の端面に設けられた導体層２６ｄを介して、接地導体層２６ｃ−Ｂに電気的に接続される。第２の線路導体２６ｂには抵抗部２８が設けられている。この抵抗部２８は、第２の線路導体２６ｂを流れて接地導体層２６ｃ−Ｂに接地される、高周波信号成分を含む終端用信号を、電気エネルギーから熱エネルギーに変換し、接地導体層２６ｃ−Ｂからの終端用信号の反射によるノイズを抑制して電気的に接地するものである。
【０００８】
または、導体層２６ｄを設ける代わりに、図６に要部拡大平面図を示すように、第２の線路導体２６ｂの抵抗部２８と、ボンディングワイヤ２７ｂが接続された側と反対側の回路基板２６の側面との間に貫通孔２６ｅを設け、その貫通孔２６ｅ内面に導体層を設けることによって、第２の線路導体２６ｂを接地導体層２６ｃ−Ｂに電気的に接続する構成が提案されている（特開平１０−５１０６９号公報参照）。
【０００９】
最後に、基体２１、枠体２２から成る容器内部に半導体素子２５を収容し、枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法により接合し、容器内部を気密に封止することによって製品としての半導体装置となる。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいては、回路基板２６−Ｂに設けた第２の線路導体２６ｂを伝わる終端用信号の高周波化が進むと、第２の線路導体２６ｂに設けられた抵抗部２８において、終端用信号の電気エネルギーを熱エネルギーに変換することが困難になってきた。そのため、第２の線路導体２６ｂを伝送する終端用信号を確実に接地できなくなり、第２の線路導体２６ｂを伝わる終端用信号によって接地導体層２６ｃ−Ｂからの反射によるノイズが発生し、そのノイズが半導体素子２５に入り込んで半導体素子２５に誤動作を発生させるという問題点を有していた。
【００１１】
特に、上記問題点は、光通信分野で使用されたりマイクロ波帯，ミリ波帯等の高周波信号を用いる各種半導体素子を組み込んだ半導体装置の高速情報処理化が進み、第１の線路導体２６ａおよび第２の線路導体２６ｂを介して半導体素子２５に入出力される信号がより高周波領域になると、より顕著となっていた。
【００１２】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子の終端用電極に終端用信号の高周波信号成分の反射によるノイズが入り込んで半導体素子が誤作動を起こすのを防ぐことにより、信頼性の高いものとすることである。
【００１３】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、内面に回路基板が載置された棚部を有する枠体とを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に、一端が前記半導体素子に電気的に接続され他端が前記上面の縁部に達しておりかつ途中に高周波信号成分を終端させるための抵抗部を設けた接地用の線路導体と、前記線路導体を取り囲むように前記回路基板の前記上面の全周にわたって形成されているとともに前記線路導体の前記他端に接続された同一面接地導体層とが形成され、下面に接地導体層が形成されており、側面に切欠き部が形成されており、かつ該切欠き部の内面に前記線路導体の前記他端と前記接地導体層とを電気的に接続する導体層が形成されていることを特徴とする。また、本発明の半導体パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、内面に回路基板が載置された棚部を有する枠体とを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に一端が前記半導体素子に電気的に接続され他端が前記上面の縁部に達しておりかつ途中に高周波信号成分を終端させるための抵抗部を設けた接地用の線路導体が形成され、下面に接地導体層が形成されており、側面に前記線路導体より幅の広い切欠き部が形成されており、かつ該切欠き部の内面に前記線路導体の前記他端と前記接地導体層とを電気的に接続する導体層が形成されていることを特徴とする。また、本発明の半導体パッケージは、好ましくは、前記回路基板の前記上面の前記切欠き部の周縁部に、前記線路導体と前記導体層とを電気的に接続する周縁部導体層が形成されていることを特徴とする。
【００１４】
本発明は、回路基板の側面に上下面を貫通するとともに上面側開口に線路導体の他端が達している切欠き部が形成されており、かつ切欠き部の内面に線路導体の他端と接地導体層とを電気的に接続する導体層が形成されていることから、線路導体を伝送する終端用信号のうち抵抗部において電気エネルギーから熱エネルギーに変換しきれないものを、切欠き部の内面に形成された導体層において枠体に向けて放射させることにより、終端用信号を確実に接地することができ、線路導体の他端における終端用信号の高周波信号成分の反射を減少させることができる。
【００１５】
本発明において、好ましくは、前記切欠き部は前記線路導体よりも幅広であることを特徴とする。
【００１６】
本発明は、上記の構成により、抵抗部で電気的に接地しきれない終端用信号を切欠き部の内面に形成された導体層において、枠体に向けて終端用信号を放射し易くなる。即ち、線路導体に設けられた抵抗部において電気エネルギーから熱エネルギーに変換しきれない終端用信号を放射させることによって、終端用信号をより確実に接地させることができる。
【００１７】
また本発明において、好ましくは、前記回路基板の上面に前記線路導体を取り囲むように形成されるとともに前記線路導体の他端側に接続された同一面接地導体層が形成されていることを特徴とする。
【００１８】
本発明は、上記の構成により、線路導体の他端において線路導体を伝送する終端用信号を電気的に接地させるための接地導体層の面積を拡大できるため、線路導体から接地導体層に向けての終端用信号の伝送をスムーズに行なうことができ、他端における終端用信号の高周波信号成分の反射を有効に減少させることができる。また、線路導体に略平行にかつ取り囲むように同一面接地導体層が設けられていることから、線路導体から同一面接地導体層に終端用信号の高周波信号成分を空間を介して短絡させることができ、線路導体において終端用信号を減衰させてより確実に接地することができる。即ち、線路導体を進行する終端用信号は、線路導体の他端側に向かって同一面接地導体層に空間を介して短絡されながら進行するため、他端側にいくにつれて大幅に減衰されることとなる。
【００１９】
本発明は、このような構成により、線路導体を伝わる終端用信号の高周波信号成分によって反射によるノイズが発生してそのノイズが半導体素子に入り込むのを防止し、その結果半導体素子を正常に作動させ得る。
【００２０】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記回路基板の前記線路導体の一端に電気的に接続された前記半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００２１】
本発明は、このような構成により、本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供できる。
【００２２】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、６は回路基板である。
【００２３】
本発明の枠体２は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成る枠状体である。枠体２の内面には、回路基板６−Ａ，６−Ｂを搭載するための棚部２ｂ−Ａ，２ｂ−Ｂがそれぞれ形成される。回路基板６−Ａ，６−Ｂの下面には接地導体層６ｃ−Ａ，６ｃ−Ｂが被着されており、Ａｇろう，Ａｇ−Ｃｕろう等のろう材や金（Ａｕ）−錫（Ｓｎ）半田や鉛（Ｐｂ）−Ｓｎ半田等の半田等によって接地導体層６ｃと棚部２ｂが強固に接着される。
【００２４】
半導体素子５は、その電極が回路基板６の上面に被着形成されている第１の線路導体６ａおよび第２の線路導体６ｂにそれぞれボンディングワイヤ７ａ，７ｂを介して電気的に接続されている。
【００２５】
回路基板６は、例えばＡｌ2Ｏ3セラミックスから成る場合、以下のようにして作製される。まず、Ａｌ2Ｏ3，酸化珪素（ＳｉＯ2），酸化カルシウム（ＣａＯ），酸化マグネシウム（ＭｇＯ）等の原料粉末に適当な有機バインダや可塑剤，分散剤，溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施す、または、Ａｌ2Ｏ3，ＳｉＯ2，ＣａＯ，ＭｇＯ等の原料粉末を金型に充填しプレス成型することによって、所定の形状に成形する。そのセラミックグリーンシートの上面に第１の線路導体６ａ、接地用の第２の線路導体６ｂおよび接地導体層６ｃとなる金属ペーストを印刷塗布し、還元雰囲気中で約１６００℃の温度で焼成することによって製作される。
【００２６】
第１の線路導体６ａ、第２の線路導体６ｂおよび接地導体層６ｃとなる金属ペーストは、Ｗ，モリブデン（Ｍｏ），マンガン（Ｍｎ）等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法で印刷することにより、セラミックグリーンシートまたはセラミックスの成形体に印刷塗布される。
【００２７】
なお、第１の線路導体６ａ、第２の線路導体６ｂおよび接地導体層６ｃは薄膜形成法によって形成されていても良く、その場合、第１の線路導体６ａ、第２の線路導体６ｂおよび接地導体層６ｃは窒化タンタル（Ｔａ2Ｎ），ニクロム（Ｎｉ−Ｃｒ合金），チタン（Ｔｉ），パラジウム（Ｐｄ），白金（Ｐｔ）−Ａｕ等から成り、セラミックグリーンシートを焼成した後に形成される。
【００２８】
また、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２９】
なお、枠体２は上記のような金属から成るか、またはセラミックス等の誘電体材料から成りかつその表面にメタライズ層等の導体層が形成されているのが好ましい。この場合、後述するように、第２の線路導体６ｂを伝送する終端用信号のうち抵抗部８において電気エネルギーから熱エネルギーに変換しきれないものを、切欠き部１６の内面に形成された導体層１６ｂで枠体２に向けて放射させることにより、枠体２で終端用信号を確実に接地させることができる。
【００３０】
枠体２の側面には同軸コネクタ３が嵌着される貫通孔２ａが形成されており、貫通孔２ａ内には同軸コネクタ３を嵌め込むとともにＡｕ−Ｓｎ半田やＰｂ−Ｓｎ半田等の封着材を貫通孔２ａとの隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材は毛細管現象により同軸コネクタ３と貫通孔２ａの内面との隙間に充填されることによって、同軸コネクタ３が貫通孔２ａ内に半田等の封着材を介して嵌着接合される。
【００３１】
同軸コネクタ３は、半導体パッケージの内部に収容する半導体素子５を外部電気回路に接続された同軸ケーブルに電気的に接続させるものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒形等の筒状の外周導体に、ガラス等の絶縁体が充填され中心軸にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ａが固定されて成る。中心導体３ａが半田等から成る導電性接着材を介して回路基板６−Ａの第１の線路導体６ａに電気的に接続される。この同軸コネクタ３に、外部より同軸ケーブルが装着されることによって、内部に収納された半導体素子５が同軸コネクタ３の中心導体３ａを介して外部電気回路に電気的に接続される。そして、半導体素子５の電極と回路基板６の上面に形成された第１の線路導体６ａとがボンディングワイヤ７ａにより電気的に接続され、第１の線路導体６ａと中心導体３ａとが半田等の導電性接着材を介して電気的に接続される。
【００３２】
また、回路基板６−Ｂの上面に形成された第２の線路導体６ｂは、図２に示すように、一端が半導体素子５に電気的に接続され、他端が回路基板６−Ｂの上面の縁部に達しており、かつ途中に抵抗部８が設けられ、下面に接地導体層６ｃ−Ｂが形成されている。また、回路基板６−Ｂの側面に上下面を貫通するとともに上面側開口に線路導体６ｂの他端が達している切欠き部１６が形成されており、かつ切欠き部１６の内面に線路導体６ｂの他端と接地導体層６ｃ−Ｂとを電気的に接続する導体層１６ｂが形成されている。また、好ましくは、切欠き部１６の幅が線路導体６ｂよりも幅広である場合、線路導体６ｂの他端において、切欠き部１６の周縁部に線路導体６ｂと導体層１６ｂとを電気的に接続するための周縁部導体層（第２の導体層）１６ａが形成されていてもよい。このようにして、第２の線路導体６ｂが切欠き部１６の内面に設けられた導体層１６ｂを介して接地導体層６ｃ−Ｂに電気的に接続される。
【００３３】
図２に示したように、第２の線路導体６ｂの他端において切欠き部１６が設けられ、第２の線路導体６ｂの他端から切欠き部１６の内面および接地導体層６ｃ−Ｂにかけて導体層１６ｂが形成されていることから、第２の線路導体６ｂを伝送する終端用信号のうち抵抗部８において電気エネルギーから熱エネルギーに変換しきれないものを、切欠き部１６の内面に形成された導体層１６ｂで枠体２に向けて放射させることにより、終端用信号を確実に接地させることができる。その結果、第２の線路導体６ｂの他端における終端用信号の高周波信号成分の反射を有効に減少させることができる。
【００３４】
第２の線路導体６ｂの途中に設けられた抵抗部８は、Ｔａ2Ｎ，Ｎｉ−Ｃｒ合金等から成り、回路基板６に印刷塗布された後に焼成されるか、薄膜形成法により形成され、所望の抵抗値を有する厚み、幅、形状になるように形成される。抵抗値を微小調整するために、抵抗部８の一部をレーザ加工によって除去することもできる。
【００３５】
本発明において、好ましくは、切欠き部１６の幅が第２の線路導体６ｂより幅広であるのが良く、この場合、第２の線路導体６ｂを伝送する終端用信号のうち抵抗部８で電気エネルギーから熱エネルギーに変換しきれないものを、切欠き部１６の内面に形成された導体層１６ｂで枠体２に向けて放射させ易くする。これにより、終端用信号をより確実に接地させることができ、第２の線路導体６ｂの他端における終端用信号の高周波信号成分の反射を有効に減少させ得る。
【００３６】
また好ましくは、図３のように、回路基板６−Ｂの上面に第２の線路導体６ｂに略平行にかつ取り囲むように形成されるとともに第２の線路導体６ｂの他端側に接続された同一面接地導体層１７を形成することにより、第２の線路導体６ｂの他端で第２の線路導体６ｂを伝送する終端用信号を電気的に接地するための接地導体層の面積を拡大できる。そのため、第２の線路導体６ｂから接地導体層に向けての終端用信号の伝送をスムーズに行なうことができ、第２の線路導体６ｂの他端における終端用信号の高周波信号成分の反射を有効に減少させ得る。
【００３７】
また、第２の線路導体６ｂに略平行にかつ取り囲むように同一面接地導体層１７が設けられているため、第２の線路導体６ｂから同一面接地導体層１７に終端用信号の高周波信号成分を空間および間隙を介して短絡させることができ、第２の線路導体６ｂにおいて終端用信号を減衰させてより確実に接地させることができる。
【００３８】
この場合、同一面接地導体層１７は、回路基板６−Ｂの上面に第２の線路導体６ｂを取り囲むように設けられるが、好ましくは、回路基板６−Ｂの上面の略全周に設けられるのがよく、同一面接地導体層１７から高周波信号成分が枠体２に向けて放射され易くなる。即ち、第２の線路導体６ｂに設けられた抵抗部８において接地しきれない終端用信号を放射させることによって、終端用信号をより確実に接地することができる。
【００３９】
このようにして、第２の線路導体６ｂを伝わる終端用信号をより確実に接地することができ、第２の線路導体６ｂを伝わる終端用信号の高周波信号成分によって接地導体層６ｃ−Ｂからの反射によるノイズが発生しそのノイズが半導体素子５に入り込んで誤動作するのを防止し、半導体素子５を正常に作動させ得る。
【００４０】
そして、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付けやシームウエルド法により接合することにより、製品としての半導体装置となる。蓋体４により、容器内部に収容した半導体素子５を気密に収容し、半導体素子５を長期にわたり正常かつ安定に作動させることができる。この半導体装置は、基体１が外部電気回路基板に実装され、同軸コネクタ３と外部電気回路に接続された同軸ケーブルとを接続することにより、内部に収容した半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４１】
本発明において、半導体素子５に入出力される高周波信号の好ましい周波数は５〜２０ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００４２】
【実施例】
以下に本発明の実施例について説明する。
【００４３】
（実施例）
本発明の実施例と比較例について、第２の線路導体６ｂの伝送特性を以下のように解析した。伝送特性の解析は、図７（ａ）〜（ｆ）に示す６種類の解析モデルについて行なった。これらの解析モデルは、図１の構成をモデル化したものである。即ち、回路基板６が回路基板６−Ａ，回路基板６−Ｂから成りそれぞれ棚部２ｂ−Ａ，２ｂ−Ｂに搭載された構成をモデル化したものである。
【００４４】
図７（ａ）は、本発明の実施例の回路基板で、切欠き部１６を設けた解析モデル（モデルＡ）であり、切欠き部１６の幅がＷ＝０．５ｍｍの場合である。（ｂ）は、モデルＡにおいて切欠き部１６の幅がＷ＝１．０ｍｍの場合である。（ｃ）は、モデルＡにおいて切欠き部１６の幅がＷ＝２．０ｍｍの場合である。（ｄ）は、比較例の構成であり、第２の線路導体２６ｂと接地導体層２６ｃ−Ｂとを回路基板２６側面に設けた導体層２６ｄにより電気的に導通させた場合の解析モデル（モデルＢ）である。（ｅ）は、比較例の構成であり、第２の線路導体２６ｂと接地導体層２６ｃ−Ｂを直径０．５ｍｍの貫通孔２６ｅの内面に設けた導体層により電気的に導通させた場合の解析モデル（モデルＣ）である。（ｆ）は、切欠き部１６の幅がＷ＝２．０ｍｍであり、第２の線路導体６ｂを取り囲むように同一面接地導体層１７が設けられた場合の解析モデル（モデルＤ）である。
【００４５】
各解析モデルにおいて、回路基板６−Ｂ（２６−Ｂ）（厚さ１．０ｍｍ）はアルミナセラミックス（比誘電率εｒ＝９．４）からなり、回路基板６−Ｂ（２６−Ｂ）の上面にはＴａ2Ｎから成る５０Ωの抵抗部８（２８）を有する線路導体６ｂ（２６ｂ）を形成した。そして、ボンディングワイヤ７ｂ（２７ｂ）が接続される側と反対側の回路基板６−Ｂの側面の第２の線路導体６ｂ（２６ｂ）を延長した部位に、切欠き部１６と導体層１６ｂ、または導体層２６ｄを形成した。また、図７（ｅ）では、抵抗部２８とボンディングワイヤ２７ｂが接続される側と反対側の回路基板２６の側面との間に貫通孔２６ｅを設け、貫通孔２６ｅ内面に導体層を形成したことにより、第２の線路導体２６ｂを回路基板２６の下面の接地導体層２６ｃ−Ｂに電気的に接続した。
【００４６】
各解析モデルでは、半導体素子５の終端用電極の両脇に接地用電極が設けられているものについてモデル化しているため、その接地用電極にボンディングワイヤ７ｂ（２７ｂ）を介して接続される接地電極層を、回路基板６−Ｂ（２６−Ｂ）の上面の縁部で第２の線路導体６ｂ（２６ｂ）の両側に形成した。その接地電極層は、回路基板６（２６）の側面に設けられた配線導体を介して接地導体層６ｃ−Ｂに電気的に接続されるようにした。
【００４７】
また各解析モデルにおける、基体１（１１）の材質はＦｅ−Ｎｉ−Ｃｏ合金、枠体２（２２）の材質はＦｅ−Ｎｉ−Ｃｏ合金、ボンディングワイヤ７ｂ（２７ｂ）の材質はＡｕであり、それぞれ同様の材質から成るものとし、回路基板６−Ｂ（２６−Ｂ）、第２の線路導体６ｂ（２６ｂ）、切欠き部１６、接地電極層および同一面接地導体層１７の詳細な寸法は、それぞれ図７（ａ）〜（ｆ）に示す通りとした（単位はｍｍ）。これらの解析モデルに対し、０〜２０ＧＨｚの周波数帯域について、第２の線路導体６ｂ（２６ｂ）を伝送する終端用信号の反射損失をシミュレーションにより求めた。
【００４８】
図８は各解析モデルの反射損失のグラフである。同図において、モデルＡとモデルＢとの比較を行なうと、周波数が５〜２０ＧＨｚの場合、従来のモデルＢに比べ、本発明のモデルＡで切欠き部１６の幅Ｗ＝１．０ｍｍ，２．０ｍｍにおいて反射損失が改善されていることがわかる。
【００４９】
モデルＡとモデルＢの解析結果の比較において、各解析モデルを構成する各部材は、それぞれ同様の材質から成っており、第２の線路導体６ｂ（２６ｂ）部、接地導体層６ｃ（２６ｃ）部、導体層６ｄ（２６ｄ）部および高抵抗部８（２８）に起因する伝送損失は同じとみなせることから、各解析モデルの伝送損失の違いは、切欠き部１６と切欠き部１６内面の導体層１６ｂの有無、切欠き部１６の幅Ｗに基づくものとみなせる。
【００５０】
従って、本発明のモデルＡで切欠き部１６の幅ＷがＷ＝１．０ｍｍ，２．０ｍｍの場合は、従来のモデルＢに比べ、５〜２０ＧＨｚの反射特性に優れた良好な信号線路を構成することがわかった。これは、切欠き部１６と切欠き部１６内面に導体層１６ｂを設けることによって、第２の線路導体６ｂを伝送する終端用信号のうち抵抗部８において電気エネルギーから熱エネルギーに変換しきれないものを、導体層１６ｂで枠体２に向けて放射させることにより終端用信号を確実に接地させて、第２の線路導体６ｂの他端での終端用信号の反射を減少できたためである。ここで、切欠き部１６の幅がＷ＝０．５ｍｍの場合、切欠き部１６の幅が狭く終端用信号を放射させる機能を十分発揮できず、反射特性を改善できなかったものと考えられる。
【００５１】
このことから、終端用信号を放射させる機能を発揮させるためには、切欠き部１６の幅を適切な大きさとする必要がある。図８の結果より、切欠き部１６の幅Ｗが広い場合に反射特性が良いと考えられ、線路導体６ｂの幅以上であるのが好ましいことが判った。
【００５２】
また、本発明のモデルＡで切欠き部１６の幅ＷがＷ＝０．５ｍｍの場合と比較例の構成のモデルＣとを比較すると、モデルＡの反射特性が優れていた。これは、回路基板６−Ｂ（２６−Ｂ）上面の第２の線路導体６ｂ（２６ｂ）と下面の接地導体層６ｃ−Ｂ（２６ｃ−Ｂ）との電気的接続は、内面に導体層を設けた貫通孔２６ｅによって行なうよりも、内面に導体層１６ｂを設けた切欠き部１６を介して行なう方が良く、導体層１６ｂが終端用信号を放射させて反射特性を改善できたと考えられる。
【００５３】
また、本発明のモデルＤは、モデルＡの切欠き部１６の幅ＷをＷ＝２．０ｍｍとしたモデルにおいて、回路基板６−Ｂ上面の略全周に第２の線路導体６ｂを取り囲むように形成されるとともに第２の線路導体６ｂの他端側に接続された同一面接地導体層１７を設けたものであり、モデルＡ以上に反射特性が改善された。
【００５４】
これは、第２の線路導体６ｂの他端で、第２の線路導体６ｂを伝送する終端用信号を接地させるための接地導体層６ｃ−Ｂの面積を拡大でき、第２の線路導体６ｂから接地導体層６ｃ−Ｂに向けての終端用信号の伝送をスムーズに行なうことができ、他端における終端用信号の反射を減少させることができたためと考えられる。また、同一面接地導体層１７により、第２の線路導体６ｂから同一面接地導体層１７に終端用信号を空間および間隙を介して短絡させることができ、第２の線路導体６ｂにおいて終端用信号を減衰させて確実に接地させることができたためであると考えられる。さらに、第２の線路導体６ｂに設けられた抵抗部８で接地しきれない終端用信号を同一面接地導体層１７において枠体２に向けて放射させることにより、終端用信号をより確実に接地させることができたためと考えられる。
【００５５】
上述のように終端用信号を確実に接地することで、モデルＤが終端用信号の最も良好な反射特性を有すると考えられる。このような、終端用信号を確実に接地することによる反射特性の向上は終端用信号の周波数が高くなるほど重要である。
【００５６】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００５７】
【発明の効果】
本発明は、半導体パッケージ内面の棚部に載置された回路基板は、その上面に一端が半導体素子に電気的に接続され他端が上面の周縁部に達しているとともに途中に抵抗部を設けた接地用の線路導体が形成され、下面に接地導体層が形成されており、側面に上下面を貫通するとともに上面側開口に線路導体の他端が達している切欠き部が形成されており、かつ切欠き部の内面に線路導体の他端と接地導体層とを電気的に接続する導体層が形成されていることにより、線路導体を伝送する終端用信号のうち抵抗部で電気エネルギーから熱エネルギーに変換しきれないものを、切欠き部の内面に形成された導体層で枠体に向けて放射させることにより、終端用信号を確実に接地させることができ、線路導体の他端における終端用信号の高周波信号成分の反射を有効に減少させることができる。
【００５８】
本発明は、好ましくは切欠き部が線路導体よりも幅広であるようにすることにより、抵抗部で電気的に接地しきれない終端用信号を、切欠き部の内面の導体層で枠体に向けて放射させ易くすることによって、終端用信号をより確実に接地させることができる。
【００５９】
また好ましくは、回路基板の上面に線路導体を取り囲むように形成されるとともに線路導体の他端側に接続された同一面接地導体層が形成されることにより、線路導体の他端において終端用信号を接地させるための接地導体層の面積を拡大できるため、線路導体から接地導体層に向けての終端用信号の伝送をスムーズに行なうことができ、線路導体の他端における終端用信号の高周波信号成分の反射を有効に減少させ得る。また、線路導体から同一面接地導体層に終端用信号の高周波信号成分を空間および間隙を介して短絡させることができ、線路導体において終端用信号を減衰させてより確実に接地することができる。さらに、線路導体に設けられた抵抗部で接地しきれない終端用信号を同一面接地導体層で枠体に向けて放射させることによって、終端用信号をより確実に接地させ得る。
【００６０】
従って、線路導体を伝送する終端用信号の高周波信号成分によって反射によるノイズが発生しそのノイズが半導体素子に入り込むのを防止し、半導体素子を正常に作動させることが可能となる。
【００６１】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、棚部に載置された回路基板と、載置部に載置されるとともに回路基板の線路導体の一端に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図２】本発明の半導体パッケージ内に収容された回路基板の要部拡大平面図である。
【図３】本発明の半導体パッケージ内に収容された回路基板の要部拡大平面図である。
【図４】従来の半導体パッケージの断面図である。
【図５】従来の半導体パッケージ内に収容された回路基板の要部拡大平面図である。
【図６】従来の半導体パッケージ内に収容された回路基板の要部拡大平面図である。
【図７】（ａ）〜（ｃ），（ｆ）は本発明の半導体パッケージの回路基板の各実施例を示し、（ｄ），（ｅ）は比較例の半導体パッケージにおける回路基板の各例を示すものであり、（ａ）は本発明の回路基板の解析モデル（モデルＡ）の平面図、（ｂ）は本発明の回路基板の解析モデル（モデルＡの他の例）の平面図、（ｃ）は本発明の回路基板の解析モデル（モデルＡの他の例）の平面図、（ｄ）は比較例の回路基板の解析モデル（モデルＢ）の平面図、（ｅ）は比較例の回路基板の解析モデル（モデルＣ）の平面図、（ｆ）は本発明の回路基板の解析モデル（モデルＤ）の平面図である。
【図８】図７のモデルＡ〜Ｄについて反射損失の解析結果を示すグラフである。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ｂ：棚部
４：蓋体
５：半導体素子
６：回路基板
６ｂ：第２の線路導体
６ｃ：接地導体層
８：抵抗部
１６：切欠き部
１６ｂ：導体層
１７：同一面接地導体層
Claims (4)
- 上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、内面に回路基板が載置された棚部を有する枠体とを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に、一端が前記半導体素子に電気的に接続され他端が前記上面の縁部に達しておりかつ途中に高周波信号成分を終端させるための抵抗部を設けた接地用の線路導体と、前記線路導体を取り囲むように前記回路基板の前記上面の全周にわたって形成されているとともに前記線路導体の前記他端に接続された同一面接地導体層とが形成され、下面に接地導体層が形成されており、側面に切欠き部が形成されており、かつ該切欠き部の内面に前記線路導体の前記他端と前記接地導体層とを電気的に接続する導体層が形成されていることを特徴とする半導体素子収納用パッケージ。
- 上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、内面に回路基板が載置された棚部を有する枠体とを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に一端が前記半導体素子に電気的に接続され他端が前記上面の縁部に達しておりかつ途中に高周波信号成分を終端させるための抵抗部を設けた接地用の線路導体が形成され、下面に接地導体層が形成されており、側面に前記線路導体より幅の広い切欠き部が形成されており、かつ該切欠き部の内面に前記線路導体の前記他端と前記接地導体層とを電気的に接続する導体層が形成されていることを特徴とする半導体素子収納用パッケージ。
- 前記回路基板の前記上面の前記切欠き部の周縁部に、前記線路導体と前記導体層とを電気的に接続する周縁部導体層が形成されていることを特徴とする請求項２記載の半導体素子収納用パッケージ。
- 請求項１〜３のいずれかに記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記回路基板の前記線路導体の前記一端に電気的に接続された前記半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193746A JP3652279B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001193746A JP3652279B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007883A JP2003007883A (ja) | 2003-01-10 |
| JP3652279B2 true JP3652279B2 (ja) | 2005-05-25 |
Family
ID=19031970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001193746A Expired - Fee Related JP3652279B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3652279B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3690656B2 (ja) * | 2001-04-20 | 2005-08-31 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
| JP3720726B2 (ja) * | 2001-04-20 | 2005-11-30 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787130B2 (ja) * | 1990-09-17 | 1995-09-20 | ヒロセ電機株式会社 | 高周波用終端抵抗器 |
| JPH04188652A (ja) * | 1990-11-19 | 1992-07-07 | Shinko Electric Ind Co Ltd | 高周波素子用パッケージの製造方法と高周波素子用パッケージ |
| JPH06318804A (ja) * | 1993-05-10 | 1994-11-15 | Mitsubishi Electric Corp | 無反射終端器 |
| JPH08279704A (ja) * | 1995-04-04 | 1996-10-22 | Advantest Corp | 終端器用抵抗素子 |
| JPH1174705A (ja) * | 1997-08-29 | 1999-03-16 | Oki Electric Ind Co Ltd | マイクロ波回路 |
| JP2000349179A (ja) * | 1999-06-03 | 2000-12-15 | Sumitomo Metal Electronics Devices Inc | 高周波デバイス用パッケージの構造 |
| JP2000357755A (ja) * | 1999-06-15 | 2000-12-26 | Sumitomo Metal Electronics Devices Inc | 高周波デバイス用パッケージ |
-
2001
- 2001-06-26 JP JP2001193746A patent/JP3652279B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003007883A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6825986B2 (ja) | 配線基板、電子部品収納用パッケージおよび電子装置 | |
| JP5241609B2 (ja) | 構造体，接続端子，パッケージ、並びに電子装置 | |
| JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
| JP4903738B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3652279B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3690656B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3720726B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4789636B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3652278B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP4210207B2 (ja) | 高周波用配線基板 | |
| JP5235612B2 (ja) | パッケージ及び電子装置 | |
| JP4522010B2 (ja) | 入出力端子および半導体素子収納用パッケージおよび半導体装置 | |
| JP3702241B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4164011B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2006128323A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3805272B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3780509B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
| JP3934971B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
| JP2007149955A (ja) | 高周波用終端抵抗基板および電子装置 | |
| JP3934972B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
| JP2008085699A (ja) | 高周波用終端抵抗基板および電子装置 | |
| JP3914764B2 (ja) | 光半導体装置 | |
| JP4206321B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3652279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |