JP3805272B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3805272B2 JP3805272B2 JP2002086696A JP2002086696A JP3805272B2 JP 3805272 B2 JP3805272 B2 JP 3805272B2 JP 2002086696 A JP2002086696 A JP 2002086696A JP 2002086696 A JP2002086696 A JP 2002086696A JP 3805272 B2 JP3805272 B2 JP 3805272B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- conductor
- line conductor
- circuit board
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージともいう）には、半導体素子を電気的に接続するための導体パターンとしての線路導体が設けられている。このような半導体パッケージの断面図および上面図を図３に示す。同図において、31は基体、32は金属製の枠体、34は蓋体、36は回路基板である。
【０００３】
基体31は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形状の板状体であり、その上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子35を搭載して成る回路基板36を載置する載置部31ａが形成されている。載置部31ａには、半導体素子35が、例えばアルミナ（Ａｌ2Ｏ3），窒化アルミニウム（ＡｌＮ），ムライト（３Ａｌ2Ｏ3−２ＳｉＯ2）等のセラミックスから成る回路基板36に搭載された状態で載置固定される。
【０００４】
回路基板36の下面には、接地導体層36ｄが被着されており、銀（Ａｇ）ろう，Ａｇ−銅（Ｃｕ）ろう等のろう材や半田によって接地導体層36ｄと載置部31ａが強固に接着固定される。
【０００５】
回路基板36に搭載された半導体素子35は、その電極が回路基板36に被着されている第１の線路導体36ａおよび第２の線路導体36ｂにそれぞれボンディングワイヤ37ａ，37ｂを介して電気的に接続されている。
【０００６】
さらに、第２の線路導体36ｂと接地導体36ｃとは、終端抵抗38を介して終端接続されており、接地導体36ｃは接地導体36ｅを介して接地導体層36ｄに接続されている。このように第２の線路導体36ｂの終端を終端抵抗38を介して接地導体36ｃに接続することにより、第２の線路導体36ｂに流れる高周波信号の反射を防ぎ、半導体素子35が誤動作するのを防いでいる。
【０００７】
基体31の上側主面の外周部には載置部31ａを囲繞するようにして枠体32が立設されており、枠体32は基体31とともにその内側に半導体素子35を収容する空所を形成する。枠体32は基体31と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体31と一体成形されるか、または基体31にＡｇろう、Ａｇ−Ｃｕろう等のろう材を介してろう付けされるか、またはシーム溶接法等の溶接法により接合されることによって基体31の上側主面の外周部に立設される。
【０００８】
枠体32の側面にはグラスビーズ33が嵌着される貫通孔32ａが形成されており、貫通孔32ａ内にグラスビーズ33を嵌め込むとともに半田等の封着材を貫通孔32ａ内の隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象によりグラスビーズ33と貫通孔32ａの内壁との隙間に充填させることによって、グラスビーズ33が貫通孔32ａ内に封着材を介して嵌着接合される。
【０００９】
グラスビーズ33には、中心軸部分に信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体33ａが固定されている。中心導体33ａは半田等から成る導電性接着材を介して回路基板36の第１の線路導体36ａに電気的に接続される。このグラスビーズ33には、外部電気回路（図示せず）に接続された同軸ケーブル（図示せず）が装着されることによって、内部に収納された半導体素子35がグラスビーズ33の中心導体33ａを介して外部電気回路に電気的に接続されること
となる。
【００１０】
最後に、基体31および枠体32から成る容器内部に半導体素子35を収容し、枠体32の上面に蓋体34をろう付け法やシームウエルド法等の溶接法により接合し、容器内部を気密に封止することによって製品としての半導体装置となる。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の半導体パッケージにおいては、半導体素子35の高周波化が進むにつれ、第２の線路導体36ｂおよび接地導体36ｃ間に形成される終端抵抗38の抵抗値のバラツキが原因となって、終端抵抗38での高周波信号の反射によるノイズが発生し、そのノイズが半導体素子35内に入り込んで、半導体素子35の誤動作を発生させるといった問題点が発生していた。
【００１２】
また、マイクロ波帯やミリ波帯等の高周波信号においては、終端抵抗38から接地導体層36ｄまでに形成される接地導体36ｃおよび36ｅの寄生インダクタンス成分によって、終端抵抗38から見たインピーダンス値が変動し、終端抵抗38が所望の終端特性を得られないという新たな問題が発生してきた。
【００１３】
さらに、第２の線路導体36ｂの端部と終端抵抗38との間の長さが使用する高周波信号の波長の１／２に等しくなる領域において、第２の線路導体36ｂ上に共振による定在波が発生し、所望の終端特性が得られないといった問題点も発生してきた。
【００１４】
さらに、終端抵抗38での寄生インダクタンスや寄生キャパシタンスによって高周波帯域における抵抗値が所望の値からずれてしまい、高周波信号の反射を引き起こし、半導体素子35の誤動作を発生させてしまうことがあるという問題点もあった。
【００１５】
本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子の終端用電極に終端用信号の高周波信号成分が反射して入り込んで半導体素子が誤作動を起こすのを防ぐことができる、信頼性の高い半導体素子収納用パッケージおよびこれを用いた半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子および回路基板を載置するための載置部を有する基体と、前記載置部に載置された前記回路基板と、前記上側主面の外周部に前記載置部を囲繞するように接合された枠体とを具備して成り、前記回路基板の上面に線路導体および該線路導体を取り囲む接地導体が形成されており、前記線路導体は一端が半導体素子に、他端が終端抵抗を介して前記接地導体に電気的に接続されており、前記終端抵抗は２個以上が、前記一端より前記半導体素子の使用周波数の高周波信号の波長の１／２未満の距離の前記線路導体の両側に略線対称に配設されているとともに、前記線路導体の前記他端の端面と前記接地導体との間の距離が、前記終端抵抗を介して接続された前記線路導体の側面と前記接地導体との間の距離の0.5倍〜３倍とされていることを特徴とする半導体素子収納用パッケージ。
【００１７】
発明の半導体素子収納用パッケージによれば、回路基板の上面に線路導体およびこの線路導体を取り囲む接地導体が形成されていることから、終端抵抗をこの接地導体に直接接続することによって、終端抵抗から接地導体までの寄生インダクタンス成分や寄生キャパシタンス成分を低減することができる。このような寄生インダクタンス成分や寄生キャパシタンス成分は周波数に依存してインピーダンス値を変動させるため、終端抵抗から接地導体までの寄生インダクタンス成分や寄生キャパシタンス成分を低減できることにより線路導体の他端側に接続された終端抵抗から見た線路導体のインピーダンス値の変動を小さくすることができ、その結果、半導体素子の終端用電極に接続される線路導体について高周波帯域までも安定した終端特性を得ることが可能となる。
【００１８】
さらに、線路導体の他端を接地導体に電気的に接続する終端抵抗を、線路導体を挟んでその両側に略線対称に２個以上を配設したことにより、終端抵抗の１つ当りに要求される抵抗値のバラツキの範囲を緩和することができると同時に、終端抵抗に発生する寄生インダクタンス成分を低減することができるため、線路導体について高周波帯域まで使用可能な終端抵抗を得ることが可能となる。
【００１９】
さらにまた、終端抵抗を半導体素子に接続される側の線路導体の一端より半導体素子の使用周波数の高周波信号の波長の１／２未満の距離に配設することにより、線路導体の一端と終端抵抗との接続部との間に発生する高周波信号に対する共振現象を使用周波数よりも高周波側へとシフトさせることができるため、使用周波数において共振現象が発生することがなく、使用周波数の高周波信号に対して良好な伝送特性を得ることが可能となる。
【００２０】
そして、線路導体の終端抵抗が接続された他端の端面と接地導体との間の距離が、終端抵抗を介して接続された線路導体の側面と接地導体との間の距離の0.5倍〜３倍とされていることによって、終端抵抗に発生する寄生キャパシタンス値を調節・制御して、終端抵抗が持つ寄生インダクタンス値とこの寄生キャパシタンス値とを適切にマッチングさせることができ、これによって、高周波帯域における終端抵抗の抵抗値を所望の値とすることが可能となる。
【００２１】
従って、本発明の半導体素子収納用パッケージは、以上のような構成により、線路導体を伝わる高周波信号の反射によるノイズや共振が発生することを防止し、半導体素子を正常に作動させることができる。
【００２２】
また、本発明の半導体装置は、上記構成の本発明の半導体素子収納用パッケージと、前記回路基板上に載置された前記半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とするものである。
【００２３】
本発明の半導体装置によれば、このような構成により、半導体素子の終端用電極に終端用信号の高周波信号成分が反射して入り込んで半導体素子が誤作動を起こすのを防ぐことができる、信頼性の高い半導体装置を提供することができる。
【００２４】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図および上面図であり、１は基体、２は枠体、４は蓋体、６は回路基板である。
【００２５】
基体１は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成る略四角形の板状体であり、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の略中央部には、ＩＣ，ＬＳＩ，ＬＤ，ＰＤ等の半導体素子５を載置するための載置部１ａが形成されており、載置部１ａには半導体素子５が、例えばＡｌ2Ｏ3，ＡｌＮ，３Ａｌ2Ｏ3−２ＳｉＯ2等のセラミックスから成る回路基板６に搭載された状態で載置固定される。回路基板６の下面には接地導体層６ｄが被着形成されており、Ａｇろう，Ａｇ−Ｃｕろう等のろう材やＡｕ−Ｓｎ半田，Ｐｂ−Ｓｎ半田等の半田によって接地導体層６ｄと載置部１ａとが強固に接着固定される。
【００２６】
半導体素子５は、その電極が回路基板６の上面に被着形成されている第１の線路導体６ａおよび第２の線路導体６ｂにそれぞれボンディングワイヤ７ａ，７ｂを介して電気的に接続される。
【００２７】
回路基板６は、例えばＡｌ2Ｏ3セラミックスから成る場合、以下のようにして作製される。まず、Ａｌ2Ｏ3，酸化珪素（ＳｉＯ2），酸化カルシウム（ＣａＯ），酸化マグネシウム（ＭｇＯ）等の原料粉末に適当な有機バインダや可塑剤，分散剤，溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施す、または、Ａｌ2Ｏ3，ＳｉＯ2，ＣａＯ，ＭｇＯ等の原料粉末を金型に充填しプレス成型することによって、所定の形状に成形する。そのセラミックグリーンシートに上面の第１の線路導体６ａ，第２の線路導体６ｂおよび上面の接地導体６ｃ，端面の接地導体６ｅ，下面の接地導体層６ｄとなる金属ペーストを印刷塗布し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
【００２８】
第１の線路導体６ａ，第２の線路導体６ｂおよび接地導体６ｃ，６ｅ，接地導体層６ｄとなる金属ペーストは、Ｗ，モリブデン（Ｍｏ），マンガン（Ｍｎ）等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法を採用して印刷することにより、セラミックグリーンシートまたはセラミックスの成形体に印刷塗布される。
【００２９】
なお、第１の線路導体６ａ，第２の線路導体６ｂおよび接地導体６ｃ，６ｅ，接地導体層６ｄは薄膜形成法によって形成されていても良く、第１の線路導体６ａ，第２の線路導体６ｂおよび接地導体６ｃ，６ｅ，接地導体層６ｄは、窒化タンタル（Ｔａ2Ｎ），ニクロム（Ｎｉ−Ｃｒ合金），チタン（Ｔｉ），パラジウム（Ｐｄ），白金（Ｐｔ），Ａｕ等から形成され、セラミックグリーンシートを焼成した後に形成される。
【００３０】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設するように接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１にＡｇろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体１の上側主面の外周部に立設される。
【００３１】
なお、枠体２は上記のような金属から成るか、またはセラミックス等の誘電体材料から成りかつその表面にメタライズ層等の導体層が形成されているのが好ましい。このように枠体２を形成した場合には、内部の半導体素子５によって発生する放射ノイズまでも効果的に接地することができ、さらに半導体素子５の動作を安定化させることが可能となる。
【００３２】
また、外部より半導体素子５に駆動信号等を入力させる入出力端子として、例えばグラスビーズ３が用いられ、以下のようにして枠体２に設置される。まず、枠体２の側面にグラスビーズ３が嵌着される貫通孔２ａを形成し、貫通孔２ａ内にグラスビーズ３を嵌め込むとともにＡｕ−Ｓｎ半田やＰｂ−Ｓｎ半田等の封着材を貫通孔２ａとの隙間に挿入する。しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象によりグラスビーズ３と貫通孔２ａの内壁との隙間に充填することによって、グラスビーズ３が貫通孔２ａ内に半田等の封着材を介して嵌着接合される。
【００３３】
グラスビーズ３は、内部に収容する半導体素子５を外部電気回路に接続された同軸ケーブルに電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒形等の筒状の外周導体にガラス等の絶縁体が充填され、中心軸にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ａが固定されて成る。この中心導体３ａは半田等から成る導電性接着材を介して回路基板６の第１の線路導体６ａに電気的に接続される。このグラスビーズ３に同軸ケーブルが装着されることによって、半導体パッケージの内部に収納された半導体素子５がグラスビーズ３の中心導体３ａを介して外部電気回路に電気的に接続されることとなる。
【００３４】
そして、半導体素子５の電極と回路基板６の上面に形成された第１の線路導体６ａとがボンディングワイヤ７ａにより電気的に接続され、第１の線路導体６ａと中心導体３ａとが半田等の導電性接着材を介して電気的に接続される。
【００３５】
また、図２は回路基板６上に形成された終端抵抗８の例を示す要部拡大上面図である。図２に示す例によれば、回路基板６の上側主面に形成された第２の線路導体６ｂは、一端が半導体素子５に電気的に接続され、他端には終端抵抗８が、半導体素子５に接続される側の第２の線路導体６ｂの端部より使用周波数の高周波信号の波長λの１／２（λ／２）未満の距離の線路導体６ｂを挟んでその両側に略線対称になるように２個以上が配設されており、この他端が終端抵抗８を介して、回路基板６の上面の略全周に第２の線路導体６ｂに略平行に、かつこの線路導体６ｂを取り囲むように形成された接地導体６ｃに接続されている。この場合、接地導体６ｃは回路基板６の上面の略全面に設けられるのが好ましく、このように接地導体６ｃを形成することにより、終端抵抗８をこの接地導体６ｃに直接接続することによって、終端抵抗８から接地導体６ｃまでの寄生インダクタンス成分や寄生キャパシタンス成分を低減することができ、その結果、線路導体６ｂの他端側に接続された終端抵抗８から見た線路導体６ｂのインピーダンス値の変動を小さくすることができるため、第２の線路導体６ｂについて高周波帯域まで良好な終端特性を得ることが可能となる。
【００３６】
また、終端抵抗８を半導体素子５に接続される側の第２の線路導体６ｂの端部より使用周波数の高周波信号の波長の１／２未満の距離に配置していることにより、第２の線路導体６ｂの一端と終端抵抗８との接続部との間に発生する高周波信号に対する共振現象を使用周波数よりも高周波側へとシフトさせることができるため、使用周波数において共振現象が発生することがなく、使用周波数の高周波信号に対して良好な伝送特性を得ることが可能となる。
【００３７】
さらに、終端抵抗８を第２の線路導体６ｂを挟んでその両側に略線対称に２個以上形成して配置することにより、終端抵抗８は第２の線路導体６ｂに対して並列に接続されることとなるため、終端抵抗８の１つ当たりに要求される抵抗値を所望の抵抗値よりも大きく設定することができる。このため終端抵抗８の１つ当たりに要求される抵抗値のバラツキの許容範囲も緩和でき、製造歩留まりを向上することができる。また、終端抵抗８の寄生インダクタンス成分も第２の線路導体６ｂに対して並列に接続されることになるため、寄生インダクタンス成分も低減することが可能となり第２の線路導体６ｂについてさらに高周波帯域まで使用可能な終端特性を得ることが可能となる。
【００３８】
このような終端抵抗８は、Ｔａ2Ｎ，Ｎｉ−Ｃｒ合金等の材料から成り、回路基板６に印刷塗布された後に焼成されて形成されるか、薄膜形成法により形成される。また、終端抵抗８による終端抵抗値は、伝送される高周波信号の周波数や第２の線路導体６ｂの特性インピーダンスに応じて、終端抵抗８の厚みや幅，形状を適宜設定することによって、所望の値に設定される。また、抵抗値を微小調整するために、終端抵抗８の一部をレーザ加工によって除去し、精度よく抵抗値を調整することもできる。
【００３９】
さらに、図２に示すように、第２の線路導体６ｂの他端の端面とこの線路導体６ｂを取り囲んで形成されている接地導体６ｃとの間の距離Ｐを、終端抵抗８を介して接続されているこの第２の線路導体６ｂと接地導体６ｃとの間の距離Ｑの0.5倍〜３倍とすることによって、終端抵抗８に発生する寄生キャパシタンス値を調節・制御して、終端抵抗８が持つ寄生インダクタンス値とこの寄生キャパシタンス値とを適切にマッチングさせることができ、これによって、高周波帯域における終端抵抗８の抵抗値を所望の値とすることが可能となる。
【００４０】
この場合、第２の線路導体６ｂの他端の端面と接地導体６ｃとの間の距離Ｐを終端抵抗８を介して接続されている第２の線路導体６ｂと接地導体６ｃとの間の距離Ｑの0.5倍よりも小さくした場合には、寄生容量値が大きくなりすぎ、高周波帯における抵抗値が大きく変動してしまう可能性がある。さらに、第２の線路導体６ｂの他端の端面と接地導体６ｃとの間の距離Ｐを、第２の線路導体６ｂと接地導体６ｃとの間の距離Ｑの３倍よりも大きくした場合には、寄生容量値の調整効果がほとんど得られずに回路基板６のサイズが大きくなり過ぎる傾向にある。
【００４１】
そして、本発明の半導体素子収納用パッケージの回路基板６上に半導体素子５を載置固定するとともにボンディングワイヤ７ａ，７ｂを介して第１の線路導体６ａおよび第２の線路導体６ｂに電気的に接続し、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付けやシームウエルド法等により接合することによって、本発明の半導体装置となる。この本発明の半導体装置によれば、容器内部に半導体素子５を気密に収納して半導体素子５を長期にわたり正常かつ安定に作動させることができ、基体１が外部電気回路基板に固定実装され、グラスビーズ３と外部電気回路に接続された同軸ケーブルとを接続することにより、内部に収納した半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４２】
本発明の半導体素子収納用パッケージおよび半導体装置における高周波信号の好ましい周波数帯は、マイクロ波やミリ波帯領域であり、終端抵抗８における寄生インダクタンス値や寄生キャパシタンス値を適切に調整・制御することによって高周波帯域における終端抵抗８の抵抗値を所望の値に調節できることから、これらの周波数帯における高周波信号の伝送特性を良好なものとすることができる。
【００４３】
また、回路基板６は、例えばＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子35が２つ以上の回路ブロックに分割されていてもよく、その場合は、一端が半導体素子に接続され、他端が終端抵抗を介して接地導体層に電気的に接続されている線路導体に対して、この線路導体を取り囲む接地導体を形成するとともに、終端抵抗を一端より半導体素子の使用周波数の高周波信号の波長の１／２未満の距離の線路導体の両側に略線対称に配設すればよい。
【００４４】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なっても何ら差し支えない。
【００４５】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、回路基板の上面に線路導体およびこの線路導体を取り囲む接地導体が形成されていることから、終端抵抗をこの接地導体に直接接続することによって、終端抵抗から接地導体までの寄生インダクタンス成分や寄生キャパシタンス成分を低減することができる。このような寄生インダクタンス成分や寄生キャパシタンス成分は周波数に依存してインピーダンス値を変動させるため、終端抵抗から接地導体までの寄生インダクタンス成分や寄生キャパシタンス成分を低減できることにより線路導体の他端側に接続された終端抵抗から見た線路導体のインピーダンス値の変動を小さくすることができ、その結果、半導体素子の終端用電極に接続される線路導体について高周波帯域までも安定した終端特性を得ることが可能となる。
【００４６】
さらに、線路導体の他端を接地導体に電気的に接続する終端抵抗を、線路導体を挟んでその両側に略線対称に２個以上を配設したことにより、終端抵抗の１つ当りに要求される抵抗値のバラツキの範囲を緩和することができると同時に、終端抵抗に発生する寄生インダクタンス成分を低減することができるため、線路導体について高周波帯域まで使用可能な終端抵抗を得ることが可能となる。
【００４７】
さらにまた、終端抵抗を半導体素子に接続される側の線路導体の一端より半導体素子の使用周波数の高周波信号の波長の１／２未満の距離に配設することにより、線路導体の一端と終端抵抗との接続部との間の距離を短くして、線路導体に高周波信号に対する共振現象が発生することを防ぐことができるため、使用周波数において共振現象が発生することがなく、使用周波数の高周波信号に対して良好な伝送特性を得ることが可能となる。
【００４８】
そして、線路導体の終端抵抗が接続された他端の端面と接地導体との間の距離が、終端抵抗を介して接続された線路導体の側面と接地導体との間の距離の0.5倍〜３倍とされていることによって、終端抵抗に発生する寄生キャパシタンス値を調節・制御して、終端抵抗が持つ寄生インダクタンス値とこの寄生キャパシタンス値とを適切にマッチングさせることができ、これによって、高周波帯域における終端抵抗の抵抗値を所望の値とすることが可能となる。
【００４９】
従って、本発明の半導体素子収納用パッケージは、以上のような構成により、線路導体を伝わる高周波信号の反射によるノイズや共振が発生することを防止し、半導体素子を正常に作動させることができる。
【００５０】
また、本発明の半導体装置によれば、本発明の半導体素子収納用パッケージと、その回路基板上に載置された半導体素子と、枠体の上面に接合された蓋体とを具備したことから、半導体素子の終端用電極に終端用信号の高周波信号成分が反射して入り込んで半導体素子が誤作動を起こすのを防ぐことができる、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図および上面図である。
【図２】本発明の半導体素子収納用パッケージの回路基板上に形成された終端抵抗の例を示す要部拡大上面図である。
【図３】従来の半導体素子収納用パッケージの例を示す断面図および上面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：貫通孔
３：グラスビーズ
３ａ：中心導体
４：蓋体
５：半導体素子
６：回路基板
６ａ：第１の線路導体
６ｂ：第２の線路導体
６ｃ，６ｅ：接地導体
６ｄ：接地導体層
７ａ，７ｂ：ボンディングワイヤ
８：終端抵抗
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、マイクロ波帯やミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージともいう）には、半導体素子を電気的に接続するための導体パターンとしての線路導体が設けられている。このような半導体パッケージの断面図および上面図を図３に示す。同図において、31は基体、32は金属製の枠体、34は蓋体、36は回路基板である。
【０００３】
基体31は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形状の板状体であり、その上側主面の略中央部には、ＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子35を搭載して成る回路基板36を載置する載置部31ａが形成されている。載置部31ａには、半導体素子35が、例えばアルミナ（Ａｌ2Ｏ3），窒化アルミニウム（ＡｌＮ），ムライト（３Ａｌ2Ｏ3−２ＳｉＯ2）等のセラミックスから成る回路基板36に搭載された状態で載置固定される。
【０００４】
回路基板36の下面には、接地導体層36ｄが被着されており、銀（Ａｇ）ろう，Ａｇ−銅（Ｃｕ）ろう等のろう材や半田によって接地導体層36ｄと載置部31ａが強固に接着固定される。
【０００５】
回路基板36に搭載された半導体素子35は、その電極が回路基板36に被着されている第１の線路導体36ａおよび第２の線路導体36ｂにそれぞれボンディングワイヤ37ａ，37ｂを介して電気的に接続されている。
【０００６】
さらに、第２の線路導体36ｂと接地導体36ｃとは、終端抵抗38を介して終端接続されており、接地導体36ｃは接地導体36ｅを介して接地導体層36ｄに接続されている。このように第２の線路導体36ｂの終端を終端抵抗38を介して接地導体36ｃに接続することにより、第２の線路導体36ｂに流れる高周波信号の反射を防ぎ、半導体素子35が誤動作するのを防いでいる。
【０００７】
基体31の上側主面の外周部には載置部31ａを囲繞するようにして枠体32が立設されており、枠体32は基体31とともにその内側に半導体素子35を収容する空所を形成する。枠体32は基体31と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体31と一体成形されるか、または基体31にＡｇろう、Ａｇ−Ｃｕろう等のろう材を介してろう付けされるか、またはシーム溶接法等の溶接法により接合されることによって基体31の上側主面の外周部に立設される。
【０００８】
枠体32の側面にはグラスビーズ33が嵌着される貫通孔32ａが形成されており、貫通孔32ａ内にグラスビーズ33を嵌め込むとともに半田等の封着材を貫通孔32ａ内の隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象によりグラスビーズ33と貫通孔32ａの内壁との隙間に充填させることによって、グラスビーズ33が貫通孔32ａ内に封着材を介して嵌着接合される。
【０００９】
グラスビーズ33には、中心軸部分に信号線路としてＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体33ａが固定されている。中心導体33ａは半田等から成る導電性接着材を介して回路基板36の第１の線路導体36ａに電気的に接続される。このグラスビーズ33には、外部電気回路（図示せず）に接続された同軸ケーブル（図示せず）が装着されることによって、内部に収納された半導体素子35がグラスビーズ33の中心導体33ａを介して外部電気回路に電気的に接続されること
となる。
【００１０】
最後に、基体31および枠体32から成る容器内部に半導体素子35を収容し、枠体32の上面に蓋体34をろう付け法やシームウエルド法等の溶接法により接合し、容器内部を気密に封止することによって製品としての半導体装置となる。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の半導体パッケージにおいては、半導体素子35の高周波化が進むにつれ、第２の線路導体36ｂおよび接地導体36ｃ間に形成される終端抵抗38の抵抗値のバラツキが原因となって、終端抵抗38での高周波信号の反射によるノイズが発生し、そのノイズが半導体素子35内に入り込んで、半導体素子35の誤動作を発生させるといった問題点が発生していた。
【００１２】
また、マイクロ波帯やミリ波帯等の高周波信号においては、終端抵抗38から接地導体層36ｄまでに形成される接地導体36ｃおよび36ｅの寄生インダクタンス成分によって、終端抵抗38から見たインピーダンス値が変動し、終端抵抗38が所望の終端特性を得られないという新たな問題が発生してきた。
【００１３】
さらに、第２の線路導体36ｂの端部と終端抵抗38との間の長さが使用する高周波信号の波長の１／２に等しくなる領域において、第２の線路導体36ｂ上に共振による定在波が発生し、所望の終端特性が得られないといった問題点も発生してきた。
【００１４】
さらに、終端抵抗38での寄生インダクタンスや寄生キャパシタンスによって高周波帯域における抵抗値が所望の値からずれてしまい、高周波信号の反射を引き起こし、半導体素子35の誤動作を発生させてしまうことがあるという問題点もあった。
【００１５】
本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子の終端用電極に終端用信号の高周波信号成分が反射して入り込んで半導体素子が誤作動を起こすのを防ぐことができる、信頼性の高い半導体素子収納用パッケージおよびこれを用いた半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子および回路基板を載置するための載置部を有する基体と、前記載置部に載置された前記回路基板と、前記上側主面の外周部に前記載置部を囲繞するように接合された枠体とを具備して成り、前記回路基板の上面に線路導体および該線路導体を取り囲む接地導体が形成されており、前記線路導体は一端が半導体素子に、他端が終端抵抗を介して前記接地導体に電気的に接続されており、前記終端抵抗は２個以上が、前記一端より前記半導体素子の使用周波数の高周波信号の波長の１／２未満の距離の前記線路導体の両側に略線対称に配設されているとともに、前記線路導体の前記他端の端面と前記接地導体との間の距離が、前記終端抵抗を介して接続された前記線路導体の側面と前記接地導体との間の距離の0.5倍〜３倍とされていることを特徴とする半導体素子収納用パッケージ。
【００１７】
発明の半導体素子収納用パッケージによれば、回路基板の上面に線路導体およびこの線路導体を取り囲む接地導体が形成されていることから、終端抵抗をこの接地導体に直接接続することによって、終端抵抗から接地導体までの寄生インダクタンス成分や寄生キャパシタンス成分を低減することができる。このような寄生インダクタンス成分や寄生キャパシタンス成分は周波数に依存してインピーダンス値を変動させるため、終端抵抗から接地導体までの寄生インダクタンス成分や寄生キャパシタンス成分を低減できることにより線路導体の他端側に接続された終端抵抗から見た線路導体のインピーダンス値の変動を小さくすることができ、その結果、半導体素子の終端用電極に接続される線路導体について高周波帯域までも安定した終端特性を得ることが可能となる。
【００１８】
さらに、線路導体の他端を接地導体に電気的に接続する終端抵抗を、線路導体を挟んでその両側に略線対称に２個以上を配設したことにより、終端抵抗の１つ当りに要求される抵抗値のバラツキの範囲を緩和することができると同時に、終端抵抗に発生する寄生インダクタンス成分を低減することができるため、線路導体について高周波帯域まで使用可能な終端抵抗を得ることが可能となる。
【００１９】
さらにまた、終端抵抗を半導体素子に接続される側の線路導体の一端より半導体素子の使用周波数の高周波信号の波長の１／２未満の距離に配設することにより、線路導体の一端と終端抵抗との接続部との間に発生する高周波信号に対する共振現象を使用周波数よりも高周波側へとシフトさせることができるため、使用周波数において共振現象が発生することがなく、使用周波数の高周波信号に対して良好な伝送特性を得ることが可能となる。
【００２０】
そして、線路導体の終端抵抗が接続された他端の端面と接地導体との間の距離が、終端抵抗を介して接続された線路導体の側面と接地導体との間の距離の0.5倍〜３倍とされていることによって、終端抵抗に発生する寄生キャパシタンス値を調節・制御して、終端抵抗が持つ寄生インダクタンス値とこの寄生キャパシタンス値とを適切にマッチングさせることができ、これによって、高周波帯域における終端抵抗の抵抗値を所望の値とすることが可能となる。
【００２１】
従って、本発明の半導体素子収納用パッケージは、以上のような構成により、線路導体を伝わる高周波信号の反射によるノイズや共振が発生することを防止し、半導体素子を正常に作動させることができる。
【００２２】
また、本発明の半導体装置は、上記構成の本発明の半導体素子収納用パッケージと、前記回路基板上に載置された前記半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とするものである。
【００２３】
本発明の半導体装置によれば、このような構成により、半導体素子の終端用電極に終端用信号の高周波信号成分が反射して入り込んで半導体素子が誤作動を起こすのを防ぐことができる、信頼性の高い半導体装置を提供することができる。
【００２４】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図１は本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図および上面図であり、１は基体、２は枠体、４は蓋体、６は回路基板である。
【００２５】
基体１は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗの焼結材等から成る略四角形の板状体であり、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の略中央部には、ＩＣ，ＬＳＩ，ＬＤ，ＰＤ等の半導体素子５を載置するための載置部１ａが形成されており、載置部１ａには半導体素子５が、例えばＡｌ2Ｏ3，ＡｌＮ，３Ａｌ2Ｏ3−２ＳｉＯ2等のセラミックスから成る回路基板６に搭載された状態で載置固定される。回路基板６の下面には接地導体層６ｄが被着形成されており、Ａｇろう，Ａｇ−Ｃｕろう等のろう材やＡｕ−Ｓｎ半田，Ｐｂ−Ｓｎ半田等の半田によって接地導体層６ｄと載置部１ａとが強固に接着固定される。
【００２６】
半導体素子５は、その電極が回路基板６の上面に被着形成されている第１の線路導体６ａおよび第２の線路導体６ｂにそれぞれボンディングワイヤ７ａ，７ｂを介して電気的に接続される。
【００２７】
回路基板６は、例えばＡｌ2Ｏ3セラミックスから成る場合、以下のようにして作製される。まず、Ａｌ2Ｏ3，酸化珪素（ＳｉＯ2），酸化カルシウム（ＣａＯ），酸化マグネシウム（ＭｇＯ）等の原料粉末に適当な有機バインダや可塑剤，分散剤，溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施す、または、Ａｌ2Ｏ3，ＳｉＯ2，ＣａＯ，ＭｇＯ等の原料粉末を金型に充填しプレス成型することによって、所定の形状に成形する。そのセラミックグリーンシートに上面の第１の線路導体６ａ，第２の線路導体６ｂおよび上面の接地導体６ｃ，端面の接地導体６ｅ，下面の接地導体層６ｄとなる金属ペーストを印刷塗布し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
【００２８】
第１の線路導体６ａ，第２の線路導体６ｂおよび接地導体６ｃ，６ｅ，接地導体層６ｄとなる金属ペーストは、Ｗ，モリブデン（Ｍｏ），マンガン（Ｍｎ）等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法を採用して印刷することにより、セラミックグリーンシートまたはセラミックスの成形体に印刷塗布される。
【００２９】
なお、第１の線路導体６ａ，第２の線路導体６ｂおよび接地導体６ｃ，６ｅ，接地導体層６ｄは薄膜形成法によって形成されていても良く、第１の線路導体６ａ，第２の線路導体６ｂおよび接地導体６ｃ，６ｅ，接地導体層６ｄは、窒化タンタル（Ｔａ2Ｎ），ニクロム（Ｎｉ−Ｃｒ合金），チタン（Ｔｉ），パラジウム（Ｐｄ），白金（Ｐｔ），Ａｕ等から形成され、セラミックグリーンシートを焼成した後に形成される。
【００３０】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設するように接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は、基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形される、または基体１にＡｇろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体１の上側主面の外周部に立設される。
【００３１】
なお、枠体２は上記のような金属から成るか、またはセラミックス等の誘電体材料から成りかつその表面にメタライズ層等の導体層が形成されているのが好ましい。このように枠体２を形成した場合には、内部の半導体素子５によって発生する放射ノイズまでも効果的に接地することができ、さらに半導体素子５の動作を安定化させることが可能となる。
【００３２】
また、外部より半導体素子５に駆動信号等を入力させる入出力端子として、例えばグラスビーズ３が用いられ、以下のようにして枠体２に設置される。まず、枠体２の側面にグラスビーズ３が嵌着される貫通孔２ａを形成し、貫通孔２ａ内にグラスビーズ３を嵌め込むとともにＡｕ−Ｓｎ半田やＰｂ−Ｓｎ半田等の封着材を貫通孔２ａとの隙間に挿入する。しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象によりグラスビーズ３と貫通孔２ａの内壁との隙間に充填することによって、グラスビーズ３が貫通孔２ａ内に半田等の封着材を介して嵌着接合される。
【００３３】
グラスビーズ３は、内部に収容する半導体素子５を外部電気回路に接続された同軸ケーブルに電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒形等の筒状の外周導体にガラス等の絶縁体が充填され、中心軸にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ａが固定されて成る。この中心導体３ａは半田等から成る導電性接着材を介して回路基板６の第１の線路導体６ａに電気的に接続される。このグラスビーズ３に同軸ケーブルが装着されることによって、半導体パッケージの内部に収納された半導体素子５がグラスビーズ３の中心導体３ａを介して外部電気回路に電気的に接続されることとなる。
【００３４】
そして、半導体素子５の電極と回路基板６の上面に形成された第１の線路導体６ａとがボンディングワイヤ７ａにより電気的に接続され、第１の線路導体６ａと中心導体３ａとが半田等の導電性接着材を介して電気的に接続される。
【００３５】
また、図２は回路基板６上に形成された終端抵抗８の例を示す要部拡大上面図である。図２に示す例によれば、回路基板６の上側主面に形成された第２の線路導体６ｂは、一端が半導体素子５に電気的に接続され、他端には終端抵抗８が、半導体素子５に接続される側の第２の線路導体６ｂの端部より使用周波数の高周波信号の波長λの１／２（λ／２）未満の距離の線路導体６ｂを挟んでその両側に略線対称になるように２個以上が配設されており、この他端が終端抵抗８を介して、回路基板６の上面の略全周に第２の線路導体６ｂに略平行に、かつこの線路導体６ｂを取り囲むように形成された接地導体６ｃに接続されている。この場合、接地導体６ｃは回路基板６の上面の略全面に設けられるのが好ましく、このように接地導体６ｃを形成することにより、終端抵抗８をこの接地導体６ｃに直接接続することによって、終端抵抗８から接地導体６ｃまでの寄生インダクタンス成分や寄生キャパシタンス成分を低減することができ、その結果、線路導体６ｂの他端側に接続された終端抵抗８から見た線路導体６ｂのインピーダンス値の変動を小さくすることができるため、第２の線路導体６ｂについて高周波帯域まで良好な終端特性を得ることが可能となる。
【００３６】
また、終端抵抗８を半導体素子５に接続される側の第２の線路導体６ｂの端部より使用周波数の高周波信号の波長の１／２未満の距離に配置していることにより、第２の線路導体６ｂの一端と終端抵抗８との接続部との間に発生する高周波信号に対する共振現象を使用周波数よりも高周波側へとシフトさせることができるため、使用周波数において共振現象が発生することがなく、使用周波数の高周波信号に対して良好な伝送特性を得ることが可能となる。
【００３７】
さらに、終端抵抗８を第２の線路導体６ｂを挟んでその両側に略線対称に２個以上形成して配置することにより、終端抵抗８は第２の線路導体６ｂに対して並列に接続されることとなるため、終端抵抗８の１つ当たりに要求される抵抗値を所望の抵抗値よりも大きく設定することができる。このため終端抵抗８の１つ当たりに要求される抵抗値のバラツキの許容範囲も緩和でき、製造歩留まりを向上することができる。また、終端抵抗８の寄生インダクタンス成分も第２の線路導体６ｂに対して並列に接続されることになるため、寄生インダクタンス成分も低減することが可能となり第２の線路導体６ｂについてさらに高周波帯域まで使用可能な終端特性を得ることが可能となる。
【００３８】
このような終端抵抗８は、Ｔａ2Ｎ，Ｎｉ−Ｃｒ合金等の材料から成り、回路基板６に印刷塗布された後に焼成されて形成されるか、薄膜形成法により形成される。また、終端抵抗８による終端抵抗値は、伝送される高周波信号の周波数や第２の線路導体６ｂの特性インピーダンスに応じて、終端抵抗８の厚みや幅，形状を適宜設定することによって、所望の値に設定される。また、抵抗値を微小調整するために、終端抵抗８の一部をレーザ加工によって除去し、精度よく抵抗値を調整することもできる。
【００３９】
さらに、図２に示すように、第２の線路導体６ｂの他端の端面とこの線路導体６ｂを取り囲んで形成されている接地導体６ｃとの間の距離Ｐを、終端抵抗８を介して接続されているこの第２の線路導体６ｂと接地導体６ｃとの間の距離Ｑの0.5倍〜３倍とすることによって、終端抵抗８に発生する寄生キャパシタンス値を調節・制御して、終端抵抗８が持つ寄生インダクタンス値とこの寄生キャパシタンス値とを適切にマッチングさせることができ、これによって、高周波帯域における終端抵抗８の抵抗値を所望の値とすることが可能となる。
【００４０】
この場合、第２の線路導体６ｂの他端の端面と接地導体６ｃとの間の距離Ｐを終端抵抗８を介して接続されている第２の線路導体６ｂと接地導体６ｃとの間の距離Ｑの0.5倍よりも小さくした場合には、寄生容量値が大きくなりすぎ、高周波帯における抵抗値が大きく変動してしまう可能性がある。さらに、第２の線路導体６ｂの他端の端面と接地導体６ｃとの間の距離Ｐを、第２の線路導体６ｂと接地導体６ｃとの間の距離Ｑの３倍よりも大きくした場合には、寄生容量値の調整効果がほとんど得られずに回路基板６のサイズが大きくなり過ぎる傾向にある。
【００４１】
そして、本発明の半導体素子収納用パッケージの回路基板６上に半導体素子５を載置固定するとともにボンディングワイヤ７ａ，７ｂを介して第１の線路導体６ａおよび第２の線路導体６ｂに電気的に接続し、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付けやシームウエルド法等により接合することによって、本発明の半導体装置となる。この本発明の半導体装置によれば、容器内部に半導体素子５を気密に収納して半導体素子５を長期にわたり正常かつ安定に作動させることができ、基体１が外部電気回路基板に固定実装され、グラスビーズ３と外部電気回路に接続された同軸ケーブルとを接続することにより、内部に収納した半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４２】
本発明の半導体素子収納用パッケージおよび半導体装置における高周波信号の好ましい周波数帯は、マイクロ波やミリ波帯領域であり、終端抵抗８における寄生インダクタンス値や寄生キャパシタンス値を適切に調整・制御することによって高周波帯域における終端抵抗８の抵抗値を所望の値に調節できることから、これらの周波数帯における高周波信号の伝送特性を良好なものとすることができる。
【００４３】
また、回路基板６は、例えばＩＣ，ＬＳＩ，半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の半導体素子35が２つ以上の回路ブロックに分割されていてもよく、その場合は、一端が半導体素子に接続され、他端が終端抵抗を介して接地導体層に電気的に接続されている線路導体に対して、この線路導体を取り囲む接地導体を形成するとともに、終端抵抗を一端より半導体素子の使用周波数の高周波信号の波長の１／２未満の距離の線路導体の両側に略線対称に配設すればよい。
【００４４】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なっても何ら差し支えない。
【００４５】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、回路基板の上面に線路導体およびこの線路導体を取り囲む接地導体が形成されていることから、終端抵抗をこの接地導体に直接接続することによって、終端抵抗から接地導体までの寄生インダクタンス成分や寄生キャパシタンス成分を低減することができる。このような寄生インダクタンス成分や寄生キャパシタンス成分は周波数に依存してインピーダンス値を変動させるため、終端抵抗から接地導体までの寄生インダクタンス成分や寄生キャパシタンス成分を低減できることにより線路導体の他端側に接続された終端抵抗から見た線路導体のインピーダンス値の変動を小さくすることができ、その結果、半導体素子の終端用電極に接続される線路導体について高周波帯域までも安定した終端特性を得ることが可能となる。
【００４６】
さらに、線路導体の他端を接地導体に電気的に接続する終端抵抗を、線路導体を挟んでその両側に略線対称に２個以上を配設したことにより、終端抵抗の１つ当りに要求される抵抗値のバラツキの範囲を緩和することができると同時に、終端抵抗に発生する寄生インダクタンス成分を低減することができるため、線路導体について高周波帯域まで使用可能な終端抵抗を得ることが可能となる。
【００４７】
さらにまた、終端抵抗を半導体素子に接続される側の線路導体の一端より半導体素子の使用周波数の高周波信号の波長の１／２未満の距離に配設することにより、線路導体の一端と終端抵抗との接続部との間の距離を短くして、線路導体に高周波信号に対する共振現象が発生することを防ぐことができるため、使用周波数において共振現象が発生することがなく、使用周波数の高周波信号に対して良好な伝送特性を得ることが可能となる。
【００４８】
そして、線路導体の終端抵抗が接続された他端の端面と接地導体との間の距離が、終端抵抗を介して接続された線路導体の側面と接地導体との間の距離の0.5倍〜３倍とされていることによって、終端抵抗に発生する寄生キャパシタンス値を調節・制御して、終端抵抗が持つ寄生インダクタンス値とこの寄生キャパシタンス値とを適切にマッチングさせることができ、これによって、高周波帯域における終端抵抗の抵抗値を所望の値とすることが可能となる。
【００４９】
従って、本発明の半導体素子収納用パッケージは、以上のような構成により、線路導体を伝わる高周波信号の反射によるノイズや共振が発生することを防止し、半導体素子を正常に作動させることができる。
【００５０】
また、本発明の半導体装置によれば、本発明の半導体素子収納用パッケージと、その回路基板上に載置された半導体素子と、枠体の上面に接合された蓋体とを具備したことから、半導体素子の終端用電極に終端用信号の高周波信号成分が反射して入り込んで半導体素子が誤作動を起こすのを防ぐことができる、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図および上面図である。
【図２】本発明の半導体素子収納用パッケージの回路基板上に形成された終端抵抗の例を示す要部拡大上面図である。
【図３】従来の半導体素子収納用パッケージの例を示す断面図および上面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：貫通孔
３：グラスビーズ
３ａ：中心導体
４：蓋体
５：半導体素子
６：回路基板
６ａ：第１の線路導体
６ｂ：第２の線路導体
６ｃ，６ｅ：接地導体
６ｄ：接地導体層
７ａ，７ｂ：ボンディングワイヤ
８：終端抵抗
Claims (2)
- 上側主面に半導体素子および回路基板を載置するための載置部を有する基体と、前記載置部に載置された前記回路基板と、前記上側主面の外周部に前記載置部を囲繞するように接合された枠体とを具備して成り、前記回路基板の上面に線路導体および該線路導体を取り囲む接地導体が形成されており、前記線路導体は一端が半導体素子に、他端が終端抵抗を介して前記接地導体に電気的に接続されており、前記終端抵抗は２個以上が、前記一端より前記半導体素子の使用周波数の高周波信号の波長の１／２未満の距離の前記線路導体の両側に略線対称に配設されているとともに、前記線路導体の前記他端の端面と前記接地導体との間の距離が、前記終端抵抗を介して接続された前記線路導体の側面と前記接地導体との間の距離の0.5倍〜３倍とされていることを特徴とする半導体素子収納用パッケージ。
- 請求項１記載の半導体素子収納用パッケージと、前記回路基板上に載置された前記半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086696A JP3805272B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086696A JP3805272B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282762A JP2003282762A (ja) | 2003-10-03 |
| JP3805272B2 true JP3805272B2 (ja) | 2006-08-02 |
Family
ID=29233206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002086696A Expired - Fee Related JP3805272B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3805272B2 (ja) |
-
2002
- 2002-03-26 JP JP2002086696A patent/JP3805272B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282762A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5309039B2 (ja) | 高周波用配線基板、電子部品収納用パッケージ、電子装置および通信機器 | |
| JP5178476B2 (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
| JP3702241B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4789636B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP4377768B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3805272B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3934971B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
| JP3934972B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
| JP3720726B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3780509B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3690656B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4164011B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4210207B2 (ja) | 高周波用配線基板 | |
| JP3652278B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3652279B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2010056203A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
| JP2007149955A (ja) | 高周波用終端抵抗基板および電子装置 | |
| JP4206321B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2010103453A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
| JP2008085699A (ja) | 高周波用終端抵抗基板および電子装置 | |
| JP2004228532A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2004055570A (ja) | 高周波用パッケージ | |
| JP2006013351A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2010103452A (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051122 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3805272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120519 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130519 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140519 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |