JP3652278B2 - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP3652278B2 JP3652278B2 JP2001193744A JP2001193744A JP3652278B2 JP 3652278 B2 JP3652278 B2 JP 3652278B2 JP 2001193744 A JP2001193744 A JP 2001193744A JP 2001193744 A JP2001193744 A JP 2001193744A JP 3652278 B2 JP3652278 B2 JP 3652278B2
- Authority
- JP
- Japan
- Prior art keywords
- line conductor
- conductor layer
- semiconductor element
- circuit board
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Waveguides (AREA)
Description
【発明の属する技術分野】
本発明は、高周波信号で作動する半導体素子を収納するための半導体素子収納用パッケージに関する。
【0002】
【従来の技術】
従来、光通信分野で使用されたり、マイクロ波帯、ミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ(以下、半導体パッケージという)には、半導体素子を電気的に接地するための導体パターンとしての線路導体が設けられている。このような半導体パッケージを図3に断面図で示す。同図において、21は基体、22は金属製の枠体、26は回路基板である。
【0003】
基体21は鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)等の金属から成る略四角形状の板状体であり、その上側主面には、IC,LSI,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子25と回路基板26−A,26−Bが載置固定される。回路基板26−A,26−Bの下面には、接地導体層26c−A,26c−Bが被着されており、銀(Ag)ろう,Ag−銅(Cu)ろう等のろう材や半田によって接地導体層26cと載置部21aが強固に接着される。
【0004】
なお、半導体素子25は、その電極が回路基板26−A,26−Bに被着されている第1の線路導体26aと第2の線路導体26bにそれぞれボンディングワイヤ27a,27bを介して電気的に接続されている。
【0005】
基体21の上側主面の外周部には載置部21aを囲繞するようにして枠体22が立設されており、枠体22は基体21とともにその内側に半導体素子25を収容する空所を形成する。枠体22は基体21と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体21と一体成形される、または基体21にAgろう、Ag−Cuろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体21の上側主面の外周部に立設される。
【0006】
枠体22の側面には同軸コネクタ23が嵌着される貫通孔22aが形成されており、貫通孔22a内に同軸コネクタ23を嵌め込むとともに半田等の封着材を貫通孔22a内の隙間に挿入し、しかる後、加熱して封着材を溶融させ、溶融した封着材を毛細管現象により同軸コネクタ23と貫通孔22aの内面との隙間に充填させることによって、同軸コネクタ23が貫通孔22a内に封着材を介して嵌着接合される。
【0007】
同軸コネクタ23は、中心軸部分に信号線路としてFe−Ni−Co合金等の金属から成る棒状の中心導体23aが固定されている。中心導体23aが半田等から成る導電性接着材を介して回路基板26−Aの第1の線路導体26aに電気的に接続される。この同軸コネクタ23には、外部電気回路(図示せず)に接続された同軸ケーブル(図示せず)が装着されることによって、内部に収納された半導体素子25が同軸コネクタ23の中心導体23aを介して外部電気回路に電気的に接続されることとなる。
【0008】
第2の線路導体26bは、図4に要部拡大平面図を示すように、回路基板26−Bの第2の線路導体26bの延長部の端面に設けられた導体層26dを介して、接地導体層26c−Bに電気的に接続される。第2の線路導体26bには抵抗部28が設けられている。この抵抗部28は、第2の線路導体26bを流れて接地導体層26c−Bに接地される、高周波信号成分を含む終端用信号を、電気エネルギーから熱エネルギーに変換し、接地導体層26c−Bからの終端用信号の反射によるノイズを抑制して、電気的に接地するものである。
【0009】
最後に、基体21、枠体22から成る容器内部に半導体素子25を収容し、枠体22の上面に蓋体24をろう付け法やシームウエルド法等の溶接法により接合し、容器内部を気密に封止することによって製品としての半導体装置となる。
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージにおいては、第2の線路導体26bと導体層26dとの境界部および導体層26dと接地導体層26c−Bとの境界部で終端用信号が略直角に曲がって伝送するため、終端用信号の伝送をスムーズにできないといった理由により、回路基板26−Bに設けた第2の線路導体26bを伝送する終端用信号を確実に接地させるのが困難であった。そのため、第2の線路導体26bを伝わる終端用信号の反射によるノイズが発生し、半導体素子25を正常に作動させることができないという問題点を有していた。
【0011】
また、第2の線路導体26bを伝わる終端用信号の高周波化が進むと、第2の線路導体26bに設けられた抵抗部28において、終端用信号の電気エネルギーを熱エネルギーに変換することを十分にできなくなるとともに、接地導体層26c−Bは終端用信号を接地させるには不十分な面積となっていた。即ち、抵抗部28では終端用信号を確実に電気エネルギーから熱エネルギーに変換することができず、また接地導体26c−Bの面積が不十分であるため、第2の線路導体26bを伝送する終端用信号を確実に接地できなくなる。そのため、第2の線路導体26bを伝わる終端用信号によって接地導体層26c−Bからの反射によるノイズが発生し、そのノイズが半導体素子25に入り込んで誤作動を発生させるという問題点を有していた。
【0012】
特に、上記問題点は、光通信分野に使用されたりマイクロ波帯やミリ波帯等の高周波信号を用いる各種半導体素子を組み込んだ半導体装置の高速情報処理化が進み、第1の線路導体26aおよび第2の線路導体26bを介して半導体素子25に入出力される信号がより高周波領域になると、より顕著となっていた。
【0013】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、半導体素子の終端用電極に終端用信号の高周波信号成分が反射して入り込んで半導体素子が誤作動を起こすのを防ぐことにより、信頼性の高いものとすることにある。
【0014】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、内面に回路基板が設置された棚部を有する枠体とを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に、一端が前記半導体素子に電気的に接続され他端が縁部に達しておりかつ途中に高周波信号成分を終端させるための抵抗部を設けた接地用の線路導体が形成されているとともに、前記線路導体を取り囲むように形成されかつ前記線路導体の他端側に接続された同一面接地導体層が設けられ、下面に接地導体層が形成されており、さらに前記線路導体の他端から前記回路基板の端面および前記接地導体層にかけて導体層が形成されていることを特徴とする。
【0015】
本発明の半導体パッケージによれば、線路導体の他端側に接続された同一面接地導体層が回路基板の上面に形成されていることから、線路導体の他端において線路導体を伝送する終端用信号を電気的に接地させるための接地導体層の面積を拡大できる。そのため、線路導体から接地導体層に向けての終端用信号の伝送をスムーズに行なうことができ、他端における終端用信号の反射を有効に減少させることができる。
【0016】
また、線路導体に略平行かつ取り囲むように同一面接地導体層が設けられていることから、線路導体から同一面接地導体層に終端用信号の高周波信号成分を空間を介して短絡させることができ、線路導体において終端用信号を大幅に減衰させて確実に接地させることができる。即ち、線路導体を進行する終端用信号は、線路導体の他端側に向かって同一面接地導体層に空間を介して短絡されながら進行するため、他端側にいくにつれて大幅に減衰されることとなる。
【0017】
さらに、同一面接地導体層において、好ましくは金属から成る枠体に向けて終端用信号を放射し易くなり、線路導体に設けられた抵抗部において接地しきれない終端用信号を放射することによって終端用信号をより確実に接地することができる。
【0018】
従って、本発明は、このような構成により、線路導体を伝わる終端用信号の反射によるノイズが発生することを防止し、半導体素子を正常に作動させ得る。
【0019】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記回路基板の線路導体の一端に電気的に接続された前記半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0020】
本発明は、このような構成により、上記本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供できる。
【0021】
【発明の実施の形態】
本発明の半導体パッケージについて以下に詳細に説明する。図1は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、1は基体、2は枠体、6−A,6−Bは回路基板である。
【0022】
本発明の基体1は、Fe−Ni−Co合金等の金属やCu−Wの焼結材等から成る略四角形の板状体であり、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体1の上側主面の略中央部には、IC,LSI,LD,PD等の半導体素子5を載置するための載置部1aが形成されており、載置部1aには半導体素子5が載置固定される。
【0023】
また、基体1の上側主面の外周部には載置部1aを囲繞するようにして枠体2が立設するように接合されており、枠体2は基体1とともにその内側に半導体素子5を収容する空所を形成する。この枠体2は、基体1と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体1と一体成形される、または基体1にAgろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって、基体1の上側主面の外周部に立設される。
【0024】
枠体2の内面には回路基板6−A,6−Bを設置するための棚部2b−A,2b−Bが設けられており、棚部2b−A,2b−Bは枠体2と一体成形されるか、または、別体として作製した棚部2b−A,2b−Bの一端面をAgろう等のろう材を介して枠体2にろう付け、または溶接法により接合することにより枠体2と一体化される。回路基板6−A,6−Bの下面には接地導体層6c−A,6c−Bが被着形成されており、Agろう,Ag−Cuろう等のろう材やAu−Sn半田やPb−Sn半田等の半田によって接地導体層6c−A,6c−Bと棚部2b−A,2b−Bが強固に接着される。
【0025】
なお、枠体2はFe−Ni−Co合金やCu−Wの焼結材等の金属の他に、セラミックス等の誘電体材料から成りかつその表面にメタライズ層等の導体層が形成されているのが好ましい。この場合、後述するように、同一面接地導体層16から枠体2に向けて放射された高周波信号成分を接地し易くなり、第2の線路導体6bに設けられた抵抗部8において接地しきれない終端用信号を放射することによって終端用信号をより確実に接地することができる。
【0026】
半導体素子5は、その電極が回路基板6−A,6−Bの上面に被着形成されている第1の線路導体6aおよび接地用の第2の線路導体6bにそれぞれボンディングワイヤ7a,7bを介して電気的に接続される。
【0027】
回路基板6−A,6−Bは、例えばAl2O3セラミックスから成る場合、以下のようにして作製される。まず、Al2O3,酸化珪素(SiO2),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施す、または、Al2O3,SiO2,CaO,MgO等の原料粉末を金型に充填しプレス成型することによって、所定の形状に成形する。そのセラミックグリーンシートの上面に第1の線路導体6a、第2の線路導体6bおよび接地導体層6cとなる金属ペーストを印刷塗布し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
【0028】
第1の線路導体6a、第2の線路導体6bおよび接地導体層6cとなる金属ペーストは、W,モリブデン(Mo),マンガン(Mn)等の高融点金属粉末に適当な有機バインダや溶剤を添加混合してペースト状となしたものを従来周知のスクリーン印刷法を採用して印刷することにより、セラミックグリーンシートまたはセラミックスの成形体に印刷塗布される。
【0029】
なお、第1の線路導体6a、第2の線路導体6bおよび接地導体層6cは薄膜形成法によって形成されていても良く、その場合、第1の線路導体6a、第2の線路導体6bおよび接地導体層6cは窒化タンタル(Ta2N),ニクロム(Ni−Cr合金),チタン(Ti),パラジウム(Pd),白金(Pt),Au等から形成され、セラミックグリーンシートを焼成した後に形成される。
【0030】
また、外部より半導体素子5に駆動信号等を入力するものとして、例えば同軸コネクタ3が用いられ、以下のようにして枠体2に設置される。枠体2の側面に同軸コネクタ3が嵌着される貫通孔2aを形成し、貫通孔2a内に同軸コネクタ3を嵌め込むとともにAu−Sn半田やPb−Sn半田等の封着材を貫通孔2aとの隙間に挿入する。しかる後、加熱して封着材を溶融させ、溶融した封着材は毛細管現象により同軸コネクタ3と貫通孔2aの内面との隙間に充填されることによって、同軸コネクタ3が貫通孔2a内に半田等の封着材を介して嵌着接合される。
【0031】
同軸コネクタ3は、内部に収容する半導体素子5を外部電気回路に接続された同軸ケーブルに電気的に接続するものであり、Fe−Ni−Co合金等の金属から成る円筒形等の筒状の外周導体にガラス等の絶縁体が充填され、中心軸にFe−Ni−Co合金等の金属から成る中心導体3aが固定されて成る。中心導体3aが半田等から成る導電性接着材を介して回路基板6−Aの第1の線路導体6aに電気的に接続される。この同軸コネクタ3に、同軸ケーブルが装着されることによって、半導体パッケージの内部に収納された半導体素子5が同軸コネクタ3の中心導体3aを介して、外部電気回路に電気的に接続されることとなる。
【0032】
そして、半導体素子5の電極と回路基板6−Aの上面に形成された第1の線路導体6aとがボンディングワイヤ7aにより電気的に接続され、第1の線路導体6aと中心導体3aとが半田等の導電性接着材を介して電気的に接続される。
【0033】
また、回路基板6−Bの上面に形成された第2の線路導体6bは、図2に示すように、一端が半導体素子5に電気的に接続され、他端が回路基板6−Bの上面の縁部に達しており、かつ途中に抵抗部8が設けられ、他端は回路基板6−Bの上面の略全周に線路導体6bに略平行かつ取り囲むように設けられた同一面接地導体層16に接続されている。この場合、同一面接地導体層16は、回路基板6−Bの上面に線路導体6bを取り囲むように設けられるが、好ましくは、回路基板6−Bの上面の略全周に設けられるのがよく、同一面接地導体層16から高周波信号成分が枠体2に向けて放射され易くなる。
【0034】
第2の線路導体6bの途中に設けられた抵抗部8は、Ta2N,Ni−Cr合金等の材料から成り、回路基板6−Bに印刷塗布された後に焼成されるか、薄膜形成法により形成され、所望の抵抗値を有する厚み、幅、形状となるように形成される。抵抗値を微小調整するために、抵抗部8の一部をレーザ加工によって除去することもできる。
【0035】
また、回路基板6−Bの端面で第2の線路導体6bを他端側に延長した部位には導体層6dが設けられ、第2の線路導体6bが導体層6dを介して接地導体層6c−Bに電気的に接続されている。
【0036】
接地導体層6c−A,6c−Bは、Agろう,Ag−Cuろう等のろう材やAu−Sn半田やPb−Sn半田等の半田によって、枠体2に設けられた棚部2b−A,2b−Bに強固に接着され、回路基板6−A,6−Bがそれぞれ棚部2b−A,2b−Bに設置固定されている。
【0037】
本発明は、第2の線路導体6bの他端に同一面接地導体層16が接続するように形成されていることから、従来に比べ第2の線路導体6bの他端において第2の線路導体6bを伝送する終端用信号を接地させるための接地導体層6c−Bの面積を拡大できる。そのため、第2の線路導体6bから接地導体層6c−Bに向けての高周波信号の伝送をスムーズに行なうことができ、第2の線路導体6bの他端における終端用信号の反射を有効に減少させることができる。
【0038】
また、第2の線路導体6bに略平行にかつ取り囲むように同一面接地導体層16が設けられていることから、第2の線路導体6bから同一面接地導体層16に終端用信号を空間を介して短絡させることができ、第2の線路導体6bにおいて終端用信号を減衰させて確実に接地させることができる。
【0039】
さらに、同一面接地導体層16において枠体2に向けて高周波信号を放射し易くなり、第2の線路導体6bに設けられた抵抗部8において接地しきれない終端用信号を放射することによって終端用信号をより確実に接地することができる。
【0040】
このようにして、第2の線路導体6bを伝わる終端用信号をより確実に接地することができ、第2の線路導体6bを伝わる終端用信号により生じる接地導体層6c−Bからの反射によるノイズが発生し、そのノイズが半導体素子5に入り込むのを防止し、半導体素子5を正常に作動させ得る。
【0041】
また、回路基板6−A,6−Bは枠体2に設けられた棚部2b−A,2b−Bに設置されている。基体1には半導体パッケージの製造過程において反りが発生し、外部回路基板へねじ止めによって実装する際、この反りが矯正される。従来、反りが矯正されることにより、基体1上に設置された回路基板6−A,6−Bに歪が加わって回路基板6−A,6−Bが破損し線路導体6a,6bが断線してしまい半導体素子5が作動しなくなる場合があったが、枠体2に設けられた棚部2b−A,2b−Bは、反りの矯正時に加わる歪の影響を受けにくくなる。そのため、棚部2b−A,2b−Bにそれぞれ回路基板6−A,6−Bを設置することにより、基体1の反りの矯正時に加わる歪の影響をほとんど受けなくなり、回路基板6−A,6−Bの破損を防止し線路導体6a,6bを伝送する高周波信号を無駄なく伝送できる。従って、半導体素子5を正常かつ安定に作動させることができる。
【0042】
そして、上記本発明の半導体パッケージの枠体2上面にFe−Ni−Co合金等の金属から成る蓋体4を半田付けやシームウエルド法により接合することによって、製品としての半導体装置となる。蓋体4により、容器内部に収納した半導体素子5を気密に収容し、半導体素子5を長期にわたり正常かつ安定に作動させることができる。この半導体装置は、基体1が外部電気回路基板に固定実装され、同軸コネクタ3と外部電気回路に接続された同軸ケーブルとを接続することにより、内部に収納した半導体素子5が外部電気回路に電気的に接続され、半導体素子5が高周波信号で作動することとなる。
【0043】
本発明における高周波信号の好ましい周波数は5〜20GHz程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【0044】
【実施例】
以下に本発明の実施例について説明する。
【0045】
(実施例)本発明の実施例と従来例について、線路導体の伝送特性を以下のように解析した。伝送特性の解析は、図5(a),(b)に示した2種類の解析モデルについて行なった。この解析モデルは、図1または図3に示した構成をモデル化したものである。即ち、図5(a)は本発明の実施例による回路基板6−Bの解析モデル(モデルA)の上面図、図5(b)は従来の回路基板26−Bの解析モデル(モデルB)の上面図である。
【0046】
各解析モデルA,Bにおいて、回路基板6−B(26−B)(厚さ1mm)はアルミナセラミックス(比誘電率εr=9.4)からなり、回路基板6−B(26−B)の上面には抵抗部8(28)を50Ωとした第2の線路導体6b(26b)を形成した。また、ボンディングワイヤ7b(27b)が接続される側と反対側である、回路基板6−B(26−B)の端面の第2の線路導体6b(26b)を延長した部位に、導体層6d(26d)を形成した。この導体層6d(26d)を介して、第2の線路導体6b(26b)を回路基板6−B(26−B)の下面の接地導体層6c−B(26c−B)に電気的に接続した。
【0047】
各解析モデルA,Bでは、半導体素子5の終端用電極の両脇に接地用電極が設けられているものについてモデル化しているため、その接地用電極にボンディングワイヤを介して接続される接地電極層を、回路基板6−B(26−B)の上面の縁部で第2の線路導体6b(26b)の両側に形成した。その接地電極層は、回路基板6−B(26−B)の端面に設けられた配線導体を介して接地導体層6cに電気的に接続されるようにした。
【0048】
図5(a)において、回路基板6−Bの上面に第2の線路導体6bを取り囲むようにして同一面接地導体層16を形成した。また、各モデルA,Bにおいて、基体1(11)の材質はFe−Ni−Co合金、枠体2(22)の材質はFe−Ni−Co合金、ボンディングワイヤ7b(27b)の材質はAuであり、それぞれ同様の材質から成るものとした。回路基板6−B(26−B)、第2の線路導体6b(26b)および同一面接地導体層16の詳細な寸法は、それぞれ図5(a),(b)に示す通りとした(単位はmm)。
【0049】
そして、各モデルA,Bについて、0〜20GHzの周波数帯域おける反射損失をシミュレーションによって求めた。図6は各モデルA,Bの反射損失のグラフである。図6において、周波数が0〜20GHzの大部分で、従来のモデルBに比べ、本発明のモデルAの反射損失が改善されていることがわかる。
【0050】
図6の結果から、各モデルA,Bを構成する各部位は、それぞれ同様の材質から成っており、第2の線路導体6b(26b)部、接地導体層6c−B(26c−B)部、導体層6d(26d)部および抵抗部8(28)に起因する伝送損失は同じとみなせることから、各モデルA,Bの伝送損失の違いは、同一面接地導体層16の有無に基づくものとみなせる。12〜15.5GHzにおいて、モデルBに比べ、モデルAの反射損失が大きくなっているが、これは第2の線路導体6b(26b)の長さによる共振の影響により、モデルBの反射損失が部分的に低減したものと考えられる。
【0051】
従って、本発明のモデルAは、従来のモデルBに比べ、0〜20GHzの周波数帯域の大部分で反射特性に優れた良好な信号線路を構成することがわかった。
【0052】
これは、同一面接地導体層16によって、第2の線路導体6bの他端において第2の線路導体6bを伝送する終端用信号を接地させるための接地導体層6c−Bの面積を拡大できたため、第2の線路導体6bから接地導体層6c−Bに向けての終端用信号の伝送をスムーズに行なうことができ、第2の線路導体6bの他端における終端用信号の反射が減少したためである。また、第2の線路導体6bに略平行かつ取り囲むように同一面接地導体層16を設けたことで、第2の線路導体6bから同一面接地導体層16に終端用信号を空間を介して短絡させることができ、第2の線路導体6bにおいて終端用信号を減衰させて確実に接地させたためである。さらに、同一面接地導体層16において枠体2に向けて終端用信号を放射し易くなり、第2の線路導体6bの抵抗部8において接地しきれない終端用信号を放射して、終端用信号をより確実に接地したためである。
【0053】
上述のように終端用信号を確実に接地することができたため、終端用信号の反射特性が良好になっていると考えられる。このような、終端用信号を確実に接地することによる反射特性の向上は終端用信号の周波数が高くなるほど重要である。
【0054】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【0055】
【発明の効果】
本発明は、半導体パッケージ内に載置された回路基板は、その上面に、一端が半導体素子に電気的に接続され他端が縁部に達しておりかつ途中に抵抗部を設けた接地用の線路導体が形成されているとともに、線路導体を取り囲むように形成されかつ線路導体の他端側に接続された同一面接地導体層が設けられ、下面に接地導体層が形成されており、さらに線路導体の他端から回路基板の端面および接地導体層にかけて導体層が形成されていることにより、線路導体の他端において線路導体を伝送する終端用信号を電気的に接地させるための接地導体層の面積を拡大できるため、線路導体から接地導体に向けての終端用信号の伝送をスムーズに行なうことができ、線路導体の他端における終端用信号の反射を有効に減少させることができる。
【0056】
また、線路導体から同一面接地導体層に終端用信号の高周波信号成分を空間および間隙を介して短絡させることができ、線路導体において終端用信号を減衰させて確実に接地させることができる。さらに、同一面接地導体層において枠体に向けて高周波信号を放射し易くなり、線路導体に設けられた抵抗部において接地しきれない終端用信号を放射することによってより確実に接地することができる。
【0057】
従って、線路導体を伝わる終端用信号の反射によるノイズが発生することを防止し、半導体素子を正常に作動させることが可能になる。
【0058】
また、基体には半導体パッケージの製造過程において反りが発生し、外部回路基板へねじ止めによって実装する際、この反りが矯正される。このため、従来の基体上に載置固定された回路基板は反り矯正時に歪が加わり破損する場合があったが、反りの矯正による歪の影響が少ない枠体の棚部へ回路基板を設置することにより、回路基板の破損を防止し、回路基板の線路導体で高周波信号を伝送させることができるため、半導体素子を正常に作動させることができる。
【0059】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、棚部に設置された回路基板と、載置部に載置されるとともに回路基板の線路導体の一端に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高い半導体装置を提供できる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図2】本発明の半導体パッケージにおける回路基板の要部拡大平面図である。
【図3】従来の半導体パッケージの断面図である。
【図4】従来の半導体パッケージにおける回路基板の要部拡大平面図である。
【図5】(a)は本発明の半導体パッケージの回路基板について実施の形態の例を示す解析モデルAの平面図であり、(b)は従来例の回路基板を示す解析モデルBの平面図である。
【図6】図5の解析モデルA,Bの反射損失の解析結果を示すグラフである。
【符号の説明】
1:基体
1a:載置部
2:枠体
2b:棚部
4:蓋体
5:半導体素子
6:回路基板
6b:第2の線路導体
6c:接地導体層
6d:導体層
8:抵抗部
16:同一面接地導体層
Claims (2)
- 上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、内面に回路基板が設置された棚部を有する枠体とを具備した半導体素子収納用パッケージにおいて、前記回路基板は、その上面に、一端が前記半導体素子に電気的に接続され他端が縁部に達しておりかつ途中に高周波信号成分を終端させるための抵抗部を設けた接地用の線路導体が形成されているとともに、前記線路導体を取り囲むように形成されかつ前記線路導体の他端側に接続された同一面接地導体層が設けられ、下面に接地導体層が形成されており、さらに前記線路導体の他端から前記回路基板の端面および前記接地導体層にかけて導体層が形成されていることを特徴とする半導体素子収納用パッケージ。
- 請求項1記載の半導体素子収納用パッケージと、前記載置部に載置されるとともに前記回路基板の線路導体の一端に電気的に接続された前記半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001193744A JP3652278B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001193744A JP3652278B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003007901A JP2003007901A (ja) | 2003-01-10 |
JP3652278B2 true JP3652278B2 (ja) | 2005-05-25 |
JP2003007901A5 JP2003007901A5 (ja) | 2005-08-11 |
Family
ID=19031968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001193744A Expired - Fee Related JP3652278B2 (ja) | 2001-06-26 | 2001-06-26 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3652278B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3720726B2 (ja) * | 2001-04-20 | 2005-11-30 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
JP3690656B2 (ja) * | 2001-04-20 | 2005-08-31 | 京セラ株式会社 | 半導体素子収納用パッケージおよび半導体装置 |
-
2001
- 2001-06-26 JP JP2001193744A patent/JP3652278B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003007901A (ja) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5241609B2 (ja) | 構造体,接続端子,パッケージ、並びに電子装置 | |
JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
JP5178476B2 (ja) | 配線基板および半導体素子収納用パッケージならびに半導体装置 | |
JP3652278B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3720726B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3690656B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4789636B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3652279B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3981645B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
JP4377768B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3702241B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP4210207B2 (ja) | 高周波用配線基板 | |
JP4164011B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3805272B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3780509B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2006128323A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
JP3934971B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
JP3934972B2 (ja) | 回路基板、半導体素子収納用パッケージおよび半導体装置 | |
JP4206321B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2008085699A (ja) | 高周波用終端抵抗基板および電子装置 | |
JP2007149955A (ja) | 高周波用終端抵抗基板および電子装置 | |
JP3638528B2 (ja) | 半導体素子収納用パッケージ | |
JP3628254B2 (ja) | 半導体素子収納用パッケージ | |
JP2005278090A (ja) | 高周波用伝送線路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3652278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |