JPH0964219A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH0964219A JPH0964219A JP21175095A JP21175095A JPH0964219A JP H0964219 A JPH0964219 A JP H0964219A JP 21175095 A JP21175095 A JP 21175095A JP 21175095 A JP21175095 A JP 21175095A JP H0964219 A JPH0964219 A JP H0964219A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- side wall
- wall
- sealing material
- coaxial connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
内部に収容する半導体素子を長期にわたのり正常、且つ
安定に作動させることができない。 【解決手段】上面に半導体素子5が搭載される搭載部1
aを有する底板1と、該底板1の上面外周部に前記搭載
部1aを囲繞するようにして立設され、且つその一部に
同軸コネクター3が挿入固定される貫通孔2aが設けら
れた枠状の側壁2と、前記側壁2の貫通孔2aに挿入さ
れ、且つ前記貫通孔2a内壁に封着材8を介して固定さ
れた同軸コネクター3と、前記枠状の側壁2上面に接合
され、前記底板1上面と側壁2内面とで囲まれる空間を
気密に封止する蓋体4とから成り、前記側壁2に設けら
れた貫通孔2aが、側壁2の内面側又は外面側の少なく
とも一方に該貫通孔2aの直径が側壁2表面に向けて段
状又はテーパー状に広がる封着材挿入部2bを有してい
る半導体素子収納用パッケージ。
Description
するための半導体素子収納用パッケージに関するもので
ある。
る半導体素子を収容するための半導体素子収納用パッケ
ージは、一般に鉄−ニッケル−コバルト合金や銅−タン
グステン合金等の金属から成り、上面中央部に半導体素
子が搭載される搭載部を有する底板と、該底板上面外周
部に前記搭載部を囲繞するようにして立設され、その一
部に貫通孔を有する枠状の側壁と、前記側壁の貫通孔内
に挿入されるとともに該貫通孔内壁に側壁の内外を気密
に仕切るようにして接合され、且つ側壁内外に導出する
メタライズ配線層を有するセラミック端子と、前記側壁
上面に接合され、前記底板上面と側壁内面とで囲まれる
空間を気密に封止するための金属製蓋体とから構成され
ており、前記底板の搭載部に半導体素子を、該半導体素
子の各電極と電気的に接続された配線導体を有するセラ
ミック製の回路基板に実装された状態で搭載固定すると
ともに前記回路基板の配線導体とセラミック端子のメタ
ライズ配線層とをボンディングワイヤーを介して電気的
に接続し、しかる後、前記側壁の上面に金属製蓋体をロ
ウ付け法やシームウエルド法等の溶接法を採用して接合
し、底板、側壁、セラミック端子及び蓋体から成る容器
内部に半導体素子を気密に封止することによって製品と
しての半導体装置となり、前記側壁の外側に導出したセ
ラミック端子のメタライズ配線層を、半導体素子が電気
的に接続される外部電気回路基板の配線導体に例えば金
属リボンを介して電気的に接続することによって内部に
収容する半導体素子が外部電気回路に電気的に接続され
ることとなる。
数の更なる高周波化に伴い、該半導体素子が電気的に接
続される外部電気回路基板は、その配線導体として、連
続して一定の特性インピーダンスが得られ、且つ外部か
らの電磁波シールド性に優れた同軸ケーブルが用いられ
るようになってきている。
素子収納用パッケージも、外部電気回路基板の配線導体
である同軸ケーブルとの電気的接続を容易なものとする
ために外部電気回路基板の配線導体と電気的に接続され
る端子として、従来のセラミック端子に代えて同軸コネ
クターを備えたものが提案されている。
納用パッケージを図5に示す。図中、11は底板、12
は側壁、13は同軸コネクター、14は蓋体、15は半
導体素子、16はセラミック製の回路基板である。
納用パッケージは、底板11の上面中央部に設けられた
搭載部11aに半導体素子15が該半導体素子15の電
極とボンディングワイヤー17を介して電気的に接続さ
れた配線導体16aを有する回路基板16に実装された
状態で搭載固定される。
素子収納用パッケージは、側壁12の一部に同軸コネク
ター13が挿入固定される貫通孔12aが形成されてお
り、該貫通孔12a内には同軸コネクター13が挿入さ
れるとともに該同軸コネクター13と貫通孔12a内壁
とが半田等の封着材18を介して接合されている。
−コバルト合金等の金属から成る円筒状の外周導体13
aの中心部に同じく鉄−ニッケル−コバルト合金等の金
属から成る棒状の中心導体13bがガラス部材13cを
介して固定されて成り、外周導体13aが封着材18を
介して側壁12に電気的に接続されており、また中心導
体13bが半田を介して回路基板16の配線導体16a
に電気的に接続される。
納用パッケージは、同軸コネクター13を外部電気回路
基板の配線導体である同軸ケーブルに接続することによ
って内部に収容する半導体素子15が外部電気回路に電
気的に接続されることとなる。
孔12aに至る封着材挿入孔12bが形成されており、
貫通孔12a内に同軸コネクター13を挿入するととも
に封着材挿入孔12bに半田等の封着材を挿入し、しか
る後、これを加熱して前記半田等の封着材を熔融させ、
該熔融した封着材を毛管現象により同軸コネクター13
と貫通孔12aの内壁との隙間に充填させることによっ
て同軸コネクター13が側壁部12の貫通孔12a内に
半田等の封着材18を介して固定される。
来の半導体素子収納用パッケージは、封着材挿入孔12
bが側壁12の上面側のみに設けられており、そのため
封着材挿入孔12b内に挿入した半田等の封着材が熔融
した際に、該熔融した封着材が同軸コネクター13と貫
通孔12a内壁との隙間のうち、前記封着材挿入孔12
bと反対側の隙間に十分に充填されず、その結果、側壁
部12内外の気密が十分に確保されず、内部に収容する
半導体素子15を長期間にわたり正常、且つ安定に作動
させることができないという欠点を有していた。
素子が搭載される搭載部を有する底板と、該底板の上面
外周部に前記搭載部を囲繞するようにして立設され、且
つその一部に同軸コネクターが挿入固定される貫通孔が
設けられた枠状の側壁と、前記側壁の貫通孔に挿入さ
れ、且つ前記貫通孔内壁に封着材を介して固定された同
軸コネクターと、前記枠状の側壁上面に接合され、前記
底板上面と側壁内面とで囲まれる空間を気密に封止する
蓋体とから成る半導体素子収納用パッケージであって、
前記側壁に設けられた貫通孔は、側壁の内面側又は外面
側の少なくとも一方に該貫通孔の直径が側壁表面に向け
て全周にわたり段状又はテーパー状に広がる封着材挿入
部を有していることを特徴とするものであり、これによ
り前記貫通孔内に同軸コネクターを挿入するとともに封
着材挿入部の全周にわたり貫通孔内壁とコネクターとを
接合するための封着材となる半田材を挿入保持させ、該
半田材を加熱溶融させれば、貫通孔内壁と同軸コネクタ
ーとの間の隙間が全周にわたり封着材により充填され
る。
細に説明する。図1乃至図3は本発明の半導体素子収納
用パッケージの一実施例を示し、1は底板、2は側壁、
3は同軸コネクター、4は蓋体である。
金や銅−タングステン合金等の金属から成る略四角形状
の板体であり、その上面中央部には、半導体素子を搭載
するための搭載部1aが形成されており、該搭載部1a
には半導体素子5が、例えばアルミナ質セラミックスか
ら成り、上面に該半導体素子5の電極とボンディングワ
イヤー7を介して電気的に接続された配線導体16aを
有する回路基板6に実装された状態で搭載固定される。
aを囲繞するようにして枠状の側壁2が立設されてお
り、該側壁2は底板1とともに半導体素子5を収容する
空所を形成する作用を為す。
ル−コバルト合金や銅−タングステン合金等の金属から
成り、底板1と一体成形されることによって、あるいは
底板1に銀ロウ等のロウ材を介してロウ付けされたり、
シーム溶接法等の溶接法により溶接されることによって
底板1の上面外周部に立設される。
が挿入固定される貫通孔2aが形成されており、該貫通
孔2a内には同軸コネクター3が挿入されるとともに同
軸コネクター3と貫通孔2a内壁とが半田から成る封着
材8を介して固定される。
は、図2に示す如く、その直径が外面に向けて全周にわ
たり段状に広がった封着材挿入部2bを有しており、該
封着材挿入部2bは、貫通孔2a内に同軸コネクター3
を封着材8を介して挿入固定する際に貫通孔2a内壁と
同軸コネクター3とを固定するための封着材8となる半
田材を貫通孔2a内壁と同軸コネクター3とを接合する
際に貫通孔2a内壁と同軸コネクター3との間の隙間の
全周に沿って保持する作用を為す。
の直径が外面に向けて全周にわたり段状に広がった封着
材挿入部2bを有していることから、貫通孔2a内に同
軸コネクター3を挿入するとともに封着材挿入部2bの
全周にわたり貫通孔2a内壁とコネクター3とを接合す
るための封着材8となる半田材を挿入保持させ、該半田
材を加熱溶融させれば、貫通孔2a内壁と同軸コネクタ
ー3との間の隙間が全周にわたり封着材8により充填さ
れ、従って側壁2の内外が完全に気密に仕切られる。
ネクター3は、内部に収容する半導体素子5を外部電気
回路基板の配線導体としての同軸ケーブルに電気的に接
続する作用を為し、鉄−ニッケル−コバルト合金等の金
属から成る円筒状の外周導体3aの中心部に同じく鉄−
ニッケル−コバルト合金等の金属から成る中心導体3b
が封着ガラス部材3cを介して固定された構造をしてお
り、外周導体3aが側壁2に封着材8を介して、中心導
体3bが回路基板6の配線導体6aに半田等の導電性接
着剤を介してそれぞれ電気的に接続されている。
孔2a内に封着材8を介して固定するには、図3
(a)、(b)に示すように側壁2の貫通孔2a内に同
軸コネクター3を挿入するとともに貫通孔2aの封着材
挿入部2bに例えば、封着材8となるリング状の半田材
Aをコネクター3を取り囲むようにして挿入し、しかる
後、前記半田材Aを一旦加熱熔融させるとともに冷却固
化させる方法が採用され、この場合、溶融したリング状
の半田材Aは貫通孔2a内壁と同軸コネクター3との間
の隙間の全周にわたり充填されて封着材8となり、その
結果、側壁2の内外の気密が損なわれることは一切な
い。
ージによれば、底板1の搭載部1aに半導体素子5を該
半導体素子5の電極と電気的に接続された配線導体6a
を有する回路基板6に実装した状態で搭載固定し、しか
る後、前記回路基板6の配線導体6aと同軸コネクター
3の中心導体3bとを半田を介して電気的に接続し、最
後に側壁2の上面に鉄−ニッケル−コバルト合金等の金
属から成る蓋体を半田付け法やシームウエルド法により
接合することにより製品としての半導体装置となり、同
軸コネクター3と外部電気回路基板の配線導体としての
同軸ケーブルとを嵌合させることにより内部に収容する
半導体素子5が外部電気回路に電気的に接続されること
となる。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では側壁2
に形成された貫通孔2aに段状の封着材挿入部2bを設
けたが、これを図4に示す如く、テーパー状の封着材挿
入部2bに変えてもよく、更に上述の実施例では側壁2
の外面側に封着材挿入部2bを設けたが、これを側壁2
の内面側、或いは内面側と外面側の両方に設けてもよ
い。
よれば、側壁に設けられた貫通孔が側壁の内面側又は外
面側の少なくとも一方に該貫通孔の直径が側壁表面に向
けて全周にわたり段状又はテーパー状に広がる封着材挿
入部を有していることをから、貫通孔内に同軸コネクタ
ーを挿入するとともに封着材挿入部の全周にわたり貫通
孔内壁とコネクターとを接合するための封着材となる半
田材を挿入保持させ、該半田材を加熱溶融させれば、貫
通孔内壁と同軸コネクターとの間の隙間が全周にわたり
封着材により充填され、その結果、側壁の内外が完全に
気密に仕切られることとなり、従って半導体素子を収容
する容器の気密が損なわれることはなく、内部に収容す
る半導体素子を長期にわたり正常、且つ安定に作動させ
ることができる。
例を示す断面図である。
拡大断面図である。
収納用パッケージの側壁に設けた貫通孔内に同軸コネク
ターを封着材を介して挿入固着する方法を説明するため
の断面図である。
る。
図である。
Claims (1)
- 【請求項1】上面に半導体素子が搭載される搭載部を有
する底板と、該底板の上面外周部に前記搭載部を囲繞す
るようにして立設され、且つその一部に同軸コネクター
が挿入固定される貫通孔が設けられた枠状の側壁と、前
記側壁の貫通孔に挿入され、且つ前記貫通孔内壁に封着
材を介して固定された同軸コネクターと、前記枠状の側
壁上面に接合され、前記底板上面と側壁内面とで囲まれ
る空間を気密に封止する蓋体とから成る半導体素子収納
用パッケージであって、前記側壁に設けられた貫通孔
は、側壁の内面側又は外面側の少なくとも一方に該貫通
孔の直径が側壁表面に向けて段状又はテーパー状に広が
る封着材挿入部を有していることを特徴とする半導体素
子収納用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21175095A JP3131128B2 (ja) | 1995-08-21 | 1995-08-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21175095A JP3131128B2 (ja) | 1995-08-21 | 1995-08-21 | 半導体素子収納用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0964219A true JPH0964219A (ja) | 1997-03-07 |
JP3131128B2 JP3131128B2 (ja) | 2001-01-31 |
Family
ID=16610969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21175095A Expired - Fee Related JP3131128B2 (ja) | 1995-08-21 | 1995-08-21 | 半導体素子収納用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3131128B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141594A (ja) * | 2000-10-30 | 2002-05-17 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2002319644A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2003282756A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2003282758A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2004207259A (ja) * | 2002-10-04 | 2004-07-22 | Kyocera Corp | 光半導体素子収納用パッケージおよび光半導体装置 |
JP2011123189A (ja) * | 2009-12-09 | 2011-06-23 | Anritsu Corp | コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール |
JP2012134350A (ja) * | 2010-12-22 | 2012-07-12 | Kyocera Corp | 半導体素子実装構造体 |
JP2014167995A (ja) * | 2013-02-28 | 2014-09-11 | Kyocera Corp | 電子部品収納用パッケージおよびそれを用いた電子装置 |
JP2015159221A (ja) * | 2014-02-25 | 2015-09-03 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
-
1995
- 1995-08-21 JP JP21175095A patent/JP3131128B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141594A (ja) * | 2000-10-30 | 2002-05-17 | Kyocera Corp | 半導体素子収納用パッケージ |
JP2002319644A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2003282756A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2003282758A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
JP2004207259A (ja) * | 2002-10-04 | 2004-07-22 | Kyocera Corp | 光半導体素子収納用パッケージおよび光半導体装置 |
JP2011123189A (ja) * | 2009-12-09 | 2011-06-23 | Anritsu Corp | コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール |
JP2012134350A (ja) * | 2010-12-22 | 2012-07-12 | Kyocera Corp | 半導体素子実装構造体 |
JP2014167995A (ja) * | 2013-02-28 | 2014-09-11 | Kyocera Corp | 電子部品収納用パッケージおよびそれを用いた電子装置 |
JP2015159221A (ja) * | 2014-02-25 | 2015-09-03 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3131128B2 (ja) | 2001-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3131128B2 (ja) | 半導体素子収納用パッケージ | |
JP3455100B2 (ja) | 半導体素子収納用パッケージ | |
US5036584A (en) | Method of manufacture of copper cored enclosures for hybrid circuits | |
US5126511A (en) | Copper cored enclosures for hybrid circuits | |
JPS58215812A (ja) | 水晶振動子等の密封容器 | |
JPS63190412A (ja) | 水晶振動子 | |
JP3434899B2 (ja) | 光半導体素子収納用パッケージ | |
JPH0645022A (ja) | 表面実装型気密封止端子 | |
JP2003068903A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
JPH05102333A (ja) | 半導体パツケージのカバー | |
JP2002026618A (ja) | 半導体素子収納用パッケージ | |
JPH02254743A (ja) | 電気抵抗熔接封止容器 | |
JP2003007884A (ja) | 半導体素子収納用パッケージ | |
JPH0636821A (ja) | 気密封止パッケージへの同軸型気密コネクタ取付け方法 | |
JPH07120918B2 (ja) | 水晶振動子のパッケージ構造 | |
JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3434406B2 (ja) | パッケージの製造方法 | |
JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
JPH03270054A (ja) | 高周波高出力半導体装置 | |
JPH06291594A (ja) | 電子部品とその製造方法 | |
JP2004146406A (ja) | 半導体素子収納用パッケージ | |
JPH11163184A (ja) | 光半導体素子収納用パッケージ | |
JPH0346259A (ja) | 半導体装置とその製造方法 | |
JP2540461B2 (ja) | 電子部品用パッケ−ジのリ−ド取り付け構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
LAPS | Cancellation because of no payment of annual fees |