JPH0964219A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JPH0964219A JPH0964219A JP21175095A JP21175095A JPH0964219A JP H0964219 A JPH0964219 A JP H0964219A JP 21175095 A JP21175095 A JP 21175095A JP 21175095 A JP21175095 A JP 21175095A JP H0964219 A JPH0964219 A JP H0964219A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- side wall
- wall
- sealing material
- coaxial connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
(57)【要約】
【課題】半導体素子を収容する容器の気密が損なわれ、
内部に収容する半導体素子を長期にわたのり正常、且つ
安定に作動させることができない。 【解決手段】上面に半導体素子５が搭載される搭載部１
ａを有する底板１と、該底板１の上面外周部に前記搭載
部１ａを囲繞するようにして立設され、且つその一部に
同軸コネクター３が挿入固定される貫通孔２ａが設けら
れた枠状の側壁２と、前記側壁２の貫通孔２ａに挿入さ
れ、且つ前記貫通孔２ａ内壁に封着材８を介して固定さ
れた同軸コネクター３と、前記枠状の側壁２上面に接合
され、前記底板１上面と側壁２内面とで囲まれる空間を
気密に封止する蓋体４とから成り、前記側壁２に設けら
れた貫通孔２ａが、側壁２の内面側又は外面側の少なく
とも一方に該貫通孔２ａの直径が側壁２表面に向けて段
状又はテーパー状に広がる封着材挿入部２ｂを有してい
る半導体素子収納用パッケージ。
内部に収容する半導体素子を長期にわたのり正常、且つ
安定に作動させることができない。 【解決手段】上面に半導体素子５が搭載される搭載部１
ａを有する底板１と、該底板１の上面外周部に前記搭載
部１ａを囲繞するようにして立設され、且つその一部に
同軸コネクター３が挿入固定される貫通孔２ａが設けら
れた枠状の側壁２と、前記側壁２の貫通孔２ａに挿入さ
れ、且つ前記貫通孔２ａ内壁に封着材８を介して固定さ
れた同軸コネクター３と、前記枠状の側壁２上面に接合
され、前記底板１上面と側壁２内面とで囲まれる空間を
気密に封止する蓋体４とから成り、前記側壁２に設けら
れた貫通孔２ａが、側壁２の内面側又は外面側の少なく
とも一方に該貫通孔２ａの直径が側壁２表面に向けて段
状又はテーパー状に広がる封着材挿入部２ｂを有してい
る半導体素子収納用パッケージ。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージに関するもので
ある。
するための半導体素子収納用パッケージに関するもので
ある。
【０００２】
【従来の技術】従来、半導体素子、特に高周波で作動す
る半導体素子を収容するための半導体素子収納用パッケ
ージは、一般に鉄−ニッケル−コバルト合金や銅−タン
グステン合金等の金属から成り、上面中央部に半導体素
子が搭載される搭載部を有する底板と、該底板上面外周
部に前記搭載部を囲繞するようにして立設され、その一
部に貫通孔を有する枠状の側壁と、前記側壁の貫通孔内
に挿入されるとともに該貫通孔内壁に側壁の内外を気密
に仕切るようにして接合され、且つ側壁内外に導出する
メタライズ配線層を有するセラミック端子と、前記側壁
上面に接合され、前記底板上面と側壁内面とで囲まれる
空間を気密に封止するための金属製蓋体とから構成され
ており、前記底板の搭載部に半導体素子を、該半導体素
子の各電極と電気的に接続された配線導体を有するセラ
ミック製の回路基板に実装された状態で搭載固定すると
ともに前記回路基板の配線導体とセラミック端子のメタ
ライズ配線層とをボンディングワイヤーを介して電気的
に接続し、しかる後、前記側壁の上面に金属製蓋体をロ
ウ付け法やシームウエルド法等の溶接法を採用して接合
し、底板、側壁、セラミック端子及び蓋体から成る容器
内部に半導体素子を気密に封止することによって製品と
しての半導体装置となり、前記側壁の外側に導出したセ
ラミック端子のメタライズ配線層を、半導体素子が電気
的に接続される外部電気回路基板の配線導体に例えば金
属リボンを介して電気的に接続することによって内部に
収容する半導体素子が外部電気回路に電気的に接続され
ることとなる。
る半導体素子を収容するための半導体素子収納用パッケ
ージは、一般に鉄−ニッケル−コバルト合金や銅−タン
グステン合金等の金属から成り、上面中央部に半導体素
子が搭載される搭載部を有する底板と、該底板上面外周
部に前記搭載部を囲繞するようにして立設され、その一
部に貫通孔を有する枠状の側壁と、前記側壁の貫通孔内
に挿入されるとともに該貫通孔内壁に側壁の内外を気密
に仕切るようにして接合され、且つ側壁内外に導出する
メタライズ配線層を有するセラミック端子と、前記側壁
上面に接合され、前記底板上面と側壁内面とで囲まれる
空間を気密に封止するための金属製蓋体とから構成され
ており、前記底板の搭載部に半導体素子を、該半導体素
子の各電極と電気的に接続された配線導体を有するセラ
ミック製の回路基板に実装された状態で搭載固定すると
ともに前記回路基板の配線導体とセラミック端子のメタ
ライズ配線層とをボンディングワイヤーを介して電気的
に接続し、しかる後、前記側壁の上面に金属製蓋体をロ
ウ付け法やシームウエルド法等の溶接法を採用して接合
し、底板、側壁、セラミック端子及び蓋体から成る容器
内部に半導体素子を気密に封止することによって製品と
しての半導体装置となり、前記側壁の外側に導出したセ
ラミック端子のメタライズ配線層を、半導体素子が電気
的に接続される外部電気回路基板の配線導体に例えば金
属リボンを介して電気的に接続することによって内部に
収容する半導体素子が外部電気回路に電気的に接続され
ることとなる。
【０００３】しかしながら近時、半導体素子の作動周波
数の更なる高周波化に伴い、該半導体素子が電気的に接
続される外部電気回路基板は、その配線導体として、連
続して一定の特性インピーダンスが得られ、且つ外部か
らの電磁波シールド性に優れた同軸ケーブルが用いられ
るようになってきている。
数の更なる高周波化に伴い、該半導体素子が電気的に接
続される外部電気回路基板は、その配線導体として、連
続して一定の特性インピーダンスが得られ、且つ外部か
らの電磁波シールド性に優れた同軸ケーブルが用いられ
るようになってきている。
【０００４】そこで、前記半導体素子を収容する半導体
素子収納用パッケージも、外部電気回路基板の配線導体
である同軸ケーブルとの電気的接続を容易なものとする
ために外部電気回路基板の配線導体と電気的に接続され
る端子として、従来のセラミック端子に代えて同軸コネ
クターを備えたものが提案されている。
素子収納用パッケージも、外部電気回路基板の配線導体
である同軸ケーブルとの電気的接続を容易なものとする
ために外部電気回路基板の配線導体と電気的に接続され
る端子として、従来のセラミック端子に代えて同軸コネ
クターを備えたものが提案されている。
【０００５】この同軸コネクターを備えた半導体素子収
納用パッケージを図５に示す。図中、１１は底板、１２
は側壁、１３は同軸コネクター、１４は蓋体、１５は半
導体素子、１６はセラミック製の回路基板である。
納用パッケージを図５に示す。図中、１１は底板、１２
は側壁、１３は同軸コネクター、１４は蓋体、１５は半
導体素子、１６はセラミック製の回路基板である。
【０００６】この同軸コネクターを備えた半導体素子収
納用パッケージは、底板１１の上面中央部に設けられた
搭載部１１ａに半導体素子１５が該半導体素子１５の電
極とボンディングワイヤー１７を介して電気的に接続さ
れた配線導体１６ａを有する回路基板１６に実装された
状態で搭載固定される。
納用パッケージは、底板１１の上面中央部に設けられた
搭載部１１ａに半導体素子１５が該半導体素子１５の電
極とボンディングワイヤー１７を介して電気的に接続さ
れた配線導体１６ａを有する回路基板１６に実装された
状態で搭載固定される。
【０００７】また、この同軸コネクターを備えた半導体
素子収納用パッケージは、側壁１２の一部に同軸コネク
ター１３が挿入固定される貫通孔１２ａが形成されてお
り、該貫通孔１２ａ内には同軸コネクター１３が挿入さ
れるとともに該同軸コネクター１３と貫通孔１２ａ内壁
とが半田等の封着材１８を介して接合されている。
素子収納用パッケージは、側壁１２の一部に同軸コネク
ター１３が挿入固定される貫通孔１２ａが形成されてお
り、該貫通孔１２ａ内には同軸コネクター１３が挿入さ
れるとともに該同軸コネクター１３と貫通孔１２ａ内壁
とが半田等の封着材１８を介して接合されている。
【０００８】前記同軸コネクター１３は、鉄−ニッケル
−コバルト合金等の金属から成る円筒状の外周導体１３
ａの中心部に同じく鉄−ニッケル−コバルト合金等の金
属から成る棒状の中心導体１３ｂがガラス部材１３ｃを
介して固定されて成り、外周導体１３ａが封着材１８を
介して側壁１２に電気的に接続されており、また中心導
体１３ｂが半田を介して回路基板１６の配線導体１６ａ
に電気的に接続される。
−コバルト合金等の金属から成る円筒状の外周導体１３
ａの中心部に同じく鉄−ニッケル−コバルト合金等の金
属から成る棒状の中心導体１３ｂがガラス部材１３ｃを
介して固定されて成り、外周導体１３ａが封着材１８を
介して側壁１２に電気的に接続されており、また中心導
体１３ｂが半田を介して回路基板１６の配線導体１６ａ
に電気的に接続される。
【０００９】この同軸コネクターを備えた半導体素子収
納用パッケージは、同軸コネクター１３を外部電気回路
基板の配線導体である同軸ケーブルに接続することによ
って内部に収容する半導体素子１５が外部電気回路に電
気的に接続されることとなる。
納用パッケージは、同軸コネクター１３を外部電気回路
基板の配線導体である同軸ケーブルに接続することによ
って内部に収容する半導体素子１５が外部電気回路に電
気的に接続されることとなる。
【００１０】尚、前記側壁１２には、その上面から貫通
孔１２ａに至る封着材挿入孔１２ｂが形成されており、
貫通孔１２ａ内に同軸コネクター１３を挿入するととも
に封着材挿入孔１２ｂに半田等の封着材を挿入し、しか
る後、これを加熱して前記半田等の封着材を熔融させ、
該熔融した封着材を毛管現象により同軸コネクター１３
と貫通孔１２ａの内壁との隙間に充填させることによっ
て同軸コネクター１３が側壁部１２の貫通孔１２ａ内に
半田等の封着材１８を介して固定される。
孔１２ａに至る封着材挿入孔１２ｂが形成されており、
貫通孔１２ａ内に同軸コネクター１３を挿入するととも
に封着材挿入孔１２ｂに半田等の封着材を挿入し、しか
る後、これを加熱して前記半田等の封着材を熔融させ、
該熔融した封着材を毛管現象により同軸コネクター１３
と貫通孔１２ａの内壁との隙間に充填させることによっ
て同軸コネクター１３が側壁部１２の貫通孔１２ａ内に
半田等の封着材１８を介して固定される。
【００１１】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは、封着材挿入孔１２
ｂが側壁１２の上面側のみに設けられており、そのため
封着材挿入孔１２ｂ内に挿入した半田等の封着材が熔融
した際に、該熔融した封着材が同軸コネクター１３と貫
通孔１２ａ内壁との隙間のうち、前記封着材挿入孔１２
ｂと反対側の隙間に十分に充填されず、その結果、側壁
部１２内外の気密が十分に確保されず、内部に収容する
半導体素子１５を長期間にわたり正常、且つ安定に作動
させることができないという欠点を有していた。
来の半導体素子収納用パッケージは、封着材挿入孔１２
ｂが側壁１２の上面側のみに設けられており、そのため
封着材挿入孔１２ｂ内に挿入した半田等の封着材が熔融
した際に、該熔融した封着材が同軸コネクター１３と貫
通孔１２ａ内壁との隙間のうち、前記封着材挿入孔１２
ｂと反対側の隙間に十分に充填されず、その結果、側壁
部１２内外の気密が十分に確保されず、内部に収容する
半導体素子１５を長期間にわたり正常、且つ安定に作動
させることができないという欠点を有していた。
【００１２】
【課題を解決するための手段】本発明は、上面に半導体
素子が搭載される搭載部を有する底板と、該底板の上面
外周部に前記搭載部を囲繞するようにして立設され、且
つその一部に同軸コネクターが挿入固定される貫通孔が
設けられた枠状の側壁と、前記側壁の貫通孔に挿入さ
れ、且つ前記貫通孔内壁に封着材を介して固定された同
軸コネクターと、前記枠状の側壁上面に接合され、前記
底板上面と側壁内面とで囲まれる空間を気密に封止する
蓋体とから成る半導体素子収納用パッケージであって、
前記側壁に設けられた貫通孔は、側壁の内面側又は外面
側の少なくとも一方に該貫通孔の直径が側壁表面に向け
て全周にわたり段状又はテーパー状に広がる封着材挿入
部を有していることを特徴とするものであり、これによ
り前記貫通孔内に同軸コネクターを挿入するとともに封
着材挿入部の全周にわたり貫通孔内壁とコネクターとを
接合するための封着材となる半田材を挿入保持させ、該
半田材を加熱溶融させれば、貫通孔内壁と同軸コネクタ
ーとの間の隙間が全周にわたり封着材により充填され
る。
素子が搭載される搭載部を有する底板と、該底板の上面
外周部に前記搭載部を囲繞するようにして立設され、且
つその一部に同軸コネクターが挿入固定される貫通孔が
設けられた枠状の側壁と、前記側壁の貫通孔に挿入さ
れ、且つ前記貫通孔内壁に封着材を介して固定された同
軸コネクターと、前記枠状の側壁上面に接合され、前記
底板上面と側壁内面とで囲まれる空間を気密に封止する
蓋体とから成る半導体素子収納用パッケージであって、
前記側壁に設けられた貫通孔は、側壁の内面側又は外面
側の少なくとも一方に該貫通孔の直径が側壁表面に向け
て全周にわたり段状又はテーパー状に広がる封着材挿入
部を有していることを特徴とするものであり、これによ
り前記貫通孔内に同軸コネクターを挿入するとともに封
着材挿入部の全周にわたり貫通孔内壁とコネクターとを
接合するための封着材となる半田材を挿入保持させ、該
半田材を加熱溶融させれば、貫通孔内壁と同軸コネクタ
ーとの間の隙間が全周にわたり封着材により充填され
る。
【００１３】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１乃至図３は本発明の半導体素子収納
用パッケージの一実施例を示し、１は底板、２は側壁、
３は同軸コネクター、４は蓋体である。
細に説明する。図１乃至図３は本発明の半導体素子収納
用パッケージの一実施例を示し、１は底板、２は側壁、
３は同軸コネクター、４は蓋体である。
【００１４】前記底板１は、鉄−ニッケル−コバルト合
金や銅−タングステン合金等の金属から成る略四角形状
の板体であり、その上面中央部には、半導体素子を搭載
するための搭載部１ａが形成されており、該搭載部１ａ
には半導体素子５が、例えばアルミナ質セラミックスか
ら成り、上面に該半導体素子５の電極とボンディングワ
イヤー７を介して電気的に接続された配線導体１６ａを
有する回路基板６に実装された状態で搭載固定される。
金や銅−タングステン合金等の金属から成る略四角形状
の板体であり、その上面中央部には、半導体素子を搭載
するための搭載部１ａが形成されており、該搭載部１ａ
には半導体素子５が、例えばアルミナ質セラミックスか
ら成り、上面に該半導体素子５の電極とボンディングワ
イヤー７を介して電気的に接続された配線導体１６ａを
有する回路基板６に実装された状態で搭載固定される。
【００１５】また前記底板１の上面外周部には搭載部１
ａを囲繞するようにして枠状の側壁２が立設されてお
り、該側壁２は底板１とともに半導体素子５を収容する
空所を形成する作用を為す。
ａを囲繞するようにして枠状の側壁２が立設されてお
り、該側壁２は底板１とともに半導体素子５を収容する
空所を形成する作用を為す。
【００１６】前記側壁２は、底板１と同様に鉄−ニッケ
ル−コバルト合金や銅−タングステン合金等の金属から
成り、底板１と一体成形されることによって、あるいは
底板１に銀ロウ等のロウ材を介してロウ付けされたり、
シーム溶接法等の溶接法により溶接されることによって
底板１の上面外周部に立設される。
ル−コバルト合金や銅−タングステン合金等の金属から
成り、底板１と一体成形されることによって、あるいは
底板１に銀ロウ等のロウ材を介してロウ付けされたり、
シーム溶接法等の溶接法により溶接されることによって
底板１の上面外周部に立設される。
【００１７】前記側壁２は、その一部に同軸コネクター
が挿入固定される貫通孔２ａが形成されており、該貫通
孔２ａ内には同軸コネクター３が挿入されるとともに同
軸コネクター３と貫通孔２ａ内壁とが半田から成る封着
材８を介して固定される。
が挿入固定される貫通孔２ａが形成されており、該貫通
孔２ａ内には同軸コネクター３が挿入されるとともに同
軸コネクター３と貫通孔２ａ内壁とが半田から成る封着
材８を介して固定される。
【００１８】更に前記側壁２に形成された貫通孔２ａ
は、図２に示す如く、その直径が外面に向けて全周にわ
たり段状に広がった封着材挿入部２ｂを有しており、該
封着材挿入部２ｂは、貫通孔２ａ内に同軸コネクター３
を封着材８を介して挿入固定する際に貫通孔２ａ内壁と
同軸コネクター３とを固定するための封着材８となる半
田材を貫通孔２ａ内壁と同軸コネクター３とを接合する
際に貫通孔２ａ内壁と同軸コネクター３との間の隙間の
全周に沿って保持する作用を為す。
は、図２に示す如く、その直径が外面に向けて全周にわ
たり段状に広がった封着材挿入部２ｂを有しており、該
封着材挿入部２ｂは、貫通孔２ａ内に同軸コネクター３
を封着材８を介して挿入固定する際に貫通孔２ａ内壁と
同軸コネクター３とを固定するための封着材８となる半
田材を貫通孔２ａ内壁と同軸コネクター３とを接合する
際に貫通孔２ａ内壁と同軸コネクター３との間の隙間の
全周に沿って保持する作用を為す。
【００１９】前記側壁２に形成された貫通孔２ａは、そ
の直径が外面に向けて全周にわたり段状に広がった封着
材挿入部２ｂを有していることから、貫通孔２ａ内に同
軸コネクター３を挿入するとともに封着材挿入部２ｂの
全周にわたり貫通孔２ａ内壁とコネクター３とを接合す
るための封着材８となる半田材を挿入保持させ、該半田
材を加熱溶融させれば、貫通孔２ａ内壁と同軸コネクタ
ー３との間の隙間が全周にわたり封着材８により充填さ
れ、従って側壁２の内外が完全に気密に仕切られる。
の直径が外面に向けて全周にわたり段状に広がった封着
材挿入部２ｂを有していることから、貫通孔２ａ内に同
軸コネクター３を挿入するとともに封着材挿入部２ｂの
全周にわたり貫通孔２ａ内壁とコネクター３とを接合す
るための封着材８となる半田材を挿入保持させ、該半田
材を加熱溶融させれば、貫通孔２ａ内壁と同軸コネクタ
ー３との間の隙間が全周にわたり封着材８により充填さ
れ、従って側壁２の内外が完全に気密に仕切られる。
【００２０】前記貫通孔２ａ内に挿入固定される同軸コ
ネクター３は、内部に収容する半導体素子５を外部電気
回路基板の配線導体としての同軸ケーブルに電気的に接
続する作用を為し、鉄−ニッケル−コバルト合金等の金
属から成る円筒状の外周導体３ａの中心部に同じく鉄−
ニッケル−コバルト合金等の金属から成る中心導体３ｂ
が封着ガラス部材３ｃを介して固定された構造をしてお
り、外周導体３ａが側壁２に封着材８を介して、中心導
体３ｂが回路基板６の配線導体６ａに半田等の導電性接
着剤を介してそれぞれ電気的に接続されている。
ネクター３は、内部に収容する半導体素子５を外部電気
回路基板の配線導体としての同軸ケーブルに電気的に接
続する作用を為し、鉄−ニッケル−コバルト合金等の金
属から成る円筒状の外周導体３ａの中心部に同じく鉄−
ニッケル−コバルト合金等の金属から成る中心導体３ｂ
が封着ガラス部材３ｃを介して固定された構造をしてお
り、外周導体３ａが側壁２に封着材８を介して、中心導
体３ｂが回路基板６の配線導体６ａに半田等の導電性接
着剤を介してそれぞれ電気的に接続されている。
【００２１】尚、前記同軸コネクター３を側壁２の貫通
孔２ａ内に封着材８を介して固定するには、図３
（ａ）、（ｂ）に示すように側壁２の貫通孔２ａ内に同
軸コネクター３を挿入するとともに貫通孔２ａの封着材
挿入部２ｂに例えば、封着材８となるリング状の半田材
Ａをコネクター３を取り囲むようにして挿入し、しかる
後、前記半田材Ａを一旦加熱熔融させるとともに冷却固
化させる方法が採用され、この場合、溶融したリング状
の半田材Ａは貫通孔２ａ内壁と同軸コネクター３との間
の隙間の全周にわたり充填されて封着材８となり、その
結果、側壁２の内外の気密が損なわれることは一切な
い。
孔２ａ内に封着材８を介して固定するには、図３
（ａ）、（ｂ）に示すように側壁２の貫通孔２ａ内に同
軸コネクター３を挿入するとともに貫通孔２ａの封着材
挿入部２ｂに例えば、封着材８となるリング状の半田材
Ａをコネクター３を取り囲むようにして挿入し、しかる
後、前記半田材Ａを一旦加熱熔融させるとともに冷却固
化させる方法が採用され、この場合、溶融したリング状
の半田材Ａは貫通孔２ａ内壁と同軸コネクター３との間
の隙間の全周にわたり充填されて封着材８となり、その
結果、側壁２の内外の気密が損なわれることは一切な
い。
【００２２】かくして本発明の半導体素子収納用パッケ
ージによれば、底板１の搭載部１ａに半導体素子５を該
半導体素子５の電極と電気的に接続された配線導体６ａ
を有する回路基板６に実装した状態で搭載固定し、しか
る後、前記回路基板６の配線導体６ａと同軸コネクター
３の中心導体３ｂとを半田を介して電気的に接続し、最
後に側壁２の上面に鉄−ニッケル−コバルト合金等の金
属から成る蓋体を半田付け法やシームウエルド法により
接合することにより製品としての半導体装置となり、同
軸コネクター３と外部電気回路基板の配線導体としての
同軸ケーブルとを嵌合させることにより内部に収容する
半導体素子５が外部電気回路に電気的に接続されること
となる。
ージによれば、底板１の搭載部１ａに半導体素子５を該
半導体素子５の電極と電気的に接続された配線導体６ａ
を有する回路基板６に実装した状態で搭載固定し、しか
る後、前記回路基板６の配線導体６ａと同軸コネクター
３の中心導体３ｂとを半田を介して電気的に接続し、最
後に側壁２の上面に鉄−ニッケル−コバルト合金等の金
属から成る蓋体を半田付け法やシームウエルド法により
接合することにより製品としての半導体装置となり、同
軸コネクター３と外部電気回路基板の配線導体としての
同軸ケーブルとを嵌合させることにより内部に収容する
半導体素子５が外部電気回路に電気的に接続されること
となる。
【００２３】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では側壁２
に形成された貫通孔２ａに段状の封着材挿入部２ｂを設
けたが、これを図４に示す如く、テーパー状の封着材挿
入部２ｂに変えてもよく、更に上述の実施例では側壁２
の外面側に封着材挿入部２ｂを設けたが、これを側壁２
の内面側、或いは内面側と外面側の両方に設けてもよ
い。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では側壁２
に形成された貫通孔２ａに段状の封着材挿入部２ｂを設
けたが、これを図４に示す如く、テーパー状の封着材挿
入部２ｂに変えてもよく、更に上述の実施例では側壁２
の外面側に封着材挿入部２ｂを設けたが、これを側壁２
の内面側、或いは内面側と外面側の両方に設けてもよ
い。
【００２４】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、側壁に設けられた貫通孔が側壁の内面側又は外
面側の少なくとも一方に該貫通孔の直径が側壁表面に向
けて全周にわたり段状又はテーパー状に広がる封着材挿
入部を有していることをから、貫通孔内に同軸コネクタ
ーを挿入するとともに封着材挿入部の全周にわたり貫通
孔内壁とコネクターとを接合するための封着材となる半
田材を挿入保持させ、該半田材を加熱溶融させれば、貫
通孔内壁と同軸コネクターとの間の隙間が全周にわたり
封着材により充填され、その結果、側壁の内外が完全に
気密に仕切られることとなり、従って半導体素子を収容
する容器の気密が損なわれることはなく、内部に収容す
る半導体素子を長期にわたり正常、且つ安定に作動させ
ることができる。
よれば、側壁に設けられた貫通孔が側壁の内面側又は外
面側の少なくとも一方に該貫通孔の直径が側壁表面に向
けて全周にわたり段状又はテーパー状に広がる封着材挿
入部を有していることをから、貫通孔内に同軸コネクタ
ーを挿入するとともに封着材挿入部の全周にわたり貫通
孔内壁とコネクターとを接合するための封着材となる半
田材を挿入保持させ、該半田材を加熱溶融させれば、貫
通孔内壁と同軸コネクターとの間の隙間が全周にわたり
封着材により充填され、その結果、側壁の内外が完全に
気密に仕切られることとなり、従って半導体素子を収容
する容器の気密が損なわれることはなく、内部に収容す
る半導体素子を長期にわたり正常、且つ安定に作動させ
ることができる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示す半導体素子収納用パッケージの要部
拡大断面図である。
拡大断面図である。
【図３】（ａ）（ｂ）はそれぞれ図１に示す半導体素子
収納用パッケージの側壁に設けた貫通孔内に同軸コネク
ターを封着材を介して挿入固着する方法を説明するため
の断面図である。
収納用パッケージの側壁に設けた貫通孔内に同軸コネク
ターを封着材を介して挿入固着する方法を説明するため
の断面図である。
【図４】本発明の他の実施の形態を示す要部断面図であ
る。
る。
【図５】従来の半導体素子収納用パッケージを示す断面
図である。
図である。
１・・・・・・底板 １ａ・・・・・搭載部 ２・・・・・・側壁 ２ａ・・・・・貫通孔 ２ｂ・・・・・封着材挿入部 ３・・・・・・同軸コネクター ４・・・・・・蓋体 ５・・・・・・半導体素子 ８・・・・・・封着材
Claims (1)
- 【請求項１】上面に半導体素子が搭載される搭載部を有
する底板と、該底板の上面外周部に前記搭載部を囲繞す
るようにして立設され、且つその一部に同軸コネクター
が挿入固定される貫通孔が設けられた枠状の側壁と、前
記側壁の貫通孔に挿入され、且つ前記貫通孔内壁に封着
材を介して固定された同軸コネクターと、前記枠状の側
壁上面に接合され、前記底板上面と側壁内面とで囲まれ
る空間を気密に封止する蓋体とから成る半導体素子収納
用パッケージであって、前記側壁に設けられた貫通孔
は、側壁の内面側又は外面側の少なくとも一方に該貫通
孔の直径が側壁表面に向けて段状又はテーパー状に広が
る封着材挿入部を有していることを特徴とする半導体素
子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21175095A JP3131128B2 (ja) | 1995-08-21 | 1995-08-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21175095A JP3131128B2 (ja) | 1995-08-21 | 1995-08-21 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964219A true JPH0964219A (ja) | 1997-03-07 |
| JP3131128B2 JP3131128B2 (ja) | 2001-01-31 |
Family
ID=16610969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21175095A Expired - Fee Related JP3131128B2 (ja) | 1995-08-21 | 1995-08-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3131128B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141594A (ja) * | 2000-10-30 | 2002-05-17 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2002319644A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003282756A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003282758A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2004207259A (ja) * | 2002-10-04 | 2004-07-22 | Kyocera Corp | 光半導体素子収納用パッケージおよび光半導体装置 |
| JP2011123189A (ja) * | 2009-12-09 | 2011-06-23 | Anritsu Corp | コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール |
| JP2012134350A (ja) * | 2010-12-22 | 2012-07-12 | Kyocera Corp | 半導体素子実装構造体 |
| JP2014167995A (ja) * | 2013-02-28 | 2014-09-11 | Kyocera Corp | 電子部品収納用パッケージおよびそれを用いた電子装置 |
| JP2015159221A (ja) * | 2014-02-25 | 2015-09-03 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
-
1995
- 1995-08-21 JP JP21175095A patent/JP3131128B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002141594A (ja) * | 2000-10-30 | 2002-05-17 | Kyocera Corp | 半導体素子収納用パッケージ |
| JP2002319645A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2002319644A (ja) * | 2001-04-20 | 2002-10-31 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003282756A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2003282758A (ja) * | 2002-03-26 | 2003-10-03 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
| JP2004207259A (ja) * | 2002-10-04 | 2004-07-22 | Kyocera Corp | 光半導体素子収納用パッケージおよび光半導体装置 |
| JP2011123189A (ja) * | 2009-12-09 | 2011-06-23 | Anritsu Corp | コネクタの芯線の接合方法、及びこれにより製造した光変調器モジュール |
| JP2012134350A (ja) * | 2010-12-22 | 2012-07-12 | Kyocera Corp | 半導体素子実装構造体 |
| JP2014167995A (ja) * | 2013-02-28 | 2014-09-11 | Kyocera Corp | 電子部品収納用パッケージおよびそれを用いた電子装置 |
| JP2015159221A (ja) * | 2014-02-25 | 2015-09-03 | 京セラ株式会社 | 電子部品収納用パッケージおよび電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3131128B2 (ja) | 2001-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3131128B2 (ja) | 半導体素子収納用パッケージ | |
| JP3455100B2 (ja) | 半導体素子収納用パッケージ | |
| US5036584A (en) | Method of manufacture of copper cored enclosures for hybrid circuits | |
| US5126511A (en) | Copper cored enclosures for hybrid circuits | |
| JPS58215812A (ja) | 水晶振動子等の密封容器 | |
| JPS63190412A (ja) | 水晶振動子 | |
| JP3434899B2 (ja) | 光半導体素子収納用パッケージ | |
| JPH0645022A (ja) | 表面実装型気密封止端子 | |
| JP2003068903A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
| JPH05102333A (ja) | 半導体パツケージのカバー | |
| JP2002026618A (ja) | 半導体素子収納用パッケージ | |
| JPH02254743A (ja) | 電気抵抗熔接封止容器 | |
| JP2003007884A (ja) | 半導体素子収納用パッケージ | |
| JPH0636821A (ja) | 気密封止パッケージへの同軸型気密コネクタ取付け方法 | |
| JPH07120918B2 (ja) | 水晶振動子のパッケージ構造 | |
| JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3434406B2 (ja) | パッケージの製造方法 | |
| JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
| JPH03270054A (ja) | 高周波高出力半導体装置 | |
| JPH06291594A (ja) | 電子部品とその製造方法 | |
| JP2004146406A (ja) | 半導体素子収納用パッケージ | |
| JPH11163184A (ja) | 光半導体素子収納用パッケージ | |
| JPH0346259A (ja) | 半導体装置とその製造方法 | |
| JP2540461B2 (ja) | 電子部品用パッケ−ジのリ−ド取り付け構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |