JP3455100B2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP3455100B2
JP3455100B2 JP35650997A JP35650997A JP3455100B2 JP 3455100 B2 JP3455100 B2 JP 3455100B2 JP 35650997 A JP35650997 A JP 35650997A JP 35650997 A JP35650997 A JP 35650997A JP 3455100 B2 JP3455100 B2 JP 3455100B2
Authority
JP
Japan
Prior art keywords
side wall
sealing material
coaxial connector
hole
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35650997A
Other languages
English (en)
Other versions
JPH11186427A (ja
Inventor
陽介 興津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP35650997A priority Critical patent/JP3455100B2/ja
Publication of JPH11186427A publication Critical patent/JPH11186427A/ja
Application granted granted Critical
Publication of JP3455100B2 publication Critical patent/JP3455100B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体素子を収容
するための半導体素子収納用パッケージに関するもので
ある。 【0002】 【従来の技術】従来、半導体素子、特に高周波で作動す
る半導体素子を収容するための半導体素子収納用パッケ
ージは、一般に鉄−ニッケル−コバルト合金や銅−タン
グステン合金等の金属から成り、上面中央部に半導体素
子が搭載される搭載部を有する底板と、この底板の上面
外周部に搭載部を囲繞するようにして立設され、その一
部に貫通孔を有する枠状の側壁と、この側壁の貫通孔内
に挿入されるとともに側壁の内外を気密に仕切るように
して接合され、かつ側壁の内外に導出するメタライズ配
線層を有するセラミック端子と、側壁の上面に接合され
る、底板の上面と側壁の内面とで囲まれる空間を気密に
封止するための金属製蓋体とから構成されている。 【0003】この従来の半導体素子収納用パッケージ
は、底板の搭載部に半導体素子を、この半導体素子の各
電極と電気的に接続された配線導体を有するセラミック
製の回路基板に実装された状態で搭載固定するとともに
回路基板の配線導体とセラミック端子のメタライズ配線
層とをボンディングワイヤを介して電気的に接続し、し
かる後、側壁の上面に金属製蓋体をろう付け法やシーム
ウエルド法等の溶接法を採用して接合し、底板・側壁・
セラミック端子および蓋体から成る容器内部に半導体素
子を気密に封止することによって製品としての半導体装
置となる。 【0004】この半導体装置は、半導体素子収納用パッ
ケージの側壁の外側に導出したセラミック端子のメタラ
イズ配線層を外部電気回路基板の配線導体に例えば金属
リボンを介して電気的に接続することによって、内部に
収容する半導体素子が外部電気回路に電気的に接続され
ることとなる。 【0005】しかしながら近時、半導体素子の作動周波
数の更なる高周波化に伴い、半導体素子が電気的に接続
される外部電気回路基板は、その配線導体として、連続
して一定の特性インピーダンスが得られ、かつ外部から
の電磁シールド性に優れた同軸ケーブルが用いられるよ
うになってきている。 【0006】この同軸ケーブルは、信号が伝播される中
心導体と、この中心導体の周りに誘電体部材を挟んで配
置され、中心導体に流れる信号と対応した信号が流れる
外周導体とから構成されている。 【0007】そこで、このような高周波作動の半導体素
子を収容する半導体素子収納用パッケージにおいても、
外部電気回路基板の配線導体である同軸ケーブルと半導
体素子との電気的接続を容易なものとするために、外部
電気回路基板の配線導体と電気的に接続される端子とし
て従来のセラミック端子に代えて同軸コネクターを備え
たものが提案されている。 【0008】この同軸コネクターを備えた半導体素子収
納用パッケージの例を図5に断面図で示す。同図中、11
は底板、12は側壁、13は同軸コネクター、14は蓋体、15
は半導体素子、16はセラミック製の回路基板である。 【0009】この同軸コネクターを備えた半導体素子収
納用パッケージは、底板11の上面中央部に設けられた搭
載部11aに半導体素子15が、この半導体素子15の電極と
ボンディングワイヤ17を介して電気的に接続された配線
導体16aを有する回路基板16に実装された状態で搭載固
定される。 【0010】また、この同軸コネクターを備えた半導体
素子収納用パッケージは、側壁12の一部に同軸コネクタ
ー13が挿入固定される貫通孔12aが形成されており、こ
の貫通孔12a内には同軸コネクター13が挿入されるとと
もに同軸コネクター13と貫通孔12aの内壁とが半田等の
封着材18を介して接合されている。 【0011】同軸コネクター13は、鉄−ニッケル−コバ
ルト合金等の金属から成る円筒状の外周導体13aの中心
部に同じく鉄−ニッケル−コバルト合金等の金属から成
る棒状の中心導体13bがガラス部材13cを介して固定さ
れて成り、外周導体13aが封着材18を介して側壁12に電
気的に接続されており、また中心導体13bが半田を介し
て回路基板16の配線導体16aに電気的に接続される。 【0012】この同軸コネクターを備えた半導体素子収
納用パッケージは、同軸コネクター13を外部電気回路基
板の配線導体である同軸ケーブル19に接続することによ
って、内部に収容する半導体素子15が外部電気回路に電
気的に接続されることとなる。 【0013】なお、側壁12には、その上面から貫通孔12
aに至る封着材挿入孔12bが形成されており、貫通孔12
a内に同軸コネクター13を挿入するとともに封着材挿入
孔12bに半田等の封着材18を挿入し、しかる後、これを
加熱して半田等の封着材18を溶融させ、溶融した封着材
18を毛管現象により同軸コネクター13と貫通孔12aの内
壁との隙間に充填させることによって、同軸コネクター
13が側壁部12の貫通孔12a内に半田等の封着材18を介し
て固定される。 【0014】 【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージは、封着材挿入孔12b
が側壁12の上面側のみに設けられており、そのため封着
材挿入孔12b内に挿入した半田等の封着材18が溶融した
際に、この溶融した封着材18が同軸コネクター13と貫通
孔12a内壁との隙間のうち封着材挿入孔12bと反対側の
隙間には十分に充填されず、その結果、側壁部12内外の
気密が十分に確保されないこととなり、内部に収容する
半導体素子15を長期間にわたり正常かつ安定に作動させ
ることができないという欠点を有していた。 【0015】そこで、本願出願人は、特願平7−211750
号において、図6に要部拡大断面図で示すように、同軸
コネクター13を挿入固定するために側壁12に設けた貫通
孔12aの側壁12の外面側に、貫通孔12aの直径が側壁12
の外面に向けて例えば段状に広がる封着材挿入部12cを
設けた半導体素子収納用パッケージを提案した。この半
導体素子収納用パッケージによれば、側壁12に設けた貫
通孔12a内に同軸コネクター13を挿入するとともに封着
材挿入部12cに封着材18となるリング状の半田材を挿入
保持させ、しかる後、この半田材を加熱溶融させれば、
貫通孔12a内壁と同軸コネクター13との間の隙間が全周
にわたり封着材18により充填される。 【0016】しかしながら、この封着材挿入部12cを設
けた半導体素子収納用パッケージにおいては、側壁12に
設けた貫通孔12a内に同軸コネクター13を挿入するとと
もに封着材挿入部12cに封着材18となるリング状の半田
材を挿入保持させ、しかる後、この半田材を加熱溶融さ
せて同軸コネクター13を固定すると、封着材挿入部12c
に挿入したリング状の半田材は貫通孔12aの内壁と同軸
コネクター13との間の隙間に移動するため、側壁12の外
面側で同軸コネクター13の周囲に封着材挿入部12cが段
差として残ってしまう。 【0017】このように、側壁12の外面で同軸コネクタ
ー13の周囲に封着材挿入部12cによる段差があると、同
軸コネクター13に接続される外部の同軸ケーブル19の外
周導体19aの内径が同軸コネクター13の外周導体13aの
外径より大きな場合は、同軸コネクター13と外部の同軸
ケーブル19とを接続すると同軸ケーブル19の外周導体19
aの内周面が段差の部分に位置することになる。そし
て、このように接続された同軸ケーブル19と同軸コネク
ター13との間に高周波信号を伝播させると、高周波信号
はいわゆる表皮効果により同軸コネクター13および同軸
ケーブル19の中心導体13b・19bの表面とこれに対応す
る外周導体13a・19aの内周面近傍を流れようとする。 【0018】ところが、同軸ケーブル19の外周導体19a
の内周面は側壁12の封着材挿入部12cによる段差の部分
に位置していることから、同軸コネクター13および同軸
ケーブル19の外周導体13a・19aに流れる信号は側壁12
の封着材挿入部12cによる段差を迂回して流れることと
なり、このため同軸コネクター13および同軸ケーブル19
の中心導体13b・19bを流れる信号とこれに対応して外
周導体13a・19aを流れる信号との間に位相差が発生し
てしまい、これに起因して信号の減衰や反射が起こるた
め、信号を効率よく伝播させることができないという欠
点を誘発する結果となっていた。 【0019】本発明は上記欠点を解決すべく案出された
ものであり、その目的は、同軸コネクターに接続される
外部の同軸ケーブルの外周導体の内径が同軸コネクター
の外周導体の外径よりも大きな場合に同軸コネクターお
よび同軸ケーブルを伝播する高周波信号に反射や減衰が
発生することがない、高周波信号を効率よく伝播させる
ことができる半導体素子収納用パッケージを提供するこ
とにある。 【0020】 【課題を解決するための手段】本発明の半導体素子収納
用パッケージは、上面に半導体素子が搭載される搭載部
を有する底板の上面外周部に枠状の側壁が前記搭載部を
囲繞するようにして立設され、前記側壁に設けられた貫
通孔に、外部の同軸ケーブルが接続される同軸コネクタ
ーが挿入されるとともに、前記貫通孔の内周面に封着材
を介して固定され、前記底板の上面と前記側壁の内面と
で囲まれる空間を気密に封止する蓋体が前記枠状の側壁
の上面に接合される半導体素子収納用パッケージであっ
て、前記貫通孔は前記側壁の外面側に外面に向けて段状
またはテーパー状に直径が広がる封着材挿入部を有して
おり、かつ該封着材挿入部内に前記同軸コネクターの端
部および前記側壁の外面と連続面を形成する金属部材が
取着されており、前記同軸ケーブルの外周導体の内径が
前記同軸コネクターの外周導体の外径よりも大きく、か
つ前記同軸ケーブルの外周導体の内周面が前記封着材挿
入部の部位に位置していることを特徴とするものであ
る。 【0021】本発明の半導体素子収納用パッケージによ
れば、側壁の外面に向けて段状またはテーパー状に広が
る封着材挿入部に、この封着材挿入部により形成される
側壁の外面と同軸コネクターの端部との間の段差を埋め
る金属部材が取着されていることから、同軸コネクター
に接続される外部の同軸ケーブルの外周導体の内径が同
軸コネクターの外周導体の外径よりも大きくても、同軸
コネクターおよび同軸ケーブルの外周導体の内周面近傍
を流れる高周波信号が側壁において封着材挿入部により
形成される側壁の外面と同軸コネクターの端部との間の
段差を迂回して流れることはない。従って、高周波信号
に位相差が発生したり、それに起因して信号の減衰や反
射が起こったりすることがなく、高周波信号を効率よく
伝播させることができる。 【0022】 【発明の実施の形態】以下、本発明の半導体素子収納用
パッケージを添付の図面に基づいて説明する。図1は本
発明の半導体素子収納用パッケージの実施の形態の一例
を示す断面図、図2はその要部拡大断面図であり、これ
らの図において1は底板、2は側壁、3は同軸コネクタ
ー、4は蓋体である。 【0023】底板1は鉄−ニッケル−コバルト合金や銅
−タングステン合金等の金属から成る略四角形状の板状
体であり、その上面中央部には、半導体素子を搭載する
ための搭載部1aが形成されており、搭載部1aには半
導体素子5が、例えばアルミナ質セラミックスから成る
回路基板6に実装された状態で搭載固定される。 【0024】なお、回路基板6に実装された半導体素子
5は、その電極が回路基板6に被着形成されているメタ
ライズ配線導体6aにボンディングワイヤ7等を介して
電気的に接続されている。 【0025】また、底板1の上面外周部には搭載部1a
を囲繞するようにして枠状の側壁2が立設されており、
側壁2は底板1とともにその内側に半導体素子5を収容
する空所を形成する。 【0026】側壁2は底板1と同様に鉄−ニッケル−コ
バルト合金や銅−タングステン合金等の金属から成り、
底板1と一体成形されることによって、あるいは底板1
に銀ろう等のろう材を介してろう付けされたり、シーム
溶接法等の溶接法により溶接されることによって底板1
の上面外周部に立設される。 【0027】側壁2の一部には同軸コネクター3が挿入
固定される貫通孔2aが形成されており、貫通孔2a内
には同軸コネクター3が挿入されるとともに同軸コネク
ター3と貫通孔2aの内周面すなわち内壁とが半田から
成る封着材8を介して固定されている。 【0028】さらに、側壁2に形成された貫通孔2a
は、側壁2の外面側に直径が側壁2の外面に向けて全周
にわたり段状に広がった封着材挿入部2bを有してい
る。 【0029】この封着材挿入部2bは貫通孔2a内に同
軸コネクター3を封着材8を介して挿入固定する際に貫
通孔2a内壁と同軸コネクター3とを固定するための封
着材8となるリング状の半田材を保持する作用をなす。 【0030】側壁2に形成された貫通孔2aは、その直
径が側壁2の外面に向けて全周にわたり段状に広がった
封着材挿入部2bを有していることから、貫通孔2a内
に同軸コネクター3を挿入するとともにこの封着材挿入
部2b内に貫通孔2aの内周面と同軸コネクター3とを
接合するための封着材8となるリング状の半田材を挿入
保持させてこの半田材を加熱溶融させれば、貫通孔2a
の内周面と同軸コネクター3との間の隙間が全周にわた
り封着材8により充填されることとなる。 【0031】側壁2の貫通孔2a内に挿入固定される同
軸コネクター3は内部に収容する半導体素子5を外部の
同軸ケーブル9に電気的に接続するものであり、鉄−ニ
ッケル−コバルト合金等の金属から成る円筒状の外周導
体3aの中心部に同じく鉄−ニッケル−コバルト合金等
の金属から成る中心導体3bが封着ガラス部材3cを介
して固定された構造をしている。 【0032】同軸コネクター3は、外周導体3aが側壁
2に封着材8を介して、また中心導体3bが回路基板6
の配線導体6aに半田等の導電性接着剤を介してそれぞ
れ電気的に接続されている。 【0033】また、側壁2の貫通孔2aの封着材挿入部
2bには、同軸コネクター3の端部および側壁2の外面
と連続面を形成する鉄−ニッケル−コバルト合金等の金
属材料からなるリング状の金属部材10が、封着材挿入部
2bにより形成される側壁2の外面と同軸コネクター3
の端部との間の段差を埋めるように封着材8を介して取
着されている。 【0034】本発明の半導体素子収納用パッケージによ
れば、このように封着材挿入部2bに側壁2の外面と同
軸コネクター3の端部との間の段差を埋めるリング状の
金属部材10が取着されていることから、側壁2において
同軸コネクター3の端部の周囲に段差が形成されること
はない。従って、同軸コネクター3に接続される外部の
同軸ケーブル9の外周導体9aの内径が同軸コネクター
3の外周導体3aの外径よりも大きくても、同軸コネク
ター3および同軸ケーブル9の外周導体3a,9aの内
周面近傍を流れる高周波信号が封着材挿入部2bにより
形成される段差を迂回して流れることはないので、同軸
コネクター3と同軸ケーブル9との間に高周波信号を効
率よく伝播させることができる。 【0035】なお、同軸コネクター3を側壁2の貫通孔
2a内に封着材8を介して固定するには、図3(a)に
示すように側壁2の貫通孔2a内に同軸コネクター3を
挿入するとともに、貫通孔2aの封着材挿入部2bに封
着材8となる例えばリング状の半田材Aおよびリング状
の金属部材10を同軸コネクター3の端部を取り囲むよう
にして挿入し、しかる後、半田Aを一旦加熱溶融させて
から冷却固化させる方法が採用される。その結果、図3
(b)に示すように溶融したリング状の半田材Aは貫通
孔2aの内周面と同軸コネクター3の外周面との間の隙
間の全周にわたり充填されて封着材8となり、これによ
り側壁2の内外の気密が損なわれることは一切ないもの
となる。 【0036】かくして本発明の半導体素子収納用パッケ
ージによれば、底板1の搭載部1aに半導体素子5をこ
の半導体素子5の電極と電気的に接続された配線導体6
aを有する回路基板6に実装した状態で搭載固定し、し
かる後、回路基板6の配線導体6aと同軸コネクター3
の中心導体3bとを半田を介して電気的に接続し、しか
る後、側壁2の上面に鉄−ニッケル−コバルト合金等の
金属から成る蓋体を半田付け法やシームウエルド法によ
り接合することにより製品としての半導体装置となり、
同軸コネクター3と外部の同軸ケーブル9とを接続する
ことにより内部に収容する半導体素子5が外部電気回路
に電気的に接続されることとなる。 【0037】なお、本発明は上述の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
であれば種々の変更は可能である。例えば、上述の実施
の形態の例では側壁2に形成された貫通孔2aに段状の
封着材挿入部2bを設けたが、これを図4に図2と同様
の断面図で示すようにテーパー状の封着材挿入部として
もよい。 【0038】 【発明の効果】本発明の半導体素子収納用パッケージに
よれば、側壁の貫通孔に設けた側壁の外面に向けて段状
またはテーパー状に広がる封着材挿入部に、この封着材
挿入部により形成される側壁の外面と同軸コネクターの
端部との間の段差を埋めるように、同軸コネクターの端
部および側壁の外面と連続面を形成する金属部材が取着
されていることから、同軸コネクターに接続される外部
の同軸ケーブルの外周導体の内径が同軸コネクターの外
周導体の外径よりも大きくても、同軸コネクターおよび
同軸ケーブルの外周導体の内周面近傍を流れる高周波信
号が封着材挿入部により形成される段差を迂回して流れ
ることはない。 【0039】従って、同軸コネクターおよび同軸ケーブ
ルを伝播する高周波信号に反射や減衰が発生することは
なく、高周波信号を効率よく伝播させることができる。
【図面の簡単な説明】 【図1】本発明の半導体素子収納用パッケージの実施の
形態の一例を示す断面図である。 【図2】図1に示す半導体素子収納用パッケージの要部
拡大断面図である。 【図3】(a)および(b)はそれぞれ図1に示す半導
体素子収納用パッケージの側壁に設けた貫通孔内に同軸
コネクターを封着材を介して挿入固定する方法を説明す
るための断面図である。 【図4】本発明の実施の形態の他の例を示す要部拡大断
面図である。 【図5】従来の半導体素子収納用パッケージの断面図で
ある。 【図6】従来の半導体素子収納用パッケージの要部拡大
断面図である。 【符号の説明】 1・・・・・底板 1a・・・・搭載部 2・・・・・側壁 2a・・・・貫通孔 2b・・・・封着材挿入部 3・・・・・同軸コネクター 4・・・・・蓋体 5・・・・・半導体素子 8・・・・・封着材 10・・・・・金属部材

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 上面に半導体素子が搭載される搭載部を
    有する底板の上面外周部に枠状の側壁が前記搭載部を囲
    繞するようにして立設され、前記側壁に設けられた貫通
    孔に、外部の同軸ケーブルが接続される同軸コネクター
    が挿入されるとともに前記貫通孔の内周面に封着材を
    介して固定され、前記底板の上面と前記側壁の内面とで
    囲まれる空間を気密に封止する蓋体が前記枠状の側壁の
    上面に接合される半導体素子収納用パッケージであっ
    て、前記貫通孔は前記側壁の外面側に外面に向けて段状
    またはテーパー状に直径が広がる封着材挿入部を有して
    おり、かつ該封着材挿入部内に前記同軸コネクターの端
    部および前記側壁の外面と連続面を形成する金属部材が
    取着されており、前記同軸ケーブルの外周導体の内径が
    前記同軸コネクターの外周導体の外径よりも大きく、か
    つ前記同軸ケーブルの外周導体の内周面が前記封着材挿
    入部の部位に位置していることを特徴とする半導体素子
    収納用パッケージ。
JP35650997A 1997-12-25 1997-12-25 半導体素子収納用パッケージ Expired - Fee Related JP3455100B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35650997A JP3455100B2 (ja) 1997-12-25 1997-12-25 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35650997A JP3455100B2 (ja) 1997-12-25 1997-12-25 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH11186427A JPH11186427A (ja) 1999-07-09
JP3455100B2 true JP3455100B2 (ja) 2003-10-06

Family

ID=18449382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35650997A Expired - Fee Related JP3455100B2 (ja) 1997-12-25 1997-12-25 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3455100B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453046B (zh) * 2007-12-03 2014-05-07 日本电气株式会社 同轴连接器连接结构和配备有该结构的高频设备

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237482A (ja) * 2000-02-22 2001-08-31 Kyocera Corp 光半導体素子収納用パッケージ
JP4658313B2 (ja) * 2000-12-11 2011-03-23 京セラ株式会社 半導体素子収納用パッケージ
KR100480784B1 (ko) * 2002-01-19 2005-04-06 삼성전자주식회사 동축 케이블을 구비한 SMD(Surface Mounted Device) 형태의 패키지 제조 방법
JP2011003589A (ja) * 2009-06-16 2011-01-06 Kyocera Corp 電子部品収納用パッケージ、および電子装置
JP2012134350A (ja) * 2010-12-22 2012-07-12 Kyocera Corp 半導体素子実装構造体
JP2014167995A (ja) * 2013-02-28 2014-09-11 Kyocera Corp 電子部品収納用パッケージおよびそれを用いた電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101453046B (zh) * 2007-12-03 2014-05-07 日本电气株式会社 同轴连接器连接结构和配备有该结构的高频设备

Also Published As

Publication number Publication date
JPH11186427A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
JP3131128B2 (ja) 半導体素子収納用パッケージ
JP3455100B2 (ja) 半導体素子収納用パッケージ
JP2001237482A (ja) 光半導体素子収納用パッケージ
JP3619473B2 (ja) 半導体素子収納用パッケージ
JP2004022956A (ja) 半導体素子収納用パッケージおよび半導体装置
JPS58215812A (ja) 水晶振動子等の密封容器
JPS63190412A (ja) 水晶振動子
JP3555304B2 (ja) 電子装置
JP2004146406A (ja) 半導体素子収納用パッケージ
JP3619479B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002026618A (ja) 半導体素子収納用パッケージ
JP3686855B2 (ja) 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置
JP2003163512A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3682010B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3825343B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003068903A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004146407A (ja) 半導体素子収納用パッケージ
JPH0864712A (ja) 光半導体素子収納用パッケージ
JP3716199B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3682012B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003163301A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3652287B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3619478B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686858B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686853B2 (ja) 半導体素子収納用パッケージおよび半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080725

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090725

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090725

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100725

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20100725

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees