JP2004146407A - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP2004146407A JP2004146407A JP2002306282A JP2002306282A JP2004146407A JP 2004146407 A JP2004146407 A JP 2004146407A JP 2002306282 A JP2002306282 A JP 2002306282A JP 2002306282 A JP2002306282 A JP 2002306282A JP 2004146407 A JP2004146407 A JP 2004146407A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor element
- coaxial connector
- insulating substrate
- center conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
【課題】同軸コネクタの中心導体とそれが接続される回路基板の線路導体との接合部における高周波信号の反射損失を低減する。
【解決手段】半導体素子５の載置部１ａを有する基体１と、側部に同軸コネクタ３の保持部材１１の取付部２ａが設けられた枠体２と、同軸コネクタ３が挿着される挿着孔１１ｂが形成された保持部材１１と、同軸コネクタ３と、半導体素子５と同軸コネクタ３の中心導体３ｂとを電気的に接続する線路導体６ｂが形成された回路基板６とを具備して成り、回路基板６の絶縁基板６ａは、線路導体６ｂの中心導体３ｂとの接合部の下方の部位にスリット部６ｄを設けた半導体素子収納用パッケージである。線路導体６ｂと中心導体３ｂとの接合部での特性インピーダンスの変動を抑制して高周波信号の反射損失を低減することができる。
【選択図】 図１
【解決手段】半導体素子５の載置部１ａを有する基体１と、側部に同軸コネクタ３の保持部材１１の取付部２ａが設けられた枠体２と、同軸コネクタ３が挿着される挿着孔１１ｂが形成された保持部材１１と、同軸コネクタ３と、半導体素子５と同軸コネクタ３の中心導体３ｂとを電気的に接続する線路導体６ｂが形成された回路基板６とを具備して成り、回路基板６の絶縁基板６ａは、線路導体６ｂの中心導体３ｂとの接合部の下方の部位にスリット部６ｄを設けた半導体素子収納用パッケージである。線路導体６ｂと中心導体３ｂとの接合部での特性インピーダンスの変動を抑制して高周波信号の反射損失を低減することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、光通信分野で用いられる半導体素子や、マイクロ波帯、ミリ波帯等の高周波信号で駆動される各種半導体素子を収納する半導体素子収納用パッケージには、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体素子収納用パッケージの例を図３に断面図で示す。同図において、３１は基体、３２は枠体、３３は同軸コネクタ、３４は蓋体、３６は回路基板、３１１は保持部材である。
【０００３】
基体３１は鉄−ニッケル−コバルト合金や銅−タングステン等の金属から成る略四角形状の板状体であり、その上側主面の略中央部には、ＩＣ・ＬＳＩ・半導体レーザ（ＬＤ）・フォトダイオード（ＰＤ）等の半導体素子３５を搭載するための載置部３１ａが形成されている。載置部３１ａには、半導体素子３５が半田等の接合材により載置固定されている。半導体素子３５は、その電極が、回路基板３６の絶縁基板３６ａの上面に被着形成されている線路導体３６ｂにボンディングワイヤ３７等を介して電気的に接続されている。
【０００４】
基体３１の上側主面の外周部には載置部３１ａを囲繞するようにして枠体３２が接合されており、枠体３２は基体３１とともにその内側に半導体素子３５を収容する空所を形成する。この枠体３２は基体３１と同様に鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等から成り、基体３１と一体成形されるか、または基体３１に銀ロウ等のロウ材を介してロウ付けされるか、またはシーム溶接法等の溶接法により接合されることによって基体３１の上側主面の外周部に接合される。なお、３１ｂは基体３１を外部電気回路基板等にネジ止めするためのネジ穴である。
【０００５】
枠体３２の側部には保持部材３１１が取着される取付部３２ａが形成されており、取付部３２ａ内には、鉄−ニッケル−コバルト合金等の金属からなる保持部材３１が挿入されるとともに、保持部材３１１の外周面と取付部３２ａの内周面とが銀ロウ等のロウ材を介して嵌着接合されている。
【０００６】
同軸コネクタ３３は内部に収容する半導体素子３５を外部の同軸ケーブル３１０等に電気的に接続するものであり、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体３３ａの中心軸に同じく鉄−ニッケル−コバルト合金等の金属から成る中心導体３３ｂが絶縁体３３ｃを介して固定された構造をしている。
【０００７】
保持部材３１１には、回路基板３６を上面に設置するための棚部３１１ａと同軸コネクタ３３を挿着するための挿着孔３１１ｂとが設けられている。棚部３１１ａには半田等の接合材を載置し、接合材の上に、絶縁基板３６ａの上面に形成された線路導体３６ｂと下面に形成された接地導体３６ｃとを具備した回路基板３６を、接地導体３６ｃ面が接合材側になるようにして設置される。挿着孔３１１ｂは、枠体３２の内外を貫通するように形成され、同軸コネクタ３３を挿着するとともに外周導体３３ａとの間に半田等の封着材が挿入される。中心導体３３ｂの先端部は、回路基板３６の上面に突出させ、中心導体３３ｂの先端部と線路導体３６ｂの上面との間に半田等の導電性接着材を載置する。
【０００８】
しかる後、加熱して接合材・封着材および導電性接着材を溶融させ、接合材により回路基板３６が棚部３１１ａに強固に固定され、溶融した封着材は毛細管現象により外周導体３３ａと挿着孔３１１ｂの内壁との隙間に充填させることによって、外周導体３３ａが挿着孔３１１ｂ内に半田等の封着材を介して挿着され、導電性接着材により中心導体３３ｂと線路導体３６ｂとが接続される。
【０００９】
かくして、グランドとしての外周導体３３ａが保持部材３１１に封着材を介して電気的に接続され、また信号線路としての中心導体３３ｂが回路基板３６の線路導体３６ａに半田等から成る導電性接着材を介してそれぞれ電気的に接続される。
【００１０】
中心導体３３ｂを伝送する高周波信号は、挿着孔３１１ｂ部において挿着孔３２ｂの中心軸から成る同軸線路を伝送し、保持部材３１１の枠体３２内側の面から出て線路導体３６ｂの一端の半田等の導電性接着材に達した後は、所定の特性インピーダンスに整合された伝送線路となっている線路導体３６ｂ上を伝送する。
【００１１】
保持部材３１１の挿着孔３１１ｂ内に挿入固定される同軸コネクタプラグ３９は、外部電気回路に接続された同軸ケーブル３１０と保持部材３１１に装着された同軸コネクタ３３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する挿着孔３１１ｂにネジ止めされる。
【００１２】
そして、枠体３２の上面に蓋体３４をロウ付け法やシームウェルド法等の溶接法によって接合し、基体３１、枠体３２および蓋体３４から成る容器内部に半導体素子３５を収容し気密に封止することによって製品としての半導体装置となる。
【００１３】
【特許文献１】
特開２００２−１１８１９０号公報
【特許文献２】
特開２００２−１４１５９４号公報
【特許文献３】
特開２００２−１６４４５３号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体素子収納用パッケージにおいては、同軸コネクタ３３の中心導体３３ｂの特性インピーダンスと特性インピーダンスが同一となるように形成された回路基板３６上の線路導体３６ｂに同軸コネクタ３３の中心導体３３ｂが接合されることにより、線路導体３６ｂに中心導体３３ｂが接合された部位において中心導体３３ｂの表面積が線路導体３６ｂの表面積に加わった分が導体の表面積となり、その分容量性成分が増加することにより、接合部において特性インピーダンスが減少するため特性インピーダンスの不整合が生じることとなって、その結果、高周波信号の入出力時における反射損失が大きくなり、半導体素子３５の作動性が損なわれるという問題点を有していた。
【００１５】
本発明は上記問題点に鑑み完成されたものであり、その目的は、同軸コネクタの中心導体とそれが接続される回路基板の線路導体との接合部における高周波信号の反射損失を低減することのできる、高周波信号の伝送特性に優れた半導体素子収納用パッケージを提供することにある。
【００１６】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、この基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る同軸コネクタの保持部材の取付部が設けられた枠体と、前記取付部に取着され、前記枠体の外側より内側にかけて中心部を貫通して前記同軸コネクタが挿着される挿着孔が形成された前記保持部材と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記挿着孔に挿着された同軸コネクタと、前記枠体の内側の前記挿着孔の下方の部位に設けられた棚部の上面に設置され、絶縁基板の上面に前記半導体素子と前記中心導体とを電気的に接続する線路導体が形成された回路基板とを具備して成る半導体素子収納用パッケージであって、前記絶縁基板は、前記線路導体の前記中心導体との接合部の下方の部位にスリット部を設けたことを特徴とするものである。
【００１７】
本発明の半導体素子収納用パッケージによれば、半導体素子と同軸コネクタの中心導体とを電気的に接続する線路導体が形成された回路基板の絶縁基板を、同軸コネクタの中心導体と回路基板の線路導体との接合部の下方の部位にスリット部を設けたものとしたことから、同軸コネクタの中心導体と回路基板の線路導体との接合部において、線路導体と接地との間の空間の実効誘電率を低くして線路導体と接地との電磁的な結合を弱め、線路導体と中心導体との接合部における導体の表面積の増加に伴う容量性成分の増加を減少させ、特性インピーダンスの減少を抑えることができるため、回路基板上の線路導体と同軸コネクタの中心導体との接合部での特性インピーダンスの変動を効果的に抑制することができ、特性インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００１８】
また、本発明の半導体素子収納用パッケージは、上記構成において、前記スリット部は前記絶縁基板の下面側に設けられていることを特徴とするものである。
【００１９】
本発明の半導体素子収納用パッケージによれば、スリット部を絶縁基板の下面側に設けたときには、絶縁基板の内部にスリット部を形成するのに比べ、製造上容易にスリット部を形成することができる。
【００２０】
また、本発明の半導体素子収納用パッケージは、上記構成において、前記スリット部の深さは前記絶縁基板の厚みの１０％〜９０％であることを特徴とするものである。
【００２１】
本発明の半導体素子収納用パッケージによれば、スリット部の深さを絶縁基板の厚みの１０％〜９０％としたときには、絶縁基板の実効誘電率を低くしつつ中心導体と線路導体との接合部の下方の部位における絶縁基板の厚みを十分な強度が得られるだけ確保できるため、回路基板上の線路導体と同軸コネクタの中心導体との接合部での特性インピーダンスの変動を効果的に抑制しつつ、中心導体と線路導体との接合部における絶縁基板の強度を確保することができる。
【００２２】
【発明の実施の形態】
以下、本発明の半導体素子収納用パッケージについて添付図面に基づき詳細に説明する。図１は、本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板、１１は保持部材である。
【００２３】
基体１は鉄−ニッケル−コバルト合金や銅−タングステン等の金属から成る略四角形状の板状体であり、その上側主面の略中央部には、ＩＣ・ＬＳＩ・半導体レーザ（ＬＤ）・フォトダイオード（ＰＤ）等の半導体素子５を搭載するための載置部１ａが形成されている。載置部１ａには、半導体素子５が半田等の接合材により載置固定されている。また、半導体素子５は、その電極が、回路基板６の絶縁基板６ａの上面に被着形成されている線路導体６ｂにボンディングワイヤ７等を介して電気的に接続されている。
【００２４】
基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は基体１と同様に鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等から成り、基体１と一体成形されるか、または基体１に銀ロウ等のロウ材を介してロウ付けされるか、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２５】
枠体２の側部には保持部材１１が嵌着される取付部２ａが形成されており、取付部２ａ内には、鉄−ニッケル−コバルト合金等の金属から成る保持部材１１が挿入されるとともに、保持部材１１の外周面と取付部２ａの内周面とが銀ロウ等のロウ材を介して嵌着接合されている。なお、この例では取付部２ａは枠体２の側部に形成した貫通孔から成る場合を示しているが、この取付部２ａは、枠体２の側部に形成した切欠き部から成るものであってもよい。
【００２６】
同軸コネクタ３は、空所の内側に収容する半導体素子５を外部の同軸ケーブル１０等に電気的に接続するためのものであり、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体３ａの中心軸に同じく鉄−ニッケル−コバルト合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造をしている。
【００２７】
保持部材１１には、回路基板６を上面に設置するための棚部１１ａと同軸コネクタ３を挿着するための挿着孔１１ｂとが設けられている。棚部１１ａには半田等の接合材を載置し、この接合材の上に、絶縁基板２ａの上面に形成された線路導体６ｂと下面に形成された接地導体６ｃとを具備した回路基板６を、接地導体６ｃ面が接合材側となるようにして設置される。挿着孔１１ｂは、枠体２の内外を貫通するように外側から内側にかけて保持部材１１の中心部を貫通して形成される。
【００２８】
なお、この例では、枠体２の内側の保持部材１１の挿着孔１１ｂの下方の部位に設けられ、その上面に回路基板６が設置される棚部として、棚部１１ａを保持部材１１に設けた例を示したが、この棚部は、保持部材１１の挿着孔１１ｂの下方に位置するように、枠体２の内周面にその一部を突出させるような形で設けてもよく、基体１の上面に基台を設置する形で設けてもよく、基体１の上面を突出させるような形で設けてもよい。
【００２９】
この挿着孔１１ｂに同軸コネクタ３を挿着するには、まず、同軸コネクタ３を挿入するとともに外周導体３ａとの間に半田等の封着材を挿入する。中心導体３ｂの先端部は、回路基板６の上面に突出させ、中心導体３ｂの先端部と線路導体６ｂの上面との間に半田等の導電性接着材を載置する。しかる後、加熱して接合材と封着材および導電性接着材を溶融させる。これにより、接合材により回路基板６が棚部１１ａに強固に固定され、溶融した封着材を毛細管現象により外周導体３ａと挿着孔１１ｂの内壁との隙間に充填させることによって、外周導体３ａが挿着孔１１ｂ内に半田等の封着材を介して挿着され、導電性接着材により中心導体３ｂと線路導体６ｂとが接続される。
【００３０】
かくしてグランド（接地）として、外周導体３ａおよび接地導体６ｃが保持部材１１に封着材および接合材を介して保持部材１１に電気的に接続され、また信号線路として、中心導体３ｂが回路基板６の線路導体６ｂに半田等から成る導電性接着材を介してそれぞれ電気的に接続される。
【００３１】
中心導体３ｂを伝送する高周波信号は、挿着孔１１ｂ部において挿着孔１１ｂの中心軸から成る同軸線路を伝送し、保持部材１１の枠体２内側の面から出て線路導体６ａの一端の半田等の導電性接着材に達した後は、所定の特性インピーダンスに整合された伝送線路となっている線路導体６ｂ上を伝送する。一般にこのような線路導体６ｂは、マイクロストリップ線路やコプレーナ線路やグランド付きコプレーナ線路の構造をとることが多い。
【００３２】
また、図２は、図１における中心導体３ｂと回路基板６上の線路導体６ｂとの接合部の例を示す断面図である。図２において、３ｂ中心導体、６は回路基板、６ａは絶縁基板、６ｂは絶縁基板６ａの上面に形成された線路導体、６ｃは絶縁基板６ａの下面に形成された接地導体であり、６ｄは絶縁基板６ａのうち中心導体３ｂと線路導体６ｂとの接合部の下方の部位に接地導体６ｃ側から設けられたスリット部である。スリット部６ｄは、中心導体３ｂと線路導体６ｂとの接合部の下方に位置する部位の絶縁基板６ａに接地導体６ｃ側から、例えばセラミックグリーンシートの多層積層技術、あるいは切削加工等によって形成され、スリット部６ｄの深さは中心導体３ｂと線路導体６ｂとの接合部の特性インピーダンスに応じて絶縁基板６ａの厚みの１０％〜９０％の範囲で適宜選定される。このように、絶縁基板６ａの中心導体３ｂと線路導体６ｂとの接合部の下方の部位に、絶縁基板６ａを部分的に線路導体６ｂに沿った形状等に削除したスリット部６ｄを設けたことから、両者の接合部における導体の表面積の増加に伴う接地との間の容量性成分の増加をスリット部６ｄによって減少させることができ、特性インピーダンスの減少を抑えることができるため、回路基板６上の線路導体６ｂと同軸コネクタ３の中心導体３ｂとの接合部での特性インピーダンスの変動を効果的に抑制することができ、中心導体３ｂと線路導体６ｂとの特性インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができるものとなる。
【００３３】
このような絶縁基板６ａの、その上面で線路導体６ｂに同軸コネクタ３の中心導体３ｂが接合された接合部の下方の部位に設けられるスリット部６ｄの大きさは、中心導体３ｂおよび線路導体６ｂによって伝送される高周波信号の周波数に応じ、線路導体６ｂおよび中心導体３ｂの特性インピーダンスに対して、中心導体３ｂが線路導体６ｂに接合される接合部において導体の表面積が増加することによって接地との間での容量性成分が増加するのをスリット部６ｄで抑制して接合部における特性インピーダンスの不整合が発生を抑制することができるように、接合部の仕様に応じて、接合部における容量性成分の増加を抑制できるような幅・長さおよび深さに適宜選択して設定すればよい。
【００３４】
例えば、誘電体層の厚みが１００μｍで誘電率が１０のアルミナ基板から成る絶縁基板６ａ上に線路導体６ｂの幅が１００μｍで線路導体６ｂの厚みが１５μｍのマイクロストリップ線路を形成した場合であれば、特性インピーダンスは約５０Ωとなる。このとき線路導体６ｂと同軸コネクタ３の中心導体３ｂとの接合部で容量成分の増加によって特性インピーダンスが４５Ωになった場合には、接合部の特性インピーダンスが約５０Ωになるように接合部の下方の部位に絶縁基板６ａの厚みの約４．５％程度の厚みを持つスリット部６ｄを絶縁基板６ａの下部に形成すればよい。
【００３５】
また、絶縁基板６ａのその上面で線路導体６ｂに同軸コネクタ３の中心導体３ｂが接合される接合部の下方の部位にスリット部６ｄを形成するには、例えば絶縁基板６ａとなるセラミックグリーンシートにスリット部６ｄに対応する打ち抜き加工を施し、必要に応じて所定枚数を積層し、この積層体を焼結することによって、所望の部位に所望の大きさのスリット部６ｄを形成すればよい。
【００３６】
保持部材１１の挿着孔１１ｂ内に挿入固定されることによって同軸コネクタ３に接続される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と保持部材１１に挿着された同軸コネクタ３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する挿着孔１１ｂにネジ止めされる。
【００３７】
そして、枠体２の上面に蓋体４をロウ付け法やシームウェルド法等の溶接法によって接合し、基体１、枠体２および蓋体４から成る容器内部に半導体素子５を収容し気密に封止することによって製品としての半導体装置となる。
【００３８】
なお、本発明は上記の実施の形態の例に限定されるものでなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、中心導体と線路導体との接合部の下方の部位に形成されるスリット部は、線路導体の幅よりも広く設定してもよい。
【００３９】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、半導体素子と同軸コネクタの中心導体とを電気的に接続する線路導体が形成された回路基板の絶縁基板を、同軸コネクタの中心導体と回路基板の線路導体との接合部の下方の部位にスリット部を設けたものとしたことから、同軸コネクタの中心導体と回路基板の線路導体との接合部における線路導体と接地との間の電磁的な結合を弱めて、両者の接合部における導体の表面積の増加に伴う接地との間の容量性成分の増加を減少させることができ、特性インピーダンスの減少を抑えることができるため、回路基板の線路導体と同軸コネクタの中心導体との接合部における特性インピーダンスの変動を効果的に抑制することができ、線路導体と中心導体との特性インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００４０】
また、本発明の半導体素子収納用パッケージによれば、スリット部を絶縁基板の下面側に設けたときには、絶縁基板の内部にスリット部を形成するのに比べ、製造上容易にスリット部を形成することができる。
【００４１】
また、本発明の半導体素子収納用パッケージによれば、スリット部の深さを絶縁基板の厚みの１０％〜９０％としたときには、絶縁基板の実効誘電率を低くしつつ中心導体と線路導体との接合部の下方の部位における絶縁基板の厚みを十分な強度が得られるだけ確保できるため、回路基板上の線路導体と同軸コネクタの中心導体との接合部での特性インピーダンスの変動を効果的に抑制しつつ、中心導体と線路導体との接合部における絶縁基板の強度を確保することができる。
【００４２】
以上により、本発明の半導体素子収納用パッケージによれば、高周波信号の入出力時における回路基板の線路導体と同軸コネクタの中心導体との接合部で生じる反射損失を極めて小さなものとすることができるので、搭載される半導体素子の作動性が良好な半導体素子収納用パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図２】図１における中心導体と回路基板上の線路導体との接合部の例を示す断面図である。
【図３】従来の半導体素子収納用パッケージの例を示す断面図である。
【符号の説明】
１・・・・・基体
２・・・・・枠体
２ａ・・・・取付部
３・・・・・同軸コネクタ
３ａ・・・・外周導体
３ｂ・・・・中心導体
３ｃ・・・・絶縁体
４・・・・・蓋体
５・・・・・半導体素子
６・・・・・回路基板
６ａ・・・・絶縁基板
６ｂ・・・・線路導体
６ｃ・・・・接地導体
６ｄ・・・・スリット部
１１・・・・・保持部材
１１ｂ・・・・挿着孔
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージに関するものである。
【０００２】
【従来の技術】
従来、光通信分野で用いられる半導体素子や、マイクロ波帯、ミリ波帯等の高周波信号で駆動される各種半導体素子を収納する半導体素子収納用パッケージには、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体素子収納用パッケージの例を図３に断面図で示す。同図において、３１は基体、３２は枠体、３３は同軸コネクタ、３４は蓋体、３６は回路基板、３１１は保持部材である。
【０００３】
基体３１は鉄−ニッケル−コバルト合金や銅−タングステン等の金属から成る略四角形状の板状体であり、その上側主面の略中央部には、ＩＣ・ＬＳＩ・半導体レーザ（ＬＤ）・フォトダイオード（ＰＤ）等の半導体素子３５を搭載するための載置部３１ａが形成されている。載置部３１ａには、半導体素子３５が半田等の接合材により載置固定されている。半導体素子３５は、その電極が、回路基板３６の絶縁基板３６ａの上面に被着形成されている線路導体３６ｂにボンディングワイヤ３７等を介して電気的に接続されている。
【０００４】
基体３１の上側主面の外周部には載置部３１ａを囲繞するようにして枠体３２が接合されており、枠体３２は基体３１とともにその内側に半導体素子３５を収容する空所を形成する。この枠体３２は基体３１と同様に鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等から成り、基体３１と一体成形されるか、または基体３１に銀ロウ等のロウ材を介してロウ付けされるか、またはシーム溶接法等の溶接法により接合されることによって基体３１の上側主面の外周部に接合される。なお、３１ｂは基体３１を外部電気回路基板等にネジ止めするためのネジ穴である。
【０００５】
枠体３２の側部には保持部材３１１が取着される取付部３２ａが形成されており、取付部３２ａ内には、鉄−ニッケル−コバルト合金等の金属からなる保持部材３１が挿入されるとともに、保持部材３１１の外周面と取付部３２ａの内周面とが銀ロウ等のロウ材を介して嵌着接合されている。
【０００６】
同軸コネクタ３３は内部に収容する半導体素子３５を外部の同軸ケーブル３１０等に電気的に接続するものであり、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体３３ａの中心軸に同じく鉄−ニッケル−コバルト合金等の金属から成る中心導体３３ｂが絶縁体３３ｃを介して固定された構造をしている。
【０００７】
保持部材３１１には、回路基板３６を上面に設置するための棚部３１１ａと同軸コネクタ３３を挿着するための挿着孔３１１ｂとが設けられている。棚部３１１ａには半田等の接合材を載置し、接合材の上に、絶縁基板３６ａの上面に形成された線路導体３６ｂと下面に形成された接地導体３６ｃとを具備した回路基板３６を、接地導体３６ｃ面が接合材側になるようにして設置される。挿着孔３１１ｂは、枠体３２の内外を貫通するように形成され、同軸コネクタ３３を挿着するとともに外周導体３３ａとの間に半田等の封着材が挿入される。中心導体３３ｂの先端部は、回路基板３６の上面に突出させ、中心導体３３ｂの先端部と線路導体３６ｂの上面との間に半田等の導電性接着材を載置する。
【０００８】
しかる後、加熱して接合材・封着材および導電性接着材を溶融させ、接合材により回路基板３６が棚部３１１ａに強固に固定され、溶融した封着材は毛細管現象により外周導体３３ａと挿着孔３１１ｂの内壁との隙間に充填させることによって、外周導体３３ａが挿着孔３１１ｂ内に半田等の封着材を介して挿着され、導電性接着材により中心導体３３ｂと線路導体３６ｂとが接続される。
【０００９】
かくして、グランドとしての外周導体３３ａが保持部材３１１に封着材を介して電気的に接続され、また信号線路としての中心導体３３ｂが回路基板３６の線路導体３６ａに半田等から成る導電性接着材を介してそれぞれ電気的に接続される。
【００１０】
中心導体３３ｂを伝送する高周波信号は、挿着孔３１１ｂ部において挿着孔３２ｂの中心軸から成る同軸線路を伝送し、保持部材３１１の枠体３２内側の面から出て線路導体３６ｂの一端の半田等の導電性接着材に達した後は、所定の特性インピーダンスに整合された伝送線路となっている線路導体３６ｂ上を伝送する。
【００１１】
保持部材３１１の挿着孔３１１ｂ内に挿入固定される同軸コネクタプラグ３９は、外部電気回路に接続された同軸ケーブル３１０と保持部材３１１に装着された同軸コネクタ３３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する挿着孔３１１ｂにネジ止めされる。
【００１２】
そして、枠体３２の上面に蓋体３４をロウ付け法やシームウェルド法等の溶接法によって接合し、基体３１、枠体３２および蓋体３４から成る容器内部に半導体素子３５を収容し気密に封止することによって製品としての半導体装置となる。
【００１３】
【特許文献１】
特開２００２−１１８１９０号公報
【特許文献２】
特開２００２−１４１５９４号公報
【特許文献３】
特開２００２−１６４４５３号公報
【００１４】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体素子収納用パッケージにおいては、同軸コネクタ３３の中心導体３３ｂの特性インピーダンスと特性インピーダンスが同一となるように形成された回路基板３６上の線路導体３６ｂに同軸コネクタ３３の中心導体３３ｂが接合されることにより、線路導体３６ｂに中心導体３３ｂが接合された部位において中心導体３３ｂの表面積が線路導体３６ｂの表面積に加わった分が導体の表面積となり、その分容量性成分が増加することにより、接合部において特性インピーダンスが減少するため特性インピーダンスの不整合が生じることとなって、その結果、高周波信号の入出力時における反射損失が大きくなり、半導体素子３５の作動性が損なわれるという問題点を有していた。
【００１５】
本発明は上記問題点に鑑み完成されたものであり、その目的は、同軸コネクタの中心導体とそれが接続される回路基板の線路導体との接合部における高周波信号の反射損失を低減することのできる、高周波信号の伝送特性に優れた半導体素子収納用パッケージを提供することにある。
【００１６】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、この基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る同軸コネクタの保持部材の取付部が設けられた枠体と、前記取付部に取着され、前記枠体の外側より内側にかけて中心部を貫通して前記同軸コネクタが挿着される挿着孔が形成された前記保持部材と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記挿着孔に挿着された同軸コネクタと、前記枠体の内側の前記挿着孔の下方の部位に設けられた棚部の上面に設置され、絶縁基板の上面に前記半導体素子と前記中心導体とを電気的に接続する線路導体が形成された回路基板とを具備して成る半導体素子収納用パッケージであって、前記絶縁基板は、前記線路導体の前記中心導体との接合部の下方の部位にスリット部を設けたことを特徴とするものである。
【００１７】
本発明の半導体素子収納用パッケージによれば、半導体素子と同軸コネクタの中心導体とを電気的に接続する線路導体が形成された回路基板の絶縁基板を、同軸コネクタの中心導体と回路基板の線路導体との接合部の下方の部位にスリット部を設けたものとしたことから、同軸コネクタの中心導体と回路基板の線路導体との接合部において、線路導体と接地との間の空間の実効誘電率を低くして線路導体と接地との電磁的な結合を弱め、線路導体と中心導体との接合部における導体の表面積の増加に伴う容量性成分の増加を減少させ、特性インピーダンスの減少を抑えることができるため、回路基板上の線路導体と同軸コネクタの中心導体との接合部での特性インピーダンスの変動を効果的に抑制することができ、特性インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００１８】
また、本発明の半導体素子収納用パッケージは、上記構成において、前記スリット部は前記絶縁基板の下面側に設けられていることを特徴とするものである。
【００１９】
本発明の半導体素子収納用パッケージによれば、スリット部を絶縁基板の下面側に設けたときには、絶縁基板の内部にスリット部を形成するのに比べ、製造上容易にスリット部を形成することができる。
【００２０】
また、本発明の半導体素子収納用パッケージは、上記構成において、前記スリット部の深さは前記絶縁基板の厚みの１０％〜９０％であることを特徴とするものである。
【００２１】
本発明の半導体素子収納用パッケージによれば、スリット部の深さを絶縁基板の厚みの１０％〜９０％としたときには、絶縁基板の実効誘電率を低くしつつ中心導体と線路導体との接合部の下方の部位における絶縁基板の厚みを十分な強度が得られるだけ確保できるため、回路基板上の線路導体と同軸コネクタの中心導体との接合部での特性インピーダンスの変動を効果的に抑制しつつ、中心導体と線路導体との接合部における絶縁基板の強度を確保することができる。
【００２２】
【発明の実施の形態】
以下、本発明の半導体素子収納用パッケージについて添付図面に基づき詳細に説明する。図１は、本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板、１１は保持部材である。
【００２３】
基体１は鉄−ニッケル−コバルト合金や銅−タングステン等の金属から成る略四角形状の板状体であり、その上側主面の略中央部には、ＩＣ・ＬＳＩ・半導体レーザ（ＬＤ）・フォトダイオード（ＰＤ）等の半導体素子５を搭載するための載置部１ａが形成されている。載置部１ａには、半導体素子５が半田等の接合材により載置固定されている。また、半導体素子５は、その電極が、回路基板６の絶縁基板６ａの上面に被着形成されている線路導体６ｂにボンディングワイヤ７等を介して電気的に接続されている。
【００２４】
基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が接合されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は基体１と同様に鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等から成り、基体１と一体成形されるか、または基体１に銀ロウ等のロウ材を介してロウ付けされるか、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２５】
枠体２の側部には保持部材１１が嵌着される取付部２ａが形成されており、取付部２ａ内には、鉄−ニッケル−コバルト合金等の金属から成る保持部材１１が挿入されるとともに、保持部材１１の外周面と取付部２ａの内周面とが銀ロウ等のロウ材を介して嵌着接合されている。なお、この例では取付部２ａは枠体２の側部に形成した貫通孔から成る場合を示しているが、この取付部２ａは、枠体２の側部に形成した切欠き部から成るものであってもよい。
【００２６】
同軸コネクタ３は、空所の内側に収容する半導体素子５を外部の同軸ケーブル１０等に電気的に接続するためのものであり、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体３ａの中心軸に同じく鉄−ニッケル−コバルト合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造をしている。
【００２７】
保持部材１１には、回路基板６を上面に設置するための棚部１１ａと同軸コネクタ３を挿着するための挿着孔１１ｂとが設けられている。棚部１１ａには半田等の接合材を載置し、この接合材の上に、絶縁基板２ａの上面に形成された線路導体６ｂと下面に形成された接地導体６ｃとを具備した回路基板６を、接地導体６ｃ面が接合材側となるようにして設置される。挿着孔１１ｂは、枠体２の内外を貫通するように外側から内側にかけて保持部材１１の中心部を貫通して形成される。
【００２８】
なお、この例では、枠体２の内側の保持部材１１の挿着孔１１ｂの下方の部位に設けられ、その上面に回路基板６が設置される棚部として、棚部１１ａを保持部材１１に設けた例を示したが、この棚部は、保持部材１１の挿着孔１１ｂの下方に位置するように、枠体２の内周面にその一部を突出させるような形で設けてもよく、基体１の上面に基台を設置する形で設けてもよく、基体１の上面を突出させるような形で設けてもよい。
【００２９】
この挿着孔１１ｂに同軸コネクタ３を挿着するには、まず、同軸コネクタ３を挿入するとともに外周導体３ａとの間に半田等の封着材を挿入する。中心導体３ｂの先端部は、回路基板６の上面に突出させ、中心導体３ｂの先端部と線路導体６ｂの上面との間に半田等の導電性接着材を載置する。しかる後、加熱して接合材と封着材および導電性接着材を溶融させる。これにより、接合材により回路基板６が棚部１１ａに強固に固定され、溶融した封着材を毛細管現象により外周導体３ａと挿着孔１１ｂの内壁との隙間に充填させることによって、外周導体３ａが挿着孔１１ｂ内に半田等の封着材を介して挿着され、導電性接着材により中心導体３ｂと線路導体６ｂとが接続される。
【００３０】
かくしてグランド（接地）として、外周導体３ａおよび接地導体６ｃが保持部材１１に封着材および接合材を介して保持部材１１に電気的に接続され、また信号線路として、中心導体３ｂが回路基板６の線路導体６ｂに半田等から成る導電性接着材を介してそれぞれ電気的に接続される。
【００３１】
中心導体３ｂを伝送する高周波信号は、挿着孔１１ｂ部において挿着孔１１ｂの中心軸から成る同軸線路を伝送し、保持部材１１の枠体２内側の面から出て線路導体６ａの一端の半田等の導電性接着材に達した後は、所定の特性インピーダンスに整合された伝送線路となっている線路導体６ｂ上を伝送する。一般にこのような線路導体６ｂは、マイクロストリップ線路やコプレーナ線路やグランド付きコプレーナ線路の構造をとることが多い。
【００３２】
また、図２は、図１における中心導体３ｂと回路基板６上の線路導体６ｂとの接合部の例を示す断面図である。図２において、３ｂ中心導体、６は回路基板、６ａは絶縁基板、６ｂは絶縁基板６ａの上面に形成された線路導体、６ｃは絶縁基板６ａの下面に形成された接地導体であり、６ｄは絶縁基板６ａのうち中心導体３ｂと線路導体６ｂとの接合部の下方の部位に接地導体６ｃ側から設けられたスリット部である。スリット部６ｄは、中心導体３ｂと線路導体６ｂとの接合部の下方に位置する部位の絶縁基板６ａに接地導体６ｃ側から、例えばセラミックグリーンシートの多層積層技術、あるいは切削加工等によって形成され、スリット部６ｄの深さは中心導体３ｂと線路導体６ｂとの接合部の特性インピーダンスに応じて絶縁基板６ａの厚みの１０％〜９０％の範囲で適宜選定される。このように、絶縁基板６ａの中心導体３ｂと線路導体６ｂとの接合部の下方の部位に、絶縁基板６ａを部分的に線路導体６ｂに沿った形状等に削除したスリット部６ｄを設けたことから、両者の接合部における導体の表面積の増加に伴う接地との間の容量性成分の増加をスリット部６ｄによって減少させることができ、特性インピーダンスの減少を抑えることができるため、回路基板６上の線路導体６ｂと同軸コネクタ３の中心導体３ｂとの接合部での特性インピーダンスの変動を効果的に抑制することができ、中心導体３ｂと線路導体６ｂとの特性インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができるものとなる。
【００３３】
このような絶縁基板６ａの、その上面で線路導体６ｂに同軸コネクタ３の中心導体３ｂが接合された接合部の下方の部位に設けられるスリット部６ｄの大きさは、中心導体３ｂおよび線路導体６ｂによって伝送される高周波信号の周波数に応じ、線路導体６ｂおよび中心導体３ｂの特性インピーダンスに対して、中心導体３ｂが線路導体６ｂに接合される接合部において導体の表面積が増加することによって接地との間での容量性成分が増加するのをスリット部６ｄで抑制して接合部における特性インピーダンスの不整合が発生を抑制することができるように、接合部の仕様に応じて、接合部における容量性成分の増加を抑制できるような幅・長さおよび深さに適宜選択して設定すればよい。
【００３４】
例えば、誘電体層の厚みが１００μｍで誘電率が１０のアルミナ基板から成る絶縁基板６ａ上に線路導体６ｂの幅が１００μｍで線路導体６ｂの厚みが１５μｍのマイクロストリップ線路を形成した場合であれば、特性インピーダンスは約５０Ωとなる。このとき線路導体６ｂと同軸コネクタ３の中心導体３ｂとの接合部で容量成分の増加によって特性インピーダンスが４５Ωになった場合には、接合部の特性インピーダンスが約５０Ωになるように接合部の下方の部位に絶縁基板６ａの厚みの約４．５％程度の厚みを持つスリット部６ｄを絶縁基板６ａの下部に形成すればよい。
【００３５】
また、絶縁基板６ａのその上面で線路導体６ｂに同軸コネクタ３の中心導体３ｂが接合される接合部の下方の部位にスリット部６ｄを形成するには、例えば絶縁基板６ａとなるセラミックグリーンシートにスリット部６ｄに対応する打ち抜き加工を施し、必要に応じて所定枚数を積層し、この積層体を焼結することによって、所望の部位に所望の大きさのスリット部６ｄを形成すればよい。
【００３６】
保持部材１１の挿着孔１１ｂ内に挿入固定されることによって同軸コネクタ３に接続される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と保持部材１１に挿着された同軸コネクタ３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する挿着孔１１ｂにネジ止めされる。
【００３７】
そして、枠体２の上面に蓋体４をロウ付け法やシームウェルド法等の溶接法によって接合し、基体１、枠体２および蓋体４から成る容器内部に半導体素子５を収容し気密に封止することによって製品としての半導体装置となる。
【００３８】
なお、本発明は上記の実施の形態の例に限定されるものでなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、中心導体と線路導体との接合部の下方の部位に形成されるスリット部は、線路導体の幅よりも広く設定してもよい。
【００３９】
【発明の効果】
本発明の半導体素子収納用パッケージによれば、半導体素子と同軸コネクタの中心導体とを電気的に接続する線路導体が形成された回路基板の絶縁基板を、同軸コネクタの中心導体と回路基板の線路導体との接合部の下方の部位にスリット部を設けたものとしたことから、同軸コネクタの中心導体と回路基板の線路導体との接合部における線路導体と接地との間の電磁的な結合を弱めて、両者の接合部における導体の表面積の増加に伴う接地との間の容量性成分の増加を減少させることができ、特性インピーダンスの減少を抑えることができるため、回路基板の線路導体と同軸コネクタの中心導体との接合部における特性インピーダンスの変動を効果的に抑制することができ、線路導体と中心導体との特性インピーダンスを整合させて高周波信号の入出力時に発生する反射損失を非常に小さなものに抑えることができる。
【００４０】
また、本発明の半導体素子収納用パッケージによれば、スリット部を絶縁基板の下面側に設けたときには、絶縁基板の内部にスリット部を形成するのに比べ、製造上容易にスリット部を形成することができる。
【００４１】
また、本発明の半導体素子収納用パッケージによれば、スリット部の深さを絶縁基板の厚みの１０％〜９０％としたときには、絶縁基板の実効誘電率を低くしつつ中心導体と線路導体との接合部の下方の部位における絶縁基板の厚みを十分な強度が得られるだけ確保できるため、回路基板上の線路導体と同軸コネクタの中心導体との接合部での特性インピーダンスの変動を効果的に抑制しつつ、中心導体と線路導体との接合部における絶縁基板の強度を確保することができる。
【００４２】
以上により、本発明の半導体素子収納用パッケージによれば、高周波信号の入出力時における回路基板の線路導体と同軸コネクタの中心導体との接合部で生じる反射損失を極めて小さなものとすることができるので、搭載される半導体素子の作動性が良好な半導体素子収納用パッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージの実施の形態の一例を示す断面図である。
【図２】図１における中心導体と回路基板上の線路導体との接合部の例を示す断面図である。
【図３】従来の半導体素子収納用パッケージの例を示す断面図である。
【符号の説明】
１・・・・・基体
２・・・・・枠体
２ａ・・・・取付部
３・・・・・同軸コネクタ
３ａ・・・・外周導体
３ｂ・・・・中心導体
３ｃ・・・・絶縁体
４・・・・・蓋体
５・・・・・半導体素子
６・・・・・回路基板
６ａ・・・・絶縁基板
６ｂ・・・・線路導体
６ｃ・・・・接地導体
６ｄ・・・・スリット部
１１・・・・・保持部材
１１ｂ・・・・挿着孔
Claims (3)
- 上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る同軸コネクタの保持部材の取付部が設けられた枠体と、前記取付部に取着され、前記枠体の外側より内側にかけて中心部を貫通して前記同軸コネクタが挿着される挿着孔が形成された前記保持部材と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記挿着孔に挿着された同軸コネクタと、前記枠体の内側の前記挿着孔の下方の部位に設けられた棚部の上面に設置され、絶縁基板の上面に前記半導体素子と前記中心導体とを電気的に接続する線路導体が形成された回路基板とを具備して成る半導体素子収納用パッケージであって、前記絶縁基板は、前記線路導体の前記中心導体との接合部の下方の部位にスリット部を設けたことを特徴とする半導体素子収納用パッケージ。
- 前記スリット部は前記絶縁基板の下面側に設けられていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
- 前記スリット部の深さは前記絶縁基板の厚みの１０％〜９０％であることを特徴とする請求項１または請求項２記載の半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306282A JP2004146407A (ja) | 2002-10-21 | 2002-10-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002306282A JP2004146407A (ja) | 2002-10-21 | 2002-10-21 | 半導体素子収納用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004146407A true JP2004146407A (ja) | 2004-05-20 |
Family
ID=32453112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002306282A Pending JP2004146407A (ja) | 2002-10-21 | 2002-10-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004146407A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076843A (ja) * | 2007-08-30 | 2009-04-09 | Kyocera Corp | 基板保持部材及びパッケージ、並びに電子装置 |
| JP2009099934A (ja) * | 2007-03-28 | 2009-05-07 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
-
2002
- 2002-10-21 JP JP2002306282A patent/JP2004146407A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009099934A (ja) * | 2007-03-28 | 2009-05-07 | Kyocera Corp | 電子部品収納用パッケージおよび電子装置 |
| JP2009076843A (ja) * | 2007-08-30 | 2009-04-09 | Kyocera Corp | 基板保持部材及びパッケージ、並びに電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798310B2 (en) | Coaxial DC block | |
| JP3131128B2 (ja) | 半導体素子収納用パッケージ | |
| JP4903738B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3455100B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004146407A (ja) | 半導体素子収納用パッケージ | |
| JP2004146406A (ja) | 半導体素子収納用パッケージ | |
| JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002164453A (ja) | 半導体素子収納用パッケージ | |
| JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
| JP2002118190A (ja) | 半導体素子収納用パッケージ | |
| JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002026618A (ja) | 半導体素子収納用パッケージ | |
| JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
| JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003163512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002164466A (ja) | 半導体素子収納用パッケージ | |
| JP2019041045A (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061024 |