JP3659328B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3659328B2 JP3659328B2 JP2000385437A JP2000385437A JP3659328B2 JP 3659328 B2 JP3659328 B2 JP 3659328B2 JP 2000385437 A JP2000385437 A JP 2000385437A JP 2000385437 A JP2000385437 A JP 2000385437A JP 3659328 B2 JP3659328 B2 JP 3659328B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- coaxial connector
- semiconductor element
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、光通信やマイクロ波帯、ミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージを図６に断面図で示す。
【０００３】
同図において、２１は基体、２２は枠体、２３は同軸コネクタ、２４は蓋体、２６は回路基板である。
【０００４】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形状の板状体であり、その上側主面の略中央部には、ＩＣ、ＬＳＩ、半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素子２５を搭載して成る回路基板２６を載置する載置部２１ａが設けられている。載置部２１ａには、半導体素子２５が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基板２６に搭載された状態で載置固定される。
【０００５】
なお、回路基板２６に搭載された半導体素子２５は、その電極が回路基板２６に被着形成されている線路導体２６ａにボンディングワイヤ２７等を介して電気的に接続されている。
【０００６】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。
【０００７】
枠体２２は基体２１と同様に鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等から成り、基体２１と一体成形される、または基体２１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体２１の上側主面の外周部に立設される。
【０００８】
枠体２２の側面には同軸コネクタ２３が嵌着される貫通孔２２ａが形成されており、貫通孔２２ａ内に同軸コネクタ２３を嵌め込むとともに半田等の封着材２８を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱して封着材２８を溶融させ、溶融した封着材２８を毛細管現象により同軸コネクタ２３と貫通孔２２ａの内壁との隙間に充填させることによって、同軸コネクタ２３が貫通孔２２ａ内に半田等の封着材２８を介して嵌着される。
【０００９】
同軸コネクタ２３は、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体２３ａの中心軸部分に、信号線路として鉄−ニッケル−コバルト合金等の金属から成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固定されて成り、グランド電極としての外周導体２３ａが封着材２８を介して枠体２２に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体２３ｂが半田等から成る導電性接着材２６ｂを介して回路基板２６の線路導体２６ａに電気的に接続される。線路導体２６ａは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【００１０】
この同軸コネクタ２３を備えた半導体パッケージは、内周面にネジ切りを有する貫通孔２２ｂに同軸コネクタプラグ２９のネジ状の外周面がネジ止めされ、外部電気回路に接続された同軸ケーブル３０が同軸コネクタプラグ２９に装着されることによって、内部に収納された半導体素子２５が同軸コネクタ２３の中心導体２３ｂを介して外部電気回路に電気的に接続されることとなる。
【００１１】
枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法を採用して接合し、基体２１、枠体２２および蓋体２４から成る容器内部に半導体素子２５を収容し気密に封止することによって製品としての半導体装置となる。
【００１２】
この半導体パッケージは、基体２１の端部に貫通孔２１ｂが設けられており、貫通孔２１ｂを通してネジ止めすることにより、外部回路基板等に実装されることとなる。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来の半導体パッケージでは、同軸コネクタ２３の中心導体２３ｂと回路基板２６の線路導体２６ａとの接続部において、中心導体２３ｂと線路導体２６ａとを導電性接着材２６ｂで接続することによって、線路導体２６ａの表面の端部に中心導体２３ｂが載置されることから、接続部の容量成分が付加されて容量成分が増加し、接続部において信号線路のインピーダンスが低下していた。
【００１４】
その結果、接続部でインピーダンスの整合がとれないために、半導体パッケージ内の信号線路において、接続部における高周波信号の反射損失が大きくなり、高周波信号を効率よく伝送するのが困難となるという問題があった。
【００１５】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は高周波信号の伝送効率に優れた半導体パッケージを提供することである。
【００１７】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、かつ側部に同軸コネクタの保持部材を嵌着させる貫通孔または切り欠き部から成る嵌着部が設けられた枠体と、筒状の外周導体およびその中心軸に設置させた中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記保持部材に保持されて前記側部に取り付けられた同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記保持部材は、前記枠体内外を貫通するとともに外側より前記同軸コネクタを挿着する貫通孔が形成され、かつ前記枠体内側の前記貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、さらに前記回路基板の表面に、前記中心導体と接続される一端部が前記中心導体の幅の０．７〜０．９倍の幅狭部とされ残部が前記中心導体と略同じ幅とされた線路導体が、前記枠体内面より突出した前記中心導体の端部と前記半導体素子とを電気的に接続するように設けられていることを特徴とする。
【００１８】
本発明の半導体パッケージによれば、回路基板の線路導体は中心導体との接続部で中心導体の幅の０．７〜０．９倍の幅狭部とされ残部が中心導体と略同じ幅となっていることから、幅狭部のインピーダンスは線路導体の幅広部の特性インピーダンスより高くなっている。従来、線路導体と中心導体とを接続することにより、接続部における信号線路の容量成分が増加し接続部のインピーダンスが低下してインピーダンス不整合を生じていたが、本発明では接続部を幅狭部として特性インピーダンスより高いインピーダンス値としていることから、線路導体と中心導体とを接続することによって接続部のインピーダンスが低下した場合においても、接続部を特性インピーダンスに整合することが可能となる。
【００１９】
また、本発明において、同軸コネクタの挿着部と回路基板の設置用の棚部を同軸コネクタの保持部材に設けて保持部材を枠体に嵌着した場合、保持部材の厚みを枠体に比べ厚くするなどして保持部材の体積を大きくすることによって、半導体パッケージをネジ止め等により外部回路基板等に装着する際に枠体に加わる歪みが、保持部材で分散および吸収される。その結果、同軸コネクタと回路基板に不要な応力および歪みが伝わることを防止できる。
【００２０】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板である。
【００２１】
基体１は鉄−ニッケル−コバルト合金等の金属や銅−タングステンの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の略中央部には、ＩＣ、ＬＳＩ、半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素子を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５が載置固定される。半導体素子５は、電極が回路基板６に被着形成されている線路導体６ａにボンディングワイヤ７等を介して電気的に接続されている。
【００２２】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。
【００２３】
枠体２は基体１と同様に鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等から成り、基体１と一体成形される、または基体１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２４】
枠体２の側面には同軸コネクタ３が嵌着される貫通孔２ｂが形成されている。貫通孔２ｂ内には同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔２ｂとの隙間に挿入する。しかる後、加熱して封着材８を溶融させ、溶融した封着材８は毛細管現象により同軸コネクタ３と貫通孔２ｂの内壁との隙間に充填されることによって、同軸コネクタ３が貫通孔２ｂ内に半田等の封着材８を介して嵌着接合される。
【００２５】
枠体２の内面の貫通孔２ｂの下方の部位に回路基板６を上面に設置する棚部２ａが設けられ、棚部２ａ上面に回路基板６が設置される。回路基板６は半導体素子５と中心導体３ｂとを電気的に接続する線路導体６ａが上側表面に形成されており、下側表面には接地導体６ｄが形成されている。棚部２ａには半田等の接合材６ｅを載置し、接合材６ｅの上に回路基板６を接地導体６ｄ面が接合材６ｅ側になるようにして設置する。しかる後、加熱して接合材６ｅを溶融させ、棚部２ａ上面に回路基板６が設置固定される。
【００２６】
同軸コネクタ３は、内部に収容する半導体素子５を外部の同軸ケーブル１０に電気的に接続するものであり、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体３ａの中心軸に同じく鉄−ニッケル−コバルト合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造をしている。
【００２７】
中心導体３ｂを伝送する高周波信号は、貫通孔２ｂ，２ｃ部において貫通孔２ｂ，２ｃの中心軸を同軸線路のモードで伝送し、特性インピーダンス値に整合されている。中心導体３ｂが枠体２の内面から突出して線路導体６ａと半田等の導電性接着材６ｂにより接続された部位以降では、高周波信号は回路基板６の表面に被着形成された線路導体６ａ上を伝送する。この線路導体６ａは、中心導体３ｂとの接続部において幅狭部６ｃを有している（図２）。
【００２８】
図２は回路基板６の平面図であるが、同図に示すように、幅狭部６ｃを除く線路導体６ａの幅をＷ１、幅狭部６ｃの幅をＷ２、中心導体３ｂの幅をｄとしたとき、０．７ｄ≦Ｗ２≦０．９ｄ，Ｗ１＞Ｗ２となっている。なお、Ｗ１とｄについては、０．９ｄ≦Ｗ１≦１．１ｄといった程度の範囲であればよい。この構成により、幅狭部６ｃを除く部分の線路導体６ａを特性インピーダンス値に整合させ、幅狭部６ｃ部においては特性インピーダンス値よりも高いインピーダンス値とすることができる。幅狭部６ｃと線路導体６ａの残部との間で線路幅に段差が生じるが、この段差部については、幅狭部６ｃから幅の広い線路導体６ａへ変化している傾斜部の線路導体６ａに対する傾斜角度θは３０〜６０°として連続的に線路幅を変化させるのがよく、この場合反射損失による高周波信号の減衰を抑制させることができる。
【００２９】
図３は図２のＡ−Ａ’線における断面図であるが、線路導体６ａと中心導体３ｂとを接続することにより、接続部では信号線路（信号経路）が中心導体３ｂ，線路導体６ａおよび導電性接着材６ｂとなっている。線路導体６ａ単体が信号線路である場合と比して、接続部で信号線路の容量成分が増加し、接続部のインピーダンスが低下することとなる。したがって、接続部における線路導体６ａを幅狭部６ｃとして、幅狭部６ｃ単体のインピーダンス値は特性インピーダンスより高い値としている。これにより、中心導体３ｂを接続して接続部のインピーダンスが低下しても、接続部を特性インピーダンスに整合させることができる。また接続部は、導電性接着材６ｂの量を適宜調整して、信号線路のインピーダンスを整合している。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失の小さい良好な伝送特性の信号線路が形成される。
【００３０】
枠体２の貫通孔２ｃ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と枠体２に挿着された同軸コネクタ３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する貫通孔２ｃにネジ止めされる。
【００３１】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上側表面に形成された線路導体６ａとを電気的に接続し、回路基板６の線路導体６ａと同軸コネクタ３の中心導体３ｂとを半田等の導電性接着材６ｂを介して電気的に接続し、しかる後、枠体２の上面に鉄−ニッケル−コバルト合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。
【００３２】
この半導体装置は、基体１に設けられた貫通孔１ｂを通してネジ止めすることで外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００３３】
そして、図４は本発明の半導体パッケージについて実施の形態の例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板、１１は保持部材である。図４のように、保持部材１１に設けられた、枠体２内外を貫通する貫通孔１１ｂに、同軸コネクタ３を外側より挿着し、保持部材１１を枠体２に嵌着させる。
【００３４】
枠体２の側面には保持部材１１が嵌着される嵌着部２ｄが形成されている。嵌着部２ｄは、枠体２内外を貫通する貫通孔であったり、枠体２の基体１との接合面側から逆U字型に切り欠いて枠体２内外を貫通する切り欠きであったり、枠体２の蓋体４との接合面側からU字型に切り欠いて枠体２内外を貫通する切り欠きであれば良い。
【００３５】
保持部材１１には、回路基板６を上面に設置するための棚部１１ａと、同軸コネクタ３を挿着するための貫通孔１１ｂが設けられている。棚部１１ａには半田等の接合材６ｅを載置し、接合材６ｅの上に線路導体６ａと接地導体６ｄとを具備した回路基板６を、接地導体６ｄ面が接合材６ｅ側になるようにして設置する。貫通孔１１ｂは枠体２の内外を貫通するように形成され、貫通孔１１ｂ内には同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔１１ｂとの隙間に挿入する。中心導体３ｂの先端部は、回路基板６の上面に突出させ、中心導体３ｂの先端部と線路導体６ａの上面の端部との間に半田等の導電性接着材６ｂを載置する。
【００３６】
しかる後、加熱して接合材６ｅと封着材８および導電性接着材６ｂを溶融させ、接合材６ｅにより回路基板６が棚部１１ａに強固に固定され、溶融した封着材８は毛細管現象により外周導体３ａと貫通孔１１ｂの内周面との隙間に充填させることによって、外周導体３ａが貫通孔１１ｂ内に半田等の封着材８を介して挿着され、導電性接着材６ｂにより中心導体３ｂと線路導体６ａとが接続される。
【００３７】
中心導体３ｂを伝送する高周波信号は、貫通孔１１ｂ，１１ｃ部において貫通孔１１ｂ，１１ｃの中心軸を伝送する同軸線路を伝送し、保持部材１１の内側面から出で線路導体６ａと半田等の導電性接着材６ｂに達した後は、マイクロストリップ線路となっている線路導体６ａ上を伝送する。この同軸線路とマイクロストリップ線路は、所定の特性インピーダンス値に整合されている。導電性接着材６ｂによる接続部において、中心導体３ｂの先端部の位置、線路導体６ａの位置、および導電性接着材６ｂの量により、信号線路のインピーダンスが所定の値に設定されている。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失のない良好な信号線路が形成される。
【００３８】
保持部材１１の貫通孔１１ｃ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と保持部材１１に挿着された同軸コネクタ３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する貫通孔１１ｃにネジ止めされる。
【００３９】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面に被着された線路導体６ａとをボンディングワイヤ７により電気的に接続し、しかる後、枠体２の上面に鉄−ニッケル−コバルト合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。
【００４０】
この半導体装置は、基体１に設けられた貫通孔１ｂをネジ止めすることで外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４１】
この構成において、同軸コネクタ３および回路基板６が保持部材１１に保持されて、その保持部材１１が枠体２に嵌着されている。基体１の端部を貫通孔１ｂを通してネジ止め等することによって半導体パッケージを外部回路基板等に装着する際、枠体２に歪みが発生した場合においても、枠体２から同軸コネクタ３および回路基板６に伝わろうとする歪みは、保持部材１１において分散および吸収される。従って、同軸コネクタ３および回路基板６に加わる応力や歪みを小さくすることができ、絶縁体３ｃと回路基板６へのクラックを防止できる。保持部材１１で歪みを有効に分散させるためには、つまり単位体積当たりの変形を少なくさせかつ歪みを吸収させるためには、保持部材１１の体積が大きいのがよく、保持部材１１の厚みを枠体２より肉厚にするなどして体積を大きくする。
【００４２】
本発明の半導体パッケージにおいては、線路導体６ａの表面の算術平均粗さＲａを０．３〜０．７μｍとするのが良い。Ｒａが０．３μｍ未満の場合、導電性接着材６ｂの濡れ性が悪くなり、中心導体３ｂを幅狭部６ｃに十分な強度で接合できなくなり、半導体パッケージを外部電気回路基板に実装するなどした際に半導体パッケージに外力が印加された場合、中心導体３ｂが幅狭部６ｃから外れて信号の伝送ができなくなる場合がある。また、Ｒａが０．７μｍを超える場合、加熱され溶融した導電性接着材６ｂが流れ易くなってしまい、また線路導体６ａ表面における導電性接着材６ｂの流れ具合がばらつき、その結果接続部におけるインピーダンス値がばらつくこととなり、接続部のインピーダンス整合が困難となる。
【００４３】
図５は図２のＢ−Ｂ’線における断面図であり、線路導体６ａの表面の算術平均粗さＲａを０．３〜０．７μｍとすることにより、図５のような導電性接着材６ｂのメニスカスによる中心導体３ｂの先端から線路導体６ａに向かってなだらかな傾斜を形成することができる。導電性接着材６ｂのなだらかな傾斜を形成することにより、中心導体３ｂと線路導体６ａとの接合強度を上げて強固に接続させることができる。また、導電性接着材６ｂの流れ具合を制御することが可能となり、接続部のインピーダンスの整合を容易に行なうことができ、接続部における信号の反射損失による減衰を防止して、伝送効率を良好なものとできる。高周波信号が伝送する場合において、表皮効果のために高周波信号は信号線路の表面付近を伝送することとなるが、導電性接着材６ｂがなだらかな傾斜を形成しているため、導電性接着材６ｂの表面を伝送する高周波信号が、表面形状により反射し難くなり、伝送効率が向上することとなる。
【００４４】
このような良好な伝送特性を有する中心導体３ｂとしては、図５に示すように、円柱状であって先端が半球状のものがよい。
【００４５】
本発明における高周波信号の好ましい周波数は５〜５０ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００４６】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００４７】
【発明の効果】
本発明は、枠体内面の貫通孔の下方の部位に、半導体素子と中心導体とを電気的に接続する線路導体が表面に形成された回路基板を上面に設置した保持部材の棚部が設けられており、線路導体は中心導体と接続される一端部が中心導体の幅の０．７〜０．９倍の幅狭部とされ残部が中心導体と略同じ幅とされていることにより、線路導体の残部においてそのインピーダンスを特性インピーダンス値に整合させることができ、線路導体の幅狭部では、線路導体と中心導体とを接続した状態で信号線路を特性インピーダンスに整合することができる。このようにして、半導体パッケージ内部において同軸コネクタおよび回路基板の線路導体から成る信号線路が特性インピーダンスに整合され、高周波信号の反射損失を低減して伝送効率を良好にすることのできる信号線路を形成できる。
【００４８】
また、回路基板は枠体の内面の棚部に設置されるため、半導体パッケージが大幅に小型化されるという効果も有する。
【００４９】
また本発明は、枠体の側部に同軸コネクタの保持部材を嵌着させる貫通孔または切り欠き部から成る嵌着部が設けられており、保持部材が、枠体内外を貫通するとともに外側より同軸コネクタを挿着する貫通孔が形成され、かつ枠体内側の貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、さらに回路基板の表面に、中心導体と接続される一端部が中心導体の幅の０．７〜０．９倍の幅狭部とされ残部が中心導体と略同じ幅とされた線路導体が、枠体内面より突出した中心導体の端部と半導体素子とを電気的に接続するように設けられていることにより、同軸コネクタおよび回路基板の線路導体から成る信号線路が特性インピーダンスに整合され、高周波信号の反射損失を低減して伝送効率を良好にすることのできる信号線路を形成できる。
【００５０】
また、基体をネジ止め等によって外部回路基板等に装着する際、枠体に歪みが発生した場合においても、枠体から同軸コネクタおよび回路基板に伝わろうとする歪みは、保持部材において分散および吸収され、同軸コネクタの絶縁体と回路基板へのクラックを防止できる。その結果、同軸コネクタの絶縁体へのクラックを防止して半導体パッケージの気密の信頼性を向上するとともに、同軸コネクタの中心導体を伝送する高周波信号の伝送特性を向上することができ、回路基板へのクラックを防止して線路導体の断線を防止し高周波信号の伝送特性を向上させ得る。
【００５１】
さらに、回路基板は保持部材の枠体内側の棚部に設置されるため、半導体パッケージが大幅に小型化されるという効果も有する。
【００５２】
従って、本発明は、５〜５０ＧＨｚの高周波信号の伝送特性に優れ、かつ気密性に優れた半導体パッケージとして有効に機能するものとなる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの一実施形態を示す断面図である。
【図２】本発明の半導体パッケージ内に収容された回路基板の平面図である。
【図３】図２のＡ−Ａ’線における断面図である。
【図４】本発明の半導体パッケージについて他の実施形態を示す断面図である。
【図５】図２のＢ−Ｂ’線における断面図である。
【図６】従来の半導体パッケージの断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：棚部
２ｂ：貫通孔
２ｄ：嵌着部
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
５：半導体素子
６：回路基板
６ａ：線路導体
６ｃ：幅狭部
１１：保持部材
１１ａ：棚部
１１ｂ：貫通孔
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、光通信やマイクロ波帯、ミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージを図６に断面図で示す。
【０００３】
同図において、２１は基体、２２は枠体、２３は同軸コネクタ、２４は蓋体、２６は回路基板である。
【０００４】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）等の金属から成る略四角形状の板状体であり、その上側主面の略中央部には、ＩＣ、ＬＳＩ、半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素子２５を搭載して成る回路基板２６を載置する載置部２１ａが設けられている。載置部２１ａには、半導体素子２５が、例えばアルミナ（Ａｌ2Ｏ3）質セラミックス等から成る回路基板２６に搭載された状態で載置固定される。
【０００５】
なお、回路基板２６に搭載された半導体素子２５は、その電極が回路基板２６に被着形成されている線路導体２６ａにボンディングワイヤ２７等を介して電気的に接続されている。
【０００６】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。
【０００７】
枠体２２は基体２１と同様に鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等から成り、基体２１と一体成形される、または基体２１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体２１の上側主面の外周部に立設される。
【０００８】
枠体２２の側面には同軸コネクタ２３が嵌着される貫通孔２２ａが形成されており、貫通孔２２ａ内に同軸コネクタ２３を嵌め込むとともに半田等の封着材２８を貫通孔２２ａ内の隙間に挿入し、しかる後、加熱して封着材２８を溶融させ、溶融した封着材２８を毛細管現象により同軸コネクタ２３と貫通孔２２ａの内壁との隙間に充填させることによって、同軸コネクタ２３が貫通孔２２ａ内に半田等の封着材２８を介して嵌着される。
【０００９】
同軸コネクタ２３は、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体２３ａの中心軸部分に、信号線路として鉄−ニッケル−コバルト合金等の金属から成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固定されて成り、グランド電極としての外周導体２３ａが封着材２８を介して枠体２２に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体２３ｂが半田等から成る導電性接着材２６ｂを介して回路基板２６の線路導体２６ａに電気的に接続される。線路導体２６ａは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【００１０】
この同軸コネクタ２３を備えた半導体パッケージは、内周面にネジ切りを有する貫通孔２２ｂに同軸コネクタプラグ２９のネジ状の外周面がネジ止めされ、外部電気回路に接続された同軸ケーブル３０が同軸コネクタプラグ２９に装着されることによって、内部に収納された半導体素子２５が同軸コネクタ２３の中心導体２３ｂを介して外部電気回路に電気的に接続されることとなる。
【００１１】
枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法を採用して接合し、基体２１、枠体２２および蓋体２４から成る容器内部に半導体素子２５を収容し気密に封止することによって製品としての半導体装置となる。
【００１２】
この半導体パッケージは、基体２１の端部に貫通孔２１ｂが設けられており、貫通孔２１ｂを通してネジ止めすることにより、外部回路基板等に実装されることとなる。
【００１３】
【発明が解決しようとする課題】
しかしながら、従来の半導体パッケージでは、同軸コネクタ２３の中心導体２３ｂと回路基板２６の線路導体２６ａとの接続部において、中心導体２３ｂと線路導体２６ａとを導電性接着材２６ｂで接続することによって、線路導体２６ａの表面の端部に中心導体２３ｂが載置されることから、接続部の容量成分が付加されて容量成分が増加し、接続部において信号線路のインピーダンスが低下していた。
【００１４】
その結果、接続部でインピーダンスの整合がとれないために、半導体パッケージ内の信号線路において、接続部における高周波信号の反射損失が大きくなり、高周波信号を効率よく伝送するのが困難となるという問題があった。
【００１５】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は高周波信号の伝送効率に優れた半導体パッケージを提供することである。
【００１７】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、かつ側部に同軸コネクタの保持部材を嵌着させる貫通孔または切り欠き部から成る嵌着部が設けられた枠体と、筒状の外周導体およびその中心軸に設置させた中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記保持部材に保持されて前記側部に取り付けられた同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記保持部材は、前記枠体内外を貫通するとともに外側より前記同軸コネクタを挿着する貫通孔が形成され、かつ前記枠体内側の前記貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、さらに前記回路基板の表面に、前記中心導体と接続される一端部が前記中心導体の幅の０．７〜０．９倍の幅狭部とされ残部が前記中心導体と略同じ幅とされた線路導体が、前記枠体内面より突出した前記中心導体の端部と前記半導体素子とを電気的に接続するように設けられていることを特徴とする。
【００１８】
本発明の半導体パッケージによれば、回路基板の線路導体は中心導体との接続部で中心導体の幅の０．７〜０．９倍の幅狭部とされ残部が中心導体と略同じ幅となっていることから、幅狭部のインピーダンスは線路導体の幅広部の特性インピーダンスより高くなっている。従来、線路導体と中心導体とを接続することにより、接続部における信号線路の容量成分が増加し接続部のインピーダンスが低下してインピーダンス不整合を生じていたが、本発明では接続部を幅狭部として特性インピーダンスより高いインピーダンス値としていることから、線路導体と中心導体とを接続することによって接続部のインピーダンスが低下した場合においても、接続部を特性インピーダンスに整合することが可能となる。
【００１９】
また、本発明において、同軸コネクタの挿着部と回路基板の設置用の棚部を同軸コネクタの保持部材に設けて保持部材を枠体に嵌着した場合、保持部材の厚みを枠体に比べ厚くするなどして保持部材の体積を大きくすることによって、半導体パッケージをネジ止め等により外部回路基板等に装着する際に枠体に加わる歪みが、保持部材で分散および吸収される。その結果、同軸コネクタと回路基板に不要な応力および歪みが伝わることを防止できる。
【００２０】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板である。
【００２１】
基体１は鉄−ニッケル−コバルト合金等の金属や銅−タングステンの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体１の上側主面の略中央部には、ＩＣ、ＬＳＩ、半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素子を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５が載置固定される。半導体素子５は、電極が回路基板６に被着形成されている線路導体６ａにボンディングワイヤ７等を介して電気的に接続されている。
【００２２】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が立設されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。
【００２３】
枠体２は基体１と同様に鉄−ニッケル−コバルト合金や銅−タングステンの焼結材等から成り、基体１と一体成形される、または基体１に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２４】
枠体２の側面には同軸コネクタ３が嵌着される貫通孔２ｂが形成されている。貫通孔２ｂ内には同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔２ｂとの隙間に挿入する。しかる後、加熱して封着材８を溶融させ、溶融した封着材８は毛細管現象により同軸コネクタ３と貫通孔２ｂの内壁との隙間に充填されることによって、同軸コネクタ３が貫通孔２ｂ内に半田等の封着材８を介して嵌着接合される。
【００２５】
枠体２の内面の貫通孔２ｂの下方の部位に回路基板６を上面に設置する棚部２ａが設けられ、棚部２ａ上面に回路基板６が設置される。回路基板６は半導体素子５と中心導体３ｂとを電気的に接続する線路導体６ａが上側表面に形成されており、下側表面には接地導体６ｄが形成されている。棚部２ａには半田等の接合材６ｅを載置し、接合材６ｅの上に回路基板６を接地導体６ｄ面が接合材６ｅ側になるようにして設置する。しかる後、加熱して接合材６ｅを溶融させ、棚部２ａ上面に回路基板６が設置固定される。
【００２６】
同軸コネクタ３は、内部に収容する半導体素子５を外部の同軸ケーブル１０に電気的に接続するものであり、鉄−ニッケル−コバルト合金等の金属から成る円筒状の外周導体３ａの中心軸に同じく鉄−ニッケル−コバルト合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造をしている。
【００２７】
中心導体３ｂを伝送する高周波信号は、貫通孔２ｂ，２ｃ部において貫通孔２ｂ，２ｃの中心軸を同軸線路のモードで伝送し、特性インピーダンス値に整合されている。中心導体３ｂが枠体２の内面から突出して線路導体６ａと半田等の導電性接着材６ｂにより接続された部位以降では、高周波信号は回路基板６の表面に被着形成された線路導体６ａ上を伝送する。この線路導体６ａは、中心導体３ｂとの接続部において幅狭部６ｃを有している（図２）。
【００２８】
図２は回路基板６の平面図であるが、同図に示すように、幅狭部６ｃを除く線路導体６ａの幅をＷ１、幅狭部６ｃの幅をＷ２、中心導体３ｂの幅をｄとしたとき、０．７ｄ≦Ｗ２≦０．９ｄ，Ｗ１＞Ｗ２となっている。なお、Ｗ１とｄについては、０．９ｄ≦Ｗ１≦１．１ｄといった程度の範囲であればよい。この構成により、幅狭部６ｃを除く部分の線路導体６ａを特性インピーダンス値に整合させ、幅狭部６ｃ部においては特性インピーダンス値よりも高いインピーダンス値とすることができる。幅狭部６ｃと線路導体６ａの残部との間で線路幅に段差が生じるが、この段差部については、幅狭部６ｃから幅の広い線路導体６ａへ変化している傾斜部の線路導体６ａに対する傾斜角度θは３０〜６０°として連続的に線路幅を変化させるのがよく、この場合反射損失による高周波信号の減衰を抑制させることができる。
【００２９】
図３は図２のＡ−Ａ’線における断面図であるが、線路導体６ａと中心導体３ｂとを接続することにより、接続部では信号線路（信号経路）が中心導体３ｂ，線路導体６ａおよび導電性接着材６ｂとなっている。線路導体６ａ単体が信号線路である場合と比して、接続部で信号線路の容量成分が増加し、接続部のインピーダンスが低下することとなる。したがって、接続部における線路導体６ａを幅狭部６ｃとして、幅狭部６ｃ単体のインピーダンス値は特性インピーダンスより高い値としている。これにより、中心導体３ｂを接続して接続部のインピーダンスが低下しても、接続部を特性インピーダンスに整合させることができる。また接続部は、導電性接着材６ｂの量を適宜調整して、信号線路のインピーダンスを整合している。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失の小さい良好な伝送特性の信号線路が形成される。
【００３０】
枠体２の貫通孔２ｃ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と枠体２に挿着された同軸コネクタ３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する貫通孔２ｃにネジ止めされる。
【００３１】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上側表面に形成された線路導体６ａとを電気的に接続し、回路基板６の線路導体６ａと同軸コネクタ３の中心導体３ｂとを半田等の導電性接着材６ｂを介して電気的に接続し、しかる後、枠体２の上面に鉄−ニッケル−コバルト合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。
【００３２】
この半導体装置は、基体１に設けられた貫通孔１ｂを通してネジ止めすることで外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００３３】
そして、図４は本発明の半導体パッケージについて実施の形態の例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、４は蓋体、６は回路基板、１１は保持部材である。図４のように、保持部材１１に設けられた、枠体２内外を貫通する貫通孔１１ｂに、同軸コネクタ３を外側より挿着し、保持部材１１を枠体２に嵌着させる。
【００３４】
枠体２の側面には保持部材１１が嵌着される嵌着部２ｄが形成されている。嵌着部２ｄは、枠体２内外を貫通する貫通孔であったり、枠体２の基体１との接合面側から逆U字型に切り欠いて枠体２内外を貫通する切り欠きであったり、枠体２の蓋体４との接合面側からU字型に切り欠いて枠体２内外を貫通する切り欠きであれば良い。
【００３５】
保持部材１１には、回路基板６を上面に設置するための棚部１１ａと、同軸コネクタ３を挿着するための貫通孔１１ｂが設けられている。棚部１１ａには半田等の接合材６ｅを載置し、接合材６ｅの上に線路導体６ａと接地導体６ｄとを具備した回路基板６を、接地導体６ｄ面が接合材６ｅ側になるようにして設置する。貫通孔１１ｂは枠体２の内外を貫通するように形成され、貫通孔１１ｂ内には同軸コネクタ３を嵌め込むとともに半田等の封着材８を貫通孔１１ｂとの隙間に挿入する。中心導体３ｂの先端部は、回路基板６の上面に突出させ、中心導体３ｂの先端部と線路導体６ａの上面の端部との間に半田等の導電性接着材６ｂを載置する。
【００３６】
しかる後、加熱して接合材６ｅと封着材８および導電性接着材６ｂを溶融させ、接合材６ｅにより回路基板６が棚部１１ａに強固に固定され、溶融した封着材８は毛細管現象により外周導体３ａと貫通孔１１ｂの内周面との隙間に充填させることによって、外周導体３ａが貫通孔１１ｂ内に半田等の封着材８を介して挿着され、導電性接着材６ｂにより中心導体３ｂと線路導体６ａとが接続される。
【００３７】
中心導体３ｂを伝送する高周波信号は、貫通孔１１ｂ，１１ｃ部において貫通孔１１ｂ，１１ｃの中心軸を伝送する同軸線路を伝送し、保持部材１１の内側面から出で線路導体６ａと半田等の導電性接着材６ｂに達した後は、マイクロストリップ線路となっている線路導体６ａ上を伝送する。この同軸線路とマイクロストリップ線路は、所定の特性インピーダンス値に整合されている。導電性接着材６ｂによる接続部において、中心導体３ｂの先端部の位置、線路導体６ａの位置、および導電性接着材６ｂの量により、信号線路のインピーダンスが所定の値に設定されている。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失のない良好な信号線路が形成される。
【００３８】
保持部材１１の貫通孔１１ｃ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と保持部材１１に挿着された同軸コネクタ３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する貫通孔１１ｃにネジ止めされる。
【００３９】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面に被着された線路導体６ａとをボンディングワイヤ７により電気的に接続し、しかる後、枠体２の上面に鉄−ニッケル−コバルト合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。
【００４０】
この半導体装置は、基体１に設けられた貫通孔１ｂをネジ止めすることで外部電気回路基板に実装され、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００４１】
この構成において、同軸コネクタ３および回路基板６が保持部材１１に保持されて、その保持部材１１が枠体２に嵌着されている。基体１の端部を貫通孔１ｂを通してネジ止め等することによって半導体パッケージを外部回路基板等に装着する際、枠体２に歪みが発生した場合においても、枠体２から同軸コネクタ３および回路基板６に伝わろうとする歪みは、保持部材１１において分散および吸収される。従って、同軸コネクタ３および回路基板６に加わる応力や歪みを小さくすることができ、絶縁体３ｃと回路基板６へのクラックを防止できる。保持部材１１で歪みを有効に分散させるためには、つまり単位体積当たりの変形を少なくさせかつ歪みを吸収させるためには、保持部材１１の体積が大きいのがよく、保持部材１１の厚みを枠体２より肉厚にするなどして体積を大きくする。
【００４２】
本発明の半導体パッケージにおいては、線路導体６ａの表面の算術平均粗さＲａを０．３〜０．７μｍとするのが良い。Ｒａが０．３μｍ未満の場合、導電性接着材６ｂの濡れ性が悪くなり、中心導体３ｂを幅狭部６ｃに十分な強度で接合できなくなり、半導体パッケージを外部電気回路基板に実装するなどした際に半導体パッケージに外力が印加された場合、中心導体３ｂが幅狭部６ｃから外れて信号の伝送ができなくなる場合がある。また、Ｒａが０．７μｍを超える場合、加熱され溶融した導電性接着材６ｂが流れ易くなってしまい、また線路導体６ａ表面における導電性接着材６ｂの流れ具合がばらつき、その結果接続部におけるインピーダンス値がばらつくこととなり、接続部のインピーダンス整合が困難となる。
【００４３】
図５は図２のＢ−Ｂ’線における断面図であり、線路導体６ａの表面の算術平均粗さＲａを０．３〜０．７μｍとすることにより、図５のような導電性接着材６ｂのメニスカスによる中心導体３ｂの先端から線路導体６ａに向かってなだらかな傾斜を形成することができる。導電性接着材６ｂのなだらかな傾斜を形成することにより、中心導体３ｂと線路導体６ａとの接合強度を上げて強固に接続させることができる。また、導電性接着材６ｂの流れ具合を制御することが可能となり、接続部のインピーダンスの整合を容易に行なうことができ、接続部における信号の反射損失による減衰を防止して、伝送効率を良好なものとできる。高周波信号が伝送する場合において、表皮効果のために高周波信号は信号線路の表面付近を伝送することとなるが、導電性接着材６ｂがなだらかな傾斜を形成しているため、導電性接着材６ｂの表面を伝送する高周波信号が、表面形状により反射し難くなり、伝送効率が向上することとなる。
【００４４】
このような良好な伝送特性を有する中心導体３ｂとしては、図５に示すように、円柱状であって先端が半球状のものがよい。
【００４５】
本発明における高周波信号の好ましい周波数は５〜５０ＧＨｚ程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００４６】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【００４７】
【発明の効果】
本発明は、枠体内面の貫通孔の下方の部位に、半導体素子と中心導体とを電気的に接続する線路導体が表面に形成された回路基板を上面に設置した保持部材の棚部が設けられており、線路導体は中心導体と接続される一端部が中心導体の幅の０．７〜０．９倍の幅狭部とされ残部が中心導体と略同じ幅とされていることにより、線路導体の残部においてそのインピーダンスを特性インピーダンス値に整合させることができ、線路導体の幅狭部では、線路導体と中心導体とを接続した状態で信号線路を特性インピーダンスに整合することができる。このようにして、半導体パッケージ内部において同軸コネクタおよび回路基板の線路導体から成る信号線路が特性インピーダンスに整合され、高周波信号の反射損失を低減して伝送効率を良好にすることのできる信号線路を形成できる。
【００４８】
また、回路基板は枠体の内面の棚部に設置されるため、半導体パッケージが大幅に小型化されるという効果も有する。
【００４９】
また本発明は、枠体の側部に同軸コネクタの保持部材を嵌着させる貫通孔または切り欠き部から成る嵌着部が設けられており、保持部材が、枠体内外を貫通するとともに外側より同軸コネクタを挿着する貫通孔が形成され、かつ枠体内側の貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、さらに回路基板の表面に、中心導体と接続される一端部が中心導体の幅の０．７〜０．９倍の幅狭部とされ残部が中心導体と略同じ幅とされた線路導体が、枠体内面より突出した中心導体の端部と半導体素子とを電気的に接続するように設けられていることにより、同軸コネクタおよび回路基板の線路導体から成る信号線路が特性インピーダンスに整合され、高周波信号の反射損失を低減して伝送効率を良好にすることのできる信号線路を形成できる。
【００５０】
また、基体をネジ止め等によって外部回路基板等に装着する際、枠体に歪みが発生した場合においても、枠体から同軸コネクタおよび回路基板に伝わろうとする歪みは、保持部材において分散および吸収され、同軸コネクタの絶縁体と回路基板へのクラックを防止できる。その結果、同軸コネクタの絶縁体へのクラックを防止して半導体パッケージの気密の信頼性を向上するとともに、同軸コネクタの中心導体を伝送する高周波信号の伝送特性を向上することができ、回路基板へのクラックを防止して線路導体の断線を防止し高周波信号の伝送特性を向上させ得る。
【００５１】
さらに、回路基板は保持部材の枠体内側の棚部に設置されるため、半導体パッケージが大幅に小型化されるという効果も有する。
【００５２】
従って、本発明は、５〜５０ＧＨｚの高周波信号の伝送特性に優れ、かつ気密性に優れた半導体パッケージとして有効に機能するものとなる。
【図面の簡単な説明】
【図１】本発明の半導体パッケージの一実施形態を示す断面図である。
【図２】本発明の半導体パッケージ内に収容された回路基板の平面図である。
【図３】図２のＡ−Ａ’線における断面図である。
【図４】本発明の半導体パッケージについて他の実施形態を示す断面図である。
【図５】図２のＢ−Ｂ’線における断面図である。
【図６】従来の半導体パッケージの断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：棚部
２ｂ：貫通孔
２ｄ：嵌着部
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
５：半導体素子
６：回路基板
６ａ：線路導体
６ｃ：幅狭部
１１：保持部材
１１ａ：棚部
１１ｂ：貫通孔
Claims (1)
- 上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、かつ側部に同軸コネクタの保持部材を嵌着させる貫通孔または切り欠き部から成る嵌着部が設けられた枠体と、筒状の外周導体およびその中心軸に設置させた中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記保持部材に保持されて前記側部に取り付けられた同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記保持部材は、前記枠体内外を貫通するとともに外側より前記同軸コネクタを挿着する貫通孔が形成され、かつ前記枠体内側の前記貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、さらに前記回路基板の表面に、前記中心導体と接続される一端部が前記中心導体の幅の０．７〜０．９倍の幅狭部とされ残部が前記中心導体と略同じ幅とされた線路導体が、前記枠体内面より突出した前記中心導体の端部と前記半導体素子とを電気的に接続するように設けられていることを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000385437A JP3659328B2 (ja) | 2000-12-19 | 2000-12-19 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000385437A JP3659328B2 (ja) | 2000-12-19 | 2000-12-19 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002184901A JP2002184901A (ja) | 2002-06-28 |
| JP3659328B2 true JP3659328B2 (ja) | 2005-06-15 |
Family
ID=18852698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000385437A Expired - Lifetime JP3659328B2 (ja) | 2000-12-19 | 2000-12-19 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3659328B2 (ja) |
-
2000
- 2000-12-19 JP JP2000385437A patent/JP3659328B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002184901A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
| JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
| JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
| JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP3663349B2 (ja) | 半導体素子収納用パッケージ | |
| JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
| JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
| JP2003163512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004146407A (ja) | 半導体素子収納用パッケージ | |
| JP2004146406A (ja) | 半導体素子収納用パッケージ | |
| JP2004228965A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3652279B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040420 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20041214 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050301 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050308 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100325 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110325 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120325 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130325 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130325 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140325 Year of fee payment: 9 |