JP3619473B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP3619473B2 JP3619473B2 JP2001191966A JP2001191966A JP3619473B2 JP 3619473 B2 JP3619473 B2 JP 3619473B2 JP 2001191966 A JP2001191966 A JP 2001191966A JP 2001191966 A JP2001191966 A JP 2001191966A JP 3619473 B2 JP3619473 B2 JP 3619473B2
- Authority
- JP
- Japan
- Prior art keywords
- holding member
- frame
- circuit board
- coaxial connector
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は信号入出力部として同軸コネクタを具備した半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、光通信分野で用いられたり、マイクロ波帯、ミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが設けられている。この同軸コネクタを具備した半導体パッケージを図５に断面図で示す。同図において、２１は基体、２２は枠体、２３は同軸コネクタ、２４は蓋体である。
【０００３】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）の焼結材等から成る略四角形状の板状体であり、その上側主面の略中央部には、ＩＣ、ＬＳＩ、半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素子２５を搭載して成る回路基板２６を載置する載置部２１ａが設けられており、載置部２１ａには半導体素子２５が、例えばアルミナ（Ａｌ２Ｏ３）質セラミックスから成る回路基板２６に搭載された状態で載置固定される。
【０００４】
なお、回路基板２６に搭載された半導体素子２５は、その電極が回路基板２６に被着形成されている線路導体２６ａにボンディングワイヤ２７等を介して電気的に接続されている。
【０００５】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。この枠体２２は基体２１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体２１と一体成形されることによって、あるいは基体２１に銀ろう等のろう材を介してろう付けされたり、シーム溶接法等の溶接法により接合されることによって基体２１の上側主面の外周部に立設される。
【０００６】
同軸コネクタ２３は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体２３ａの中心軸部分にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固定されて成る。
【０００７】
枠体２２の側面には同軸コネクタ２３が外側より挿着される貫通孔２２ａが形成されている。貫通孔２２ａ内に外周導体２３ａを挿入するとともに半田等の封着材２８を挿入し、しかる後、加熱して封着材２８を溶融させ、溶融した封着材２８を毛細管現象により外周導体２３ａと貫通孔２２ａの内面との隙間に充填させることによって、同軸コネクタ２３が枠体２２の貫通孔２２ａ内に半田等の封着材２８を介して挿着される。接地電位部としての外周導体２３ａが封着材２８を介して枠体２２に電気的に接続され、また中心導体２３ｂが半田等から成る導電性接着材２６ｂを介して回路基板２６の線路導体２６ａに電気的に接続される。
【０００８】
この同軸コネクタ２３を備えた半導体パッケージは、内周面にネジ切りを有する貫通孔２２ｂに同軸コネクタプラグ２９のネジ状の外周面がネジ止めされ、外部電気回路に接続された同軸ケーブル３０が同軸コネクタプラグ２９に装着されることによって、内部に収納された半導体素子２５が同軸コネクタ２３の中心導体２３ｂを介して外部電気回路に電気的に接続される。
【０００９】
枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法で接合し、基体２１、枠体２２および蓋体２４から成る容器内部に半導体素子２５を収容し気密に封止することによって製品としての半導体装置となる。
【００１０】
この半導体パッケージは、基体２１の対向する端部に貫通孔２１ｂが設けられており、貫通孔２１ｂにネジを通して外部回路基板等にネジ止めすることにより実装されることとなる。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の半導体パッケージでは、貫通孔２１ｂにネジを通して外部回路基板等にネジ止めして実装する際に、半導体パッケージの製造時に反りが発生していた基体２１の反りが矯正されることとなり、反った状態で基体２１に載置固定されていた回路基板２６にクラックが入り、線路導体２６ａが寸断され、高周波信号を伝送できなくなるという問題があった。
【００１２】
基体２１の反りが矯正されると、枠体２２が歪み、貫通孔２２ａに挿着された外周導体２３ａに応力が加わることとなり、外周導体２３ａと中心導体２３ｂとの間に介在させた絶縁体２３ｃにクラックが入ってしまい、半導体パッケージの気密性を損なうとともに、同軸コネクタ２３の中心導体２３ｂを伝送する高周波信号の伝送効率を劣化させるという問題点があった。さらに、枠体２２の歪みにより貫通孔２２ａの位置が本来あるべき位置からずれることとなり、貫通孔２２ａに挿着された外周導体２３ａがずれてしまい、同軸コネクタ２３の全体の位置もずれてしまう。そのため、中心導体２３ｂが導電性接着材２６ｂから外れ、高周波信号の伝送ができなくなる原因となっていた。
【００１３】
中心導体２３ｂのずれ量が少なく、中心導体２３ｂと導電性接着材２６ｂの接続が保たれたとしても、回路基板２６は基体２１上に載置され、同軸コネクタ２３は枠体２２の側面に設けられた貫通孔２２ａに挿着されていることから、半導体パッケージの製造時において、基体２１の上側主面に枠体２２を接合する位置がずれて、中心導体２３ｂと線路導体２６ａとの接続部の位置がずれることがあった。そのため、接続部におけるインピーダンスが安定せず、接続部において高周波信号の伝送効率が劣化することがあった。
【００１４】
従って、本発明は上記問題点に鑑み完成されたものであり、高周波信号の伝送効率に優れた半導体パッケージを提供することを目的としている。
【００１５】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、かつ側部に同軸コネクタの保持部材を嵌着させる切欠き部が形成された枠体と、前記切欠き部に嵌着された保持部材と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記切欠き部に前記保持部材に保持された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記切欠き部は前記枠体の下側に形成されており、前記保持部材は、その下面が前記基体の上側主面に接合されるとともに、前記枠体内外を貫通するように嵌着され、前記枠体の外側より前記同軸コネクタが挿着されるように前記枠体内外を貫通する貫通孔が形成されているとともに前記枠体内側の面の前記貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、さらに前記回路基板の表面に前記枠体内側の面より突出した前記中心導体の端部と前記半導体素子とを電気的に接続する線路導体が形成されており、前記保持部材の厚みが前記枠体より肉厚にされていることを特徴とする。
【００１６】
本発明の半導体パッケージによれば、同軸コネクタの挿着部と回路基板の設置部を保持部材に設け、保持部材を基体および枠体に嵌着している。保持部材の厚みは枠体に比べ厚くすることにより保持部材の体積を大きくすることができ、半導体パッケージをネジ止め等により外部回路基板等に装着する際の枠体に加わる歪みが、保持部材で分散および吸収され、同軸コネクタと回路基板に不要な応力および歪みが伝わることを防止できる。
【００１７】
従来基体の上側主面に載置固定されていて、基体の貫通孔を通してネジ止めし外部電気回路に装着する際に、クラックが入り高周波信号の伝送線路を寸断させていた回路基板は、保持部材上に設置固定されることにより、回路基板にはほとんど歪みが加わらない状態になり、回路基板のクラック発生を有効に防止できる。
【００１８】
また、従来枠体の側面に挿着されていた同軸コネクタも、保持部材に挿着させることにより、半導体パッケージ製造時の中心導体と線路導体の位置ずれの低減と、半導体パッケージを外部回路基板に実装する際に同軸コネクタに伝わる応力を低減することが可能となる。中心導体と線路導体の位置ずれを低減させることで、中心導体と線路導体の接続部における高周波信号の伝送特性を向上でき、同軸コネクタに伝わる応力を低減させることで、同軸コネクタの絶縁体へのクラック発生を防止することができる。同時に同軸コネクタに伝わる歪みを有効に防止し、同軸コネクタの位置ずれが無くなり、中心導体が線路導体から外れるのを有効に防止できる。
【００１９】
本発明において、好ましくは、前記保持部材は、前記枠体内側の端面と下面との間の稜部が切り欠かれて成る段差が形成されていることを特徴とする。
【００２０】
本発明は、この構成により、基体と保持部材間をろう付けにより接合する際、ろう材が、保持部材の下面から基体の上側主面の枠体内側の面に流れ出て不要なろう材溜まりを形成するのを防止できる。
【００２１】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、６は回路基板、１１は保持部材である。
【００２２】
基体１はＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、そのインゴット（塊）に圧延加工や打ち抜き加工等の従来周知の金属加工法を施すか、または射出成形と切削加工を施すことによって所定の形状に製作される。その上側主面の略中央部には、ＩＣ，ＬＳＩ，ＬＤ，ＰＤ等の半導体素子５を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５が半田等の接合材により載置固定される。半導体素子５は、その電極が回路基板６に被着形成されている線路導体６ａにボンディングワイヤ７等を介して電気的に接続される。
【００２３】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が接合され立設されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形されることによって、または基体１に銀ろう等のろう材を介してろう付けされたり、シーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２４】
枠体２の側面の下側には保持部材１１が嵌着される切欠き部２ａが形成されている。切欠き部２ａは、枠体２内外を貫通して形成され、例えば枠体２の基体１との接合面（枠体２の下側）を逆Ｕ字形等に切り欠いて枠体２内外を貫通する切欠き部である。この切欠き部２ａには、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属からなる保持部材１１が嵌入されるとともに、保持部材１１の外周面と切欠き部２ａの内周面とが銀ろう等のろう材を介して接合される。また、保持部材１１の下面は基体１の上側主面に銀ろう等のろう材を介して接合される。
【００２５】
同軸コネクタ３は、半導体パッケージ内部に収容する半導体素子５を外部の同軸ケーブル１０に電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体３ａの中心軸に、同じくＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造である。
【００２６】
保持部材１１には、回路基板６を上面に設置するための棚部１１ａと、同軸コネクタ３を外側より挿着するための貫通孔１１ｂが設けられている。棚部１１ａには半田等の接合材６ｄを載置し、接合材６ｄの上に線路導体６ａと接地導体６ｃとを具備した回路基板６を、接地導体６ｃの面が接合材６ｄ側になるようにして設置する。貫通孔１１ｂは、枠体２の内外を貫通するように形成され、同軸コネクタ３を挿入するとともに外周導体３ａとの間に半田等の封着材８を挿入する。中心導体３ｂの先端部は、回路基板６の上面に突出させ、中心導体３ｂの先端部と線路導体６ａの上面との間に半田等の導電性接着材６ｂを載置する。その後、加熱して接合材６ｄと封着材８および導電性接着材６ｂを溶融させ、接合材６ｄにより回路基板６が棚部１１ａに強固に固定され、溶融した封着材８は毛細管現象により外周導体３ａと貫通孔１１ｂ内面との隙間に充填されることにより、外周導体３ｂが貫通孔１１ｂ内に半田等の封着材８を介して挿着され、導電性接着材６ｂにより中心導体３ｂと線路導体６ａとが接続される。
【００２７】
かくして、接地電位部としての外周導体３ａが保持部材１１に封着材８を介して電気的に接続され、また信号線路としての中心導体３ｂが回路基板６の線路導体６ａに半田等から成る導電性接着材６ｂを介して電気的に接続される。
【００２８】
中心導体３ｂを伝送する高周波信号は、貫通孔１１ｂ，１１ｃ部において貫通孔１１ｂ，１１ｃの中心軸を伝送することで同軸線路を伝送することとなり、保持部材１１の枠体２内側の面から出て線路導体６ａの一端の半田等の導電性接着材６ｂに達した後は、マイクロストリップ線路となっている線路導体６ａ上を伝送する。この同軸線路とマイクロストリップ線路は、所定の特性インピーダンス値に整合されている。導電性接着材６ｂによる接続部において、中心導体３ｂの先端部の位置、線路導体６ａの位置、および導電性接着材６ｂの量により、信号線路のインピーダンスが所定の値に設定される。このようにして、半導体パッケージ内において反射損失や透過損失等の伝送損失の小さい良好な信号線路が形成される。
【００２９】
保持部材１１の貫通孔１１ｃ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と保持部材１１に挿着された同軸コネクタ３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する貫通孔１１ｃにネジ止めされる。
【００３０】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面に被着された線路導体６ａとをボンディングワイヤ７により電気的に接続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。この半導体装置は、基体１の対向する端部に設けられた貫通孔１ｂをネジ止めすることにより外部回路基板に実装される。また、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００３１】
基体１の貫通孔１ｂを外部回路基板にネジ止めして実装する際、半導体パッケージ製造時のろう付け工程において発生していた基体１の反りが矯正され、基体１および枠体２に余計な応力や歪みが加わることとなる。本発明の半導体パッケージにおいては、保持部材１１は枠体２の切欠き部２ａに嵌着されるとともに基体１の上側主面に接合されており、保持部材１１の棚部１１ａから下部は厚みが略同一である。即ち、保持部材１１は棚部１１ａから下部が枠体２の内側に突出する構造となり、保持部材１１の下部において枠体２より肉厚となることから、保持部材１１が枠体２を補強することとなる。その結果、基体１の反りが矯正される際に、枠体２を変形しにくくさせ、枠体２に伝わる歪みを抑えることが可能となる。
【００３２】
また、同軸コネクタ３および回路基板６が保持部材１１を介して枠体２に設けられているため、枠体２に余計な応力や歪みが加わった場合においても、保持部材１１において分散および吸収される。枠体２を補強し、かつ保持部材１１で応力や歪みを分散させるためには、即ち保持部材１１の単位体積当たりの変形を少なくさせかつ歪みを吸収させるためには、保持部材１１の体積が大きい方がよく、従って上述したように保持部材１１の厚みを枠体２より肉厚にして体積を大きくする。
【００３３】
従来、枠体２の側面に設けられた貫通孔に挿着されていた同軸コネクタ３は、本発明では保持部材１１の貫通孔１１ｂに挿着され、また従来基体１の上側主面の載置部１ａに載置されていた回路基板６は、本発明では保持部材１１の棚部１１ａに設置され、同軸コネクタ３と回路基板６はともに保持部材１１に設けられることとなる。従って、枠体２と基体１の接合位置がずれることによる同軸コネクタ３と回路基板６の位置ずれが解消され、同軸コネクタ３の中心導体３ｂと回路基板６の線路導体６ａとの接続部の位置を安定させることができる。
【００３４】
本発明において、図２に示すように、回路基板６の線路導体６ａの線路方向の長さをＡ、線路方向に略垂直な方向の幅をＢ、保持部材１１の棚部１１ａの線路方向の長さをＸ、線路方向に略垂直な方向の幅をＹとした場合、Ａ＋０．１ｍｍ≦Ｘ≦２ＡかつＢ＋０．１ｍｍ≦Ｙ≦２Ｂであるようにするのがよい。この場合、半導体パッケージを外部回路基板に実装する際に枠体２より同軸コネクタ３の外周導体３ａの挿着部に伝わる歪みを保持部材１１で有効に吸収し、同軸コネクタ３の中心導体３ｂが位置ずれして線路導体６ａから外れることを確実に防止することができる。
【００３５】
Ｘ＜Ａ＋０．１ｍｍかつＹ＜Ｂ＋０．１ｍｍとした場合、回路基板６が棚部１１ａからとび出す場合があり、回路基板６に割れやクラックが発生し易くなる。また回路基板６を接合するためのろう材のメニスカスが形成されなくなる為、接合強度が弱くなってしまう。また、保持部材１１側面へろう材が流れ出て、不要なろう材溜まりが形成される場合がある。
【００３６】
Ｘ＞２ＡかつＹ＞２Ｂとした場合、基体１と保持部材１１の接合面積が大きくなり、熱膨張係数の歪により半導体パッケージの製造時の反りが大きくなり、外部回路基板にネジ止めして実装する際、基体１および枠体２に余計な応力や歪みが加わることになる。そのため、保持部材１１に伝わってくる歪みを保持部材１１で十分に吸収できず、同軸コネクタ３に歪みが加わり、中心導体３ｂが位置ずれを起こす。その結果、半導体パッケージを外部回路基板に実装する際に基体１の反りが矯正されると、中心導体３ｂの先端部が導電性接着材６ｂから外れることがあり、中心導体３ｂと線路導体６ａとの接続の信頼性が低下することになる。
【００３７】
また、本発明では、図３に示すように、保持部材１１の枠体２内側の端面と下面との間の稜部が切り欠かれて成る段差１２が形成されていることが好ましい。この場合、基体１と保持部材１１をろう付け等により接合する際に、ろう材が保持部材１１の下面から基体１の上側主面の枠体２内側の面に流れ出て不要なろう材溜まりを形成するのを段差１２により防止できる。
【００３８】
この段差１２は、図３のように、保持部材１１の接合部２ａ（保持部材１１の下部）の枠体２内側の端面と下面との間の稜部を階段状に切り欠いて形成したり、図４のように、保持部材１１の接合部２ａの枠体２内側の端面と下面との間の稜部を面取り加工して斜面状にして形成することができる。この段差１２は、基体１と保持部材１１を接合するためのろう材が、保持部材１１の下面から基体１の上側主面の枠体２内側の面に流れ出て不要なろう材溜まりを形成するのを防止し、載置部１ａの有効面積を確保するために形成される。従って、段差１２は少なくとも保持部材１１の枠体２内側の端面下端に設ければよい。
【００３９】
段差１２の上下方向の深さは０．１ｍｍ以上、基体１の上側主面の面方向の長さは０．２ｍｍ以上、幅は棚部１１ａの幅Ｙであれば良い。深さが０．１ｍｍ未満の場合、段差１２の深さが浅いため、段差１２を越えてろう材が保持部材１１の下面から基体１上側主面の枠体２内側の面に流れ出易くなる。長さが０．２ｍｍ未満の場合、同じく段差１２を越えてろう材が保持部材１１の下面から基体１上側主面の枠体２内側の面に流れ出易くなる。段差１２の幅が棚部１１ａの幅Ｙ未満であると、保持部材１１の下面から基体１上側主面の枠体２内側の面にろう材が流れ出易くなる。
【００４０】
このようにして、保持部材１１の下面から基体１上側主面の枠体２内側の面へのろう材の流れ込みを防いで、結果として基体１上側主面の半導体素子を載置するための載置部１ａの有効面積を確保することができる。また、ろう材が流れ出して半導体素子に接触し短絡等が発生するのを防止できる。
【００４１】
本発明においては、高周波信号の周波数は５〜５０ＧＨｚ程度がよく、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００４２】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なうのは何等差し支えない。
【００４３】
【発明の効果】
本発明は、同軸コネクタの保持部材は、枠体の下側に形成された切欠き部に枠体内外を貫通するように嵌着され、枠体の外側より同軸コネクタが挿着されるように枠体内外を貫通する貫通孔が形成されているとともに枠体内側の面の貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、さらに回路基板の表面に枠体内側の面より突出した中心導体の端部と半導体素子とを電気的に接続する線路導体が形成されていることにより、同軸コネクタと回路基板が保持部材を介して枠体に嵌着されていることから、半導体パッケージをネジ止め等によって外部回路基板等に装着する際に枠体に加わる歪みが、保持部材において分散および吸収され、保持部材に設置固定された回路基板と挿着された同軸コネクタにはほとんど歪みが発生しない状態になる。従って、回路基板のクラックを有効に防止できるとともに、同軸コネクタの絶縁体のクラックを防止することができる。
【００４４】
回路基板のクラック防止により、回路基板上面に形成した線路導体の断線が防止され、高周波信号を効率良く伝送させることが可能となる。また、同軸コネクタの絶縁体へのクラックを防止することにより、半導体パッケージ内を気密に保つことと、中心導体を伝送する高周波信号の同軸線路のモードを保つことが可能となり高周波信号を効率良く伝送させることができる。また、同軸コネクタと回路基板が保持部材に設けられることから、半導体パッケージの製造の際に中心導体と線路導体の位置ずれを従来よりも低減させることができる。従って、中心導体と線路導体の接続部におけるインピーダンスのばらつきを抑えることができ、高周波信号の伝送特性を向上させ得る。
【００４５】
さらに、半導体パッケージを外部回路基板に実装する際に枠体に歪みが加わった場合においても、同軸コネクタの挿着部に伝わる歪みを有効に防止することになるため、同軸コネクタの位置ずれが無くなり、中心導体が線路導体から外れることも有効に防止できる。
【００４６】
このようにして、回路基板のクラック防止、同軸コネクタの絶縁体のクラック防止、中心導体の線路導体に対する位置ずれ防止、中心導体の線路導体からの外れの防止を実現できるものとなる。また、これら効果によって、高周波信号の伝送効率に優れかつ気密性に優れた信頼性の高い半導体パッケージを提供できる。本発明は、好ましくは、保持部材は、枠体内側の端面と下面との間の稜部が切り欠かれて成る段差が形成されていることにより、基体と保持部材をろう付け等により接合する際に、ろう材が、保持部材の下面から基体の上側主面の枠体内側の面に流れ出て不要なろう材溜まりを形成するのを防止できる。その結果、基体の上側主面の半導体素子の載置部を確保することが可能となる。また、ろう材が流れ出て半導体素子に接触するのを防ぐことができる。
【００４７】
従って、本発明は５〜５０ＧＨｚ程度の高周波信号の伝送特性に優れかつ気密性に優れた半導体パッケージを構成し得る。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図２】図１の半導体パッケージにおける保持部材と回路基板を上方からみた部分平面図である。
【図３】本発明の半導体パッケージについて実施の形態の他の例を示す保持部材部の要部拡大断面図である。
【図４】本発明の半導体パッケージについて実施の形態の他の例を示す保持部材部の要部拡大断面図である。
【図５】従来の半導体パッケージの断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：切欠き部
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
５：半導体素子
６：回路基板
６ａ：線路導体
１１：保持部材
１１ａ：棚部
１１ｂ：貫通孔
１２：段差
【発明の属する技術分野】
本発明は信号入出力部として同軸コネクタを具備した半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
従来、光通信分野で用いられたり、マイクロ波帯、ミリ波帯等の高周波信号を用いる各種半導体素子を収納する半導体素子収納用パッケージ（以下、半導体パッケージという）には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが設けられている。この同軸コネクタを具備した半導体パッケージを図５に断面図で示す。同図において、２１は基体、２２は枠体、２３は同軸コネクタ、２４は蓋体である。
【０００３】
基体２１は鉄（Ｆｅ）−ニッケル（Ｎｉ）−コバルト（Ｃｏ）合金や銅（Ｃｕ）−タングステン（Ｗ）の焼結材等から成る略四角形状の板状体であり、その上側主面の略中央部には、ＩＣ、ＬＳＩ、半導体レーザ（ＬＤ）、フォトダイオード（ＰＤ）等の半導体素子２５を搭載して成る回路基板２６を載置する載置部２１ａが設けられており、載置部２１ａには半導体素子２５が、例えばアルミナ（Ａｌ２Ｏ３）質セラミックスから成る回路基板２６に搭載された状態で載置固定される。
【０００４】
なお、回路基板２６に搭載された半導体素子２５は、その電極が回路基板２６に被着形成されている線路導体２６ａにボンディングワイヤ２７等を介して電気的に接続されている。
【０００５】
基体２１の上側主面の外周部には載置部２１ａを囲繞するようにして枠体２２が立設されており、枠体２２は基体２１とともにその内側に半導体素子２５を収容する空所を形成する。この枠体２２は基体２１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体２１と一体成形されることによって、あるいは基体２１に銀ろう等のろう材を介してろう付けされたり、シーム溶接法等の溶接法により接合されることによって基体２１の上側主面の外周部に立設される。
【０００６】
同軸コネクタ２３は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体２３ａの中心軸部分にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る棒状の中心導体２３ｂが絶縁体２３ｃを介して固定されて成る。
【０００７】
枠体２２の側面には同軸コネクタ２３が外側より挿着される貫通孔２２ａが形成されている。貫通孔２２ａ内に外周導体２３ａを挿入するとともに半田等の封着材２８を挿入し、しかる後、加熱して封着材２８を溶融させ、溶融した封着材２８を毛細管現象により外周導体２３ａと貫通孔２２ａの内面との隙間に充填させることによって、同軸コネクタ２３が枠体２２の貫通孔２２ａ内に半田等の封着材２８を介して挿着される。接地電位部としての外周導体２３ａが封着材２８を介して枠体２２に電気的に接続され、また中心導体２３ｂが半田等から成る導電性接着材２６ｂを介して回路基板２６の線路導体２６ａに電気的に接続される。
【０００８】
この同軸コネクタ２３を備えた半導体パッケージは、内周面にネジ切りを有する貫通孔２２ｂに同軸コネクタプラグ２９のネジ状の外周面がネジ止めされ、外部電気回路に接続された同軸ケーブル３０が同軸コネクタプラグ２９に装着されることによって、内部に収納された半導体素子２５が同軸コネクタ２３の中心導体２３ｂを介して外部電気回路に電気的に接続される。
【０００９】
枠体２２の上面に蓋体２４をろう付け法やシームウエルド法等の溶接法で接合し、基体２１、枠体２２および蓋体２４から成る容器内部に半導体素子２５を収容し気密に封止することによって製品としての半導体装置となる。
【００１０】
この半導体パッケージは、基体２１の対向する端部に貫通孔２１ｂが設けられており、貫通孔２１ｂにネジを通して外部回路基板等にネジ止めすることにより実装されることとなる。
【００１１】
【発明が解決しようとする課題】
しかしながら、従来の半導体パッケージでは、貫通孔２１ｂにネジを通して外部回路基板等にネジ止めして実装する際に、半導体パッケージの製造時に反りが発生していた基体２１の反りが矯正されることとなり、反った状態で基体２１に載置固定されていた回路基板２６にクラックが入り、線路導体２６ａが寸断され、高周波信号を伝送できなくなるという問題があった。
【００１２】
基体２１の反りが矯正されると、枠体２２が歪み、貫通孔２２ａに挿着された外周導体２３ａに応力が加わることとなり、外周導体２３ａと中心導体２３ｂとの間に介在させた絶縁体２３ｃにクラックが入ってしまい、半導体パッケージの気密性を損なうとともに、同軸コネクタ２３の中心導体２３ｂを伝送する高周波信号の伝送効率を劣化させるという問題点があった。さらに、枠体２２の歪みにより貫通孔２２ａの位置が本来あるべき位置からずれることとなり、貫通孔２２ａに挿着された外周導体２３ａがずれてしまい、同軸コネクタ２３の全体の位置もずれてしまう。そのため、中心導体２３ｂが導電性接着材２６ｂから外れ、高周波信号の伝送ができなくなる原因となっていた。
【００１３】
中心導体２３ｂのずれ量が少なく、中心導体２３ｂと導電性接着材２６ｂの接続が保たれたとしても、回路基板２６は基体２１上に載置され、同軸コネクタ２３は枠体２２の側面に設けられた貫通孔２２ａに挿着されていることから、半導体パッケージの製造時において、基体２１の上側主面に枠体２２を接合する位置がずれて、中心導体２３ｂと線路導体２６ａとの接続部の位置がずれることがあった。そのため、接続部におけるインピーダンスが安定せず、接続部において高周波信号の伝送効率が劣化することがあった。
【００１４】
従って、本発明は上記問題点に鑑み完成されたものであり、高周波信号の伝送効率に優れた半導体パッケージを提供することを目的としている。
【００１５】
【課題を解決するための手段】
本発明の半導体パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、かつ側部に同軸コネクタの保持部材を嵌着させる切欠き部が形成された枠体と、前記切欠き部に嵌着された保持部材と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記切欠き部に前記保持部材に保持された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記切欠き部は前記枠体の下側に形成されており、前記保持部材は、その下面が前記基体の上側主面に接合されるとともに、前記枠体内外を貫通するように嵌着され、前記枠体の外側より前記同軸コネクタが挿着されるように前記枠体内外を貫通する貫通孔が形成されているとともに前記枠体内側の面の前記貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、さらに前記回路基板の表面に前記枠体内側の面より突出した前記中心導体の端部と前記半導体素子とを電気的に接続する線路導体が形成されており、前記保持部材の厚みが前記枠体より肉厚にされていることを特徴とする。
【００１６】
本発明の半導体パッケージによれば、同軸コネクタの挿着部と回路基板の設置部を保持部材に設け、保持部材を基体および枠体に嵌着している。保持部材の厚みは枠体に比べ厚くすることにより保持部材の体積を大きくすることができ、半導体パッケージをネジ止め等により外部回路基板等に装着する際の枠体に加わる歪みが、保持部材で分散および吸収され、同軸コネクタと回路基板に不要な応力および歪みが伝わることを防止できる。
【００１７】
従来基体の上側主面に載置固定されていて、基体の貫通孔を通してネジ止めし外部電気回路に装着する際に、クラックが入り高周波信号の伝送線路を寸断させていた回路基板は、保持部材上に設置固定されることにより、回路基板にはほとんど歪みが加わらない状態になり、回路基板のクラック発生を有効に防止できる。
【００１８】
また、従来枠体の側面に挿着されていた同軸コネクタも、保持部材に挿着させることにより、半導体パッケージ製造時の中心導体と線路導体の位置ずれの低減と、半導体パッケージを外部回路基板に実装する際に同軸コネクタに伝わる応力を低減することが可能となる。中心導体と線路導体の位置ずれを低減させることで、中心導体と線路導体の接続部における高周波信号の伝送特性を向上でき、同軸コネクタに伝わる応力を低減させることで、同軸コネクタの絶縁体へのクラック発生を防止することができる。同時に同軸コネクタに伝わる歪みを有効に防止し、同軸コネクタの位置ずれが無くなり、中心導体が線路導体から外れるのを有効に防止できる。
【００１９】
本発明において、好ましくは、前記保持部材は、前記枠体内側の端面と下面との間の稜部が切り欠かれて成る段差が形成されていることを特徴とする。
【００２０】
本発明は、この構成により、基体と保持部材間をろう付けにより接合する際、ろう材が、保持部材の下面から基体の上側主面の枠体内側の面に流れ出て不要なろう材溜まりを形成するのを防止できる。
【００２１】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図１は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、１は基体、２は枠体、３は同軸コネクタ、６は回路基板、１１は保持部材である。
【００２２】
基体１はＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、そのインゴット（塊）に圧延加工や打ち抜き加工等の従来周知の金属加工法を施すか、または射出成形と切削加工を施すことによって所定の形状に製作される。その上側主面の略中央部には、ＩＣ，ＬＳＩ，ＬＤ，ＰＤ等の半導体素子５を載置するための載置部１ａが設けられており、載置部１ａには半導体素子５が半田等の接合材により載置固定される。半導体素子５は、その電極が回路基板６に被着形成されている線路導体６ａにボンディングワイヤ７等を介して電気的に接続される。
【００２３】
また、基体１の上側主面の外周部には載置部１ａを囲繞するようにして枠体２が接合され立設されており、枠体２は基体１とともにその内側に半導体素子５を収容する空所を形成する。この枠体２は基体１と同様にＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等から成り、基体１と一体成形されることによって、または基体１に銀ろう等のろう材を介してろう付けされたり、シーム溶接法等の溶接法により接合されることによって基体１の上側主面の外周部に立設される。
【００２４】
枠体２の側面の下側には保持部材１１が嵌着される切欠き部２ａが形成されている。切欠き部２ａは、枠体２内外を貫通して形成され、例えば枠体２の基体１との接合面（枠体２の下側）を逆Ｕ字形等に切り欠いて枠体２内外を貫通する切欠き部である。この切欠き部２ａには、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属からなる保持部材１１が嵌入されるとともに、保持部材１１の外周面と切欠き部２ａの内周面とが銀ろう等のろう材を介して接合される。また、保持部材１１の下面は基体１の上側主面に銀ろう等のろう材を介して接合される。
【００２５】
同軸コネクタ３は、半導体パッケージ内部に収容する半導体素子５を外部の同軸ケーブル１０に電気的に接続するものであり、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る円筒状の外周導体３ａの中心軸に、同じくＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る中心導体３ｂが絶縁体３ｃを介して固定された構造である。
【００２６】
保持部材１１には、回路基板６を上面に設置するための棚部１１ａと、同軸コネクタ３を外側より挿着するための貫通孔１１ｂが設けられている。棚部１１ａには半田等の接合材６ｄを載置し、接合材６ｄの上に線路導体６ａと接地導体６ｃとを具備した回路基板６を、接地導体６ｃの面が接合材６ｄ側になるようにして設置する。貫通孔１１ｂは、枠体２の内外を貫通するように形成され、同軸コネクタ３を挿入するとともに外周導体３ａとの間に半田等の封着材８を挿入する。中心導体３ｂの先端部は、回路基板６の上面に突出させ、中心導体３ｂの先端部と線路導体６ａの上面との間に半田等の導電性接着材６ｂを載置する。その後、加熱して接合材６ｄと封着材８および導電性接着材６ｂを溶融させ、接合材６ｄにより回路基板６が棚部１１ａに強固に固定され、溶融した封着材８は毛細管現象により外周導体３ａと貫通孔１１ｂ内面との隙間に充填されることにより、外周導体３ｂが貫通孔１１ｂ内に半田等の封着材８を介して挿着され、導電性接着材６ｂにより中心導体３ｂと線路導体６ａとが接続される。
【００２７】
かくして、接地電位部としての外周導体３ａが保持部材１１に封着材８を介して電気的に接続され、また信号線路としての中心導体３ｂが回路基板６の線路導体６ａに半田等から成る導電性接着材６ｂを介して電気的に接続される。
【００２８】
中心導体３ｂを伝送する高周波信号は、貫通孔１１ｂ，１１ｃ部において貫通孔１１ｂ，１１ｃの中心軸を伝送することで同軸線路を伝送することとなり、保持部材１１の枠体２内側の面から出て線路導体６ａの一端の半田等の導電性接着材６ｂに達した後は、マイクロストリップ線路となっている線路導体６ａ上を伝送する。この同軸線路とマイクロストリップ線路は、所定の特性インピーダンス値に整合されている。導電性接着材６ｂによる接続部において、中心導体３ｂの先端部の位置、線路導体６ａの位置、および導電性接着材６ｂの量により、信号線路のインピーダンスが所定の値に設定される。このようにして、半導体パッケージ内において反射損失や透過損失等の伝送損失の小さい良好な信号線路が形成される。
【００２９】
保持部材１１の貫通孔１１ｃ内に挿入固定される同軸コネクタプラグ９は、外部電気回路に接続された同軸ケーブル１０と保持部材１１に挿着された同軸コネクタ３とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にネジ切りを有する貫通孔１１ｃにネジ止めされる。
【００３０】
そして、本発明の半導体パッケージは、半導体素子５の電極と回路基板６の上面に被着された線路導体６ａとをボンディングワイヤ７により電気的に接続し、しかる後、枠体２の上面にＦｅ−Ｎｉ−Ｃｏ合金等の金属から成る蓋体４を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。この半導体装置は、基体１の対向する端部に設けられた貫通孔１ｂをネジ止めすることにより外部回路基板に実装される。また、同軸コネクタプラグ９と外部電気回路に接続された同軸ケーブル１０とを接続することにより、内部に収容する半導体素子５が外部電気回路に電気的に接続され、半導体素子５が高周波信号で作動することとなる。
【００３１】
基体１の貫通孔１ｂを外部回路基板にネジ止めして実装する際、半導体パッケージ製造時のろう付け工程において発生していた基体１の反りが矯正され、基体１および枠体２に余計な応力や歪みが加わることとなる。本発明の半導体パッケージにおいては、保持部材１１は枠体２の切欠き部２ａに嵌着されるとともに基体１の上側主面に接合されており、保持部材１１の棚部１１ａから下部は厚みが略同一である。即ち、保持部材１１は棚部１１ａから下部が枠体２の内側に突出する構造となり、保持部材１１の下部において枠体２より肉厚となることから、保持部材１１が枠体２を補強することとなる。その結果、基体１の反りが矯正される際に、枠体２を変形しにくくさせ、枠体２に伝わる歪みを抑えることが可能となる。
【００３２】
また、同軸コネクタ３および回路基板６が保持部材１１を介して枠体２に設けられているため、枠体２に余計な応力や歪みが加わった場合においても、保持部材１１において分散および吸収される。枠体２を補強し、かつ保持部材１１で応力や歪みを分散させるためには、即ち保持部材１１の単位体積当たりの変形を少なくさせかつ歪みを吸収させるためには、保持部材１１の体積が大きい方がよく、従って上述したように保持部材１１の厚みを枠体２より肉厚にして体積を大きくする。
【００３３】
従来、枠体２の側面に設けられた貫通孔に挿着されていた同軸コネクタ３は、本発明では保持部材１１の貫通孔１１ｂに挿着され、また従来基体１の上側主面の載置部１ａに載置されていた回路基板６は、本発明では保持部材１１の棚部１１ａに設置され、同軸コネクタ３と回路基板６はともに保持部材１１に設けられることとなる。従って、枠体２と基体１の接合位置がずれることによる同軸コネクタ３と回路基板６の位置ずれが解消され、同軸コネクタ３の中心導体３ｂと回路基板６の線路導体６ａとの接続部の位置を安定させることができる。
【００３４】
本発明において、図２に示すように、回路基板６の線路導体６ａの線路方向の長さをＡ、線路方向に略垂直な方向の幅をＢ、保持部材１１の棚部１１ａの線路方向の長さをＸ、線路方向に略垂直な方向の幅をＹとした場合、Ａ＋０．１ｍｍ≦Ｘ≦２ＡかつＢ＋０．１ｍｍ≦Ｙ≦２Ｂであるようにするのがよい。この場合、半導体パッケージを外部回路基板に実装する際に枠体２より同軸コネクタ３の外周導体３ａの挿着部に伝わる歪みを保持部材１１で有効に吸収し、同軸コネクタ３の中心導体３ｂが位置ずれして線路導体６ａから外れることを確実に防止することができる。
【００３５】
Ｘ＜Ａ＋０．１ｍｍかつＹ＜Ｂ＋０．１ｍｍとした場合、回路基板６が棚部１１ａからとび出す場合があり、回路基板６に割れやクラックが発生し易くなる。また回路基板６を接合するためのろう材のメニスカスが形成されなくなる為、接合強度が弱くなってしまう。また、保持部材１１側面へろう材が流れ出て、不要なろう材溜まりが形成される場合がある。
【００３６】
Ｘ＞２ＡかつＹ＞２Ｂとした場合、基体１と保持部材１１の接合面積が大きくなり、熱膨張係数の歪により半導体パッケージの製造時の反りが大きくなり、外部回路基板にネジ止めして実装する際、基体１および枠体２に余計な応力や歪みが加わることになる。そのため、保持部材１１に伝わってくる歪みを保持部材１１で十分に吸収できず、同軸コネクタ３に歪みが加わり、中心導体３ｂが位置ずれを起こす。その結果、半導体パッケージを外部回路基板に実装する際に基体１の反りが矯正されると、中心導体３ｂの先端部が導電性接着材６ｂから外れることがあり、中心導体３ｂと線路導体６ａとの接続の信頼性が低下することになる。
【００３７】
また、本発明では、図３に示すように、保持部材１１の枠体２内側の端面と下面との間の稜部が切り欠かれて成る段差１２が形成されていることが好ましい。この場合、基体１と保持部材１１をろう付け等により接合する際に、ろう材が保持部材１１の下面から基体１の上側主面の枠体２内側の面に流れ出て不要なろう材溜まりを形成するのを段差１２により防止できる。
【００３８】
この段差１２は、図３のように、保持部材１１の接合部２ａ（保持部材１１の下部）の枠体２内側の端面と下面との間の稜部を階段状に切り欠いて形成したり、図４のように、保持部材１１の接合部２ａの枠体２内側の端面と下面との間の稜部を面取り加工して斜面状にして形成することができる。この段差１２は、基体１と保持部材１１を接合するためのろう材が、保持部材１１の下面から基体１の上側主面の枠体２内側の面に流れ出て不要なろう材溜まりを形成するのを防止し、載置部１ａの有効面積を確保するために形成される。従って、段差１２は少なくとも保持部材１１の枠体２内側の端面下端に設ければよい。
【００３９】
段差１２の上下方向の深さは０．１ｍｍ以上、基体１の上側主面の面方向の長さは０．２ｍｍ以上、幅は棚部１１ａの幅Ｙであれば良い。深さが０．１ｍｍ未満の場合、段差１２の深さが浅いため、段差１２を越えてろう材が保持部材１１の下面から基体１上側主面の枠体２内側の面に流れ出易くなる。長さが０．２ｍｍ未満の場合、同じく段差１２を越えてろう材が保持部材１１の下面から基体１上側主面の枠体２内側の面に流れ出易くなる。段差１２の幅が棚部１１ａの幅Ｙ未満であると、保持部材１１の下面から基体１上側主面の枠体２内側の面にろう材が流れ出易くなる。
【００４０】
このようにして、保持部材１１の下面から基体１上側主面の枠体２内側の面へのろう材の流れ込みを防いで、結果として基体１上側主面の半導体素子を載置するための載置部１ａの有効面積を確保することができる。また、ろう材が流れ出して半導体素子に接触し短絡等が発生するのを防止できる。
【００４１】
本発明においては、高周波信号の周波数は５〜５０ＧＨｚ程度がよく、この場合に高周波信号の伝送特性を良好なものとすることができる。
【００４２】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なうのは何等差し支えない。
【００４３】
【発明の効果】
本発明は、同軸コネクタの保持部材は、枠体の下側に形成された切欠き部に枠体内外を貫通するように嵌着され、枠体の外側より同軸コネクタが挿着されるように枠体内外を貫通する貫通孔が形成されているとともに枠体内側の面の貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、さらに回路基板の表面に枠体内側の面より突出した中心導体の端部と半導体素子とを電気的に接続する線路導体が形成されていることにより、同軸コネクタと回路基板が保持部材を介して枠体に嵌着されていることから、半導体パッケージをネジ止め等によって外部回路基板等に装着する際に枠体に加わる歪みが、保持部材において分散および吸収され、保持部材に設置固定された回路基板と挿着された同軸コネクタにはほとんど歪みが発生しない状態になる。従って、回路基板のクラックを有効に防止できるとともに、同軸コネクタの絶縁体のクラックを防止することができる。
【００４４】
回路基板のクラック防止により、回路基板上面に形成した線路導体の断線が防止され、高周波信号を効率良く伝送させることが可能となる。また、同軸コネクタの絶縁体へのクラックを防止することにより、半導体パッケージ内を気密に保つことと、中心導体を伝送する高周波信号の同軸線路のモードを保つことが可能となり高周波信号を効率良く伝送させることができる。また、同軸コネクタと回路基板が保持部材に設けられることから、半導体パッケージの製造の際に中心導体と線路導体の位置ずれを従来よりも低減させることができる。従って、中心導体と線路導体の接続部におけるインピーダンスのばらつきを抑えることができ、高周波信号の伝送特性を向上させ得る。
【００４５】
さらに、半導体パッケージを外部回路基板に実装する際に枠体に歪みが加わった場合においても、同軸コネクタの挿着部に伝わる歪みを有効に防止することになるため、同軸コネクタの位置ずれが無くなり、中心導体が線路導体から外れることも有効に防止できる。
【００４６】
このようにして、回路基板のクラック防止、同軸コネクタの絶縁体のクラック防止、中心導体の線路導体に対する位置ずれ防止、中心導体の線路導体からの外れの防止を実現できるものとなる。また、これら効果によって、高周波信号の伝送効率に優れかつ気密性に優れた信頼性の高い半導体パッケージを提供できる。本発明は、好ましくは、保持部材は、枠体内側の端面と下面との間の稜部が切り欠かれて成る段差が形成されていることにより、基体と保持部材をろう付け等により接合する際に、ろう材が、保持部材の下面から基体の上側主面の枠体内側の面に流れ出て不要なろう材溜まりを形成するのを防止できる。その結果、基体の上側主面の半導体素子の載置部を確保することが可能となる。また、ろう材が流れ出て半導体素子に接触するのを防ぐことができる。
【００４７】
従って、本発明は５〜５０ＧＨｚ程度の高周波信号の伝送特性に優れかつ気密性に優れた半導体パッケージを構成し得る。
【図面の簡単な説明】
【図１】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図２】図１の半導体パッケージにおける保持部材と回路基板を上方からみた部分平面図である。
【図３】本発明の半導体パッケージについて実施の形態の他の例を示す保持部材部の要部拡大断面図である。
【図４】本発明の半導体パッケージについて実施の形態の他の例を示す保持部材部の要部拡大断面図である。
【図５】従来の半導体パッケージの断面図である。
【符号の説明】
１：基体
１ａ：載置部
２：枠体
２ａ：切欠き部
３：同軸コネクタ
３ａ：外周導体
３ｂ：中心導体
３ｃ：絶縁体
５：半導体素子
６：回路基板
６ａ：線路導体
１１：保持部材
１１ａ：棚部
１１ｂ：貫通孔
１２：段差
Claims (2)
- 上側主面に半導体素子を載置するための載置部を有する基体と、前記上側主面の外周部に前記載置部を囲繞するように接合され、かつ側部に同軸コネクタの保持部材を嵌着させる切欠き部が形成された枠体と、前記切欠き部に嵌着された保持部材と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成るとともに前記切欠き部に前記保持部材に保持された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記切欠き部は前記枠体の下側に形成されており、前記保持部材は、その下面が前記基体の上側主面に接合されるとともに、前記枠体内外を貫通するように嵌着され、前記枠体の外側より前記同軸コネクタが挿着されるように前記枠体内外を貫通する貫通孔が形成され、前記枠体内側の面の前記貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、さらに前記回路基板の表面に前記枠体内側の面より突出した前記中心導体の端部と前記半導体素子とを電気的に接続する線路導体が形成されており、前記保持部材の厚みが前記枠体より肉厚にされていることを特徴とする半導体素子収納用パッケージ。
- 前記保持部材は、前記枠体内側の端面と下面との間の稜部が切り欠かれて成る段差が形成されていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191966A JP3619473B2 (ja) | 2001-06-25 | 2001-06-25 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001191966A JP3619473B2 (ja) | 2001-06-25 | 2001-06-25 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003007884A JP2003007884A (ja) | 2003-01-10 |
| JP3619473B2 true JP3619473B2 (ja) | 2005-02-09 |
Family
ID=19030493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001191966A Expired - Fee Related JP3619473B2 (ja) | 2001-06-25 | 2001-06-25 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3619473B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5132505B2 (ja) * | 2008-09-25 | 2013-01-30 | 株式会社東芝 | 同軸ケーブル固定機構 |
| JP5717414B2 (ja) * | 2010-11-26 | 2015-05-13 | 京セラ株式会社 | 半導体収納用パッケージ、およびこれを備えた半導体装置 |
| EP3588549A4 (en) * | 2017-02-23 | 2020-12-02 | KYOCERA Corporation | INSULATING BEAM, SEMI-CONDUCTOR HOUSING AND SEMICONDUCTOR COMPONENT |
| CN114603426B (zh) * | 2022-03-04 | 2023-04-18 | 江西天孚科技有限公司 | 一种同轴型光器件的拆解装置及其拆解方法 |
-
2001
- 2001-06-25 JP JP2001191966A patent/JP3619473B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003007884A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
| KR100990912B1 (ko) | 고속 광통신용 유리 단자 | |
| JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
| JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002164453A (ja) | 半導体素子収納用パッケージ | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP2003163512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
| JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
| JP2003068903A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP6408661B2 (ja) | Ｔｏ−ｃａｎ型パッケージ用ヘッダーおよび半導体装置 | |
| JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2002026618A (ja) | 半導体素子収納用パッケージ | |
| JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2003163301A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040629 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3619473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |