JP3686855B2 - 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 - Google Patents
回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 Download PDFInfo
- Publication number
- JP3686855B2 JP3686855B2 JP2001292304A JP2001292304A JP3686855B2 JP 3686855 B2 JP3686855 B2 JP 3686855B2 JP 2001292304 A JP2001292304 A JP 2001292304A JP 2001292304 A JP2001292304 A JP 2001292304A JP 3686855 B2 JP3686855 B2 JP 3686855B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit board
- coaxial connector
- line
- line conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
Description
【発明の属する技術分野】
本発明は、信号入出力部に同軸コネクタを用いた半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来、光通信分野で用いられる半導体素子や、マイクロ波帯,ミリ波帯等の高周波信号で駆動する各種半導体素子を収納する半導体素子収納用パッケージ(以下、半導体パッケージという)には、半導体素子と外部電気回路基板とを電気的に接続するための入出力端子として同軸コネクタが用いられている。この同軸コネクタを具備した半導体パッケージを図4に断面図で示す。同図において、21は基体、22は枠体、23は同軸コネクタ、24は蓋体、26は回路基板である。
【0003】
基体21は鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)等の金属から成る略四角形の板状体であり、その上側主面の略中央部には、IC,LSI,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子25を搭載して成る回路基板26を載置する載置部21aが形成されている。載置部21aには、半導体素子25が、例えばアルミナ(Al2O3)質セラミックス等から成る回路基板26に搭載された状態で載置固定される。
【0004】
なお、回路基板26に搭載された半導体素子25は、その電極が、回路基板26に被着形成されている線路導体26aにボンディングワイヤ27等を介して電気的に接続されている。
【0005】
基体21の上側主面の外周部には載置部21aを囲繞するようにして枠体22が立設されており、枠体22は基体21とともにその内側に半導体素子25を収容する空所を形成する。この枠体22は基体21と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体21と一体成形される、または基体21に銀ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体21の上側主面外周部に立設される。
【0006】
枠体22の側部には同軸コネクタ23が嵌着される貫通孔22bが形成されており、貫通孔22b内に同軸コネクタ23を嵌め込むとともに半田等の封着材28を貫通孔22b内の隙間に挿入し、しかる後、加熱して封着材28を溶融させ、溶融した封着材28を毛細管現象により同軸コネクタ23と貫通孔22bの内面との隙間に充填させることによって、同軸コネクタ23が貫通孔22b内に封着材28を介して嵌着接合される。
【0007】
同軸コネクタ23は、Fe−Ni−Co合金等の金属から成る円筒状の外周導体23aの中心軸部分に、信号線路としてFe−Ni−Co合金等の金属から成る棒状の中心導体23bが絶縁体23cを介して固定されて成る。そして、接地導体としての外周導体23aが封着材28を介して枠体22に電気的に接続されており、特性インピーダンスに整合された同軸線路モードの信号線路を形成している。また、中心導体23bが半田等から成る導電性接着材26bを介して回路基板26の線路導体26aに電気的に接続される。線路導体26aは、所定の特性インピーダンスに整合されたマイクロストリップ線路となっている。
【0008】
そして、枠体22の上面に蓋体24をろう付け法やシームウエルド法等の溶接法によって接合し、基体21、枠体22および蓋体24から成る容器内部に半導体素子25を収容し気密に封止することによって製品としての半導体装置となる。
【0009】
なお、図4において、21bは基体21を外部電気回路基板等にネジ止めするための貫通孔、22cは同軸コネクタプラグ29を嵌め込むための貫通孔、29は同軸コネクタプラグ、30は外部電気回路に接続された同軸ケーブルである。
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体パッケージでは、同軸コネクタ23の中心導体23bと回路基板26の線路導体26aとの接続部において、中心導体23bと線路導体26aとを導電性接着材26bで接続することによって、線路導体26aの表面に中心導体23bが載置されることから、接続部の電気的な容量成分が付加されて容量成分が増加し、接続部において信号線路のインピーダンスが低下していた。即ち、容量成分は線路導体26aと回路基板26下面の接地導体との間で発生しているが、中心導体23bと線路導体26aとの接続部ではほぼ中心導体23bの表面積の分だけ容量成分を発生させる対向電極の面積が増大することになり、そのため容量成分が増加することとなる。
【0011】
その結果、接続部でインピーダンスの整合がとれなくなり、半導体パッケージ内の信号線路の接続部で高周波信号の反射損失が大きくなり、高周波信号を効率よく伝送するのが困難になるという問題があった。
【0012】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号の伝送効率に優れた半導体パッケージを提供することである。
【0013】
【課題を解決するための手段】
本発明の回路基板は、上面に、一端側が筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタの前記中心導体に電気的に接続される線路導体および該線路導体の両側に形成された同一面接地導体が設けられており、該同一面接地導体は、前記一端側に所定長さで前記線路導体に略平行に形成された広間隔部および該広間隔部から漸次前記線路導体に近づくように形成された傾斜部が設けられ、かつ該傾斜部から他端側に略所定間隔をもって形成された狭間隔部が設けられており、前記中心導体の先端が前記広間隔部と前記傾斜部との接点に位置しており、前記中心導体と前記線路導体とを接続する導電性接着剤のメニスカスが前記線路導体上の前記傾斜部に相当する部位にかけて位置していることを特徴とする。
本発明の半導体パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔から成る前記同軸コネクタの取着部が設けられた枠体と、前記取着部に嵌着された前記同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記枠体の前記貫通孔の下方の部位に請求項1に記載の回路基板を上面に設置した棚部が設けられていることを特徴とする。
【0014】
また、本発明の半導体素子収納用パッケージは、上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る同軸コネクタの保持部材の取付部が設けられた枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成り、前記取付部に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記保持部材は、前記枠体外側より前記同軸コネクタが挿着されるように前記枠体内側にかけて貫通孔が形成され、前記枠体内側の前記貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続される線路導体および該線路導体の両側に形成された同一面接地導体が設けられており、該同一面接地導体は、前記一端側に前記回路基板の端から所定長さで前記線路導体に略平行に形成された広間隔部および該広間隔部から漸次前記線路導体に近づくように形成された傾斜部が設けられ、かつ該傾斜部から前記他端側に略所定間隔をもって形成された狭間隔部が設けられており、前記中心導体の先端が前記線路導体上の前記傾斜部に相当する部位に位置していることを特徴とする。
【0015】
本発明の半導体パッケージによれば、枠体の貫通孔の下方の部位に設けられた棚部の上面または保持部材の枠体内側の棚部の上面に、回路基板が設置されており、回路基板は、その上面に一端側が中心導体に他端側が半導体素子にそれぞれ電気的に接続される線路導体および線路導体の両側に形成された同一面接地導体が設けられており、同一面接地導体は、一端側に回路基板の端から所定長さで線路導体に略平行に形成された広間隔部および広間隔部から漸次線路導体に近づくように形成された傾斜部が設けられ、かつ傾斜部から他端側に略所定間隔をもって形成された狭間隔部が設けられている。
【0016】
本発明は、以下の特徴的な2つの構成およびそれによる作用効果を有する。1つは、枠体の内面または保持部材の枠体内側に棚部を設け、この棚部上面に回路基板を載置固定した構成であり、これにより、従来のように回路基板を基体上面に載置固定し回路基板上面に半導体素子を載置固定した構成よりも、回路基板を小型化できるため、それに伴い半導体パッケージを大幅に小型化できるという作用効果を有する。
【0017】
また次の特徴的な構成は、狭間隔部よりも特性インピーダンスを高く設定された広間隔部に中心導体の先端ではない部位(本体部)が位置するようにし、そして広間隔部と狭間隔部との間に狭間隔部の特性インピーダンスに整合するような傾斜部を設け、その傾斜部に相当する線路導体上の部位に半田等の導電性接着剤のメニスカスが位置するようにした構成である。
【0018】
この構成により以下のような作用効果を奏する。即ち、広間隔部に相当する線路導体の部位に中心導体の本体部を接続した箇所では、中心導体の接続による容量成分の発生によりインピーダンスが低くなり、もともと広間隔部によりインピーダンスを高く設定していたものが特性インピーダンスに近似することになる。
【0019】
また、傾斜部では、中心導体の先端と線路導体との間に裾野状になった導電性接着剤のメニスカスが形成される。傾斜部では狭間隔部に向かって漸次インピーダンスが低くなっており、裾野状のメニスカス部では狭間隔部に向かって漸次容量成分が低下することによって漸次インピーダンスが高くなっている。従って、傾斜部では、傾斜部によるインピーダンスの漸次低下と、裾野状のメニスカス部によるインピーダンスの漸次増加とが相殺されて、特性インピーダンスに近似した略一定のインピーダンスとなる。
【0020】
従って、回路基板上の同一面接地導体と同軸コネクタの中心導体とを上記のように構成することにより、中心導体を回路基板の線路導体上に接続させてもインピーダンスの急激な変化を抑制できるため、高周波信号の反射損失が低減し、良好な伝送特性を得ることができる。
【0021】
さらに本発明において、同軸コネクタの挿着部と回路基板設置用の棚部を同軸コネクタの保持部材に設けて保持部材を枠体に嵌着した場合、保持部材の厚みを枠体に比べ厚くするなどして保持部材の体積を大きくすることによって、半導体パッケージをネジ止め等により外部回路基板等に装着する際に枠体に加わる歪みが保持部材で分散および吸収される。その結果、同軸コネクタと回路基板に不要な応力および歪みが伝わることを防止できる。
【0022】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0023】
本発明は、この構成により、上記本発明の半導体パッケージを用いた信頼性の高い半導体装置を提供できる。
【0024】
【発明の実施の形態】
本発明の半導体パッケージを以下に詳細に説明する。図1は本発明の半導体パッケージについて実施の形態の一例を示す断面図であり、1は基体、2は枠体、3は同軸コネクタ、4は蓋体、6は回路基板である。
【0025】
本発明の基体1はFe−Ni−Co合金等の金属やCu−Wの焼結材等から成り、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法、または射出成形と切削加工等を施すことによって、所定の形状に製作される。基体1の上側主面の略中央部には、IC,LSI,半導体レーザ(LD),フォトダイオード(PD)等の半導体素子5を載置するための載置部1aが設けられており、載置部1aには半導体素子5を搭載して成る回路基板6が載置固定される。半導体素子5は、その電極が、回路基板6の上面に被着形成されている線路導体6aにボンディングワイヤ7等を介して電気的に接続されている。つまり、線路導体6aは、その一端側が中心導体3bに、他端側が半導体素子5にそれぞれ電気的に接続されている。
【0026】
また、基体1の上側主面の外周部には載置部1aを囲繞するようにして枠体2が立設接合されており、枠体2は基体1とともにその内側に半導体素子5を収容する空所を形成する。この枠体2は、基体1と同様にFe−Ni−Co合金やCu−Wの焼結材等から成り、基体1と一体成形される、または基体1に銀(Ag)ろう等のろう材を介してろう付けされる、またはシーム溶接法等の溶接法により接合されることによって基体1の上側主面の外周部に立設される。枠体2の側部には同軸コネクタ3が嵌着される貫通孔2bが形成されている。貫通孔2b内に同軸コネクタ3を嵌め込むとともに半田等の封着材8を貫通孔2bとの隙間に挿入する。しかる後、加熱して封着材8を溶融させ、溶融した封着材8は毛細管現象により同軸コネクタ3と貫通孔2bの内面との隙間に充填されることによって、同軸コネクタ3が貫通孔2b内に封着材8を介して嵌着接合される。
【0027】
枠体2の内面の貫通孔2bの下方の部位に回路基板6を上面に設置する棚部2aが設けられ、棚部2a上面に回路基板6が設置される。回路基板6は半導体素子5と中心導体3bとを電気的に接続する線路導体6aがその上面に形成されており、下面には接地導体層6gが形成されている。棚部2aには半田等の接合材6hを載置し、接合材6hの上に回路基板6を接地導体層6g側の面(下面)が接合材6h側になるようにして載置する。しかる後、加熱して接合材6hを溶融させ、棚部2a上面に回路基板6が固定される。
【0028】
同軸コネクタ3は、内部に収容する半導体素子5を外部の同軸ケーブル10に電気的に接続するものであり、Fe−Ni−Co合金等の金属から成る円筒状の外周導体3aの中心軸に同じくFe−Ni−Co合金等の金属から成る中心導体3bが絶縁体3cを介して固定された構造をしている。
【0029】
中心導体3bを伝送される高周波信号は、貫通孔2b,2c部において貫通孔2b,2cの中心軸を同軸線路のモードで伝送され、特性インピーダンス値に整合されている。中心導体3bが枠体2の内面から突出して線路導体6aと半田等の導電性接着材6bにより接続された部分以降では、高周波信号は回路基板6の上面に被着形成された線路導体6a上を伝送される。
【0030】
本発明では、中心導体3bと線路導体6aとの接続部(以下、単に「接続部」といえば線路導体6aと中心導体3bとの接続部をいうこととする)において、図2(a)は、中心導体3bと線路導体6aとの接続部における線路方向に平行な面での部分断面図であり、線路導体6aと中心導体3bとを接続することにより、接続部では信号線路が中心導体3b,線路導体6aおよび導電性接着材6bから成っている。
【0031】
図2(b)の上面図に示すように、線路導体6aの両側には同一面接地導体6fが設けられており、同一面接地導体6fは、一端側に回路基板6の端から所定長さ(0.1〜1mm程度)で線路導体6aに略平行に形成された広間隔部6cおよび広間隔部6cから漸次線路導体6aに近づくように形成された傾斜部6dが設けられ、かつ傾斜部6dから他端側に略所定間隔(高周波信号の波長の1/4の整数倍)をもって形成された狭間隔部6eが設けられている。
【0032】
広間隔部6cの線路方向の長さが0.1mm未満では、中心導体3bと線路導体6aとの接続面積が小さくなるため、強固に接続することが困難になる。そのため、中心導体3bが線路導体6aからはずれ易くなり、高周波信号の伝送効率が劣化し易くなる。広間隔部6cの線路方向の長さが1mmを超える場合、中心導体3bと線路導体6aとが接続される部位が長くなるのに伴い、枠体2内側に向かって高周波信号が放射され易い部位が長くなるため、高周波信号の伝送効率が劣化し易くなる。
【0033】
これは、狭間隔部6eよりも特性インピーダンスを高く設定された広間隔部6cに中心導体3bの本体部が位置するようにし、そして広間隔部6cと狭間隔部6eとの間に狭間隔部6eの特性インピーダンスに整合するような傾斜部6dを設け、その傾斜部6dに相当する線路導体6a上の部位に半田等の導電性接着剤のメニスカスが位置するようにした構成である。
【0034】
即ち、広間隔部6cに相当する線路導体6aの部位に中心導体3bの本体部を接続した箇所では、中心導体3bの接続による容量成分の発生によりインピーダンスが低くなり、もともと広間隔部6cによりインピーダンスを高く設定していたものが特性インピーダンスに近似することになる。
【0035】
また、傾斜部6dでは、中心導体3bの先端と線路導体6aとの間に裾野状になった導電性接着剤6bのメニスカスが形成される。傾斜部6dでは狭間隔部6eに向かって漸次インピーダンスが低くなっており、裾野状のメニスカス部では狭間隔部6eに向かって漸次容量成分が低下することによって漸次インピーダンスが高くなっている。従って、傾斜部6dでは、傾斜部6eによるインピーダンスの漸次低下と、裾野状のメニスカス部によるインピーダンスの漸次増加とが相殺されて、特性インピーダンスに近似した略一定のインピーダンスとなる。
【0036】
従って、回路基板6上の同一面接地導体6fと同軸コネクタ3の中心導体3bとを上記のように構成することにより、中心導体3bを回路基板6の線路導体6a上に接続させてもインピーダンスの急激な変化を抑制できるため、高周波信号の反射損失が低減し、良好な伝送特性を得ることができる。
【0037】
また、図2において傾斜部6dの線路方向での長さをLとしたとき、Lは0.1mm≦L≦2mmとするのが好ましい。L<0.1mmの場合、傾斜部6dの長さが短かすぎるため、中心導体3bの先端のメニスカス部の位置が前後した場合、メニスカス部が広間隔部6c側や狭間隔部6e側に入り込み易くなり、信号線路のインピーダンスを特性インピーダンスに近い値とすることが困難となり、接続部での高周波信号の反射損失を低減することが難しくなる。L>2mmの場合、導電性接着剤6bのメニスカス部の大きさに比して傾斜部6dが長すぎるため、裾野状のメニスカス部が狭間隔部6e側に略到達せずに傾斜部6dの途中までにしか形成されない。そのため、線路導体6aの傾斜部6dに相当する部位でメニスカス部のない部位において、インピーダンスが特性インピーダンスよりも大きくなり、高周波信号の反射損失が大きくなる。
【0038】
なお、傾斜部6dの接続部では、導電性接着剤6bの量を適宜調整することにより裾野状のメニスカス部の線路方向での長さを調整でき、それによって信号線路のインピーダンスを微妙に調整して特性インピーダンスに高精度に整合させることもできる。また、傾斜部6dの中で中心導体3bの先端の位置を線路方向に前後させて信号線路のインピーダンスを微妙に調整して特性インピーダンスに高精度に整合させることもできる。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失の小さい良好な伝送特性の信号線路が形成される。
【0039】
本発明の回路基板において、中心導体3bの先端は広間隔部6cと傾斜部6dとの接点に位置しており、線路導体6a上の中心導体3bの先端に形成されるメニスカス部は、線路導体6aの傾斜部6dの始点に相当する位置(広間隔部6cと傾斜部6dとの接点に相当する位置)から、好ましくは、終点に相当する位置(傾斜部6dと狭間隔部6eとの接点に相当する位置)にかけて形成されていることが良く、インピーダンスの変化をほとんど発生させないものとなる。
【0040】
なお、枠体2の貫通孔2c内に挿入固定される同軸コネクタプラグ9は、外部電気回路に接続された同軸ケーブル10と枠体2に嵌着された同軸コネクタ3とを接続するためのプラグである。
【0041】
そして、本発明の半導体パッケージは、半導体素子5の電極と回路基板6の上面に形成された線路導体6aとを電気的に接続し、線路導体6aと中心導体3bとを導電性接着材6bを介して電気的に接続し、しかる後、枠体2の上面にFe−Ni−Co合金等の金属から成る蓋体4を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。この半導体装置は、基体1の対向する端部に設けられた貫通孔1bをネジ止めすることで外部電気回路基板に実装され、同軸コネクタプラグ9と外部電気回路に接続された同軸ケーブル10とを接続することにより、内部に収容する半導体素子5が外部電気回路に電気的に接続され、半導体素子5が高周波信号で作動することとなる。
【0042】
次に、図3は本発明の半導体パッケージについて実施の形態の他の例を示す断面図であり、1は基体、2は枠体、3は同軸コネクタ、4は蓋体、6は回路基板、11は保持部材である。図3のように、保持部材11に設けられた、枠体2内外を貫通する貫通孔11bに、同軸コネクタ3を外側より挿着し、保持部材11を枠体2に嵌着させる。
【0043】
枠体2の側面には保持部材11が嵌着される取付部2dが形成されている。取付部2dは、枠体2内外を貫通する貫通孔であったり、枠体2の基体1との接合面側から逆U字型に切り欠いて枠体2内外を貫通する切欠き部であったり、枠体2の蓋体4との接合面側からU字型に切り欠いて枠体2内外を貫通する切欠き部であれば良い。
【0044】
保持部材11には、回路基板6を上面に設置するための棚部11aと、同軸コネクタ3を挿着するための貫通孔11bが設けられている。棚部11aには半田等の接合材6hを載置し、接合材6hの上に線路導体6aと接地導体層6gとを具備した回路基板6を、接地導体層6g側の面(下面)が接合材6h側になるようにして設置する。貫通孔11bは枠体2外側より同軸コネクタ3が挿着されるように枠体2内側にかけて形成され、貫通孔11b内には同軸コネクタ3を嵌め込むとともに半田等の封着材8を貫通孔11bとの隙間に挿入する。中心導体3bの先端部は、線路導体6aの上面の傾斜部6dの部位に半田等の導電性接着剤6bを介して載置される。
【0045】
しかる後、加熱して接合材6hと封着材8および導電性接着剤6bを溶融させ、接合材6hにより回路基板6が棚部11aに強固に固定され、溶融した封着材8は毛細管現象により外周導体3aと貫通孔11bの内面との隙間に充填されることによって、外周導体3aが貫通孔11b内に半田等の封着材8を介して挿着され、導電性接着剤6bにより中心導体3bと線路導体6aとが接続される。
【0046】
中心導体3bを伝送される高周波信号は、貫通孔11b,11c部において貫通孔11b,11cの中心軸を伝送されることにより同軸線路を伝送され、保持部材11の枠体2内側の面から出て線路導体6aおよび導電性接着剤6bに達した後は、線路導体6a上を伝送される。この同軸線路と線路導体6aは、所定の特性インピーダンス値に整合されている。導電性接着剤6bによる接続部において、上述したように中心導体3bの先端の位置、線路導体6aの位置、および導電性接着剤6bの量により、信号線路のインピーダンスが所望の値に設定される。このようにして、半導体パッケージ内において、反射損失や透過損失等の伝送損失のない良好な信号線路が形成される。
【0047】
保持部材11の貫通孔11c内に挿入固定される同軸コネクタプラグ9は、外部電気回路に接続された同軸ケーブル10と保持部材11に挿着された同軸コネクタ3とを接続するためのプラグであり、その外周面はネジ状となっており、内周面にねじ切りを有する貫通孔11cにネジ止めされる。
【0048】
そして、本発明の半導体パッケージは、半導体素子5の電極と回路基板6の上面に被着された線路導体6aとをボンディングワイヤ7により電気的に接続し、しかる後、枠体2の上面に鉄−ニッケル−コバルト合金等の金属から成る蓋体4を半田付け法やシームウエルド法により接合することにより製品としての半導体装置となる。この半導体装置は、基体1が外部電気回路基板に実装され、同軸コネクタプラグ9と外部電気回路に接続された同軸ケーブル10とを接続することにより、内部に収容する半導体素子5が外部電気回路に電気的に接続され、半導体素子5が高周波信号で作動することとなる。
【0049】
この構成において、同軸コネクタ3および回路基板6が保持部材11に保持されて、その保持部材11が枠体2に嵌着されて取り付けられる。基体1の端部を貫通孔1bを通してネジ止め等することによって半導体パッケージを外部回路基板等に装着する際、枠体2に歪みが発生した場合においても、枠体2から同軸コネクタ3および回路基板6に伝わろうとする歪みは、保持部材11において分散および吸収される。従って、同軸コネクタ3および回路基板6に加わる応力や歪みを小さくすることができ、絶縁体3cと回路基板6にクラックが発生するのを防止できる。保持部材11で歪みを有効に分散させるためには、つまり単位体積当たりの変形を小さくさせかつ歪みを吸収させるためには、保持部材11の体積が大きいのがよく、保持部材11の厚みを枠体2より肉厚にするなどして体積を大きくする。
【0050】
本発明における高周波信号の好ましい周波数は5〜100GHz程度であり、この場合に高周波信号の伝送特性を良好なものとすることができる。
【0051】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
【0052】
【発明の効果】
本発明は、枠体の貫通孔の下方の部位に設けられた棚部の上面または保持部材の枠体内側の棚部の上面に、回路基板が設置されており、回路基板は、その上面に一端側が中心導体に他端側が半導体素子にそれぞれ電気的に接続される線路導体および線路導体の両側に形成された同一面接地導体が設けられており、同一面接地導体は、一端側に回路基板の端から所定長さで線路導体に略平行に形成された広間隔部および広間隔部から漸次線路導体に近づくように形成された傾斜部が設けられ、かつ傾斜部から他端側に略所定間隔をもって形成された狭間隔部が設けられている。
【0053】
本発明は、枠体の内面または保持部材の枠体内側に棚部を設け、この棚部上面に回路基板を載置固定したことにより、従来のように回路基板を基体上面に載置固定し回路基板上面に半導体素子を載置固定した構成よりも、回路基板を小型化できるため、それに伴い半導体パッケージを大幅に小型化できるという作用効果を有する。
【0054】
また、狭間隔部よりも特性インピーダンスを高く設定された広間隔部に中心導体の先端ではない部位(本体部)が位置するようにし、そして広間隔部と狭間隔部との間に狭間隔部の特性インピーダンスに整合するような傾斜部を設け、その傾斜部に相当する線路導体上の部位に半田等の導電性接着剤のメニスカスが位置するようにした構成により、以下のような作用効果を奏する。
【0055】
即ち、広間隔部に相当する線路導体の部位に中心導体の本体部を接続した箇所では、中心導体の接続による容量成分の発生によりインピーダンスが低くなり、もともと広間隔部によりインピーダンスを高く設定していたものが特性インピーダンスに近似することになる。また傾斜部では、中心導体の先端と線路導体との間に裾野状になった導電性接着剤のメニスカスが形成される。傾斜部では狭間隔部に向かって漸次インピーダンスが低くなっており、裾野状のメニスカス部では狭間隔部に向かって漸次容量成分が低下することよって漸次インピーダンスが高くなっている。従って、傾斜部では、傾斜部によるインピーダンスの漸次低下と、裾野状のメニスカス部によるインピーダンスの漸次増加とが相殺されて、特性インピーダンスに近似した略一定のインピーダンスとなる。
【0056】
従って、回路基板上の同一面接地導体と同軸コネクタの中心導体とを上記のように構成することにより、中心導体を回路基板の線路導体上に接続させてもインピーダンスの急激な変化を抑制できるため、高周波信号の反射損失が低減し、良好な伝送特性を得ることができる。
【0057】
さらに本発明は、同軸コネクタの挿着部と回路基板設置用の棚部を同軸コネクタの保持部材に設けて保持部材を枠体に嵌着した場合、保持部材の厚みを枠体に比べ厚くするなどして保持部材の体積を大きくすることによって、半導体パッケージをネジ止め等により外部回路基板等に装着する際に枠体に加わる歪みが保持部材で分散および吸収される。その結果、同軸コネクタと回路基板に不要な応力および歪みが伝わることを防止できる。
【0058】
また本発明は、同軸コネクタの保持部材は、枠体外側より同軸コネクタが挿着されるように枠体内側にかけて貫通孔が形成され、枠体内側の貫通孔の下方の部位に棚部が設けられ、かつ棚部の上面に半導体素子と中心導体とを電気的に接続する線路導体が上面に形成された回路基板が設置されており、基体をネジ止め等によって外部回路基板等に固定する際、枠体に歪みが発生した場合においても、枠体から同軸コネクタおよび回路基板に伝わろうとする歪みは、保持部材において分散および吸収され、同軸コネクタの絶縁体と回路基板にクラックが発生するのを防止できる。その結果、同軸コネクタの絶縁体にクラックが発生するのを防止して半導体パッケージの気密の信頼性を向上するとともに、同軸コネクタの中心導体を伝送する高周波信号の伝送特性を向上することができ、回路基板にクラックが発生するのを防止して線路導体の断線を防止し高周波信号の伝送特性を向上させ得る。
【0059】
本発明の半導体装置は、本発明の半導体素子収納用パッケージと、載置部に載置固定されて同軸コネクタに線路導体を介して電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の作用効果を有する半導体パッケージを用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態の例を示す断面図である。
【図2】本発明の半導体パッケージ内に収容された回路基板を示し、(a)は線路方向に平行な面における回路基板の部分断面図であり、(b)は回路基板の上面図である。
【図3】本発明の半導体パッケージについて実施の形態の他の例を示す断面図である。
【図4】従来の半導体パッケージの断面図である。
【符号の説明】
1:基体
1a:載置部
2:枠体
2a,11a:棚部
2b,11b:貫通孔
2d:取付部
3:同軸コネクタ
3a:外周導体
3b:中心導体
3c:絶縁体
5:半導体素子
6:回路基板
6a:線路導体
6c:広間隔部
6d:傾斜部
6e:狭間隔部
6f:同一面接地導体
11:保持部材
Claims (4)
- 上面に、一端側が筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタの前記中心導体に電気的に接続される線路導体および該線路導体の両側に形成された同一面接地導体が設けられており、該同一面接地導体は、前記一端側に所定長さで前記線路導体に略平行に形成された広間隔部および該広間隔部から漸次前記線路導体に近づくように形成された傾斜部が設けられ、かつ該傾斜部から他端側に略所定間隔をもって形成された狭間隔部が設けられており、前記中心導体の先端が前記広間隔部と前記傾斜部との接点に位置しており、前記中心導体と前記線路導体とを接続する導電性接着剤のメニスカスが前記線路導体上の前記傾斜部に相当する部位にかけて位置していることを特徴とする回路基板。
- 上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔から成る前記同軸コネクタの取着部が設けられた枠体と、前記取着部に嵌着された前記同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記枠体の前記貫通孔の下方の部位に請求項1に記載の回路基板を上面に設置した棚部が設けられていることを特徴とする半導体素子収納用パッケージ。
- 上側主面に半導体素子を載置するための載置部を有する基体と、該基体の前記上側主面に前記載置部を囲繞するように接合され、側部に貫通孔または切欠き部から成る同軸コネクタの保持部材の取付部が設けられた枠体と、筒状の外周導体およびその中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成り、前記取付部に嵌着された同軸コネクタとを具備した半導体素子収納用パッケージにおいて、前記保持部材は、前記枠体外側より前記同軸コネクタが挿着されるように前記枠体内側にかけて貫通孔が形成され、前記枠体内側の前記貫通孔の下方の部位に回路基板を上面に設置した棚部が設けられ、前記回路基板は、その上面に一端側が前記中心導体に他端側が前記半導体素子にそれぞれ電気的に接続される線路導体および該線路導体の両側に形成された同一面接地導体が設けられており、該同一面接地導体は、前記一端側に前記回路基板の端から所定長さで前記線路導体に略平行に形成された広間隔部および該広間隔部から漸次前記線路導体に近づくように形成された傾斜部が設けられ、かつ該傾斜部から前記他端側に略所定間隔をもって形成された狭間隔部が設けられており、前記中心導体の先端が前記線路導体上の前記傾斜部に相当する部位に位置していることを特徴とする半導体素子収納用パッケージ。
- 請求項2または請求項3記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記同軸コネクタに前記線路導体を介して電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001292304A JP3686855B2 (ja) | 2001-09-25 | 2001-09-25 | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001292304A JP3686855B2 (ja) | 2001-09-25 | 2001-09-25 | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003100929A JP2003100929A (ja) | 2003-04-04 |
JP3686855B2 true JP3686855B2 (ja) | 2005-08-24 |
Family
ID=19114292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001292304A Expired - Fee Related JP3686855B2 (ja) | 2001-09-25 | 2001-09-25 | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3686855B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016171157A (ja) * | 2015-03-12 | 2016-09-23 | 株式会社東芝 | 高周波半導体用パッケージ |
-
2001
- 2001-09-25 JP JP2001292304A patent/JP3686855B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003100929A (ja) | 2003-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4903738B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
JP3619479B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3752473B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3619473B2 (ja) | 半導体素子収納用パッケージ | |
JP3663349B2 (ja) | 半導体素子収納用パッケージ | |
JP3652287B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3619478B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3686854B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3716199B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3682012B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3682010B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3686853B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3574798B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3686858B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3659328B2 (ja) | 半導体素子収納用パッケージ | |
JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
JP3825343B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3716173B2 (ja) | 回路基板およびそれを用いた半導体素子収納用パッケージ | |
JP2003163512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP3619445B2 (ja) | 半導体素子収納用パッケージ | |
JP2002026618A (ja) | 半導体素子収納用パッケージ | |
JP2003124368A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
JP2004146406A (ja) | 半導体素子収納用パッケージ | |
JP2003163301A (ja) | 半導体素子収納用パッケージおよび半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |