JP2003124368A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置

Info

Publication number
JP2003124368A
JP2003124368A JP2001313184A JP2001313184A JP2003124368A JP 2003124368 A JP2003124368 A JP 2003124368A JP 2001313184 A JP2001313184 A JP 2001313184A JP 2001313184 A JP2001313184 A JP 2001313184A JP 2003124368 A JP2003124368 A JP 2003124368A
Authority
JP
Japan
Prior art keywords
conductor
semiconductor element
electrically connected
circuit board
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001313184A
Other languages
English (en)
Inventor
Takahiro Kihara
隆裕 木原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001313184A priority Critical patent/JP2003124368A/ja
Publication of JP2003124368A publication Critical patent/JP2003124368A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 高周波信号の伝送効率および気密信頼性に優
れた半導体パッケージを提供すること。 【解決手段】 基体1の上側主面に載置される回路基板
6は、絶縁基板の上面に一端部が中心導体3bに他端部
が半導体素子5にそれぞれ電気的に接続された線路導体
6aおよび線路導体6aの両側に略等間隔をもって形成
された同一面接地導体6cが設けられて成るとともに、
一端部側の絶縁基板の端面が枠体2の内面に接してお
り、同一面接地導体6cは、枠体2の内面に中心導体3
bとの距離が2〜15mmであるL字状の導電性部材1
1を介して電気的に接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、信号入出力部に同
軸コネクタを用いた半導体素子収納用パッケージおよび
半導体装置に関する。
【0002】
【従来の技術】従来、光通信分野で用いられる半導体素
子や、マイクロ波帯,ミリ波帯等の高周波信号で駆動す
る各種半導体素子を収納する半導体素子収納用パッケー
ジ(以下、半導体パッケージという)には、半導体素子
と外部電気回路基板とを電気的に接続するための入出力
端子として同軸コネクタが用いられている。この同軸コ
ネクタを具備した半導体パッケージを図5に断面図で示
す。同図において、21は基体、22は枠体、23は同
軸コネクタ、24は蓋体、26は回路基板である。
【0003】基体21は鉄(Fe)−ニッケル(Ni)
−コバルト(Co)合金や銅(Cu)−タングステン
(W)等の金属から成る略四角形の板状体であり、その
上側主面の略中央部には、IC,LSI,半導体レーザ
(LD),フォトダイオード(PD)等の半導体素子2
5を搭載して成る回路基板26を載置する載置部21a
が形成されている。載置部21aには、半導体素子25
が、例えばアルミナ(Al23)質セラミックス等から
成る回路基板26に搭載された状態で載置固定される。
【0004】なお、回路基板26に搭載された半導体素
子25は、その電極が、回路基板26に被着形成されて
いる線路導体26aにボンディングワイヤ27等を介し
て電気的に接続されている。
【0005】基体21の上側主面の外周部には載置部2
1aを囲繞するようにして枠体22が立設されており、
枠体22は基体21とともにその内側に半導体素子25
を収容する空所を形成する。この枠体22は基体21と
同様にFe−Ni−Co合金やCu−Wの焼結材等から
成り、基体21と一体成形される、または基体21に銀
ろう等のろう材を介してろう付けされる、またはシーム
溶接法等の溶接法により接合されることによって基体2
1の上側主面外周部に立設される。
【0006】枠体22の側部には同軸コネクタ23が嵌
着される貫通孔22aが形成されており、貫通孔22a
内に同軸コネクタ23を嵌め込むとともに半田等の封着
材28を貫通孔22a内の隙間に挿入し、しかる後、加
熱して封着材28を溶融させ、溶融した封着材28を毛
細管現象により同軸コネクタ23と貫通孔22aの内面
との隙間に充填させることによって、同軸コネクタ23
が貫通孔22a内に封着材28を介して嵌着接合され
る。
【0007】同軸コネクタ23は、Fe−Ni−Co合
金等の金属から成る円筒状の外周導体23aの中心軸部
分に、信号線路としてFe−Ni−Co合金等の金属か
ら成る棒状の中心導体23bが絶縁体23cを介して固
定されて成る。そして、接地導体としての外周導体23
aが封着材28を介して枠体22に電気的に接続されて
おり、特性インピーダンスに整合された同軸線路モード
の信号線路を形成している。また、中心導体23bが半
田等から成る導電性接着材26bを介して回路基板26
の線路導体26aに電気的に接続される。図6に回路基
板26の平面図を示すように、線路導体26aの両側に
は略等間隔をもって同一面接地導体26cが形成されて
おり、線路導体26aは所定の特性インピーダンスに整
合されたコプレーナ線路となっている。
【0008】そして、枠体22の上面に蓋体24をろう
付け法やシームウエルド法等の溶接法によって接合し、
基体21、枠体22および蓋体24から成る容器内部に
半導体素子25を収容し気密に封止することによって製
品としての半導体装置となる。
【0009】上記の同軸コネクタ23において、同一面
接地導体26cと外周導体23aの突起部とを電気的に
接続することにより、同軸線路部の接地電位とコプレー
ナ線路部の接地電位とを同一電位とし、高周波信号を効
率よく伝送できるものが提案されている(特開2001
−52819参照)。
【0010】
【発明が解決しようとする課題】しかしながら、図5,
図6に示した従来の半導体パッケージでは、枠体22と
回路基板26の同一面接地導体26cとが電気的に接続
されていないため、中心導体23bの線路導体26aと
の接続部付近で枠体22と同一面接地導体26cとの電
位が異なるため、中心導体23bと線路導体26aの接
続部で特性インピーダンスに整合できず、その接続部で
高周波信号の反射損失が発生し、高周波信号を効率よく
伝送できないという問題点があった。
【0011】また、特開2001−52819に示され
るような半導体パッケージでは、枠体22と同一面接地
導体26cとが電気的に接続されているため、同一電位
とすることができ、接続部で高周波信号の反射損失を低
減できるが、外周導体23aに突起部を設けているため
外周導体23aが肉厚になり、外周導体23aと絶縁体
23cとの熱膨張差により絶縁体23cに大きな応力が
加わり絶縁体23cがクラック等によって破損し易くな
る。その結果、半導体パッケージ内部を気密に保つこと
ができなくなる場合があり、半導体パッケージ内部に収
容する半導体素子を長期にわたり正常かつ安定に作動さ
せることができないという問題点があった。
【0012】従って、本発明は上記問題点に鑑み完成さ
れたものであり、その目的は、高周波信号の伝送効率に
優れ、また内部に収容する半導体素子を長期にわたり正
常かつ安定に作動させ得る半導体パッケージを提供する
ことにある。
【0013】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上側主面に半導体素子および回路基板を載置する
ための載置部を有する基体と、該基体の前記上側主面の
外周部に前記載置部を囲繞するように接合され、側部に
貫通孔が形成された金属製の枠体と、筒状の外周導体お
よびその中心軸に設置された中心導体ならびにそれらの
間に介在させた絶縁体から成るとともに前記貫通孔に嵌
着された同軸コネクタとを具備した半導体素子収納用パ
ッケージにおいて、前記回路基板は、絶縁基板の上面に
一端部が前記中心導体に他端部が前記半導体素子にそれ
ぞれ電気的に接続された線路導体および該線路導体の両
側に略等間隔をもって形成された同一面接地導体が設け
られて成るとともに、前記一端部側の前記絶縁基板の端
面が前記枠体の内面に接しており、前記同一面接地導体
は、前記枠体の内面に前記中心導体との距離が2〜15
mmであるL字状の導電性部材を介して電気的に接続さ
れていることを特徴とする。
【0014】本発明の半導体パッケージによれば、回路
基板の同一面接地導体は枠体の内面に中心導体との距離
が2〜15mmであるL字状の導電性部材を介して電気
的に接続されていることから、同一面接地導体と枠体の
貫通孔に嵌着された同軸コネクタの外周導体とが確実に
電気的に接続され、同軸線路部の接地電位とコプレーナ
線路部の接地電位とを同一電位とすることができる。そ
の結果、中心導体と線路導体との接続部における高周波
信号の反射損失を低減させ、高周波信号を効率よく伝送
させることが可能となる。
【0015】本発明の半導体装置は、上記本発明の半導
体素子収納用パッケージと、前記載置部に載置固定され
るとともに前記同軸コネクタに前記線路導体を介して電
気的に接続された半導体素子と、前記枠体の上面に接合
された蓋体とを具備したことを特徴とする。
【0016】本発明は、上記の構成により、上記本発明
の半導体パッケージを用いた信頼性の高い半導体装置を
提供できる。
【0017】
【発明の実施の形態】本発明の半導体パッケージについ
て以下に詳細に説明する。図1は本発明の半導体パッケ
ージについて実施の形態の一例を示す断面図であり、1
は基体、2は枠体、3は同軸コネクタ、4は蓋体、6は
回路基板である。
【0018】本発明の半導体パッケージは、上側主面に
半導体素子5および回路基板6を載置するための載置部
1aを有する基体1と、基体1の上側主面の外周部に載
置部1aを囲繞するように接合され、側部に貫通孔2a
が形成された金属製の枠体2と、筒状の外周導体3aお
よびその中心軸に設置された中心導体3bならびにそれ
らの間に介在させた絶縁体3cから成るとともに貫通孔
2aに嵌着された同軸コネクタ3とを具備した基本構成
である。
【0019】本発明の基体1はFe−Ni−Co合金等
の金属やCu−Wの焼結材等から成り、そのインゴット
に圧延加工や打ち抜き加工等の従来周知の金属加工法、
または射出成形と切削加工等を施すことによって、所定
の形状に製作される。基体1の上側主面の略中央部に
は、IC,LSI,半導体レーザ(LD),フォトダイ
オード(PD)等の半導体素子5を載置するための載置
部1aが設けられており、載置部1aには半導体素子5
を搭載して成る回路基板6が載置固定される。半導体素
子5は、その電極が、回路基板6の上面に被着形成され
ている線路導体6aにボンディングワイヤ7等を介して
電気的に接続されている。つまり、線路導体6aは、そ
の一端部が中心導体3bに、他端部が半導体素子5にそ
れぞれ電気的に接続されている。
【0020】また、基体1の上側主面の外周部には載置
部1aを囲繞するようにして枠体2が立設接合されてお
り、枠体2は基体1とともにその内側に半導体素子5を
収容する空所を形成する。この枠体2は、基体1と同様
にFe−Ni−Co合金やCu−Wの焼結材等から成
り、基体1と一体成形される、または基体1に銀(A
g)ろう等のろう材を介してろう付けされる、またはシ
ーム溶接法等の溶接法により接合されることによって基
体1の上側主面の外周部に立設される。
【0021】枠体2の側部には同軸コネクタ3が嵌着さ
れる貫通孔2aが形成されている。貫通孔2aに同軸コ
ネクタ3を嵌着する場合、同軸コネクタ3を嵌め込むと
ともに半田等の封着材8を貫通孔2aとの隙間に挿入す
る。しかる後、加熱して封着材8を溶融させ、溶融した
封着材8は毛細管現象により同軸コネクタ3と貫通孔2
aの内面との隙間に充填されることによって、同軸コネ
クタ3が貫通孔2aに封着材8を介して嵌着接合され
る。
【0022】同軸コネクタ3は、内部に収容する半導体
素子5を外部の同軸ケーブル10に電気的に接続するも
のであり、Fe−Ni−Co合金等の金属から成る円筒
状の外周導体3aの中心軸に同じくFe−Ni−Co合
金等の金属から成る中心導体3bが絶縁体3cを介して
固定された構造をしている。
【0023】中心導体3bを伝送する高周波信号は、貫
通孔2a,2b部において貫通孔2a,2bの中心軸を
同軸線路のモードで伝送し、特性インピーダンス値に整
合されている。中心導体3bが枠体2の内面から突出し
て線路導体6aと半田等の導電性接着材6bにより接続
された部分以降では、高周波信号は回路基板6の上面に
被着形成された線路導体6a上を伝送する。
【0024】本発明において、回路基板6は、絶縁基板
の上面に一端部が中心導体3bに他端部が半導体素子5
にそれぞれ電気的に接続された線路導体6aおよび線路
導体6aの両側に略等間隔をもって形成された同一面接
地導体6cが設けられて成るとともに、一端部側の絶縁
基板の端面が枠体2の内面に接しており、同一面接地導
体6cは、枠体2の内面に中心導体3bとの距離が2〜
15mmであるL字状の導電性部材11を介して電気的
に接続されている。なお、回路基板6を成す絶縁基板
は、線路導体6aの一端部側に位置する端面が枠体2の
内面に接しており、同一面接地導体6cと枠体2の内面
とが導通され易いようになっている。また、同一面接地
導体6cが絶縁基板の一端部側に位置する端面に延出し
ていれば、同一面接地導体6cと枠体2の内面とが確実
に導通され好ましい。
【0025】本発明では、図2に平面図で、また図3に
斜視図で示すように、回路基板6の上面には、線路導体
6aの両側に略等間隔をもって形成された同一面接地導
体6cを設けて線路導体6aをコプレーナ線路とし、か
つ同一面接地導体6cと枠体2の内面とをL字状の導電
性部材11によって電気的に接続する。導電性部材11
と同一面接地導体6cおよび枠体2は、銀(Ag)ろう
等のろう材や金(Au)−錫(Sn)半田,鉛(Pb)
−Sn半田等の半田によってそれぞれ接合され、電気的
に接続される。
【0026】図4は導電性部材11の拡大図であり、
(a)は拡大側面図、(b)は拡大正面図、(c)は他
の例の拡大側面図である。導電性部材11は、Fe−N
i−Co合金,Cu,Ag等の金属や導電性樹脂等から
なり、好ましくは厚さtはt=0.1〜0.3mm、下
側の長さLおよび上側の長さLはL=1〜3mm、幅W
はW=0.5〜3mmであるのがよい。
【0027】t<0.1mmの場合、導電性部材11が
薄すぎるため、導電性部材11の取り扱い時に折れ等の
破損が生じやすく、また導電性部材11と同一面接地導
体6cおよび枠体2を接合した後のろう材または半田と
の熱膨張差による歪みが導電性部材11に加わり破損し
やすくなる。導電性部材11が破損すると同一面接地導
体6cと枠体2との電気的接続ができなくなり、同一面
接地導体6cと枠体2とを同一電位に保つことができ
ず、中心導体3bおよび線路導体6aから構成される信
号線路により伝送される高周波信号の反射損失が大きく
なり易い。t>0.3mmの場合、導電性部材11と同
一面接地導体6cとの接合部で、回路基板6に導電性部
材11との熱膨張差による応力が大きく加わり、回路基
板6にクラック等の破損が生じて、導電性部材11と同
一面接地導体6cとの電気的接続ができなくなったり、
同一面接地導体6cおよび線路導体6aが断線し、線路
導体6aで高周波信号が伝送されなくなる場合がある。
【0028】L<1mmの場合、導電性部材11が小さ
すぎて導電性部材11と同一面接地導体6cおよび枠体
2を接合する際の取り扱いが困難になり、導電性部材1
1と同一面接地導体6cおよび枠体2を接合する作業の
作業性が著しく低下し、確実に接合するのが困難にな
る。L>3mmの場合、導電性部材11と同一面接地導
体6cとの接合部で、回路基板6に導電性部材11との
熱膨張差による応力が大きく加わり、回路基板6にクラ
ック等の破損が生じて、導電性部材11と同一面接地導
体6cとの電気的接続ができなくなったり、同一面接地
導体6cおよび線路導体6aが断線し、線路導体6aで
高周波信号が伝送されなくなる場合がある。
【0029】W<0.5mmの場合、導電性部材11が
小さすぎて導電性部材11と同一面接地導体6cおよび
枠体2を接合する際の取り扱いが困難になり、導電性部
材11と同一面接地導体6cおよび枠体2を接合する作
業の作業性が著しく低下し、確実に接合するのが困難に
なる。W>3mmの場合、導電性部材11と同一面接地
導体6cとの接合部で、回路基板6に導電性部材11と
の熱膨張差による応力が大きく加わり、回路基板6にク
ラック等の破損が生じて、導電性部材11と同一面接地
導体6cとの電気的接続ができなくなったり、同一面接
地導体6cおよび線路導体6aが断線し、線路導体6a
で高周波信号が伝送されなくなる場合がある。
【0030】また、図4(c)に示すように、枠体2と
同一面接地導体6cとに接合される側の面に、ろう材ま
たは半田を貼り付けたクラッド材を設けるのがよく、接
合時の作業性が著しく向上することとなる。
【0031】図2および図3に示すように、導電性部材
11と中心導体3bとの距離Dは、D=2〜15mmで
あるのがよい。
【0032】D<2mmの場合、導電性部材11と線路
導体6aとの距離が近づくこととなり、導電性部材11
と同一面接地導体6cとを接合するためのろう材または
半田が線路導体6aへ流れ込み、同一面接地導体6cと
線路導体6aとが電気的に短絡して高周波信号を伝送で
きなくなる場合がある。D>15mmの場合、中心導体
3bと導電性部材11との距離が大きくなり、中心導体
3bおよび線路導体6a近傍の接地電位を略同一にする
のが困難になるため、中心導体3bと線路導体6aとの
接続部を伝送する高周波信号の反射損失が大きくなり高
周波信号を効率よく伝送させることができなくなる場合
がある。
【0033】このようにして、半導体パッケージ内にお
いて、反射損失や透過損失等の伝送損失の小さい良好な
伝送特性の信号線路が形成される。
【0034】枠体2の貫通孔2b内に挿入固定される同
軸コネクタプラグ9は、外部電気回路に接続された同軸
ケーブル10と枠体2に嵌着された同軸コネクタ3とを
接続するためのプラグである。
【0035】そして、本発明の半導体パッケージは、半
導体素子5の電極と回路基板6の上面に形成された線路
導体6aとを電気的に接続し、線路導体6aと中心導体
3bとを導電性接着材6bを介して電気的に接続し、し
かる後、枠体2の上面にFe−Ni−Co合金等の金属
から成る蓋体4を半田付け法やシームウエルド法により
接合することにより製品としての半導体装置となる。こ
の半導体装置は、基体1が外部電気回路基板に実装さ
れ、同軸コネクタプラグ9と外部電気回路に接続された
同軸ケーブル10とを接続することにより、内部に収容
する半導体素子5が外部電気回路に電気的に接続され、
半導体素子5が高周波信号で作動することとなる。
【0036】本発明における高周波信号の好ましい周波
数は5〜60GHz程度であり、この場合に高周波信号
の伝送特性を良好なものとすることができる。
【0037】なお、本発明は上記実施の形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲内であ
れば種々の変更は可能である。
【0038】
【発明の効果】本発明は、基体の上側主面に載置される
回路基板は、絶縁基板の上面に一端部が中心導体に他端
部が半導体素子にそれぞれ電気的に接続された線路導体
および線路導体の両側に略等間隔をもって形成された同
一面接地導体が設けられて成るとともに、一端部側の絶
縁基板の端面が枠体の内面に接しており、同一面接地導
体は、枠体の内面に中心導体との距離が2〜15mmで
あるL字状の導電性部材を介して電気的に接続されてい
ることから、同一面接地導体と枠体の貫通孔に嵌着され
た外周導体とが確実に電気的に接続され、同軸線路部の
接地電位とコプレーナ線路部の接地電位とを同一電位と
することができる。その結果、中心導体と線路導体との
接続部における高周波信号の反射損失が低減し、高周波
信号を効率よく伝送させることが可能となる。
【0039】また、同軸コネクタの絶縁体がクラック等
によって破損することがなく、半導体パッケージ内部の
気密信頼性を向上させることが可能であり、半導体パッ
ケージ内部に収容する半導体素子を長期にわたり正常か
つ安定に作動させることができる。
【0040】本発明の半導体装置は、本発明の半導体素
子収納用パッケージと、載置部に載置固定されて同軸コ
ネクタに線路導体を介して電気的に接続された半導体素
子と、枠体の上面に接合された蓋体とを具備したことに
より、上記本発明の作用効果を有する半導体パッケージ
を用いた信頼性の高い半導体装置となる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージについて実施の形態
の例を示す断面図である。
【図2】本発明の半導体パッケージにおける回路基板の
平面図である。
【図3】本発明の半導体パッケージにおける回路基板の
部分斜視図である。
【図4】本発明の半導体パッケージにおけるL字状の導
電性部材を示し、(a)は導電性部材の拡大側面図、
(b)は導電性部材の拡大正面図、(c)は導電性部材
の他の例の拡大側面図である。
【図5】従来の半導体パッケージの断面図である。
【図6】従来の半導体パッケージにおける回路基板の平
面図である。
【符号の説明】
1:基体 1a:載置部 2:枠体 2a:貫通孔 3:同軸コネクタ 3a:外周導体 3b:中心導体 3c:絶縁体 4:蓋体 5:半導体素子 6:回路基板 6a:線路導体 6c:同一面接地導体 11:導電性部材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 上側主面に半導体素子および回路基板を
    載置するための載置部を有する基体と、該基体の前記上
    側主面の外周部に前記載置部を囲繞するように接合さ
    れ、側部に貫通孔が形成された金属製の枠体と、筒状の
    外周導体およびその中心軸に設置された中心導体ならび
    にそれらの間に介在させた絶縁体から成るとともに前記
    貫通孔に嵌着された同軸コネクタとを具備した半導体素
    子収納用パッケージにおいて、前記回路基板は、絶縁基
    板の上面に一端部が前記中心導体に他端部が前記半導体
    素子にそれぞれ電気的に接続された線路導体および該線
    路導体の両側に略等間隔をもって形成された同一面接地
    導体が設けられて成るとともに、前記一端部側の前記絶
    縁基板の端面が前記枠体の内面に接しており、前記同一
    面接地導体は、前記枠体の内面に前記中心導体との距離
    が2〜15mmであるL字状の導電性部材を介して電気
    的に接続されていることを特徴とする半導体素子収納用
    パッケージ。
  2. 【請求項2】 請求項1記載の半導体素子収納用パッケ
    ージと、前記載置部に載置固定されるとともに前記同軸
    コネクタに前記線路導体を介して電気的に接続された半
    導体素子と、前記枠体の上面に接合された蓋体とを具備
    したことを特徴とする半導体装置。
JP2001313184A 2001-10-10 2001-10-10 半導体素子収納用パッケージおよび半導体装置 Pending JP2003124368A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001313184A JP2003124368A (ja) 2001-10-10 2001-10-10 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001313184A JP2003124368A (ja) 2001-10-10 2001-10-10 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2003124368A true JP2003124368A (ja) 2003-04-25

Family

ID=19131714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001313184A Pending JP2003124368A (ja) 2001-10-10 2001-10-10 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2003124368A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141075A (ja) * 2008-12-11 2010-06-24 Nippon Telegr & Teleph Corp <Ntt> Icパッケージ用治具
JP2019216216A (ja) * 2018-06-14 2019-12-19 Necスペーステクノロジー株式会社 半導体装置の製造方法および半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141075A (ja) * 2008-12-11 2010-06-24 Nippon Telegr & Teleph Corp <Ntt> Icパッケージ用治具
JP2019216216A (ja) * 2018-06-14 2019-12-19 Necスペーステクノロジー株式会社 半導体装置の製造方法および半導体装置
JP7095866B2 (ja) 2018-06-14 2022-07-05 Necスペーステクノロジー株式会社 半導体装置の製造方法および半導体装置

Similar Documents

Publication Publication Date Title
JP3752473B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003124368A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3716199B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3619479B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3619473B2 (ja) 半導体素子収納用パッケージ
JP3574798B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003163301A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3663349B2 (ja) 半導体素子収納用パッケージ
JP3686855B2 (ja) 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置
JP3773803B2 (ja) 半導体素子実装用パッケージおよび半導体素子実装方法
JP3652287B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686853B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3825343B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3619478B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3682012B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2003163512A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686854B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2001237482A (ja) 光半導体素子収納用パッケージ
JP2003347468A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3682010B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004063614A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3686858B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002026618A (ja) 半導体素子収納用パッケージ
JP2003068903A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3659328B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050531