JP7095866B2 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP7095866B2
JP7095866B2 JP2018113726A JP2018113726A JP7095866B2 JP 7095866 B2 JP7095866 B2 JP 7095866B2 JP 2018113726 A JP2018113726 A JP 2018113726A JP 2018113726 A JP2018113726 A JP 2018113726A JP 7095866 B2 JP7095866 B2 JP 7095866B2
Authority
JP
Japan
Prior art keywords
base plate
plate portion
wall portion
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018113726A
Other languages
English (en)
Other versions
JP2019216216A (ja
Inventor
英樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Space Technologies Ltd
Original Assignee
NEC Space Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Space Technologies Ltd filed Critical NEC Space Technologies Ltd
Priority to JP2018113726A priority Critical patent/JP7095866B2/ja
Publication of JP2019216216A publication Critical patent/JP2019216216A/ja
Application granted granted Critical
Publication of JP7095866B2 publication Critical patent/JP7095866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、半導体装置の製造方法、および半導体装置に関する。
本発明に関連する技術として、特許文献1に記載された半導体装置がある。この半導体装置は、半導体素子とボンディングワイヤとをアルミナ基板に実装し、これをケースに収容した構造となっている。また、本発明に関連する技術として、特許文献2に記載された半導体パッケージモジュールがある。この半導体パッケージモジュールにあっても、基板に実装された集積回路と信号配線とを密閉容器に収容した構造となっている。
特開2002-246496号公報 特開2005-050974号公報
ところで、HIC(Hybirid Integrated Circuit)のような半導体装置にあっては、基板や素子類などの実装対象部品をより高密度に数多く実装しようとすると、パッケージ筐体の外壁、あるいは内部空間を仕切る内壁が基板から立ち上がった構造であることに起因して、実装しようとする部品等が実装作業者の視界から見えなくなってしまい、組立の作業性が悪化することになる。
この対策として、部品をパッケージ筐体内に実装する工程(具体的には、共晶金属ロウ材あるいは導電性接着剤を用いたダイボンディング工程)、において、作業対象個所を目視するため、あるいは作業スペースを確保するため、パッケージ筐体の向きを多様に変えながらダイボンディング作業を行うことが必要となる。
また、上記の対策によりダイボンディング工程を終えた後、実装した部品間を金線あるいはアルミニウム線等の導体ワイヤで接続する作業(ワイヤボンディング工程)が行われるが、この工程時においても、パッケージ筐体の外壁が立ち上がっているため、ワイヤボンディングツールの先端が作業者の視界に入り難くなることがある。このため、部品が実装できるスペースがあるのに実装できない死角エリアが生じてしまい、基板の表面の全部を実装領域として利用することが難しく、部品実装密度の向上を妨げている。また、基板の表面に広く実装面積を確保しようとすると、パッケージ筐体の向きを頻繁に変えながらボンディング作業を行うことになり、作業性が悪化することになる。
この発明は、上述した事情に鑑みてなされたものであって、パッケージ内で半導体装置の実装面積をできるだけ大きく確保した製造方法、および半導体装置を提供することを目的とする。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の第1の態様にかかる半導体装置の製造方法は、半導体素子およびこの半導体素子に接続された接続導体が実装されるベース板部と、このベース板部と交差する方向に立ち上がって前記半導体素子および接続導体の実装領域を囲む外壁部とをそれぞれ所定形状に形成する工程と、前記ベース板部に前記半導体素子および接続導体を実装する工程と、前記半導体素子および接続導体が実装されたベース板部に前記外壁部を取り付ける工程とを有する。
本発明の第2の態様にかかる半導体装置は、ベース板部と、このベース板部と交差する交差する方向に立ち上がって前記ベース板部の所定領域を囲む外壁部と、この外壁部の内側に実装された半導体素子および接続導体と、前記ベース板部と外壁部とを互いに連結する連結部と有する。
本発明によれば、ベース板部の半導体素子等の実装可能領域を拡大することができる。
本発明の第1の態様にかかる製造方法の組立て前の状態を示す分解斜視図である。 第1の態様における組立て状態を示す斜視図である。 本発明の第1実施形態にかかる製造方法の半導体装置の組み立て前の状態を示す分解斜視図である。 第1実施形態におけるベース板部に外壁部を固定した状態の斜視図である。 (a)は、第1実施形態のベース板部に外壁部と内壁部とを固定した状態の上方から見た斜視図、(b)は下方から見た斜視図である。 第1実施形態の製造方法における半導体装置の工程毎の構造を示す断面図である。
図1、2は、本発明第1の態様にかかる半導体装置の製造方法により製造された第2の態様にかかる半導体装置を示す。
符号1はベース板部であって、このベース板部1には、半導体素子2と接続導体3とが実装されている。これら半導体素子2と接続導体3とが実装されている領域を囲んで、ベース板部とほぼ平面視で重なる平面形状を有する枠状の外壁部4が設けられている。この外壁部4とベース板部1との間には、これらを互いに連結する連結部(図示略)が設けられる。
前記ベース板部1と外壁部4は、それぞれ、予め図1に示すような所定形状に形成される。外壁部4は、図1に示すように、前記ベース板部1上に半導体素子2と接続導体3とを実装した後、図2に示すように、前記ベース板部1に取り付けられ、連結部(図示略)を介して互いに連結される。
上記構成によれば、ベース板部1に外壁部4を取り付ける前に、ベース板部1上への半導体素子2、接続導体3の実装作業を行うことができる。
したがって、実装に際してダイボンディング、あるいは、ワイヤボンディングを行う作業機が作業個所へ容易にアプローチすることができ、また、外壁部4に妨げられることなく、作業者が作業個所を目視しながら作業を行うことができる。したがって、ベース板部1上における半導体素子2等を実装すべき領域を外壁部4の近くまで最大限に利用して実装面積を拡大することができる。
図3~6を参照して本発明の一実施形態を説明する。なお、図3~6において、図1、2と共通の構成要素には、同一符号を付し、説明を簡略化する。
図3は、一実施形態にかかる半導体装置の製造方法の構成部品を分解状態で示すものである。この半導体装置を構成するパッケージは、例えば金属を加工して所定形状に形成したベース板部1と、このベース板部1の周囲から立ち上がる、同じく金属を加工して所定形状に形成した外壁部4と、外壁部4により囲まれた空間内を仕切って前記ベース板部1の略中央部から立ち上がる内壁部5と、前記外壁部4、内壁部5の上に設けられて内部の空間を密閉する蓋部6とにより概略構成されている。
前記ベース板部1には、これを貫通して、図5(b)に示すように、下面から突出する金属製の下出しリード7が設けられ、この下出しリード7とベース板部1との間には、電気絶縁性を有するガラス焼結体等の絶縁体がその貫通個所を埋めるように設けられ、この絶縁体によって、前記下出しリード7がベース板部1に支持固定されている。
前記下出しリード7は、HICの仕様等に応じて、入出力端子、電源供給等の必要な機能により定まる所定本数、配置により設けられている。また下出しリード7の上端は、ベース板部1の上面にて、前記接続導体3によって半導体素子2の接続端子に接続されている。前記ベース板部1上に設けられる電子素子は、前記半導体素子2に限られるものではなく、HICの機能に応じて、半導体素子2に加えて、あるいはこれに代えて、コンデンサ(c)、コイル(L)、抵抗(R)等の回路素子であっても良いのはもちろんである。
なお前記ベース板部1には、平面視において前記外壁部4と重なる領域から外方に突出する取り付け片1aが複数設けられている。また取り付け片1aは、ボルト等が貫通する取り付け孔1bを有する。
前記ベース板1の上面には、前記半導体素子2が取り付けられる面より凹んだ外縁凹部1cと中央凹部1dとが形成されている。これら外周凹部1bと中央凹部1cとは、例えば金属を機械加工することによって形成されるが、その深さは、前記外壁部4の位置決め精度を担保する趣旨から、0.5mm程度とすることが望ましい。
外縁凹部1cは、前記外壁部4がなす枠状の形状に対応した平面形を有して、外壁部4の底面と接している。また中央凹部1dは、前記内壁部5がなす直線状の形状に対応する平面形を有して、内壁部5の底面と接している。また上面側の中央凹部1dに対応する位置の下面側には、図5に示すように下面側凹部1eが形成されている。なお中央凹部1dと下面側凹部1eとの間は、約0.2mmの肉厚とすることが望ましい。すなわち、中央凹部1dと内壁部5とを熱融着する際にレーザー光の照射によって溶融して内壁部5に一体に融着するのに最適な厚さに設定されている。
一実施形態の製造方法を図3~図5を参照して説明する。
第1工程
図3に示すように、ベース板部1、外壁部4、内壁部5、蓋部6を所定形状に形成する。
第2工程
所定形状に形成されたベース板部1に、図6(a)に示すように、例えばダイボンディングにより半導体素子2を実装する。この部品実装には、金と錫との共晶金属ロウ材あるいは導電性接着剤が好適に用いられる。さらに、ワイヤボンディングにより、半導体素子2と下出しリード7とを接続導体3により接続する。またHICの機能に応じて、その他の回路素子を搭載して接続導体3により接続し、あるいは、ベース板部1上に導波路等を形成する。このダイボンディング、あるいはワイヤボンディングの工程にあっては、ベース板部1に半導体素子2以外が配置されていないため、ボンディングツールがボンディング処理個所へ到達すること、あるいは、作業者がボンディング個所を目視する障害となる物体が存在せず、作業性が良好となるとともに、ベース板部1の周縁の外壁部4を設けるべき領域の近くまで、広い領域を半導体素子等の実装領域として確保することができる。
第3工程
図4に示すように、ベース板部1の凹部1cに外壁部4をはめ込み、例えば、図6(b)に示すように、レーザーシール溶接機によって外壁部4の周囲からレーザー光Lを照射することによって、ベース板部1と外壁部4とを構成する金属を融着により一体化する。ここで、ベース板部1と外壁部4との間にこれらが互いに溶け合った融着部(図示略)が形成される。
第4工程
図5(a)に示すように、ベース板部1の凹部1dに内壁部5をはめ込み、例えば、図6(c)に示すように、レーザーシール溶接機からレーザー光Lを照射することによって、融着により一体化する。図示例では、ベース板部1に形成された下面側凹部1eを介してレーザー光Lを凹部1dと内壁部5との接触部へ照射し、この接触部の周囲でベース板部1と内壁部5とを構成する金属を融着により一体化する。ここで、前記ベース板部1には、下面側凹部1eが設けられているので、ベース板部1の下面側から内壁部5との融着個所に対応する領域を目視しながらレーザー光を照射することができる。
なお、第3工程による外壁部4の取り付け前(ベース板部1上に外壁部4が配置されていない状態で)内壁部5のレーザー溶接を行うようにしても良い。内壁部5を取り付けた状態の下面視を図5(b)に示す。
さらに、外壁部4の上に蓋部6を取り付け、固着するとパッケージに封入された半導体装置(HIC)が完成する。
前記一実施形態は、ベース板上に半導体素子と接続導体とを設けた例を説明したが、ベース板上に他の回路素子、あるいはパッケージされた集積回路、導波管、を設けても良い。
前記一実施形態のベース板における半導体素子、下出しリードの配置は図示例に限定されるものではなく、他の寸法、配置にも本発明を適用することができる。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
本発明は、マイクロ波装置で使用されるHICの他、他の用途で使用されるHICに適用することができる。
1 ベース板部
1a 取り付け片
1b 取り付け孔
1c 周縁凹部
1d 中央凹部
1e 下面側凹部
2 半導体素子
3 接続導体
4 外壁部
5 内壁部
6 蓋部
7 下出しリード
L レーザー光

Claims (7)

  1. 半導体素子およびこの半導体素子に接続された接続導体が実装される金属製のベース板部と、このベース板部と重なる平面形状を有する枠状をなし、その周縁部からベース板部と交差する方向に立ち上がって前記半導体素子および接続導体の実装領域を囲む金属製の外壁部とをそれぞれ所定形状に形成する工程と、
    前記ベース板部に前記半導体素子および接続導体を実装する工程と、
    前記半導体素子および接続導体が実装されたベース板部に前記外壁部を取り付ける工程と、を有し、
    前記ベース板部の周縁部には、前記外壁部に対応する平面形状を有し、外壁部によって囲まれる領域より厚さが薄い部分が形成されている、半導体装置の製造方法。
  2. 前記ベース板部上の前記外壁部に囲まれた領域に、前記半導体素子および接続導体の実装後、前記領域を区画する内壁部を設ける工程を有する、請求項1に記載の半導体装置の製造方法。
  3. 前記外壁部は前記ベース板部にレーザー溶接により融着されている、請求項1または2のいずれか一項に記載の半導体装置の製造方法。
  4. 前記内壁部が取り付けられる前記ベース板部の一の面の凹部に対応する位置の他の面に下面側凹部を有する、請求項に記載の半導体装置の製造方法。
  5. 前記ベース板部の他の面から前記下面側凹部を経由して前記内壁部とベース板部との接触部を加熱して融着する工程を有する請求項に記載の半導体装置の製造方法。
  6. 金属製のベース板部と、このベース板部と重なる平面形状を有する枠状をなし、その周縁部からベース板部と交差する交差する方向に立ち上がって前記ベース板部の所定領域を囲む金属製の外壁部と、この外壁部の内側に実装された半導体素子および接続導体と、前記ベース板部と外壁部とを互いに連結する連結部と、を有し、
    前記ベース板部の周縁部には、前記外壁部に対応する平面形状を有し、外壁部によって囲まれる領域より厚さが薄い部分が形成されている、
    半導体装置。
  7. 前記ベース板部の一の面の前記外壁部に囲まれた領域を区画する内壁を有し、
    前記ベース板部の他の面の前記内壁が取り付けられる個所に対応する位置に下面側凹部を有する、請求項6に記載の半導体装置。
JP2018113726A 2018-06-14 2018-06-14 半導体装置の製造方法および半導体装置 Active JP7095866B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018113726A JP7095866B2 (ja) 2018-06-14 2018-06-14 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018113726A JP7095866B2 (ja) 2018-06-14 2018-06-14 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2019216216A JP2019216216A (ja) 2019-12-19
JP7095866B2 true JP7095866B2 (ja) 2022-07-05

Family

ID=68918905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018113726A Active JP7095866B2 (ja) 2018-06-14 2018-06-14 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP7095866B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124368A (ja) 2001-10-10 2003-04-25 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2005050974A (ja) 2003-07-31 2005-02-24 Toshiba Corp 半導体パッケージおよび光通信モジュール並びに半導体装置
JP2006128517A (ja) 2004-10-29 2006-05-18 Kyocera Kinseki Corp 電子部品の製造方法
US20160095214A1 (en) 2014-09-29 2016-03-31 Ngk Spark Plug Co., Ltd. Ceramic substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553617A (en) * 1978-06-21 1980-01-11 Hitachi Ltd Metallic base for hybrid integrated circuit
JPS63239846A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体デバイスの製造方法
JP2823461B2 (ja) * 1992-12-11 1998-11-11 三菱電機株式会社 高周波帯ic用パッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124368A (ja) 2001-10-10 2003-04-25 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2005050974A (ja) 2003-07-31 2005-02-24 Toshiba Corp 半導体パッケージおよび光通信モジュール並びに半導体装置
JP2006128517A (ja) 2004-10-29 2006-05-18 Kyocera Kinseki Corp 電子部品の製造方法
US20160095214A1 (en) 2014-09-29 2016-03-31 Ngk Spark Plug Co., Ltd. Ceramic substrate
JP2016072321A (ja) 2014-09-29 2016-05-09 日本特殊陶業株式会社 セラミック基板

Also Published As

Publication number Publication date
JP2019216216A (ja) 2019-12-19

Similar Documents

Publication Publication Date Title
CN108701956B (zh) 发光装置和制造发光装置的方法
JP6501116B2 (ja) 電気接続箱
WO2018101382A1 (ja) 高周波モジュール
US10297724B2 (en) Package for mounting light-emitting device
JP2008235651A (ja) 半導体装置およびその製造方法
EP3171681A1 (en) Lamp and manufacturing method thereof
JP4549298B2 (ja) 半導体レーザ装置
JP6057039B2 (ja) 電子デバイスの製造方法
US8242587B2 (en) Electronic device and pressure sensor
JP7095866B2 (ja) 半導体装置の製造方法および半導体装置
JP6225834B2 (ja) 半導体発光装置およびその製造方法
US10991671B2 (en) Multi-piece wiring substrate, electronic component housing package, and electronic device
JP5841174B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4952556B2 (ja) 半導体装置およびその製造方法
JP2013074048A (ja) 半導体素子収納用パッケージおよび半導体装置
US20200227887A1 (en) Stem for semiconductor package, and semiconductor package
JP6578795B2 (ja) 半導体装置及び半導体装置の製造方法
JP6935251B2 (ja) 発光素子搭載用パッケージ
JP6485518B2 (ja) 半導体発光装置およびその製造方法
US20210398866A1 (en) Package for containing electronic component, and electronic device
US20150188025A1 (en) Container for electronic component and electronic component
JP2014146668A (ja) 半導体パッケージ用ステム及び半導体パッケージ
EP3982402A1 (en) Electronic component with metallic cap
JP2018088475A (ja) 電子機器、電源装置および電子機器の製造方法
JP2721748B2 (ja) Ic用メタルパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220616

R150 Certificate of patent or registration of utility model

Ref document number: 7095866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150