JP2008235651A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008235651A
JP2008235651A JP2007074498A JP2007074498A JP2008235651A JP 2008235651 A JP2008235651 A JP 2008235651A JP 2007074498 A JP2007074498 A JP 2007074498A JP 2007074498 A JP2007074498 A JP 2007074498A JP 2008235651 A JP2008235651 A JP 2008235651A
Authority
JP
Japan
Prior art keywords
terminal
external terminal
resin case
semiconductor device
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007074498A
Other languages
English (en)
Other versions
JP4985012B2 (ja
Inventor
Katsuhiko Yoshihara
克彦 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2007074498A priority Critical patent/JP4985012B2/ja
Publication of JP2008235651A publication Critical patent/JP2008235651A/ja
Application granted granted Critical
Publication of JP4985012B2 publication Critical patent/JP4985012B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の外囲樹脂ケースを共通部品として、各機種,およびユーザー指定の仕様にも柔軟に対応できるように改良したパッケージ組立構造を提供する。
【解決手段】金属ベース1,絶縁回路基板2,半導体チップ3からなる基板組立体に外囲樹脂ケース5を組合せ、この樹脂ケースの周壁上に配列した外部端子6のL形脚部6aをケース内側に突き出して絶縁回路基板,半導体チップとの間に配線導体を接続した半導体装置において、外囲樹脂ケース5にはその周壁部にあらかじめ多数の端子取付穴5aを鋳抜き形成してこの端子取付穴に必要な外部端子6を後付けし、さらに配線導体をリードフレーム10として、その両端を外部端子,絶縁回路基板,半導体チップに超音波接合,あるいはレーザ溶接,半田接合して組み立てる。また、前記の端子取付穴5aは、機種によって異なる端子配列にすべて対応するよう樹脂ケースの周壁部に割り付けておき、製品の組立時にその仕様に合わせて選択した端子取付穴に必要な外部端子を圧入して装着する。
【選択図】 図1

Description

本発明は、インバータ装置に適用するインテリジェント・パワー・モジュール(IPM:Intelligent Power Module)などに適用する電力用の半導体装置に関し、詳しくは半導体装置のパッケージ構造,およびその組立方法に係わる。
まず、頭記した半導体装置の従来における組立構造を図10〜図12に示す。図10において、1は銅材で作られた放熱用金属ベース、2は絶縁基板面に回路パターン2aを形成した絶縁回路基板、3は絶縁回路基板2にマウントした半導体チップ(例えば、IGBT (Insulated Gate Bipolar Transistor))、4は金属ベース1と絶縁回路基板2の間,および絶縁回路基板2と半導体チップ3の間を接合した半田接合層、5は外囲樹脂ケース、6は外囲樹脂ケース5の周壁部に配列して設けた外部端子(主端子,制御端子)、7は外部端子6から外囲樹脂ケース5の内側に突き出たL形脚部6aと前記絶縁回路基板4の回路パターンとの間に接続したボンディングワイヤ(アルミワイヤ)、8はケース蓋、9は外囲樹脂ケース5の内方に充填した封止樹脂であり、前記の外部端子5は外囲樹脂ケース5の周壁部にインサート成形されている(例えば特許文献1参照)。なお、図10の配線構造では半導体チップ3の上面主電極は、絶縁回路基板2の回路パターン2aを経由して外部端子6との間にボンディングワイヤ7が配線されているが、これとは別に、半導体チップ3の上面主電極と外部端子6との間を直接ワイヤで接続する場合もある。
上記の半導体装置は以下述べるような手順で組立てられる。まず、銅材に圧延,打ち抜き,曲げ加工を施して成形した外部端子6を、外囲樹脂ケース5の成形金型内の所定位置にセットする。次に、この形成金型にPPS(ポリフェニレン・サルファイド:Polyphenylene Sulfide),PBT(ポリブチレン・テレフタレート:Polybutylene terephthalate)などの注型樹脂を注入して外部端子6をインサート成形して端子一体形の外囲樹脂ケース5を作製する。
そして、別工程で半導体チップ3をマウントした絶縁回路基板2を金属ベース1に搭載して組み立てた基板組立体を前記外囲樹脂ケース5の底面に重ね合わせ、接着剤(例えばシリコーン接着剤で金属ベース1の周縁と外囲樹脂ケース5の間を接着固定する。
続く配線工程で、外囲樹脂ケース5の内側に突き出した外部端子6のL形脚部6aと絶縁回路基板2の回路パターン2aとの間にボンディングワイヤ7を接続する。なお、この配線工程では、一般に超音波ボンディング法によりワイヤ7を接続している。また、配線工程後は樹脂ケース5の内部に封止樹脂9を充填し、ケース蓋8を被着して半導体装置の製品が完成する。
この半導体装置は、納入先のユーザーにて前記外部端子6を例えばインバータ装置のプリント基板に接続し、インテリジェント・パワー・モジュールとしてモータなどのインバータ制御に使用される。
特開2003−249624号公報
前記した従来構成の半導体装置は、その外囲樹脂ケース5の周壁部にインサート成形して配列した外部端子6を、半導体チップ3の電流容量,配置、および接続相手のプリント基板の仕様と適合するような位置に指定して配列するようにしており、その構造の一例を図11,図12に示す。すなわち、図11は外囲樹脂ケース5の周壁部にインサート成形した外部端子3(主端子,制御端子)の配列を示している。また、図12(a),(b)は通電容量によって形状を変えた外部端子6の外形図である。
ところで、図11,図12に例示した外部端子6の配列,および形状は機種,ユーザー指定の仕様によって異なる。このことから、半導体装置のメーカーでは、機種,ユーザーの指定別にその仕様に合わせて外部端子6をレイアウトした端子一体形の外囲樹脂ケース5を製作しており、そのために機種毎に外囲樹脂ケース用成形金型の設計,製作,保管管理に多大な経費がかかる。また、自動組立ロボットなどを使って形状の異なる外部端子部品(図12参照)を製品の仕様に合わせて成形金型内部の指定した位置にセットすることは、実際面で困難であることから人手作業に頼っているのが現状であり、これらのことが製品コストを押し上げる大きな要因となっている。
本発明は上記の点に鑑みなされたものであり、その目的は前記課題を解決し、外囲樹脂ケースを共通部品として、このケースに装着する外部端子の配列を製品の機種,およびユーザー指定の仕様に対して柔軟に対応できるようにし、併せてその外部端子と絶縁回路基板,はチップとの間に接続する配線導体に対して信頼性の高い接合が確保できるようにパッケージの組立構造を改良した半導体装置,およびその製造方法を提供することにある。
上記目的を達成するために、本発明によれば、半導体チップと、半導体チップをマウントした絶縁回路基板と、放熱用金属ベースとの積層組立体に外囲樹脂ケースを組合せ、該外囲樹脂ケースの周壁上に配列して設けた外部端子のL形脚部をケース内側に突き出した上で、該外部端子の脚部と前記絶縁回路基板の回路パターンまたは半導体チップとの間に配線導体を接続した半導体装置において、
前記外部端子を外囲樹脂ケースの周壁部にあらかじめ形成した端子取付穴に圧入して後付け装着し、かつ前記配線導体にはリードフレームを採用してその一端を前記外部端子の脚部に接合し、他端を絶縁回路基板の回路パターン,ないし半導体チップの電極面に接合するものとし(請求項1)、具体的には次記のような態様でパッケージを構成する。
(1)前記の外囲樹脂ケースを共通部品として、このケースに装着する外部端子の配列を機種,およびユーザー指定の仕様に対して柔軟に対応できるようにするために、外囲樹脂ケースの周壁部に形成した端子取付穴を、機種によって異なる端子配列のすべてに対応するよう割り付けて形成する(請求項2)。
(2)また、外囲樹脂ケースの端子取付穴に圧入装着した外部端子をガタツキなしに安定保持させるために、外部端子の圧入部位にガタ防止用のサポート凸部を形成して樹脂ケースに圧入保持させるようにする(請求項3)。
(3)前項(2)と同様な外部端子の保持の目的で、前記外囲樹脂ケースの内側に突き出した外部端子のL形脚部と金属ベースとの間に絶縁物製の端子保持枠を介装して外部端子を圧入位置に固定保持する(請求項4)。
(4)そして、前項(3)の支持構造に対しては、外部端子のL形脚部と端子保持枠との間を接着剤で結合するようにし(請求項5)、ここで外部端子にリードフレームを超音波ボンディングする場合に、外部端子に加わる超音波振動の減衰するのを防ぐために、前記接着剤としてエポキシ系接着剤,アクリル系接着剤,あるいはウレタン系接着剤などの高弾性率の接着剤で結合する(請求項6)。
(5)さらに、超音波ボンディング,またはレーザ溶接法でリードフレームを半導体チップに接合する場合には、半導体チップの電極面に金属板を積層した上で、該金属板にリードフレームを重ねて超音波ボンディング,またはレーザ溶接して半導体チップの損傷を防止するようにする(請求項7)。
また、前記構成の半導体装置を製作する本発明の製造方法は、外囲樹脂ケースの成形工程で、そのケース周壁部に端子取付穴を機種によって異なる端子配列のすべてに対応するよう割り付けて鋳抜き形成しておき、続く組立工程では、外囲樹脂ケースに形成した前記端子取付穴から指定の端子配列に対応する端子取付穴を選択してここに外部端子を圧入装着し、さらに該外囲樹脂ケースを半導体チップ,絶縁回路基板,金属ベースの積層組立体に組み付けた上で、前記外部端子の脚部と絶縁回路基板の回路パターン,ないし半導体チップとの間にリードフレームを接合して装置を組み立てるようにする(請求項8)。
上記の半導体装置およびその製造方法によれば、製品の機種,ユーザー指定の仕様に合わせて選択した外囲樹脂ケースの端子取付穴に必要な外部端子を後付け装着することが可能である。したがって、この外囲樹脂ケースを各機種に共通な部品として、外部端子の多様な配列指定にも全て柔軟に対応させることができる。これにより、従来構造のように機種毎にその仕様に合わせて配列する外部端子をインサート成形した端子一体形の外囲樹脂ケースをその都度製作する必要がなく、これにより樹脂ケースの成形金型の設計,製作管理に要する経費を節減して製品コストの大幅な低減化が図れる。
また、外部端子の圧入部にサポート凸部を形成して端子取付穴に圧入する、あるいいは外部端子のL形脚部と金属ベース板の間に端子保持枠を介装し、さらに端子脚部と端子保持枠との間を接着剤により結合して外部端子を装着位置に安定よく固定支持することにより、続く配線工程でリードフレームを外部端子の脚部に超音波ボンディング法で接合する際に、その接合面に超音波振動を効率よく加えて信頼性の高い接合強度を確保できる。
さらに、半導体チップの電極面に金属板を積層した上で、この金属板にリードフレームを超音波ボンディング,あるいはレーザ溶接することにより、半導体チップの損傷を防ぐことができるほか、この金属板がヒートスプレッダの役目を果たして半導体チップの集中発熱を緩和できる効果も得られる。
しかも、外囲樹脂ケースの端子取付穴に外部端子を圧入装着したパッケージ構造に対して、その内部の配線導体にリードフレームを採用したことにより、次記のような効果が得られる。すなわち、従来装置ではアルミワイヤを内部の配線導体として外部端子に超音波ボンディングしている。しかしながら、線径の細いワイヤ7にボンディングツールを押しつけて行う超音波ボンディング法は、接合相手部材の取付け状態の影響を受け易く、そのために前記のように外囲樹脂ケースの端子取付穴に圧入した外部端子にガタツキが残っていると、超音波振動がワイヤ/外部端子間の接合面に効率よく加わらず、このためにワイヤの接合不良が生じて信頼性が低下する。
かかる点、装置内部の配線導体に帯状導体片で作られたリードフレームを採用し、このリードフレームを外部端子の脚部に重ねて接合することにより、外囲樹脂ケースに圧入装着した外部端子に多少のガタツキがあっても、その影響を殆ど受けずに信頼性の高い接合を確保できる。また、リードフレームの接合には、半田付け,超音波ボンディング,レーザ溶接などの各種接合方法が適用できる。
以下、本発明の実施の形態を図1〜図9に示す実施例に基づいて説明する。なお、図1〜図5は本発明の第1実施例に対応する半導体装置の構成図、図6,図7、および図8,図9はそれぞれ第2,第3の実施例に対応する構成図であり、実施例の図中で図10,図11に対応する部材には同じ符号を付してその詳細な説明は省略する。
まず、図1〜図5により第1実施例のパッケージ組立構造を説明する。この実施例は、図10,図11で述べた従来構造のように外部端子6を外囲樹脂ケース5と一体にインサート成形した構造とは次の点で異なる。すなわち、図示の実施例では外囲樹脂ケース6の周壁部に沿って複数箇所に定ピッチ間隔に並ぶ端子取付穴5aをあらかじめ形成している。なお、端子取付穴5aは、外囲樹脂ケース5の成形工程でその成形金型に端子取付穴に対応する中子をセットして鋳抜き形成すればよい。そして、製品組立時には前記した端子取付穴5aのうちから機種毎に指定した端子取付穴を選択し、ここに外部回路との接続に必要な外部端子6を圧入して後付けするようにしている。さらに、外部端子6と絶縁回路基板2の回路パターン2a,半導体チップ3の上面電極とを接続する配線導体として、図10に示したワイヤ7の代わりに、銅,アルミニウムなどの低抵抗,高熱伝導率の材料で作られた帯状導体片のリードフレーム10を採用し、後記するようにリードフレーム10の一端を外部端子6のL形脚部6aに、他端を絶縁回路基板2の回路パターン2a(図1(a)参照),および半導体チップ3の上面電極(図2参照)に超音波接合している。
すなわち、外囲樹脂ケース5の周壁部に配置した外部端子6の配列位置は、先述のように製品の機種,ユーザー指定の仕様によって異なる。そこで、外囲樹脂ケース5の周壁部に形成する前記の端子取付穴5aは、図1(b)で示すように外部端子6の多様な配列にすべて対応できるように割り付けて形成しておくようにする。
そして、機種毎に外部端子6の配列位置を指定して外囲樹脂ケース5に装着する際には、前記のように外囲樹脂ケース5の周壁部に割りつけて形成した多数の端子取付穴5aから機種,ユーザーの仕様により指定した端子取付穴5aを選択する。その上で、選択した端子取付穴5aに外部端子6を圧入して所定位置に装着する。
なお、外部端子6の装着工程では、外囲樹脂ケース5の周壁部に割り付けた端子取付穴5aの位置データをあらかじめ組立ロボットに記憶させておき、機種毎に指定した外部端子6の配列位置をプログラム設定することで容易に自動組立が行える。また、製作する製品の仕様に合わせて後付けする外部端子6の配列位置を変える場合でも、組立ロボットのプログラム設定を変更するだけで簡単に対応できる。
上記構成により、従来構造のように機種毎にその仕様に合わせて外部端子を指定位置にインサート成形した端子一体形の外囲樹脂ケースを製作する必要がなく、樹脂ケースの成形金型の設計,製作管理に要する経費を含めて製品コストの大幅な低減化が図れる。
またこの実施例では、外囲樹脂ケース5の内側に突き出した外部端子6のL形脚部6aとケース底面に重ね合わせた金属ベース1との間を電気的に絶縁隔離するために、外部端子6の脚部6aの下面側に絶縁物製の端子保持枠11を介装して外部端子6を下支えするようにしている。この端子保持枠11は、樹脂ケース5と同等な樹脂材で作られたものであり、外部端子6を圧入装着した後に外囲樹脂ケース5の内側に端子保持枠11を装填した上で、外囲樹脂ケース5の下面側に重ね合わせた放熱用金属ベース1と外囲樹脂ケース5および端子保持枠11との間を接着剤12(例えばシリコーン接着剤)で固着する。なお、外部端子6の脚部裏面側に重ねて端子保持枠11を介装するために、外囲樹脂ケース5の下半部内側にはあらかじめ端子保持枠11が嵌入する凹状段部を形成しておく。
次に、前記構成になる半導体装置の組立手順を図3で説明する。まず、外囲樹脂ケース5の周壁部に鋳抜き形成した端子取付穴5aに外部端子6を図示矢印Iのように樹脂ケースの底面側から圧入して装着する。続いて端子保持枠11を樹脂ケースの底面側から図示矢印IIのように嵌着して外部端子6を装着位置に保持する。次に、別な工程で作製した金属ベース1,絶縁回路基板2,半導体チップ3からなる基板組立体を図示矢印IIIのように樹脂ケースの底面側に組み付け、図1で示したように金属ベース1の周縁と外囲樹脂ケース5,端子保持枠11との間を接着剤12で固着する。この組立状態で、次に内部配線工程に移り、配線経路に合わせて曲げ成形したリードフレーム10を外部端子6のL形脚部6aと絶縁回路基板2の回路パターン2aとの間(図1(a)参照)、およびL形脚部6aと半導体チップ3の上面電極との間(図2参照)にセットし、超音波ボンディングツール13を押し当てて超音波ボンディングする。なお、14はこの超音波接合部である。
このリードフレーム10の超音波接合は、基本的にワイヤの超音波ボンディング法と同様であるが、ボンディングツール13を介して接合部に加える超音波の振動周波数,および振幅は次のように設定するのがよい。すなわち、アルミワイヤの超音波ボンディングに適用する振動周波数は100kHz,振幅は2〜5μm程度であるが、リードフレームの超音波接合に適用する振動周波数は20〜80kHz,振幅は10〜50μm程度にする。これにより、外囲樹脂ケース5の端子取付穴5aに圧入装着した外部端子6に多少のガタツキがあっても、接合面に超音波振動エネルギーが効率よく加わって高い接合強度を確保できることが確認されている。
なお、リードフレーム/半導体チップ間の接合箇所では、リードフレーム10を半導体チップ5の上面電極に直接押し当てて振幅量の大きな超音波振動を加えると半導体チップの電極面が破壊するおそれがある。そこで、この実施例では図2で示すように半導体チップ3の上面電極にあらかじめ,銅,アルミニウム,モリブデン,タングステン,銅−モリブデン焼結体,銅−タングステン焼結体などで作られた金属板15を半田接合しておき、この金属板15にリードフレーム10を重ねて超音波ボンディングするようにしている。これにより、半導体チップ3の電極面の損傷を防ぐことができる。また、この金属板15は半導体チップ3に対してヒートスプレッダとして機能し、通電に伴う半導体チップ3の発熱をチップ全域に分散させてチップの局所的な集中加熱を回避できる。
そして、リードフレーム10を配線した後に、外囲樹脂ケース5の内方に封止樹脂9(図10参照)充填し、さらに外囲樹脂ケース5の上面にケース蓋を被せて半導体装置の製品が完成する。
一方、外囲樹脂ケース5の端子取付穴5aに圧入装着した外部端子6をガタツキなしに固定支持させるために、本発明では次記のような手段を講じて外部端子6を所定の装着位置にガタ無しに固定保持させるようにしており、その実施態様を図4,図5に示す。
まず、図4(a)〜(c)に示す外部端子6には、外部端子6の圧入部位にガタ防止用のサポート凸部を形成している。ここで、図4(a)では、外部端子6の圧入部表面の片側に台形状のサポート凸部6bをプレス成形加工により膨出形成しておく。このサポート凸部6bは、外囲樹脂ケース5に鋳抜き形成した端子取付穴5a(図3参照)と外部端子6との間の寸法公差を補償して外部端子6を締まりばめ(close fit)するためのもので、その凸部6で締めしろ(Interference)を与えるようにしている。
また、前記のサポート凸部6bは、図4(b)のように外部端子6の両側に形成してもよい。なお、外部端子6に前記のような凸部をプレス加工により成形するのは工数が増してコスト高となることから、図4(c)のように凸部6bを反対側の面から叩き出して形成することもできる。なお、6cは叩き出し加工により凸部6bの反対側面に生じた凹部を表している。なお、サポート凸部6bは、外部端子6を外囲樹脂ケース5の端子取付穴5aに圧入した状態で隣り合う外部端子と対峙しない面に形成するのがよい。その理由は、凸部6bが隣接する外部端子と対峙する側の面に形成されていると、外部端子6を圧入した際に、サポート凸部6bに押されて端子取付穴5aが隣接する外部端子の方に押し広げられ、このために樹脂ケース自身に反り,変形が生じるおそれがあるためである。
一方、図5に示したパッケージ組立構造では、外囲樹脂ケース5に圧入装着した外部端子6のガタツキ防止策として、外部端子6の脚部6bとその下面側に装填した端子保持枠10(図1参照)との間を接着剤16で接着して外部端子6の脚部6aをガタツキ無しに強固に固定支持するようにしている。
なお、接着剤16の弾性率が低いと、リードフレーム10を外部端子6に超音波ボンディングする際に、ボンディングツールから外部端子6の脚部表面に加わる超音波振動が吸収,減衰してリードフレーム10の接合不良を引き起こすおそれがあることから、接着剤16には高弾性率の接着剤を用いるのがよい。このような条件に適合する接着剤としては、エポキシ系接着剤,アクリル系接着剤,あるいはウレタン系接着剤などがある。
次に、リードフレーム10を接合相手部材にレーザ溶接して接合した実施例を図6,図7に示す。この実施例によるパッケージ構造は先記した実施例1と同様であるが、外囲樹脂ケース5に圧入装着した外部端子6のL形脚部6aと絶縁回路基板2の回路パターンa,半導体チップ3の上面電極との間に配したリードフレーム10の両端接合箇所に上方からレーザ光17を照射してリードフレーム10を接合相手部材に溶接接合するようにしており、18はそのレーザ溶接部である。なお、この実施例においても、実施例1と同様に半導体チップ3の上面電極に金属板15を半田接合しておき、レーザ溶接部18の溶け込みによる半導体チップ3の損傷を防ぐようにしている。
また、このレーザ溶接に適用するレーザ光は波長が0.33〜10.6μmの範囲であればよく、このレーザ光17の吸収率を高めるために、銅材のリードフレームに対してはその表面にNi,Snなどのメッキを施しておくのがよい。
次に、応用実施例としてリードフレーム10を接合相手部材に半田付け接合した実施例を図8,図9に示す。この実施例では、リードフレーム10の配線工程で外部端子6のL形脚部6a,絶縁回路基板2の導体パターン2a,半導体チップ3の上面電極に半田クリームを塗布し、この上にリードフレーム10をセットした状態で加熱炉に搬入してリフロー半田付けする。なお、この半田リフローの過程で、金属ベース1/絶縁回路基板2/半導体チップ3の間を接合しておいた半田層が再溶融して部品のアライメントがずれるおそれがある場合には、前記半田層の半田よりも融点の低い半田を用いリードフレーム10を接合すればよい。
本発明の実施例1に係わる半導体装置のパッケージ構成図で、(a)は外部端子/絶縁回路基板間にリードフレームを超音波接合した組立構造の要部断面図、(b)は外囲樹脂ケースの周壁部に形成した端子取付穴,および選択した端子取付穴に圧入装着した外部端子の配列図 実施例1で、外部端子/半導体チップ間にリードフレームを超音波接合した組立構造の要部断面図 図1に示したパッケージ構造の組立手順の説明図 図1における外部端子の圧入部位にガタ防止用のサポート凸部を形成した実施例の構成図で、(a)〜(c)はそれぞれ実施形態の異なる外部端子の外形側面図 図1の応用実施例を示すパッケージ組立構造の要部断面図 本発明の実施例2に係わる半導体装置のパッケージ構成図で、外部端子/絶縁回路基板間にリードフレームをレーザ溶接した組立構造の要部断面図 実施例2で、外部端子/半導体チップ間にリードフレームをレーザ溶接した組立構造の要部断面図 本発明の実施例3に係わる半導体装置のパッケージ構成図で、外部端子/絶縁回路基板間にリードフレームを半田接合した組立構造の要部断面図 実施例3で、外部端子/半導体チップ間にリードフレームを半田接合した組立構造の要部断面図 従来における半導体装置のパッケージ組立構造図 図6に対応する外部端子一体形の外囲樹脂ケースの平面図 図6,図7の外囲樹脂パッケージにインサート成形する外部端子の構造図で、(a),(b)はそれぞれ形態の異なる端子の外形斜視図
符号の説明
1 放熱用金属ベース
2 絶縁回路基板
2a 回路パターン
3 半導体チップ
4 半田接合部
5 外囲樹脂ケース
5a 端子取付穴
6 外部端子
6a 脚部
6b サポート凸部
10 リードフレーム
11 端子保持枠
12,16 接着剤
14 超音波接合部
15 金属板
18 レーザ溶接部

Claims (8)

  1. 半導体チップと、半導体チップをマウントした絶縁回路基板と、放熱用金属ベースとの積層組立体に外囲樹脂ケースを組合せ、該外囲樹脂ケースの周壁上に配列して設けた外部端子のL形脚部をケース内側に突き出した上で、該外部端子の脚部と前記絶縁回路基板の回路パターンまたは半導体チップとの間に配線導体を接続した半導体装置において、
    前記外部端子を外囲樹脂ケースの周壁部にあらかじめ形成した端子取付穴に圧入して装着し、かつ前記配線導体にはリードフレームを採用してその一端を前記外部端子の脚部に接合し、他端を絶縁回路基板の回路パターン,ないし半導体チップの電極面に接合して組み立てたことを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、外囲樹脂ケースの周壁部に形成した端子取付穴を、機種によって異なる端子配列のすべてに対応するよう割り付けて形成したことを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、外部端子の圧入部位にガタ防止用のサポート凸部を形成したことを特徴とする半導体装置。
  4. 請求項1に記載の半導体装置において、外囲樹脂ケースの内側に、外部端子のL形脚部と金属ベースとの間に介装して外部端子を所定の装着位置に固定保持する絶縁物製の端子保持枠を設けたことを特徴とする半導体装置。
  5. 請求項4に記載の半導体装置において、外部端子のL形脚部と端子保持枠との間を接着剤で結合したことを特徴とする半導体装置。
  6. 請求項5に記載の半導体装置において、外部端子のL形脚部と端子保持枠との間を接合する接着剤が、高弾性率のエポキシ系接着剤,アクリル系接着剤,ウレタン系接着剤のいずれかであることを特徴とする半導体装置。
  7. 請求項1に記載の半導体装置において、半導体チップの上面電極面に金属板を積層し、該金属板にリードフレームを重ねて超音波ボンディング,またはレーザ溶接して接合したことを特徴とする半導体装置。
  8. 請求項1に記載の半導体装置の製造方法であって、外囲樹脂ケースの成形工程で、そのケース周壁部に端子取付穴を機種によって異なる端子配列のすべてに対応するよう割り付けて鋳抜き形成し、組立工程では、外囲樹脂ケースに形成した前記端子取付穴から指定の端子配列に対応する端子取付穴を選択してここに外部端子を圧入装着し、さらに該外囲樹脂ケースを半導体チップ,絶縁回路基板,金属ベースの積層組立体に組み付けた上で、前記外部端子の脚部と絶縁回路基板の回路パターン,ないし半導体チップとの間にリードフレームを接合したことを特徴とする半導体装置の製造方法。
JP2007074498A 2007-03-22 2007-03-22 半導体装置およびその製造方法 Active JP4985012B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007074498A JP4985012B2 (ja) 2007-03-22 2007-03-22 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007074498A JP4985012B2 (ja) 2007-03-22 2007-03-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008235651A true JP2008235651A (ja) 2008-10-02
JP4985012B2 JP4985012B2 (ja) 2012-07-25

Family

ID=39908084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007074498A Active JP4985012B2 (ja) 2007-03-22 2007-03-22 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4985012B2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102166680A (zh) * 2011-04-14 2011-08-31 东莞市理士奥电源技术有限公司 L型端子焊接校正定位块
JP2012059876A (ja) * 2010-09-08 2012-03-22 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP2012094697A (ja) * 2010-10-27 2012-05-17 Kyocera Corp 回路基板および電子装置
JP2012146765A (ja) * 2011-01-11 2012-08-02 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2014036065A (ja) * 2012-08-08 2014-02-24 Nippon Inter Electronics Corp パワー半導体モジュール
KR101377108B1 (ko) * 2011-08-31 2014-03-21 가부시끼가이샤 히다치 세이사꾸쇼 파워 모듈 및 그 제조 방법
JP2016111083A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 パワーモジュール及びその製造方法
JP2017092388A (ja) * 2015-11-16 2017-05-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2019046885A (ja) * 2017-08-30 2019-03-22 富士電機株式会社 半導体装置及びその製造方法
CN109698179A (zh) * 2017-10-24 2019-04-30 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP2019125678A (ja) * 2018-01-16 2019-07-25 三菱電機株式会社 半導体装置および電力変換装置
CN110164823A (zh) * 2012-11-09 2019-08-23 富士电机株式会社 半导体装置
CN112331632A (zh) * 2019-08-05 2021-02-05 三菱电机株式会社 半导体装置
CN115195145A (zh) * 2022-09-14 2022-10-18 浙江嘀视科技有限公司 一种车灯灯壳与灯罩的压合装置
WO2023042372A1 (ja) * 2021-09-17 2023-03-23 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
JP7353255B2 (ja) 2020-10-30 2023-09-29 三菱電機株式会社 半導体装置用の筐体の製造方法
EP4358658A1 (de) * 2022-10-20 2024-04-24 Siemens Aktiengesellschaft Verfahren zur herstellung einer anordnung mit einem gehäuseteil zur aufnahme eines halbleiterelements und einer bodenplatte

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276353A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 混成集積回路
JP2001525126A (ja) * 1997-05-09 2001-12-04 オイペツク オイロペーイツシエ ゲゼルシヤフト フユール ライスツングスハルプライター エムベーハー ウント コンパニイ コマンデイートゲゼルシヤフト セラミック基板を備えた電力用半導体モジュール
JP2003045920A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
JP2004311539A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2004363295A (ja) * 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置
JP2006135270A (ja) * 2004-10-06 2006-05-25 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006186035A (ja) * 2004-12-27 2006-07-13 Nissan Motor Co Ltd 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276353A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 混成集積回路
JP2001525126A (ja) * 1997-05-09 2001-12-04 オイペツク オイロペーイツシエ ゲゼルシヤフト フユール ライスツングスハルプライター エムベーハー ウント コンパニイ コマンデイートゲゼルシヤフト セラミック基板を備えた電力用半導体モジュール
JP2003045920A (ja) * 2001-07-31 2003-02-14 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
JP2004311539A (ja) * 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
JP2004363295A (ja) * 2003-06-04 2004-12-24 Mitsubishi Electric Corp 半導体装置
JP2006135270A (ja) * 2004-10-06 2006-05-25 Fuji Electric Holdings Co Ltd 半導体装置およびその製造方法
JP2006186035A (ja) * 2004-12-27 2006-07-13 Nissan Motor Co Ltd 半導体装置

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059876A (ja) * 2010-09-08 2012-03-22 Sanken Electric Co Ltd 半導体モジュール及びその製造方法
JP2012094697A (ja) * 2010-10-27 2012-05-17 Kyocera Corp 回路基板および電子装置
JP2012146765A (ja) * 2011-01-11 2012-08-02 Rohm Co Ltd 半導体装置および半導体装置の製造方法
CN102166680A (zh) * 2011-04-14 2011-08-31 东莞市理士奥电源技术有限公司 L型端子焊接校正定位块
KR101377108B1 (ko) * 2011-08-31 2014-03-21 가부시끼가이샤 히다치 세이사꾸쇼 파워 모듈 및 그 제조 방법
US8723320B2 (en) 2011-08-31 2014-05-13 Hitachi, Ltd. Power module and manufacturing method thereof
JP2014036065A (ja) * 2012-08-08 2014-02-24 Nippon Inter Electronics Corp パワー半導体モジュール
CN110164823B (zh) * 2012-11-09 2023-08-22 富士电机株式会社 半导体装置
CN110164823A (zh) * 2012-11-09 2019-08-23 富士电机株式会社 半导体装置
JP2016111083A (ja) * 2014-12-03 2016-06-20 三菱電機株式会社 パワーモジュール及びその製造方法
JP2017092388A (ja) * 2015-11-16 2017-05-25 富士電機株式会社 半導体装置および半導体装置の製造方法
US9691697B2 (en) 2015-11-16 2017-06-27 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
DE102016219084A1 (de) 2015-11-16 2017-06-01 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102016219084B4 (de) 2015-11-16 2024-05-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
JP2019046885A (ja) * 2017-08-30 2019-03-22 富士電機株式会社 半導体装置及びその製造方法
JP7006024B2 (ja) 2017-08-30 2022-01-24 富士電機株式会社 半導体装置及びその製造方法
CN109698179A (zh) * 2017-10-24 2019-04-30 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP2019079905A (ja) * 2017-10-24 2019-05-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN109698179B (zh) * 2017-10-24 2023-03-24 三菱电机株式会社 半导体装置及半导体装置的制造方法
JP2019125678A (ja) * 2018-01-16 2019-07-25 三菱電機株式会社 半導体装置および電力変換装置
JP7000871B2 (ja) 2018-01-16 2022-01-19 三菱電機株式会社 半導体装置および電力変換装置
JP7190985B2 (ja) 2019-08-05 2022-12-16 三菱電機株式会社 半導体装置
JP2021027150A (ja) * 2019-08-05 2021-02-22 三菱電機株式会社 半導体装置
CN112331632A (zh) * 2019-08-05 2021-02-05 三菱电机株式会社 半导体装置
JP7353255B2 (ja) 2020-10-30 2023-09-29 三菱電機株式会社 半導体装置用の筐体の製造方法
WO2023042372A1 (ja) * 2021-09-17 2023-03-23 三菱電機株式会社 半導体装置、及び半導体装置の製造方法
CN115195145A (zh) * 2022-09-14 2022-10-18 浙江嘀视科技有限公司 一种车灯灯壳与灯罩的压合装置
CN115195145B (zh) * 2022-09-14 2023-02-10 浙江嘀视科技有限公司 一种车灯灯壳与灯罩的压合装置
EP4358658A1 (de) * 2022-10-20 2024-04-24 Siemens Aktiengesellschaft Verfahren zur herstellung einer anordnung mit einem gehäuseteil zur aufnahme eines halbleiterelements und einer bodenplatte
WO2024083381A1 (de) * 2022-10-20 2024-04-25 Siemens Aktiengesellschaft Verfahren zur herstellung einer anordnung mit einem gehäuseteil zur aufnahme eines halbleiterelements und einer bodenplatte

Also Published As

Publication number Publication date
JP4985012B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP4985012B2 (ja) 半導体装置およびその製造方法
JP5239291B2 (ja) 半導体装置およびその製造方法
JP4985116B2 (ja) 半導体装置およびその製造方法
US8779584B2 (en) Semiconductor apparatus
JP2006093255A (ja) パワー半導体モジュールおよびその製造方法
JP5626472B2 (ja) 半導体装置および半導体装置の製造方法
JP6269458B2 (ja) 半導体装置及びその製造方法
JP5733401B2 (ja) 半導体装置および半導体装置の製造方法
JP4526125B2 (ja) 大電力用半導体装置
JP5119139B2 (ja) 半導体装置及び半導体装置の製造方法
CN108496249B (zh) 半导体装置
JP2010092918A (ja) 板状電極とブロック状電極との接続構造及び接続方法
JP2004134518A (ja) 電子部品、電子部品の製造方法及び製造装置
JP6948855B2 (ja) パワー半導体装置及びそれを用いた電力変換装置
JP4952556B2 (ja) 半導体装置およびその製造方法
JP6870249B2 (ja) 半導体装置および半導体装置の製造方法
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
JP2019133965A (ja) 半導体装置及びその製造方法
JP2017017204A (ja) 半導体装置の製造方法
JP7341078B2 (ja) 半導体装置
JP2018107414A (ja) 半導体装置およびその製造方法
JP2009130007A (ja) 半導体装置及びその製造方法
JP5217014B2 (ja) 電力変換装置およびその製造方法
JP6065625B2 (ja) 半導体装置の製造方法
JPH1065084A (ja) リードフレーム

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100216

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4985012

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250