CN108496249B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108496249B
CN108496249B CN201680079904.5A CN201680079904A CN108496249B CN 108496249 B CN108496249 B CN 108496249B CN 201680079904 A CN201680079904 A CN 201680079904A CN 108496249 B CN108496249 B CN 108496249B
Authority
CN
China
Prior art keywords
conductor
semiconductor device
insulating plate
external electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680079904.5A
Other languages
English (en)
Other versions
CN108496249A (zh
Inventor
吉田博
井本裕儿
石桥秀俊
村田大辅
中原贤太
冈诚次
藤野纯司
浅地伸洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108496249A publication Critical patent/CN108496249A/zh
Application granted granted Critical
Publication of CN108496249B publication Critical patent/CN108496249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B32B15/092—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B32B3/04—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by at least one layer folded at the edge, e.g. over another layer ; characterised by at least one layer enveloping or enclosing a material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/02—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions
    • B32B3/08—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by features of form at particular places, e.g. in edge regions characterised by added members at particular parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
    • B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
    • B32B3/263—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer having non-uniform thickness
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D163/00—Coating compositions based on epoxy resins; Coating compositions based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/70—Other properties
    • B32B2307/732—Dimensional properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Organic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

具有：基板；多个半导体芯片，它们固定于该基板；绝缘板，其形成有贯穿孔；第1下部导体，其具有下部主体和下部凸出部，该下部主体形成于该绝缘板的下表面，与该多个半导体芯片中的任意者焊接，该下部凸出部与该下部主体相连，在俯视观察时该下部凸出部延伸至该绝缘板之外；第2下部导体，其形成于该绝缘板的下表面，与该多个半导体芯片中的任意者焊接；上部导体，其具有上部主体和上部凸出部，该上部主体形成于该绝缘板的上表面，该上部凸出部与该上部主体相连，在俯视观察时该上部凸出部延伸至该绝缘板之外；连接部，其设置于该贯穿孔，将该上部主体和该第2下部导体连接；第1外部电极，其与该下部凸出部连接；以及第2外部电极，其与该上部凸出部连接。

Description

半导体装置
技术领域
本发明涉及例如用于大电流的控制的半导体装置。
背景技术
例如有搭载IGBT(Insulated Gate Bipolar Transistor)等，用于大电流的控制的半导体装置。如果上述半导体装置的内部配线使用了铝导线等配线材料，则无法充分地确保功率循环等的接合可靠性。
在专利文献1中公开了如下内容，即，将元件与基板焊接，将引线端子直接与该元件焊接。该引线端子是延伸至装置的外部的外部电极。
专利文献1：日本特开2015-162649号公报
发明内容
露出至半导体装置外部的电极即外部电极多数情况是通过模具等将1张金属板冲裁而形成的。如果将上述外部电极与半导体芯片焊接，则会产生各种弊病。例如，与半导体芯片接合的多个外部电极构成2维的配线，因此配线的自由度低，半导体装置的外形尺寸变大。
另外，在同时将多个外部电极与半导体芯片焊接的情况下，难以使多个外部电极的高度恒定。如果多个外部电极的高度变得不均匀，则焊料厚度不一致，因此必须增大焊料厚度的裕度。
另外，如果将与流过小电流的信号电路部相连的外部电极和与流过大电流的主电路部相连的外部电极设为相同的电极，则与信号电路部相连的外部电极在电流容量方面变得超规格(over spec)。在该情况下，在半导体装置的外形尺寸变大的基础上，还会产生不必要的成本。
另外，外部电极为了确保一定程度的强度，形成得较厚。将上述外部电极精度良好地焊接至半导体芯片的信号焊盘等窄面积部位并非是容易的。因此，存在不得不为了增大信号焊盘面积而增大半导体芯片的尺寸的问题。
另外，在壳体变形、或者对焊料进行接合时波及至外部电极的应力会直接影响到与半导体芯片接触的焊料。为了不使大的力波及至焊料，需要缩短外部电极的长度。
本发明就是为了解决上述问题而提出的，其目的在于提供能够防止通过将外部电极与半导体芯片焊接而产生的弊病的半导体装置。
本发明涉及的半导体装置的特征在于，具有：基板；多个半导体芯片，它们固定于该基板；绝缘板，其形成有贯穿孔；第1下部导体，其具有下部主体和下部凸出部，该下部主体形成于该绝缘板的下表面，与该多个半导体芯片中的任意者焊接，该下部凸出部与该下部主体相连，在俯视观察时该下部凸出部延伸至该绝缘板之外；第2下部导体，其形成于该绝缘板的下表面，与该多个半导体芯片中的任意者焊接；上部导体，其具有上部主体和上部凸出部，该上部主体形成于该绝缘板的上表面，该上部凸出部与该上部主体相连，在俯视观察时该上部凸出部延伸至该绝缘板之外；连接部，其设置于该贯穿孔，将该上部主体和该第2下部导体连接；第1外部电极，其与该下部凸出部连接；以及第2外部电极，其与该上部凸出部连接。
本发明的其他特征在下面得以明确。
发明的效果
根据本发明，通过在半导体芯片之上设置的中继基板，能够实现立体的配线，因此能够防止通过将外部电极与半导体芯片焊接而产生的弊病。
附图说明
图1是实施方式1涉及的半导体装置的剖视图。
图2是中继基板的剖视图。
图3是中继基板的俯视图。
图4是中继基板的仰视图。
图5是贯穿孔的附近的剖视图。
图6是连接部的俯视图。
图7是贯穿孔周边的剖视图。
图8是在中继基板的仰视图中增加了上部导体的轮廓的图。
图9示出半成品的组装方法，是壳体等的斜视图。
图10是实施方式1的半导体装置的电路图。
图11是中继基板的俯视图。
图12是变形例涉及的半导体装置的剖视图。
图13是对实施方式2涉及的焊料接合进行说明的图。
图14是表示焊料的形状的图。
图15是对实施方式3涉及的焊料接合进行说明的图。
图16是表示焊料的形状的图。
图17是实施方式4涉及的半导体装置的剖视图。
图18是实施方式5涉及的半导体装置的剖视图。
具体实施方式
参照附图对本发明的实施方式涉及的半导体装置进行说明。对相同或对应的结构要素标注相同的标号，有时省略重复的说明。
实施方式1.
图1是本发明的实施方式1涉及的半导体装置的剖视图。该半导体装置具有基板15。基板15具有：基座板10，其由金属形成；绝缘基板12，其设置在基座板10之上；以及电路图案14，其形成于绝缘基板12的表面。也可以在基座板10与绝缘基板12之间设置散热脂。通过焊料16将基板15和半导体芯片18固定。半导体芯片18的背面与电路图案14焊接。设置多个半导体芯片18。
就半导体芯片18而言，没有特别的限定，例如是IGBT等晶体管芯片和二极管芯片。在由半导体装置构成3相逆变器电路的情况下，设置6个晶体管芯片和与它们反向连接的6个二极管。
在半导体芯片18之上有中继基板20。中继基板20具有：绝缘板20A；上部导体20B，其形成于绝缘板20A的上表面侧；第1下部导体20C，其形成于绝缘板20A的下表面侧。绝缘板20A的材料例如是玻璃环氧树脂。
第1下部导体20C具有下部主体20a和下部凸出部20b。下部主体20a形成于绝缘板20A的下表面。半导体芯片18的上表面通过焊料19与下部主体20a焊接。下部凸出部20b与下部主体20a相连，在俯视观察时该下部凸出部20b延伸至绝缘板20A之外。第1下部导体20C由导体形成。第1下部导体20C的厚度例如大于或等于0.2mm。
上部导体20B具有上部主体20c和上部凸出部20d。上部主体20c形成于绝缘板20A的上表面。上部凸出部20d与上部主体20c相连，在俯视观察时该上部凸出部20d延伸至绝缘板20A之外。上部导体20B由导体形成。上部导体20B的厚度例如大于或等于0.2mm。
第1外部电极32A与下部凸出部20b通过焊料连接。第2外部电极32B与上部凸出部20d通过焊料连接。第1外部电极32A的一部分和第2外部电极32B的一部分被插入至壳体30。壳体30将半导体芯片18包围。在壳体30的内部填充有树脂40。树脂40例如是环氧树脂。
图2是中继基板20的剖视图。为了充分地确保下部凸出部20b与第1外部电极32A的接合面积，优选下部凸出部20b在俯视观察时从绝缘板20A凸出大于或等于20mm。为了充分地确保上部凸出部20d与第2外部电极32B的接合面积，优选上部凸出部20d在俯视观察时从绝缘板20A凸出大于或等于20mm。
通过将下部凸出部20b弯曲，从而使下部凸出部20b与第1外部电极32A的连接位置的高度和上部凸出部20d与第2外部电极32B的连接位置的高度一致。此外，也可以通过将第1下部导体20C设为无弯曲的平坦的形状，将上部凸出部20d弯曲，从而使下部凸出部20b与第1外部电极32A的连接位置的高度和上部凸出部20d与第2外部电极32B的连接位置的高度一致。
图3是中继基板20的俯视图。在图3中，省略了在绝缘板20A的下表面侧形成的导体。针对上部导体20B而记载的“P1”表示上部导体20B被用作P相的图案。上部导体20B的一部分即上部凸出部20d从绝缘板20A的外周向外侧凸出。形成有多个上部导体20B。在绝缘板20A的存在上部导体20B的部分形成有贯穿孔20H。在绝缘板20A的不具有上部导体20B的部分设置有填埋孔20I。填埋孔20I被树脂40填埋。
图4是中继基板20的仰视图。在图4中，省略了在绝缘板20A的上表面侧形成的导体。针对第1下部导体20C而记载的“N1”表示第1下部导体20C被用作N相的图案。第1下部导体20C的一部分即下部凸出部20b从绝缘板20A的外周向外侧凸出。形成有多个第1下部导体20C。在绝缘板20A的下表面除了第1下部导体20C以外，还形成有第2下部导体20D。第2下部导体20D不具有在俯视观察时从绝缘板20A的外周向外侧凸出的凸出部。第2下部导体20D与图1中示出的半导体芯片18焊接、或者与虽然未在图1中示出但焊接于基板15的半导体芯片焊接。
设置有多个第2下部导体20D。例如晶体管芯片的发射极电极或者基极、或二极管芯片的阳极电极与多个第1下部导体20C、多个第2下部导体20D焊接。
在绝缘板20A的存在第2下部导体20D的部分形成有贯穿孔20H。图5是该贯穿孔20H的附近的剖视图。在贯穿孔20H设置有将上部主体20c和第2下部导体20D连接的连接部20R。连接部20R只要将上部主体20c和第2下部导体20D电连接即可，没有特别的限定，例如是铜镀层。但是，在形成了15～75μm左右的厚度的铜镀层的情况下，为了应对大电流，需要设置大量形成有铜镀层的贯穿孔。例如，使10A的电流流过在1个贯穿孔20H以50μm的厚度设置的铜镀层。
为了避免设置大量贯穿孔20H，优选连接部20R是将金属部件压接而形成的。在该情况下，连接部20R是通过将金属圈加压变形进行铆接而形成的。这样，与通过镀敷形成连接部20R的情况相比，能够以较少的贯穿孔20H流过大电流。
图6是连接部20R的俯视图。优选连接部20R如前所述是将金属圈进行加压变形而形成的。构成上述连接部20R的金属部件未填埋贯穿孔20H。为了进一步提高电流容量，通过金属将贯穿孔20H填埋。图7示出通过填埋金属20J将贯穿孔20H填埋，是贯穿孔20H周边的剖视图。填埋金属20J与连接部20R接触，将贯穿孔20H填埋。填埋金属20J是通过使例如焊料材料等金属流入至贯穿孔20H而形成的。
优选使该填埋金属20J向半导体芯片18的方向凸出。在使第2下部导体20D与半导体芯片18的信号焊盘等面积小的部分电接触的情况下，通过使凸出的填埋金属20J与基准进行对位，能够防止位置偏移。
图8是在中继基板20的仰视图中增加了上部导体20B的轮廓的图。上部导体20B的轮廓由虚线示出。正交的阴影所描绘出的区域是在俯视观察时下部主体20a与上部主体20c重叠的区域。在具有晶体管芯片作为半导体芯片18的情况下，在下部主体20a和上部主体20c中的一者流过晶体管芯片的集电极电流，在另一者流过晶体管芯片的发射极电流。并且，在俯视观察时下部主体20a与上部主体20c重叠的部分，如果在俯视观察时使集电极电流和发射极电流流向相反方向，则能够降低半导体装置的内部电感。
图9示出半成品的组装方法，是壳体等的斜视图。半成品是通过下述方式而完成的，即，将半导体芯片18固定于基板15，将中继基板20固定于半导体芯片18，将第1外部电极32A以及第2外部电极32B等外部电极固定于中继基板20。也可以在使基板15、半导体芯片18以及中继基板20一体化之后的其他工序中，将外部电极与中继基板20连接，还可以集中地使基板15、半导体芯片18、中继基板20以及外部电极一体化。后者的组装成本低。
使壳体30从半成品的上方接近，沿壳体30的槽使第1外部电极32A以及第2外部电极32B等外部电极滑动，由此将壳体30安装于半成品。然后，通过将树脂40注入至壳体30中而完成图1的半导体装置。为了确保半导体装置的绝缘性能，需要将树脂40无间隙地填充于壳体30的内部。
然而，例如在绝缘板20A大，中继基板20与壳体30之间几乎没有间隙的情况下，由于中继基板20的存在，向中继基板20的下方注入树脂变得困难。因此，在本发明的实施方式1中，在绝缘板20A设置填埋孔20I，由此通过该孔易于使树脂从中继基板20的上方流向中继基板20的下方。为了将树脂40顺利地供给至中继基板20的下方，希望使填埋孔20I的宽度大于或等于绝缘板20A的厚度的3倍。
图10是本发明的实施方式1的半导体装置的电路图。通过具有晶体管芯片以及二极管芯片等各芯片作为多个半导体芯片18，由此形成转换器电路、逆变器电路以及制动电路。逆变器电路具有P相电路部C1和N相电路部C2。
图11是中继基板20的俯视图。如上所述，上部凸出部20d和下部凸出部20b在俯视观察时凸出至绝缘板20A之外。上述凸出部向绝缘板20A的上下左右凸出。
本发明的实施方式1涉及的半导体装置在中继基板20的上表面和下表面形成有导体，因此能够通过上述导体实现3维的配线。因此，与将外部电极直接固定于半导体芯片的情况相比，配线的限制少，因此能够缩小半导体装置的外形尺寸。
本发明的实施方式1涉及的半导体装置具有在俯视观察时延伸至绝缘板20A之外的上部凸出部20d和下部凸出部20b。将第2外部电极32B与上部凸出部20d焊接，将第1外部电极32A与下部凸出部20b焊接，因此能够容易地进行焊接。并且，所有的外部电极在俯视观察时处于绝缘板20A的外部，因此易于将壳体30安装至半成品。
并且，通过将下部凸出部20b或上部凸出部20d弯曲，从而使下部凸出部20b与第1外部电极32A的连接位置的高度和上部凸出部20d与第2外部电极32B的连接位置的高度一致。由此，能够使外部电极的形状共通化。例如能够将外部电极的高度统一。外部电极能够容易地与导体的凸出部焊接，因此还能够将多个外部电极集中地与凸出部焊接。
在多个半导体芯片18的厚度不均匀的情况下，需要在薄的半导体芯片与中继基板20之间厚厚地形成焊料19，在厚的半导体芯片与中继基板20之间薄薄地形成焊料19。即，难以实现适当的焊料厚度。因此，为了使焊料19的厚度变地适当，能够使第1下部导体20C或第2下部导体20D的厚度不均匀。这样，能够使将中继基板20和多个半导体芯片18接合的多个焊料的厚度一致。
针对中继基板20的导体和外部电极，优选在流过小电流的信号电路部分和流过大于或等于几十安培的大电流的主电路部分设为不同的材料。例如，信号用导体以及外部电极能够由黄铜类的材质形成，主电路用导体以及外部电极能够由纯铜类的材质形成。另外，在具有多个第1下部导体20C与第1外部电极32A的导体-电极对的情况下，通过不同的材料形成多个第1外部电极32A。由此，与通过纯铜类的材质构成所有的导体和外部电极的情况相比，能够减少材料费。也可以将第1外部电极32A和第2外部电极32B设为不同的材料。
在实施方式1中，下部主体20a或第2下部导体20D与晶体管芯片的集电极或发射极电连接。流过主电流的部分例如应该设为纯铜类等导电率高的材料。或者，针对形成于绝缘板20A的导体，使信号用导体薄，使主电路用导体厚。
作为外部电极与外部设备的连接方法，有焊接或压配合等压接连接。能够与各种连接对应地选定外部电极的形状以及材质。由于外部电极和中继基板20是不同的部件，因此不用考虑与半导体芯片的接合等，能够自由地选择外部电极的形状以及材质。在外部电极要求一定程度的强度的情况下，使第1外部电极32A比第1下部导体20C厚，使第2外部电极32B比上部导体20B厚。
将P相电路部设置于中继基板的上表面侧，将N相电路部设置于中继基板的下表面侧，从而如图5所示，能够将P相和N相进行平行配线。由此，能够实现电感的降低。另外，通过在半导体装置内消除导线连接，从而能够进一步降低封装件内的电感。
本发明的实施方式1涉及的半导体装置能够在不失去其特征的范围进行各种变形。中继基板20只要实现3维的配线即可，能够进行各种变形。例如，也可以通过中继基板提供大于或等于3层的导体，提高配线的自由度。在该情况下，在上部导体20B之上设置新的绝缘板，在该绝缘板之上设置导体，从而提供3层导体。
树脂40将绝缘板20A、第1下部导体20C、第2下部导体20D、上部导体20B以及多个半导体芯片18覆盖，使第1外部电极32A和第2外部电极32B的一部分露出至外部。为了由树脂40可靠地将半导体芯片18覆盖，设置了填埋孔20I，但当在中继基板20与壳体30的内壁之间存在充分的空间的情况下，也可以省略填埋孔20I。
由多个半导体芯片18构成的电路不限定于图10的电路。例如也可以构成半桥电路。外部电极和中继基板的连接方法不限定于焊料，例如也可以采用超声波接合。
图12是变形例涉及的半导体装置的剖视图。半导体芯片18是IGBT，在上表面具有发射极和基极，在下表面具有集电极。集电极通过焊料16与电路图案14连接。在电路图案14固定有导体21。导体21与第3外部电极32C连接。导体21与第3外部电极32C的连接位置的高度、下部凸出部20b与第1外部电极32A的连接位置的高度以及上部凸出部20d与第2外部电极32B的连接位置的高度这三者相等。此外，半导体芯片不限定于在上表面与下表面之间流过电流的纵向型的元件，也可以是在芯片上表面的2点之间流过电流的横向型的元件。
这些变形能够适当地应用于以下的实施方式涉及的半导体装置。此外，以下的实施方式涉及的半导体装置与实施方式1的半导体装置的共通点多，因此以与实施方式1的不同点为中心进行说明。
实施方式2.
在图13中，描绘出将中继基板20和基板15接合之前的情形。在第1下部导体20C的下方形成有不与焊料接合的非接合部50。非接合部50例如是阻焊剂或聚酰亚胺。从非接合部50露出的第1下部导体20C的宽度b小于焊料19的宽度a。
图14是表示通过焊料19将半导体芯片18和第1下部导体20C的下部主体20a接合后的图。就将半导体芯片18和下部主体20a接合的焊料19而言，与半导体芯片18接触的面积大于与下部主体20a接触的面积。由此，焊料19的焊脚(fillet)形状相对于半导体芯片18的上表面成为锐角。因此，与未实现上述锐角的情况相比，能够降低经由焊料19对半导体芯片18施加的应力。
通过与上述相同的方法，优选将半导体芯片18和第2下部导体20D接合的焊料设置为与半导体芯片18接触的面积大于与第2下部导体20D接触的面积。
实施方式3.
在图15中，描绘出将中继基板20和基板15接合之前的情形。焊料19是为了将下部主体20a和半导体芯片18接合而设置的。在焊料19的一部分即外周部的正上方不具有下部主体20a、绝缘板20A以及上部导体20B。即，在中继基板20设置有开口20h。被开口20h包围的第1下部导体20C的宽度b大于焊料19的宽度a。
图16是表示通过焊料19将半导体芯片18和第1下部导体20C的下部主体20a接合后的图。就将半导体芯片18和下部主体20a接合的焊料19而言，与半导体芯片18接触的面积大于与下部主体20a接触的面积。由此，焊料19的焊脚形状相对于半导体芯片18的上表面成为锐角。因此，与未实现上述锐角的情况相比，能够降低经由焊料19对半导体芯片18施加的应力。
通过设置开口20h，能够通过焊料19可靠地将半导体芯片18和下部主体20a接合。该效果特别是在焊料面积小的情况下是有用的。另外，开口20h也作为剩余焊料的滞留部位起作用。由此，能够提高接合可靠性。
即使在将半导体芯片18和第2下部导体20D进行焊料接合的情况下，也优选引入上述的特征。即，在将半导体芯片18和第2下部导体20D接合的焊料的一部分的正上方形成不具有第2下部导体20D、绝缘板20A以及上部导体20B的开口。
实施方式4.
图17是实施方式4涉及的半导体装置的剖视图。有源部件60、62与中继基板20的上部主体20c电连接。有源部件60、62例如是电阻、电容器或控制IC等。有源部件60、62承担半导体芯片18或半导体装置的保护功能。通过将以往设置于半导体装置外部的部件作为有源部件60、62设置在中继基板20之上，由此能够提高半导体装置的功能以及可靠性。
实施方式5.
图18是实施方式5涉及的半导体装置的剖视图。该半导体装置是未使用壳体而通过树脂40对半成品进行封装而形成的，该半成品构成为，集中地组装有基板15、半导体芯片18、中继基板20以及外部电极。在由树脂40进行的封装中，使用模具作为外框。基板15与中继基板20的间隔大致与半导体芯片18的厚度相同，非常狭窄。半导体芯片18的厚度例如是100μm。
需要在基板15与中继基板20之间的非常狭窄的区域填充树脂。以往，有时使液态的环氧树脂材料含有低应力剂等。但是，这样做会使树脂粘度上升，树脂注入的操作性变差，因此有时会减少低应力剂等的含量。
在本发明的实施方式5中，在真空环境下，以注入压力10～15MPa左右的低压力将树脂向模具内注入。由此，能够在基板15与中继基板20之间的非常狭窄的区域填充树脂。即使在采用了含有低应力剂的树脂的情况下，也能够通过以低压将树脂注入至模具内，从而将树脂供给至模具的各个角落。另外，通过使树脂含有低应力剂，由此能够使在焊料19和半导体芯片18等产生的应力降低，提高半导体装置的可靠性。另外，通过使用模具，能够以无壳体的方式完成半导体装置的外形，因此能够实现低成本化。如果以无壳体的方式构成半导体装置，则树脂40露出至半导体装置的侧面。
此外，也可以将上述的各实施方式涉及的半导体装置的特征适当地组合来提高本发明的效果。
标号的说明
15基板，18半导体芯片，20中继基板，20A绝缘板，20B上部导体，20C第1下部导体，20D第2下部导体，20H贯穿孔，20I填埋孔，20J填埋金属，20R连接部，20a下部主体，20b下部凸出部，20c上部主体，20d上部凸出部，20h开口，30壳体，32A第1外部电极，32B第2外部电极，32C第3外部电极，40树脂，60有源部件

Claims (17)

1.一种半导体装置，其特征在于，具有：
基板；
多个半导体芯片，它们固定于所述基板；
绝缘板，其形成有贯穿孔；
第1下部导体，其具有下部主体和下部凸出部，该下部主体形成于所述绝缘板的下表面，与所述多个半导体芯片中的任意者焊接，该下部凸出部与所述下部主体相连，在俯视观察时该下部凸出部延伸至所述绝缘板之外；
第2下部导体，其形成于所述绝缘板的下表面，与所述多个半导体芯片中的任意者焊接；
上部导体，其具有上部主体和上部凸出部，该上部主体形成于所述绝缘板的上表面，该上部凸出部与所述上部主体相连，在俯视观察时该上部凸出部延伸至所述绝缘板之外；
连接部，其设置于所述贯穿孔，将所述上部主体和所述第2下部导体连接；
第1外部电极，其与所述下部凸出部连接；以及
第2外部电极，其与所述上部凸出部连接。
2.根据权利要求1所述的半导体装置，其特征在于，
所述多个半导体芯片具有晶体管芯片，
所述下部主体或所述第2下部导体与所述晶体管芯片的集电极或发射极电连接。
3.根据权利要求1或2所述的半导体装置，其特征在于，
通过将所述下部凸出部或所述上部凸出部弯曲，从而使所述下部凸出部与所述第1外部电极的连接位置的高度和所述上部凸出部与所述第2外部电极的连接位置的高度一致。
4.根据权利要求1所述的半导体装置，其特征在于，
所述多个半导体芯片具有晶体管芯片，
所述下部主体和所述上部主体在俯视观察时具有重叠的部分，从而所述晶体管芯片的集电极电流和发射极电流在俯视观察时流向相反方向。
5.根据权利要求3所述的半导体装置，其特征在于，
所述多个半导体芯片具有晶体管芯片，
所述下部主体和所述上部主体在俯视观察时具有重叠的部分，从而所述晶体管芯片的集电极电流和发射极电流在俯视观察时流向相反方向。
6.根据权利要求1或2所述的半导体装置，其特征在于，
所述第1下部导体或所述第2下部导体的厚度是不均匀的。
7.根据权利要求1或2所述的半导体装置，其特征在于，
将所述半导体芯片和所述下部主体接合的焊料设置为与所述半导体芯片接触的面积大于与所述下部主体接触的面积，
将所述半导体芯片和所述第2下部导体接合的焊料设置为与所述半导体芯片接触的面积大于与所述第2下部导体接触的面积。
8.根据权利要求1或2所述的半导体装置，其特征在于，
在将所述半导体芯片和所述下部主体接合的焊料的一部分的正上方不具有所述下部主体、所述绝缘板以及所述上部导体。
9.根据权利要求1或2所述的半导体装置，其特征在于，
在将所述半导体芯片和所述第2下部导体接合的焊料的一部分的正上方不具有所述第2下部导体、所述绝缘板以及所述上部导体。
10.根据权利要求1或2所述的半导体装置，其特征在于，
所述连接部是将金属部件压接而形成的。
11.根据权利要求10所述的半导体装置，其特征在于，
所述金属部件设置为不将所述贯穿孔填埋，
该半导体装置具有与所述金属部件接触，将所述贯穿孔填埋的填埋金属，
所述填埋金属向所述半导体芯片的方向凸出。
12.根据权利要求1或2所述的半导体装置，其特征在于，
具有树脂，该树脂将所述绝缘板、所述第1下部导体、所述第2下部导体、所述上部导体以及所述多个半导体芯片覆盖，使所述第1外部电极和所述第2外部电极的一部分露出至外部，
在所述绝缘板设置有由所述树脂进行了填埋的填埋孔。
13.根据权利要求1或2所述的半导体装置，其特征在于，
具有有源部件，该有源部件与所述上部主体电连接。
14.根据权利要求1或2所述的半导体装置，其特征在于，
具有多个所述第1下部导体与所述第1外部电极的导体-电极对，
多个所述第1外部电极由不同的材料形成。
15.根据权利要求或2所述的半导体装置，其特征在于，
所述第1外部电极和所述第2外部电极由不同的材料形成。
16.根据权利要求1或2所述的半导体装置，其特征在于，
所述第1外部电极比所述第1下部导体厚，所述第2外部电极比所述上部导体厚。
17.根据权利要求1所述的半导体装置，其特征在于，
具有树脂，该树脂将所述绝缘板、所述第1下部导体、所述第2下部导体、所述上部导体以及所述多个半导体芯片覆盖，使所述第1外部电极和所述第2外部电极的一部分露出至外部，
该半导体装置构成为，在侧面露出所述树脂。
CN201680079904.5A 2016-01-29 2016-01-29 半导体装置 Active CN108496249B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/052695 WO2017130381A1 (ja) 2016-01-29 2016-01-29 半導体装置

Publications (2)

Publication Number Publication Date
CN108496249A CN108496249A (zh) 2018-09-04
CN108496249B true CN108496249B (zh) 2021-08-13

Family

ID=59397556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680079904.5A Active CN108496249B (zh) 2016-01-29 2016-01-29 半导体装置

Country Status (5)

Country Link
US (1) US10204886B2 (zh)
JP (1) JP6460266B2 (zh)
CN (1) CN108496249B (zh)
DE (1) DE112016006336T5 (zh)
WO (1) WO2017130381A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6493317B2 (ja) 2016-06-23 2019-04-03 三菱電機株式会社 半導体装置
US10811370B2 (en) 2018-04-24 2020-10-20 Cree, Inc. Packaged electronic circuits having moisture protection encapsulation and methods of forming same
JP2019197842A (ja) * 2018-05-11 2019-11-14 三菱電機株式会社 パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
JP7035920B2 (ja) 2018-09-06 2022-03-15 三菱電機株式会社 半導体装置および電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444297A (en) * 1992-06-17 1995-08-22 Mitsubishi Denki Kabushiki Kaisha Noise resistant semiconductor power module
JP2013135105A (ja) * 2011-12-27 2013-07-08 Mitsubishi Electric Corp 電力用半導体装置
CN103430307A (zh) * 2012-02-13 2013-12-04 松下电器产业株式会社 半导体装置及其制造方法
JP2016092346A (ja) * 2014-11-11 2016-05-23 三菱電機株式会社 電力用半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017658A (ja) * 2001-06-28 2003-01-17 Toshiba Corp 電力用半導体装置
JP2003243448A (ja) * 2002-02-18 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
JP2004088022A (ja) * 2002-08-29 2004-03-18 Toshiba Corp 大電力用半導体装置
JP2004349593A (ja) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2006303006A (ja) * 2005-04-18 2006-11-02 Yaskawa Electric Corp パワーモジュール
US7557434B2 (en) * 2006-08-29 2009-07-07 Denso Corporation Power electronic package having two substrates with multiple electronic components
JP5319908B2 (ja) * 2007-10-31 2013-10-16 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5233341B2 (ja) 2008-03-17 2013-07-10 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP5245485B2 (ja) * 2008-03-25 2013-07-24 富士電機株式会社 半導体装置の製造方法
JP5434914B2 (ja) * 2008-06-12 2014-03-05 株式会社安川電機 パワーモジュールおよびその制御方法
JP5525024B2 (ja) * 2012-10-29 2014-06-18 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP6135552B2 (ja) 2014-02-28 2017-05-31 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444297A (en) * 1992-06-17 1995-08-22 Mitsubishi Denki Kabushiki Kaisha Noise resistant semiconductor power module
JP2013135105A (ja) * 2011-12-27 2013-07-08 Mitsubishi Electric Corp 電力用半導体装置
CN103430307A (zh) * 2012-02-13 2013-12-04 松下电器产业株式会社 半导体装置及其制造方法
JP2016092346A (ja) * 2014-11-11 2016-05-23 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
DE112016006336T5 (de) 2018-10-18
JPWO2017130381A1 (ja) 2018-09-27
CN108496249A (zh) 2018-09-04
US20180294253A1 (en) 2018-10-11
WO2017130381A1 (ja) 2017-08-03
JP6460266B2 (ja) 2019-01-30
US10204886B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
CN107546180B (zh) 半导体装置
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US8441117B2 (en) Semiconductor device
US9734944B2 (en) Electronic package structure comprising a magnetic body and an inductive element and method for making the same
KR102378192B1 (ko) 반도체 장치
CN108496249B (zh) 半导体装置
KR20130133052A (ko) 반도체 장치 및 그 제조 방법
US11183479B2 (en) Semiconductor device, method for manufacturing the same, and power conversion device
JP2007184525A (ja) 電子機器装置
JP2020519029A (ja) 露出した端子領域を有する樹脂封止パワー半導体モジュール
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
CN110880488B (zh) 半导体装置及电力转换装置
KR20030089411A (ko) 반도체장치
JP2011023748A (ja) 電子機器装置
JP7183964B2 (ja) 半導体装置
JP5734736B2 (ja) パワーモジュールの製造方法
JP2021082794A (ja) 電子部品および電子装置
US10971414B2 (en) Semiconductor device
US20240203928A1 (en) Metal wiring board
US20240203929A1 (en) Semiconductor module
JP3172393B2 (ja) 混成集積回路装置
JP2022183503A (ja) 半導体モジュールおよび半導体モジュールの製造方法
JP2022020969A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant