JP7000871B2 - 半導体装置および電力変換装置 - Google Patents

Description

本発明は、半導体装置および電力変換装置に関する。

特許文献１には、コレクタランドに接合された半導体チップと、半導体チップの上面に設けられた電極の一部を覆う金属プレートとを備えた半導体実装構造が開示されている。金属プレートとエミッタランドとは、ボンディングワイヤによってボンディング接続される。金属プレートは、ボンディングワイヤの配線方向に沿って半導体チップから突出するように延びる突出部を有する。コレクタランド上には、金属プレートの突出部を保持可能な絶縁性を有するスペーサが設けられる。

特開２０１５－１２６０６６号公報

一般に、半導体チップの上面にリードフレームをはんだで接合する構造では、接合の際にリードフレームが上下に動き易い。特に、リードフレームとケースとの接続部を支点として、リードフレームが上下に動くことが考えられる。

ここで、特許文献１では、ボンディングワイヤの配線方向において、半導体チップの片側のみでスペーサが金属プレートを保持している。このスペーサを、半導体チップの上面にリードフレームが接合される構造に適用すると、ケースからリードフレームが延びる方向において、半導体チップの片側のみでリードフレームがスペーサに保持されることとなる。

このとき、スペーサによってリードフレームの上下の動きを抑制できない可能性がある。よって、半導体チップとリードフレームとを接合する際に、両者を接合するはんだの厚さが目標値から外れる可能性がある。従って、はんだの厚さが信頼性の観点から設定した基準値の範囲を外れ、信頼性が低下する可能性がある。

本発明は、上述の課題を解決するためになされたもので、はんだの厚さを制御し易い半導体装置および電力変換装置を得ることを目的とする。

本開示に係る半導体装置は、複数の半導体チップと、該複数の半導体チップの上に設けられた第１リードフレームと、該複数の半導体チップと該第１リードフレームとの間にそれぞれ設けられ、該複数の半導体チップと該第１リードフレームとを接合する複数のはんだと、該複数の半導体チップの間に設けられ、該第１リードフレームを支持する絶縁性の第１スペーサと、該第１スペーサと材質が異なり、該複数の半導体チップを封止する封止樹脂と、を備え、該第１スペーサは、該複数の半導体チップの間と、該複数のはんだの間を埋める。

本発明に係る半導体装置では、第１リードフレームが延びる方向における半導体チップの両側で、第１スペーサは第１リードフレームを支持する。このため、第１リードフレームの上下の動きを抑制でき、はんだの厚さを制御し易い。
本発明に係る半導体装置では、複数の半導体チップの間に第１スペーサが設けられる。このため、第１スペーサの両側の半導体チップを接合するはんだの厚さのバラつきを抑制できる。従って、はんだの厚さを制御し易い。

実施の形態１に係る半導体装置の断面図である。 比較例に係る半導体装置の断面図である。 実施の形態２に係る半導体装置の断面図である。 実施の形態２に係る第１リードフレームと第１スペーサの斜視図である。 実施の形態３に係る第１リードフレームの平面図である。 実施の形態３に係る第１スペーサの斜視図である。 実施の形態４に係る第１リードフレームの平面図である。 実施の形態４に係る第１スペーサの斜視図である。 実施の形態５に係る第１リードフレームの斜視図である。 実施の形態５に係る半導体装置の製造方法を説明する図である。 実施の形態６に係る半導体装置の断面図である。 実施の形態７に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。

本発明の実施の形態に係る半導体装置および電力変換装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

実施の形態１．
図１は、実施の形態１に係る半導体装置１００の断面図である。半導体装置１００はアルミフィン１０を備える。アルミフィン１０の上には絶縁基板１２が設けられる。絶縁基板１２の上面には回路パターン１４が設けられる。回路パターン１４の上にははんだ１６が設けられる。はんだ１６はチップ下はんだである。はんだ１６の上には半導体チップ１８が設けられる。はんだ１６は回路パターン１４と半導体チップ１８とを接合する。

半導体チップ１８は例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のパワー半導体チップである。半導体チップ１８はワイドバンドギャップ半導体によって形成されても良い。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンドである。半導体チップ１８はダイオード等を含んでも良い。

半導体チップの上には、はんだ２０が設けられる。はんだ２０は、チップ上はんだである。半導体チップ１８の上には、第１リードフレーム２２が設けられる。はんだ２０は、半導体チップ１８と第１リードフレーム２２との間に設けられる。はんだ２０は、半導体チップ１８と第１リードフレーム２２とを接合する。

半導体装置１００はケース２８を備える。ケース２８は半導体チップ１８および絶縁基板１２を囲む。第１リードフレーム２２は、ケース２８の内壁から半導体チップ１８に向かって延びる。ケース２８はインサートケースである。ケース２８は、第１リードフレーム２２と一体化されている。

第１リードフレーム２２には、半導体チップ１８に向かって突出し、半導体チップ１８と接合される接合部２４が設けられる。接合部２４はエンボス部とも呼ばれる。第１リードフレーム２２の一端はケース２８と一体化され、第１リードフレーム２２の他端は、回路パターン１４と接続される。第１リードフレーム２２の他端が接続された回路パターン１４は、第１リードフレーム２２が接合された半導体チップ１８が設けられた回路パターン１４とは別の回路パターン１４である。

半導体装置１００は複数の第１スペーサ２６を備える。複数の第１スペーサ２６は柱状である。複数の第１スペーサ２６は、第１リードフレーム２２が延びる方向における半導体チップ１８の両側で、第１リードフレーム２２をそれぞれ支持する。第１リードフレーム２２が延びる方向は、ケース２８から第１リードフレーム２２が引き出される方向である。各々の第１スペーサ２６は、回路パターン１４と第１リードフレーム２２に挟まれる。また、第１スペーサは半導体チップ１８と離れている。

第１スペーサ２６は絶縁性である。第１スペーサ２６は例えばＰＰＳ（Ｐｏｌｙ Ｐｈｅｎｙｌｅｎｅ Ｓｕｌｆｉｄｅ）樹脂から形成される。これに限らず、第１スペーサ２６は、樹脂、ゴム等であっても良い。

第１スペーサ２６と第１リードフレーム２２との間には、接着剤３４が設けられる。接着剤３４は、第１スペーサ２６の上面または第１リードフレーム２２の裏面に塗布される。接着剤３４は、第１スペーサ２６と第１リードフレーム２２とを接合する。また、第１スペーサ２６と回路パターン１４との間に、さらに接着剤３４が設けられても良い。

第１スペーサ２６は半導体チップ１８の搭載面に設けられる。ここで、半導体チップ１８の搭載面は回路パターン１４の上面である。第１スペーサ２６の高さは、はんだ１６、２０、半導体チップ１８および接合部２４の厚さの和に対応する。第１スペーサ２６の高さは、はんだ１６、２０の厚さの目標値に応じて決定される。

ケース２８の内部には封止樹脂２９が設けられる。半導体チップ１８は、封止樹脂２９により封止されている。ケース２８の内部は封止樹脂２９に埋められる。封止樹脂２９は、第１スペーサ２６と材質が異なる。封止樹脂２９は例えばエポキシ樹脂から形成される。

本実施の形態では、半導体装置１００は複数の半導体チップ１８を備える。１つの第１リードフレーム２２には複数の半導体チップ１８が接合されている。複数の第１スペーサ２６は、第１リードフレーム２２が延びる方向での複数の半導体チップ１８の両側で、第１リードフレーム２２をそれぞれ支持する。また、複数の第１スペーサ２６は、複数の半導体チップ１８が並ぶ方向における複数の半導体チップ１８の両側で、第１リードフレーム２２をそれぞれ支持する。つまり、複数の半導体チップ１８は、複数の第１スペーサ２６の間に設けられる。

図２は、比較例に係る半導体装置１０１の断面図である。半導体装置１０１は第１スペーサ２６を備えない。このとき、矢印３０に示すように、第１リードフレーム２２とケース２８との接続部を支点として、第１リードフレーム２２が上下に動く可能性がある。このとき、はんだ２０の厚さが目標値に対して、大きくまたは小さくなりすぎる場合がある。また、複数の半導体チップ１８をそれぞれ接合する複数のはんだ２０の厚さがバラつく可能性がある。

これに対し、本実施の形態では、第１リードフレーム２２が延びる方向における半導体チップ１８の両側で、複数の第１スペーサ２６が第１リードフレーム２２をそれぞれ支持する。このとき、半導体チップ１８の両側で、第１リードフレーム２２の半導体チップ１８の搭載面からの高さが規定される。このため、第１リードフレーム２２の上下の動きを抑制できる。つまり、第１リードフレーム２２の半導体チップ１８の搭載面からの高さを一定にできる。従って、本実施の形態では、はんだ２０の厚さを制御し易い。このとき、はんだ２０の厚さを、信頼性の観点から設定した基準値の範囲に収めることができる。このため、はんだ２０の厚さを適正な値に設定でき、信頼性を向上できる。

また、本実施の形態では、複数の第１スペーサ２６によって、複数の半導体チップ１８の両側で、第１リードフレーム２２の高さを揃える事ができる。これにより、複数の半導体チップ１８をそれぞれ接合する複数のはんだ２０の厚さのバラつきを抑制できる。

また、本実施の形態では第１スペーサ２６と半導体チップ１８とが離れている。このため、第１スペーサ２６から半導体チップ１８が応力を受けることを防止できる。

また、はんだ１６、２０のうち第１リードフレーム２２と接触するはんだ２０の方が、第１リードフレーム２２の上下の動きの影響を受け易い。しかし、第１リードフレーム２２の上下の動きを抑制することで、チップ下はんだであるはんだ１６の厚さも制御し易くなる。

本実施の形態の変形例として、第１スペーサ２６は、封止樹脂２９より融点が高いものとしても良い。これにより、封止樹脂２９の充填時に、第１スペーサ２６が変形等することを防止できる。また、第１スペーサ２６は、封止樹脂２９より硬くても良い。これにより、第１スペーサ２６の変形によるはんだ１６、２０の厚さの変化を抑制できる。

また、本実施の形態では、回路パターン１４に半導体チップ１８が接合される。これに限らず、半導体チップ１８は絶縁基板１２に接合されても良い。また、リードフレームの上に半導体チップ１８が設けられ、リードフレームと半導体チップ１８が接合されていても良い。

また、本実施の形態では半導体チップ１８の搭載面に第１スペーサ２６が設けられるものとした。これに限らず、第１スペーサ２６は絶縁基板１２の上面等に設けられても良い。第１スペーサ２６は、第１リードフレーム２２を支持できる位置に設けられれば良い。

また、本実施の形態では半導体装置１００は２つの第１リードフレーム２２を備える。２つの第１リードフレーム２２はケース２８の互いに対向する内壁からそれぞれ延びる。半導体装置１００が備える第１リードフレーム２２の数および配置はこれに限らない。例えば、半導体装置１００が備える第１リードフレーム２２の数は１つ以上であれば良い。

また、本実施の形態では１つの第１リードフレーム２２に２つの半導体チップ１８が接合される。これに限らず、１つの第１リードフレーム２２に接合される半導体チップ１８の数は１つ以上であれば良い。

また、本実施の形態では複数の第１スペーサ２６が半導体チップ１８の両側にそれぞれ設けられた。これに限らず、１つの第１スペーサ２６が、第１リードフレーム２２が延びる方向での半導体チップ１８の両側において、第１リードフレーム２２を支持しても良い。例えば、１つの第１スペーサ２６が半導体チップ１８を囲むように設けられても良い。また、第１スペーサ２６は半導体チップ１８と接していても良い。

これらの変形は以下の実施の形態に係る半導体装置および電力変換装置について適宜応用することができる。なお、以下の実施の形態に係る半導体装置および電力変換装置については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。

実施の形態２．
図３は、実施の形態２に係る半導体装置２００の断面図である。本実施の形態では、第１スペーサ２２６の構造が実施の形態１と異なる。第１スペーサ２２６は、複数の半導体チップ１８の間に設けられる。第１スペーサ２２６は、複数の半導体チップ１８の間で第１リードフレーム２２を支持する。第１スペーサ２２６は、複数の半導体チップ１８の間を埋める。また、第１スペーサ２２６は、複数の接合部２４の間に嵌め込まれる。

第１スペーサ２２６は、第１リードフレーム２２に接着剤を塗布することにより、第１リードフレーム２２に接合される。図３において、便宜上、接着剤は省略されている。第１スペーサ２２６の形状は、複数の半導体チップ１８の間の空間の形状に合わせて調節される。第１スペーサ２２６の幅は、複数の半導体チップ１８または複数の接合部２４の間隔に等しい。

図４は、実施の形態２に係る第１リードフレーム２２と第１スペーサ２２６の斜視図である。互いに隣接する複数の接合部２４の間には凹部が形成される。第１スペーサ２２６は、凹部に嵌め込まれる。第１スペーサ２２６は、複数の接合部２４に沿って設けられる。

本実施の形態では、複数の半導体チップ１８の間に第１スペーサ２６を取り付けることで、はんだ２０の厚さをコントロールできる。複数の半導体チップ１８の間で、第１リードフレーム２２の半導体チップ１８の搭載面からの高さを規定できる。このため、第１スペーサ２２６の両側の半導体チップ１８を接合するはんだ２０の厚さのバラつきを抑制できる。従って、はんだ２０の厚さを制御し易い。

さらに、複数の半導体チップ１８間の狭い隙間が第１スペーサ２６で埋められる。このため、封止樹脂２９の充填の効率を向上できる。

本実施の形態の変形例として、第１スペーサ２２６は複数の半導体チップ１８の間に設けられれば、複数の半導体チップ１８の間を埋めなくても良い。つまり、複数の半導体チップ１８と第１スペーサ２２６とは離れていても良い。

実施の形態３．
図５は、実施の形態３に係る第１リードフレーム３２２の平面図である。図６は、実施の形態３に係る第１スペーサ３２６の斜視図である。本実施の形態では、第１リードフレーム３２２および第１スペーサ３２６の構造が実施の形態２と異なる。実施の形態２と同様に、第１スペーサ３２６は、複数の半導体チップ１８の間に設けられる。第１リードフレーム３２２の複数の半導体チップ１８側の面には凹部３３２が設けられる。凹部３３２は複数の接合部２４の間に設けられる。凹部３３２は、貫通孔である。凹部３３２は、平面視においてオーバル形である。

図６に示されるように、第１スペーサ３２６は本体部３２６ａを有する。本体部３２６ａは直方体である。本体部３２６ａは、凹部３３２よりも幅が広い。さらに、第１スペーサ３２６は本体部３２６ａから上方に突出する凸部３２６ｂを有する。凸部３２６ｂの形状は、凹部３３２の形状に対応し、オーバル形である。

第１スペーサ３２６の凸部３２６ｂは、凹部３３２に嵌め込まれる。凸部３２６ｂは凹部３３２と嵌合する。この状態において、本体部３２６ａは第１リードフレーム３２２の半導体チップ１８側の面と接する。本体部３２６ａは、回路パターン１４と第１リードフレーム３２２とに挟まれる。また、本実施の形態では、第１スペーサ３２６と第１リードフレーム３２２とは接合されていない。

本実施の形態では、第１スペーサ３２６が凹部３３２に差し込まれることにより、第１スペーサ３２６は第１リードフレーム３２２に固定される。これにより、はんだ２０の厚さを制御できる。また、実施の形態２と同様に、第１スペーサ３２６により複数の半導体チップ１８間の狭ギャップを埋めることができ、樹脂充填の効率を向上できる。さらに、接着剤により第１スペーサ３２６を第１リードフレーム３２２に固定する必要がないため、製造工程を簡易化できる。また、第１スペーサ３２６が凹部３３２に差し込まれるため、第１スペーサ３２６の位置ずれを防止できる。

凹部３３２の形状は、図５に示されるものに限らない。凹部３３２は例えば、円形または多角形等でも良い。また、互いに隣接する接合部２４の間に複数の凹部３３２が設けられても良い。また、凹部３３２は貫通孔ではなく、溝であっても良い。また、第１スペーサ３２６の形状は、図６に示されるものに限らない。例えば、凸部３２６ｂは凹部３３２と嵌合できれば、別の形状でも良い。

実施の形態４．
図７は、実施の形態４に係る第１リードフレームの平面図である。図８は、実施の形態４に係る第１スペーサ４２６の斜視図である。本実施の形態では、第１リードフレーム４２２および第１スペーサ４２６の構造が実施の形態１と異なる。第１リードフレーム４２２の複数の半導体チップ１８側の面には複数の凹部４３２が設けられる。複数の凹部４３２は、貫通孔である。各々の凹部４３２は、平面視において円形である。

図８に示されるように、第１スペーサ４２６は本体部４２６ａを有する。本体部４２６ａは、凹部４３２よりも幅が広い。本体部４２６ａは円柱状である。さらに、第１スペーサ４２６は本体部４２６ａから上方に突出する凸部４２６ｂを有する。凸部４２６ｂの形状は、凹部４３２の形状に対応し、円柱状である。また、本体部４２６ａの凸部４２６ｂと反対側からは支持部４２６ｃが延びる。支持部４２６ｃは円柱状である。

凸部４２６ｂは、凹部４３２に嵌め込まれる。凸部４２６ｂは凹部４３２と嵌合する。この状態において、本体部４２６ａは第１リードフレーム４２２の半導体チップ１８側の面と接する。また、支持部４２６ｃは回路パターン１４と接する。本体部４２６ａと支持部４２６ｃは、回路パターン１４と第１リードフレーム４２２とに挟まれる。

本実施の形態では、第１スペーサ４２６が凹部４３２に差し込まれる。これにより、第１リードフレーム４２２の高さを規定でき、はんだ２０の厚さを制御できる。また、第１スペーサ４２６が凹部４３２に差し込まれることで、第１スペーサ４２６の位置がずれることを防止できる。さらに、本実施の形態では複数の半導体チップ１８と離れた位置に第１スペーサ４２６が設けられる。このため、複数の半導体チップ１８の隙間の形状によらず、第１スペーサ４２６を形成できる。従って、半導体装置の構造を簡易化できる。

凹部４３２の形状は、図７に示されるものに限らない。凹部４３２は例えば、楕円形または多角形等でも良い。また、図７では２つの凹部４３２が図示されているが、第１リードフレーム４２２に設けられる凹部４３２の数は複数であれば良い。また、複数の凹部４３２の位置は、図７に示されるものに限らない。複数の凹部４３２は、半導体チップ１８を挟むように設けられれば別の位置でも良い。

また、凹部４３２は貫通孔ではなく、溝であっても良い。また、第１スペーサ４２６の形状は、図８に示されるものに限らない。例えば、凸部４２６ｂは凹部４３２と嵌合できれば、別の形状でも良い。

実施の形態５．
図９は、実施の形態５に係る第１リードフレーム５２２の斜視図である。本実施の形態では、第１リードフレーム５２２の構造が実施の形態１と異なる。第１リードフレーム５２２は、ケース２８に固定されたケース側部分５２２ａと、半導体チップ１８と接合されたチップ側部分５２２ｂとを有する。

ケース側部分５２２ａは水平方向に延びる。ケース側部分５２２ａの一端は下方に向かって屈曲する。ケース側部分５２２ａの一端には、差込部５２２ｃが設けられる。チップ側部分５２２ｂの端部は上方に向かって屈曲する。チップ側部分５２２ｂの端部は差込部５２２ｃに差し込まれる。ケース側部分５２２ａの一端と、チップ側部分５２２ｂの端部とは互いに接合されている。

図１０は、実施の形態５に係る半導体装置５００の製造方法を説明する図である。ケース側部分５２２ａの他端はケース２８と一体化されている。チップ側部分５２２ｂは水平方向に延びる。ここで、水平方向は、絶縁基板１２の上面と平行な方向である。なお、図１０では、アルミフィン１０、絶縁基板１２、はんだ１６は省略されている。

次に、本実施の形態の半導体装置５００の製造方法を説明する。まず、ケース側部分５２２ａとチップ側部分５２２ｂとを別部品として形成する。つまり、第１リードフレーム５２２は、ケース２８と接合された根元部分の近傍で、２つに分離された状態で形成される。ケース側部分５２２ａは、例えばインサート成形により、ケース２８と一体化された状態で形成される。

次に、絶縁基板１２上に設けられた回路パターン１４の上に、はんだ１６および第１スペーサ２６を設ける。また、はんだ１６の上に半導体チップ１８を設ける。さらに、半導体チップの上にはんだ２０を設ける。次に、チップ側部分５２２ｂを第１スペーサ２６とはんだ２０の上に設ける。ここで、チップ側部分５２２ｂの裏面に接着剤を塗布しておく。これにより、第１スペーサ２６とチップ側部分５２２ｂとが接合される。さらに、リフローなどを行い、はんだ１６で半導体チップ１８と回路パターン１４を接合する。同様に、はんだ２０で半導体チップ１８とチップ側部分５２２ｂとを接合する。

その後、ケース側部分５２２ａと、チップ側部分５２２ｂと接合する。これにより、絶縁基板１２の側面にケース２８が取り付けられる。次に、ケース２８の内部を封止樹脂２９で充填する。

本実施の形態では、半導体チップ１８とチップ側部分５２２ｂとをはんだ２０で接合するはんだ接合工程の後に、ケース側部分５２２ａとチップ側部分５２２ｂと接合する。これにより、はんだ接合工程において、第１リードフレーム５２２がケース２８との接続部を支点として上下に動くことで発生するはんだ２０の厚さのバラつきを防止できる。従って、はんだ２０による接合を安定して実施でき、はんだ２０の厚さを安定させることができる。

本実施の形態では、第１リードフレーム５２２はケース２８近傍で分離された。これに限らず、第１リードフレーム５２２は、第１スペーサ２６および半導体チップ１８が接合される領域よりもケース２８側で分離されれば良い。

実施の形態６．
図１１は、実施の形態６に係る半導体装置６００の断面図である。図１１では、便宜上、アルミフィン１０、絶縁基板１２、はんだ１６、２０、半導体チップ１８、ケース２８、封止樹脂２９は省略されている。本実施の形態では、第１リードフレーム６２２の上方に、さらに第２リードフレーム６２３が設けられる。

本実施の形態では、回路パターン１４の上に第１スペーサ６２６が設けられる。第１スペーサ６２６の上には第１リードフレーム６２２が設けられる。第１リードフレーム６２２の上には第２スペーサ６２７が設けられる。第２スペーサ６２７の上には、第２リードフレーム６２３が設けられる。第２スペーサ６２７は、第２リードフレーム６２３を支持する。第２スペーサ６２７は絶縁性である。

第２リードフレーム６２３は第１リードフレーム６２２の直上に位置し、第１リードフレーム６２２と平行である。図示は省略しているが、回路パターン１４と第１リードフレーム６２２との間には、実施の形態１と同様に半導体チップ１８およびはんだ１６、２０が設けられる。また、第１リードフレーム６２２と第２リードフレーム６２３との間には、半導体チップ１８およびはんだ１６、２０が設けられる。

本実施の形態では第２スペーサ６２７により、第１リードフレーム６２２と第２リードフレーム６２３との距離を均一にできる。第１リードフレーム６２２と第２リードフレーム６２３とが適切な距離を保つことで、第１リードフレーム６２２と第２リードフレーム６２３の自己インダクタンスを互いに打ち消すことができる。従って、半導体装置６００の性能を向上できる。

本実施の形態では２つのリードフレームが積層している。これに限らず、複数のリードフレームが積層し、複数のリードフレームを複数のスペーサがそれぞれ支持していれば良い。

実施の形態７．
本実施の形態は、上述した実施の形態１～６にかかる半導体装置を電力変換装置に適用したものである。本実施の形態は特定の電力変換装置に限定されるものではないが、以下、実施の形態７として、三相のインバータに実施の形態１～６にかかる半導体装置を適用した場合について説明する。

図１２は、本実施の形態にかかる電力変換装置８００を適用した電力変換システムの構成を示すブロック図である。

図１２に示す電力変換システムは、電源７００、電力変換装置８００、負荷９００から構成される。電源７００は、直流電源であり、電力変換装置８００に直流電力を供給する。電源７００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができる。また、電源７００は、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源７００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。

電力変換装置８００は、電源７００と負荷９００の間に接続された三相のインバータである。電力変換装置８００は、電源７００から供給された直流電力を交流電力に変換し、負荷９００に交流電力を供給する。電力変換装置８００は、図１２に示すように、直流電力を交流電力に変換して出力する主変換回路８０１と、主変換回路８０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路８０２と、駆動回路８０２を制御する制御信号を駆動回路８０２に出力する制御回路８０３とを備えている。

負荷９００は、電力変換装置８００から供給された交流電力によって駆動される三相の電動機である。なお、負荷９００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機である。負荷９００は、例えば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

以下、電力変換装置８００の詳細を説明する。主変換回路８０１は、図示しないスイッチング素子と還流ダイオードを備えている。主変換回路８０１は、スイッチング素子がスイッチングすることによって、電源７００から供給される直流電力を交流電力に変換し、負荷９００に供給する。主変換回路８０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路８０１は２レベルの三相フルブリッジ回路である。２レベルの三相フルブリッジ回路は、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路８０１には、上述した実施の形態１～６のいずれかにかかる半導体装置を適用する。主変換回路８０１の各スイッチング素子には、半導体チップ１８を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成する。各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路８０１の３つの出力端子は、負荷９００に接続される。

駆動回路８０２は、主変換回路８０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路８０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路８０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号であるオン信号となる。スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号であるオフ信号となる。

制御回路８０３は、負荷９００に所望の電力が供給されるよう主変換回路８０１のスイッチング素子を制御する。具体的には、負荷９００に供給すべき電力に基づいて主変換回路８０１の各スイッチング素子がオン状態となるべき時間であるオン時間を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路８０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路８０２に制御指令である制御信号を出力する。駆動回路８０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。

本実施の形態に係る電力変換装置８００では、主変換回路８０１として実施の形態１～６にかかる半導体装置を適用するため、信頼性を向上できる。

本実施の形態では、２レベルの三相インバータに実施の形態の１～６を適用する例を説明したが、本実施の形態はこれに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルまたはマルチレベルの電力変換装置であっても構わない。また、単相負荷に電力を供給する場合には単相のインバータに実施の形態１～６を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに実施の形態１～５を適用することも可能である。

また、実施の形態１～６を適用した電力変換装置８００は、上述した負荷９００が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、誘導加熱調理器または非接触器給電システムの電源装置として用いることもできる。さらに、電力変換装置８００を、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。

なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。

１００、２００、５００、６００ 半導体装置、８００ 電力変換装置、８０１ 主変換回路、８０２ 駆動回路、８０３ 制御回路、１８ 半導体チップ、２０ はんだ、２２、３２２、４２２、５２２、６２２ 第１リードフレーム、６２３ 第２リードフレーム、２４ 接合部、２６、２２６、３２６、４２６、６２６ 第１スペーサ、３２６ａ、４２６ａ 本体部、３２６ｂ、４２６ｂ 凸部、６２７ 第２スペーサ、２８ ケース、２９ 封止樹脂、３３２、４３２ 凹部、３４ 接着剤

Claims (11)

1. 複数の半導体チップと、
   前記複数の半導体チップの上に設けられた第１リードフレームと、
   前記複数の半導体チップと前記第１リードフレームとの間にそれぞれ設けられ、前記複数の半導体チップと前記第１リードフレームとを接合する複数のはんだと、
   前記複数の半導体チップの間に設けられ、前記第１リードフレームを支持する絶縁性の第１スペーサと、
   前記第１スペーサと材質が異なり、前記複数の半導体チップを封止する封止樹脂と、
   を備え、
   前記第１スペーサは、前記複数の半導体チップの間と、前記複数のはんだの間を埋めることを特徴とする半導体装置。
2. 前記第１リードフレームの前記複数の半導体チップ側の面には凹部が設けられ、前記第１スペーサは前記凹部に嵌め込まれることを特徴とする請求項１に記載の半導体装置。
3. 前記第１スペーサは、
   前記凹部よりも幅が広く、前記第１リードフレームの前記半導体チップ側の面と接する本体部と、
   前記本体部から上方に突出し、前記凹部に嵌め込まれる凸部と、
   を有することを特徴とする請求項２に記載の半導体装置。
4. 前記凹部は、貫通孔であることを特徴とする請求項２または３に記載の半導体装置。
5. 前記第１リードフレームには、前記複数の半導体チップに向かって突出し、前記複数の半導体チップとそれぞれ接合される複数の接合部が設けられ、
   前記第１スペーサは、前記複数の接合部の間に嵌め込まれることを特徴とする請求項１から４の何れか１項に記載の半導体装置。
6. 前記第１スペーサと前記第１リードフレームとは接合されていないことを特徴とする請求項１から５の何れか１項に記載の半導体装置。
7. 前記半導体チップを囲むケースをさらに備え、
   前記第１リードフレームは、前記ケースに固定されたケース側部分と、前記半導体チップと接合されたチップ側部分と、を有し、
   前記ケース側部分と、前記チップ側部分とは互いに接合されていることを特徴とする請求項１から６の何れか１項に記載の半導体装置。
8. 前記第１リードフレームの上方に設けられた第２リードフレームと、
   前記第１リードフレームの上に設けられ、前記第２リードフレームを支持する絶縁性の第２スペーサと、
   をさらに備えることを特徴とする請求項１から７の何れか１項に記載の半導体装置。
9. 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１から８の何れか１項に記載の半導体装置。
10. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイヤモンドであることを特徴とする請求項９に記載の半導体装置。
11. 請求項１から１０の何れか１項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。

Images