JP2013149796A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013149796A JP2013149796A JP2012009277A JP2012009277A JP2013149796A JP 2013149796 A JP2013149796 A JP 2013149796A JP 2012009277 A JP2012009277 A JP 2012009277A JP 2012009277 A JP2012009277 A JP 2012009277A JP 2013149796 A JP2013149796 A JP 2013149796A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor element
- heat radiating
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】放熱部材(18,30)は、半導体素子側の一面としてはんだ領域(20a,32a)と非はんだ領域(20b,32b)を有する。接続工程では、はんだの少なくとも1つとして、封止樹脂成形時に軟化する軟化はんだ(36)を用いるとともに、積層体(46)の高さがキャビティ(106)の高さよりも高くなるように軟化はんだ(36)の厚さを確保する。予備加熱工程では、積層体(46)を加熱して軟化はんだ(36)のみを軟化させる。モールド工程では、軟化はんだ(36)を軟化させた状態で、金型の壁面(102a,104a)を放熱部材の放熱面(22,34)に接触させて、軟化はんだ(36)を圧縮変形させつつ型締めを行い、この型締め状態で樹脂(40a)を注入する。
【選択図】図3
Description
両面に電極を有する半導体素子(14,16)の両面側に放熱部材(18,30)をそれぞれ配置するとともに、はんだ(24,28,36)を介して、半導体素子(14,16)と各放熱部材(18,30)とをそれぞれ熱的に接続し、積層体(46)を形成する接続工程と、
積層体(46)を金型(100)のキャビティ(106)に配置して積層体(46)の積層方向に型締めをし、この型締め状態でキャビティ(106)内に樹脂(40a)を注入して、各放熱部材(18,30)に接しつつ半導体素子(14,16)及びはんだ(24,28,36)を一体的に封止する封止樹脂(40)を成形するモールド工程と、
接続工程の後であり、金型(100)を型締めする前に積層体(46)を予め加熱しておく予備加熱工程と、を備える半導体装置の製造方法であって、
各放熱部材(18,30)は、半導体素子側の一面(20,32)として、はんだが接触するはんだ領域(20a,32a)と、はんだが接触しない領域であって少なくとも一部に封止樹脂が接触する非はんだ領域(20b,32b)と、を有し、
接続工程では、多層に配置されるはんだ(24,28,36)の少なくとも1つとして、モールド工程の温度で軟化する軟化はんだ(36)を用いるとともに、積層方向において、積層体(46)の高さ(H1)が、型締め状態のキャビティ(106)の高さ(H2)よりも高くなるように、軟化はんだ(36)の厚さを確保し、
予備加熱工程では、積層体(46)を加熱して、はんだ(24,28,36)のうち、軟化はんだ(36)のみを軟化させ、
モールド工程では、予備加熱工程により軟化はんだ(36)を軟化させた状態で、積層方向においてキャビティ(106)を構成する金型の壁面(102a,104a)を、各放熱部材(18,30)における一面と反対の裏面(22,34)に接触させて、軟化はんだ(36)を圧縮変形させつつ型締めを行い、この型締め状態で、キャビティ(106)内に樹脂(40a)を注入することを特徴とする。
接続工程では、一対の放熱部材(18,30)の間に弾性部材(38,48,54)を介在させて、積層体(46)を形成し、
モールド工程では、金型(100)の型締めに応じて、弾性部材(38,48,54)を積層方向に弾性変形させるようにすると良い。
積層方向に垂直な面内において、半導体素子(14,16)を取り囲むように、スペーサ(48,54)を配置すると良い。
一対の放熱部材として、第1放熱部材(18)と第2放熱部材(30)を有し、
はんだとして、半導体素子(14,16)の一面側の電極と第1放熱部材(18)とを接続する第1はんだ(24)と、半導体素子(14,16)の一面と反対の裏面側の電極と中継部材(26)とを接続する第2はんだ(28)と、中継部材(26)と第2放熱部材(30)とを接続する第3はんだ(36)を有し、
第1はんだ(24)、第2はんだ(28)、及び第3はんだ(36)の少なくとも1つとして、軟化はんだ(36)を用いれば良い。
第2放熱部材(30)と中継部材(26)とは、同一の材料を用いて構成されており、
第3はんだ(36)として軟化はんだを用い、
第1はんだ(24)及び第2はんだ(28)として、予備加熱工程及びモールド工程で軟化しないはんだを用いることが好ましい。
両面に電極を有する半導体素子(14,16)と、
半導体素子(14,16)の一面側に配置された第1放熱部材(18)と、
半導体素子(14,16)における一面と反対の裏面側に配置された第2放熱部材(30)と、
半導体素子(14,16)と第1放熱部材(18)、半導体素子(14,16)と第2放熱部材(30)とをそれぞれ熱的に接続するように、半導体素子と第1放熱部材との間、及び、半導体素子と第2放熱部材との間にそれぞれ配置されたはんだ(24,28,36)と、
モールド成形体であり、半導体素子(14,16)、各はんだ(24,28,36)、及び各放熱部材(18,30)を一体的に封止する封止樹脂(40)と、を備え、
各放熱部材(18,30)における半導体素子側の一面と反対の裏面(22,34)が封止樹脂(40)から露出された半導体装置であって、
各放熱部材(18,30)は、半導体素子側の一面(20,32)として、はんだが接触するはんだ領域(20a,32a)と、はんだが接触しない領域であって少なくとも一部に封止樹脂が接触する非はんだ領域(20b,32b)と、を有し、
半導体素子及び各放熱部材の積層方向において多層に配置されたはんだ(24,28,36)の少なくとも1つが、封止樹脂(40)をモールド成形する温度にて軟化する軟化はんだ(36)であることを特徴とする。
はんだとして、半導体素子(14,16)の一面側の電極と第1放熱部材(18)とを接続する第1はんだ(24)と、半導体素子(14,16)の一面と反対の裏面側の電極と中継部材(26)とを接続する第2はんだ(28)と、中継部材(26)と第2放熱部材(30)とを接続する第3はんだ(36)を有し、
第2放熱部材(30)と中継部材(26)とは、同一の材料を用いて構成されており、
第1はんだ(24)、第2はんだ(28)、及び第3はんだ(36)のうち、第3はんだ(36)は軟化はんだであり、第1はんだ(24)及び第2はんだ(28)は、封止樹脂(40)をモールド成形する温度にて軟化しないはんだである構成としても良い。
両面に電極を有する半導体素子(14,16)と、
半導体素子(14,16)の一面側に配置された第1放熱部材(18)と、
半導体素子(14,16)の一面側の電極と第1放熱部材(18)とを熱的に接続する第1はんだ(24)と、
半導体素子(14,16)における一面と反対の裏面側に配置された中継部材(26)と、
半導体素子(14,16)の裏面側の電極と中継部材(26)とを熱的に接続する第2はんだ(28)と、
中継部材(26)における半導体素子と反対の面側に配置された第2放熱部材(30)と、
中継部材(26)と第2放熱部材(30)とを熱的に接続する第3はんだ(36)と、
モールド成形体であり、半導体素子(14,16)、各はんだ(24,28,36)、中継部材(26)、及び各放熱部材(18,30)を一体的に封止する封止樹脂(40)と、を備え、
各放熱部材(18,30)における半導体素子側の一面と反対の裏面(22,34)が封止樹脂(40)から露出された半導体装置であって、
各放熱部材(18,30)は、半導体素子側の一面(20,32)として、はんだが接触するはんだ領域(20a,32a)と、はんだが接触しない領域であって少なくとも一部に封止樹脂が接触する非はんだ領域(20b,30b)と、を有し、
中継部材(26)及び第2放熱部材(30)のそれぞれと第3はんだ(36)との接触界面(58)として、合金層が形成された合金部(58a)と、合金層の形成されない非合金部(58b)と、を有することを特徴とする。
積層方向に垂直な面内において、半導体素子(14,16)を取り囲むように、スペーサ(48,54)が配置された構成とすると良い。
先ず、半導体装置の概略構成を説明する。
上記した製造方法では、モールド工程の前に、予備加熱工程を実施する例を示した。しかしながら、予備加熱工程は、接続工程後であって、金型100の型締めの前に実施すれば良い。例えば、金型100に積層体46を配置した後、型締めの前に、金型100に設けた加熱手段の熱によって、予備加熱工程を実施しても良い。
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。第1実施形態では、第3はんだ36に、弾性部材としての樹脂ビーズ38をもたせる例を示した。
非はんだ領域20b,32bに接触配置されるスペーサとしては、上記例に限定されるものではない。例えば図6及び図7に示すように、放熱部材18,30の非はんだ領域20b,32bの一部に、積層方向に延びる突出部52を設け、突出部52の突出先端面にスペーサ54を配置しても良い。図6及び図7に示す例では、スペーサ54を、積層方向に垂直な面内において、半導体素子14を取り囲むように円環状(所謂Oリング状)に設けている。また、突出部52も、スペーサ54に対応して環状としている。そして、半導体素子14を取り囲むように、スペーサ54を突出部52に配置している。また、突出部52には、複数の貫通部56が形成されており、これにより、樹脂40aを突出部52及びスペーサ54の内外で流通させることができる。なお、図7の貫通部56は、切り欠き(スリット)となっている。このように、切り欠き状の貫通部56を設けると、貫通部56に、ボンディングワイヤ44やリード42の一部を挿通させやすい。
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。上記実施形態では、半導体装置10が弾性部材(樹脂ビーズ38、スペーサ48,54)を有する例を示した。
本実施形態において、上記実施形態に示した半導体装置10及びその製造方法と共通する部分についての説明は割愛する。上記実施形態では、第3はんだ(軟化はんだ)とターミナル26及び第2放熱部材30との接触界面について、特に言及しなかった。
Claims (13)
- 両面に電極を有する半導体素子(14,16)の両面側に放熱部材(18,30)をそれぞれ配置するとともに、はんだ(24,28,36)を介して、前記半導体素子(14,16)と各放熱部材(18,30)とをそれぞれ熱的に接続し、積層体(46)を形成する接続工程と、
前記積層体(46)を金型(100)のキャビティ(106)に配置して前記積層体(46)の積層方向に型締めをし、この型締め状態で前記キャビティ(106)内に樹脂(40a)を注入して、各放熱部材(18,30)に接しつつ前記半導体素子(14,16)及び前記はんだ(24,28,36)を一体的に封止する封止樹脂(40)を成形するモールド工程と、
前記接続工程の後であり、前記金型(100)を型締めする前に前記積層体(46)を予め加熱しておく予備加熱工程と、を備える半導体装置の製造方法であって、
各放熱部材(18,30)は、前記半導体素子側の一面(20,32)として、前記はんだが接触するはんだ領域(20a,32a)と、前記はんだが接触しない領域であって少なくとも一部に前記封止樹脂が接触する非はんだ領域(20b,32b)と、を有し、
前記接続工程では、多層に配置される前記はんだ(24,28,36)の少なくとも1つとして、前記モールド工程の温度で軟化する軟化はんだ(36)を用いるとともに、前記積層方向において、前記積層体(46)の高さ(H1)が、型締め状態の前記キャビティ(106)の高さ(H2)よりも高くなるように、前記軟化はんだ(36)の厚さを確保し、
前記予備加熱工程では、前記積層体(46)を加熱して、前記はんだ(24,28,36)のうち、前記軟化はんだ(36)のみを軟化させ、
前記モールド工程では、前記予備加熱工程により前記軟化はんだ(36)を軟化させた状態で、前記積層方向において前記キャビティ(106)を構成する金型の壁面(102a,104a)を、各放熱部材(18,30)における一面と反対の裏面(22,34)に接触させて、前記軟化はんだ(36)を圧縮変形させつつ型締めを行い、この型締め状態で、前記キャビティ(106)内に樹脂(40a)を注入することを特徴とする半導体装置の製造方法。 - 前記接続工程では、一対の前記放熱部材(18,30)の間に弾性部材(38,48,54)を介在させて、前記積層体(46)を形成し、
前記モールド工程では、前記金型(100)の型締めに応じて、前記弾性部材(38,48,54)を前記積層方向に弾性変形させることを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記接続工程では、前記弾性部材としての電気絶縁性を有するスペーサ(48,54)を、各放熱部材(18,30)の一面における非はんだ領域(20b,32b)の一部と接触するように配置し、一対の前記放熱部材(18,30)にて前記スペーサ(48,54)を挟んで前記積層体(46)を形成することを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記積層方向に垂直な面内において、前記半導体素子(14,16)を取り囲むように、前記スペーサ(48,54)を配置することを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記軟化はんだ(36)は、前記弾性部材としての樹脂ビーズ(38)を有することを特徴とする請求項2〜4いずれか1項に記載の半導体装置の製造方法。
- 一対の前記放熱部材として、第1放熱部材(18)と第2放熱部材(30)を有し、
前記はんだとして、前記半導体素子(14,16)の一面側の電極と前記第1放熱部材(18)とを接続する第1はんだ(24)と、前記半導体素子(14,16)の一面と反対の裏面側の電極と中継部材(26)とを接続する第2はんだ(28)と、前記中継部材(26)と前記第2放熱部材(30)とを接続する第3はんだ(36)を有し、
前記第1はんだ(24)、前記第2はんだ(28)、及び前記第3はんだ(36)の少なくとも1つとして、前記軟化はんだ(36)を用いることを特徴とする請求項1〜5いずれか1項に記載の半導体装置の製造方法。 - 前記第2放熱部材(30)と前記中継部材(26)とは、同一の材料を用いて構成されており、
前記第3はんだ(36)として前記軟化はんだを用い、
前記第1はんだ(24)及び前記第2はんだ(28)として、前記予備加熱工程及び前記モールド工程で軟化しないはんだを用いることを特徴とする請求項6に記載の半導体装置の製造方法。 - 両面に電極を有する半導体素子(14,16)と、
前記半導体素子(14,16)の一面側に配置された第1放熱部材(18)と、
前記半導体素子(14,16)における一面と反対の裏面側に配置された第2放熱部材(30)と、
前記半導体素子(14,16)と前記第1放熱部材(18)、前記半導体素子(14,16)と前記第2放熱部材(30)とをそれぞれ熱的に接続するように、前記半導体素子と前記第1放熱部材との間、及び、前記半導体素子と前記第2放熱部材との間にそれぞれ配置されたはんだ(24,28,36)と、
モールド成形体であり、前記半導体素子(14,16)、各はんだ(24,28,36)、及び各放熱部材(18,30)を一体的に封止する封止樹脂(40)と、を備え、
各放熱部材(18,30)における半導体素子側の一面と反対の裏面(22,34)が前記封止樹脂(40)から露出された半導体装置であって、
各放熱部材(18,30)は、前記半導体素子側の一面(20,32)として、前記はんだが接触するはんだ領域(20a,32a)と、前記はんだが接触しない領域であって少なくとも一部に前記封止樹脂が接触する非はんだ領域(20b,32b)と、を有し、
前記半導体素子及び各放熱部材の積層方向において多層に配置された前記はんだ(24,28,36)の少なくとも1つが、前記封止樹脂(40)をモールド成形する温度にて軟化する軟化はんだ(36)であることを特徴とする半導体装置。 - 前記はんだとして、前記半導体素子(14,16)の一面側の電極と前記第1放熱部材(18)とを接続する第1はんだ(24)と、前記半導体素子(14,16)の一面と反対の裏面側の電極と中継部材(26)とを接続する第2はんだ(28)と、前記中継部材(26)と前記第2放熱部材(30)とを接続する第3はんだ(36)を有し、
前記第2放熱部材(30)と前記中継部材(26)とは、同一の材料を用いて構成されており、
前記第1はんだ(24)、前記第2はんだ(28)、及び前記第3はんだ(36)のうち、前記第3はんだ(36)は前記軟化はんだであり、前記第1はんだ(24)及び前記第2はんだ(28)は、前記封止樹脂(40)をモールド成形する温度にて軟化しないはんだであることを特徴とする請求項8に記載の半導体装置。 - 両面に電極を有する半導体素子(14,16)と、
前記半導体素子(14,16)の一面側に配置された第1放熱部材(18)と、
前記半導体素子(14,16)の一面側の電極と前記第1放熱部材(18)とを熱的に接続する第1はんだ(24)と、
前記半導体素子(14,16)における一面と反対の裏面側に配置された中継部材(26)と、
前記半導体素子(14,16)の裏面側の電極と前記中継部材(26)とを熱的に接続する第2はんだ(28)と、
前記中継部材(26)における半導体素子と反対の面側に配置された第2放熱部材(30)と、
前記中継部材(26)と前記第2放熱部材(30)とを熱的に接続する第3はんだ(36)と、
モールド成形体であり、前記半導体素子(14,16)、各はんだ(24,28,36)、前記中継部材(26)、及び各放熱部材(18,30)を一体的に封止する封止樹脂(40)と、を備え、
各放熱部材(18,30)における半導体素子側の一面と反対の裏面(22,34)が前記封止樹脂(40)から露出された半導体装置であって、
各放熱部材(18,30)は、前記半導体素子側の一面(20,32)として、前記はんだが接触するはんだ領域(20a,32a)と、前記はんだが接触しない領域であって少なくとも一部に前記封止樹脂が接触する非はんだ領域(20b,30b)と、を有し、
前記中継部材(26)及び前記第2放熱部材(30)のそれぞれと前記第3はんだ(36)との接触界面(58)として、合金層が形成された合金部(58a)と、合金層の形成されない非合金部(58b)と、を有することを特徴とする半導体装置。 - 弾性部材としての電気絶縁性を有するスペーサ(48,54)が、各放熱部材(18,30)の一面における非はんだ領域(20b,32b)の一部に接触して配置されるとともに、一対の前記放熱部材(18,30)に挟まれて弾性変形していることを特徴とする請求項8〜10いずれか1項に記載の半導体装置。
- 前記積層方向に垂直な面内において、前記半導体素子(14,16)を取り囲むように、前記スペーサ(48,54)が配置されていることを特徴とする請求項11に記載の半導体装置。
- 前記第3はんだ(36)は、弾性部材としての樹脂ビーズ(38)を有し、
前記樹脂ビーズ(38)の少なくとも一部が、前記中継部材(26)と前記第2放熱部材(30)に挟まれて弾性変形していることを特徴とする請求項9又は請求項10に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009277A JP5895549B2 (ja) | 2012-01-19 | 2012-01-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009277A JP5895549B2 (ja) | 2012-01-19 | 2012-01-19 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013149796A true JP2013149796A (ja) | 2013-08-01 |
JP5895549B2 JP5895549B2 (ja) | 2016-03-30 |
Family
ID=49047010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012009277A Expired - Fee Related JP5895549B2 (ja) | 2012-01-19 | 2012-01-19 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5895549B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017130547A (ja) * | 2016-01-20 | 2017-07-27 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2019125678A (ja) * | 2018-01-16 | 2019-07-25 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP2019125721A (ja) * | 2018-01-17 | 2019-07-25 | トヨタ自動車株式会社 | 半導体装置 |
JPWO2020184371A1 (ja) * | 2019-03-08 | 2021-12-23 | 京セラ株式会社 | 接合体および光源装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274177A (ja) * | 2000-03-24 | 2001-10-05 | Denso Corp | 半導体装置及びその製造方法 |
JP2003086877A (ja) * | 2001-09-12 | 2003-03-20 | Sanyo Electric Co Ltd | 半導体レーザ装置およびその製造方法 |
JP2004140047A (ja) * | 2002-10-16 | 2004-05-13 | Daiichi Seiko Kk | 樹脂封止装置 |
JP2004303900A (ja) * | 2003-03-31 | 2004-10-28 | Denso Corp | 半導体装置 |
JP2005129886A (ja) * | 2003-10-03 | 2005-05-19 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2005136332A (ja) * | 2003-10-31 | 2005-05-26 | Toyota Motor Corp | 半導体装置 |
JP2008227131A (ja) * | 2007-03-13 | 2008-09-25 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2011009632A (ja) * | 2009-06-29 | 2011-01-13 | Denso Corp | 半導体装置およびその製造方法 |
JP2011114176A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | パワー半導体装置 |
-
2012
- 2012-01-19 JP JP2012009277A patent/JP5895549B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001274177A (ja) * | 2000-03-24 | 2001-10-05 | Denso Corp | 半導体装置及びその製造方法 |
JP2003086877A (ja) * | 2001-09-12 | 2003-03-20 | Sanyo Electric Co Ltd | 半導体レーザ装置およびその製造方法 |
JP2004140047A (ja) * | 2002-10-16 | 2004-05-13 | Daiichi Seiko Kk | 樹脂封止装置 |
JP2004303900A (ja) * | 2003-03-31 | 2004-10-28 | Denso Corp | 半導体装置 |
JP2005129886A (ja) * | 2003-10-03 | 2005-05-19 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
JP2005136332A (ja) * | 2003-10-31 | 2005-05-26 | Toyota Motor Corp | 半導体装置 |
JP2008227131A (ja) * | 2007-03-13 | 2008-09-25 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2011009632A (ja) * | 2009-06-29 | 2011-01-13 | Denso Corp | 半導体装置およびその製造方法 |
JP2011114176A (ja) * | 2009-11-27 | 2011-06-09 | Mitsubishi Electric Corp | パワー半導体装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017130547A (ja) * | 2016-01-20 | 2017-07-27 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2019125678A (ja) * | 2018-01-16 | 2019-07-25 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP7000871B2 (ja) | 2018-01-16 | 2022-01-19 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
JP2019125721A (ja) * | 2018-01-17 | 2019-07-25 | トヨタ自動車株式会社 | 半導体装置 |
JPWO2020184371A1 (ja) * | 2019-03-08 | 2021-12-23 | 京セラ株式会社 | 接合体および光源装置 |
JP7187664B2 (ja) | 2019-03-08 | 2022-12-12 | 京セラ株式会社 | 接合体および光源装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5895549B2 (ja) | 2016-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4899481B2 (ja) | 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法 | |
US9240369B2 (en) | Encapsulated semiconductor device and method for manufacturing the same | |
JP6115738B2 (ja) | 半導体装置およびその製造方法 | |
JP4254527B2 (ja) | 半導体装置 | |
JP2016018866A (ja) | パワーモジュール | |
US11862542B2 (en) | Dual side cooling power module and manufacturing method of the same | |
JP5895549B2 (ja) | 半導体装置及びその製造方法 | |
JP5734216B2 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
JP2015176871A (ja) | 半導体装置及びその製造方法 | |
JP2021145036A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2019079905A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012142466A (ja) | 半導体装置 | |
JP2015220295A (ja) | パワーモジュール及びその製造方法 | |
JP7118205B1 (ja) | 半導体装置及びそれを用いた半導体モジュール | |
JP2005286187A (ja) | 半導体装置 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP5840933B2 (ja) | 半導体装置 | |
JP2012119488A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4258391B2 (ja) | 半導体装置 | |
TWI833340B (zh) | 引線框架整合基板、半導體裝置、引線框架整合基板之製造方法及半導體裝置之製造方法 | |
JP6347203B2 (ja) | 半導体装置とその製造方法 | |
JP2021145037A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2022144711A (ja) | 半導体装置の製造方法 | |
JP2014056916A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2014073517A (ja) | 金属片の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150526 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150729 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160215 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5895549 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |