JP6115738B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6115738B2
JP6115738B2 JP2014560675A JP2014560675A JP6115738B2 JP 6115738 B2 JP6115738 B2 JP 6115738B2 JP 2014560675 A JP2014560675 A JP 2014560675A JP 2014560675 A JP2014560675 A JP 2014560675A JP 6115738 B2 JP6115738 B2 JP 6115738B2
Authority
JP
Japan
Prior art keywords
insulating layer
heat sink
semiconductor device
sealing resin
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014560675A
Other languages
English (en)
Other versions
JPWO2014122908A1 (ja
Inventor
淳也 田中
淳也 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2014122908A1 publication Critical patent/JPWO2014122908A1/ja
Application granted granted Critical
Publication of JP6115738B2 publication Critical patent/JP6115738B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。本発明は、特に、スイッチング素子などのパワーデバイスを含み、インバータなどの電力変換用途で使用される半導体装置に関する。
太陽光発電システムのパワーコンディショナー、家電またはＥＶ（Electric Vehicle）用モーターの回転制御には、半導体装置の１つであるパワーデバイスが使用される。このパワーデバイスは、実装面積の削減、半導体素子間距離の短縮による性能向上、またはユーザー側の設計負荷低減を目的として、１パッケージ化した製品が増加している。１パッケージ化とは、複数のパワーデバイスを一つのパッケージに収めてモジュール化することである。１パッケージ化された製品は、パワーモジュールと呼ばれる。
樹脂封止型のパワーモジュールは、例えば、トランスファーモールド工法を用いて組み立てられる。
このトランスファーモールド工法を用いた半導体装置は、例えば特許文献１に開示されている。特許文献１に関する従来の半導体装置１００の断面概略図を図５に示す。
図５に示した半導体装置１００においては、２つのパワー半導体素子１０３ａ，１０３ｂが、リードフレーム１０１上に接合材料１０２によって接合されている。
パワー半導体素子１０３ｂと、別のパワー半導体素子１０３ａまたはリードフレーム１０１とは、例えばＡｌからなるボンディングワイヤー１０４を用いて電気的に接続されている。さらに、この半導体装置１００は、封止樹脂１０６から露出した放熱板１０５を有している。
電流が流れるリードフレーム１０１と放熱板１０５とを電気的に絶縁するため、両者の間には絶縁層１０７が形成されている。この絶縁層１０７としては、セラミックフィラーが充填されたエポキシ樹脂製の絶縁シートが使用される。
リードフレーム１０１と放熱板１０５の間に求められる絶縁耐圧は、例えば家庭用のパワーコンディショナーであれば、２．５ＫＶである。この場合、絶縁層１０７の厚みは、例えば０．１５〜０．３ｍｍに設定される。
また、半導体装置１００自身に対しては、小型化が要求されている。そのため、リードフレーム１０１と放熱板１０５をほぼ同サイズにして、半導体装置１００を小さくしたものが提案されている。しかしながら、リードフレーム１０１と放熱板１０５を同サイズとした場合、封止樹脂１０６の内部に空気層１０８（図６（ａ）（ｂ）を参照）が存在すると、絶縁耐圧が劣化する可能性がある。
この点について、図６（ａ）（ｂ）を用いて説明する。
図６（ａ）（ｂ）は半導体装置の内部断面図であり、リードフレーム１０１、放熱板１０５及び絶縁層１０７の配置関係を示す断面概略図である。図６（ａ）はリードフレーム１０１と放熱板１０５が同一サイズの場合を示す。図６（ｂ）はリードフレーム１０１よりも放熱板１０５が大きい場合を示す。図６（ａ）は、放熱板１０５のエッジ付近に空気層１０８が存在している場合を示す図である。この空気層１０８は、例えば、封止工程で樹脂流動によって生じたボイドなどである。ボイドの発生位置、大きさを制御するのは非常に困難であるため、図６（ａ）のようにリードフレーム１０１のエッジと放熱板１０５のエッジが空気層１０８でつながってしまう可能性がある。空気の絶縁耐圧は約３ＫＶ／ｍｍ程度であるため、２．５ＫＶの電圧を印加すると、この空気層１０８が存在する位置で絶縁破壊が発生し、リードフレーム１０１から放熱板１０５へ電流が流れ込んでしまう可能性がある。使用時においては、放熱板１０５はＡｌヒートシンクなどへ取り付けられるのが一般的であるが、絶縁破壊が発生すると、Ａｌヒートシンクにまで電流が流れる可能性がある。
そこで、特許文献１の半導体装置１０１では、図６（ｂ）に示すように、リードフレーム１０１と放熱板１０５のエッジを離間して配置することで、空気層１０８が存在しても、物理的な距離により絶縁信頼性を確保できるとしている。
また、特許文献２では、図７に示すように、絶縁被覆２０２で被覆された放熱板２０３とデバイス２０５が載置された接続端子２０４とを用い、この放熱板２０３を接続端子２０４に接続して構成された半導体装置２０１を開示している。特許文献２の半導体装置２０１では、放熱板２０３のエッジ部分が絶縁被覆２０２で被覆されているため、例えば前述の空気層１０８が発生したとしても、絶縁信頼性を確保できるとしている。
特許第４１４６７８５号公報 特許第４７３２７８９号公報
しかし、特許文献１の構成では、必ず放熱板１０５をリードフレーム１０１よりも大きくする必要があり、半導体装置１００の小型化が困難である。また、特許文献２の構成では、絶縁被覆２０２で放熱板２０３を予め被覆する必要があるため、製造するのが困難になる場合がある。
本発明はこれらの課題を鑑みてなされたものであり、製造が容易であると共に、小型化が可能な半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体素子が搭載された第１基板と、放熱板と、前記第１基板と前記放熱板の間に配置された絶縁層と、前記第１基板及び前記放熱板及び前記絶縁層を樹脂封止する封止樹脂と、前記第１基板の引き出し部分である端子と、前記端子の基端に設け前記封止樹脂が流入可能な孔と、を備え、前記放熱板は、前記絶縁層と反対側の第１面が前記封止樹脂より露出し、前記絶縁層は、前記端子の基端に設けた前記孔の直下で前記第１面側に屈曲した屈曲領域を少なくとも２箇所有すると共に、この少なくとも２箇所の前記屈曲領域の端部が両方とも前記封止樹脂内に存在している、ことを特徴とする。
また、本発明の半導体装置の製造方法は、半導体素子が搭載された第１基板と絶縁層と放熱板とを、前記絶縁層の少なくとも２箇所の屈曲領域が前記放熱板からはみ出た状態で金型内に配置し、前記金型内に封止樹脂を注入し、前記絶縁層の少なくとも２箇所の屈曲領域が、前記第１基板の引き出し部分である端子の基端に設けた孔から流れ込む前記封止樹脂によって前記放熱板の前記絶縁層と反対側の第１面側に屈曲し、かつ前記屈曲領域の前記少なくとも２箇所の屈曲領域の端部が両方とも前記封止樹脂内に存在した状態で、前記封止樹脂を、硬化させることを特徴とする。
本発明の半導体装置によれば、製造が容易であると共に、半導体装置の小型化が可能になる。
（ａ）本発明の実施の形態１における半導体装置を示す内部平面図、（ｂ）半導体装置を示す内部断面図 本発明の実施の形態１における半導体装置を示す電気回路図 （ａ）〜（ｅ）本発明の実施の形態１における半導体装置の製造工程を示す概略図 本発明の実施の形態２における半導体装置を示す内部断面図 従来の半導体装置を示す断面概略図 特許文献１の半導体装置において、（ａ）リードフレームと放熱板が同一サイズの場合の断面概略図、（ｂ）リードフレームよりも放熱板を大きくした場合の断面概略図 特許文献２の半導体装置の断面概略図
以下、本発明の各実施の形態を、図１〜図４に基づいて説明する。
なお、この明細書の実施の形態では、ツー・イン・ワン（２ｉｎ１）モジュールについて説明する。２ｉｎ１モジュールとは、インバータの基本構成単位となる１アーム分の２つのトランジスタが、一つのモジュールに内蔵されているものである。
（実施の形態１）
図１（ａ）は、本発明の実施の形態１における半導体装置の内部平面図であり、図１（ｂ）は、その内部断面図である。半導体装置は、例えば、パワーモジュールである。パワーモジュールには、パワー半導体素子が複数個搭載されている。パワー半導体素子は、半導体素子の一例であり、例えば、スイッチングを行うＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。
本実施の形態１の半導体装置のリードフレーム１の上には、接合材料１０によって、複数個のパワー半導体素子２が搭載されている。リードフレーム１は、第１基板の一例である。リードフレーム１の材質は、例えばＣｕまたはＣｕ系合金である。接合材料１０は、放熱性の観点から、例えば、Ｓｎ−Ａｇ−Ｃｕの半田である。本実施の形態１の半導体装置では、パワー半導体素子２は、２個のＩＧＢＴ２ａと２個のＦＷＤ（Free Wheeling Diode）２ｂである。リードフレーム１及びＩＧＢＴ２ａ及びＦＷＤ２ｂは、ボンディングワイヤー３（３ａ、３ｂ）でそれぞれの電極が接続されている。ＩＧＢＴ２ａとＦＷＤ２ｂを接続するボンディングワイヤー３ａは、例えばφ４００μｍ程度のアルミ線である。通常、ＩＧＢＴ２ａの表面電極はエミッタとなり、ＦＷＤ２ｂの表面電極はアノードとなるため、ＩＧＢＴ２ａとＦＷＤ２ｂは逆並列に接続されている。このとき、ＩＧＢＴ２ａのコレクタとＦＷＤ２ｂのカソードとは、裏面電極に該当する。さらに、ＩＧＢＴ２ａの表面には、エミッタとは別にゲート電極が存在する。このゲート電極とリードフレーム１とはボンディングワイヤー３ｂで接続される。ボンディングワイヤー３ｂは、ゲート駆動用に使用される電流がパワーラインよりも非常に小さいため、例えばφ１５０μｍ程度のアルミ線である。また、本実施の形態１の半導体装置において、リードフレーム１、パワー半導体素子２、およびボンディングワイヤー３は、封止樹脂４で覆われている。これに対し、正極側パワー端子５、負極側パワー端子６、出力側パワー端子７、正極側制御端子８、および負極側制御端子９は、外部との接続のため、封止樹脂４から露出している。封止樹脂４の材料は、例えば、トランスファーモールドに適するエポキシ樹脂が使用される。
リードフレーム１の下には、絶縁層１１を介して、放熱板１２が配置されている。絶縁層１１としては、例えば、絶縁シートを用いることができる。放熱板１２は、第２基板の一例である。絶縁層１１は、絶縁性及び接着性を有するエポキシ樹脂と、熱伝導用のセラミックフィラーとを、混合したものである。セラミックフィラーの材料としては、例えば、ＢＮ（窒化ホウ素）を用いると、アルミナ等よりも熱伝導性が高くなるため、熱伝導性の観点から好ましい。放熱板１２の材質は、例えば、リードフレーム１と同様に、ＣｕまたはＣｕ系合金であり、熱伝導率を高くするためには不純物が少ないほど好ましい。絶縁層１１と接着している放熱板１２の面と反対側の面（第１面）は、封止樹脂４から露出している。
本実施の形態１の半導体装置は、図１（ａ）に示すように、所定の２辺と対向する位置に、絶縁層１１の屈曲領域１１ａが配置されるように構成していることを特徴の１つとする。所定の２辺とは、四角形状の放熱板１２におけるリードフレーム１に隙間が存在する２辺であり、図１（ａ）における放熱板１２の左右２辺である。詳しくは後述するが、本実施の形態１の半導体装置では、この所定の２辺に対向する位置に絶縁層１１の屈曲領域１１ａを配置することによって、絶縁破壊が発生する可能性を軽減できる。
また、本実施の形態１の半導体装置では、図１（ａ）に示すように、正極側パワー端子５の基端に孔１５ａが形成され、出力側パワー端子７の基端に孔１５ｂが形成されている。正極側パワー端子５の基端は、正極側パワー端子５のリードフレーム１からの引き出し部分である。出力側パワー端子７の基端は、出力側パワー端子７のリードフレーム１からの引き出し部分である。
正極側パワー端子５の基端の幅と出力側パワー端子７の基端の幅は、孔１５ａ，１５ｂを形成したことによって電流の流路の断面積が不足しないように、正極側パワー端子５の先端の幅および出力側パワー端子７の先端の幅よりも大きくしている。
なお、図１（ａ）（ｂ）では、正極側制御端子８、負極側制御端子９を、それぞれ２本ずつ図示しているが、パワー半導体素子２の機能によっては端子数が変動してもよく、この本数に限定するものではない。
図２は、上記で説明した構造から成る本発明の実施の形態１における電気回路図であって、ＩＧＢＴ２ａ及びＦＷＤ２ｂを一対として２つ直列につないだ構成である。図２に示す電気回路図は、１アーム分のインバータとなっている。ＦＷＤ２ｂが逆並列に接続されているのは、ＩＧＢＴ２ａのスイッチング時の過電圧によって生じる逆回復電流が、ＦＷＤ２ｂを通るように接続されることによって、ＩＧＢＴ２ａの破壊を防ぐためである。例えば、このような回路構成をもつ半導体装置を３つ組み合わせることで三相交流用のインバータ回路を形成することができ、モーターの回転を制御する用途などに使用することができる。
続いて、本実施の形態１の半導体装置において、所定の２辺に対向する位置に絶縁層１１の屈曲領域１１ａを配置することによって、絶縁破壊が発生する可能性を軽減できることについて、説明する。
ＩＧＢＴ２ａから発生する熱は、接合材料１０、リードフレーム１、絶縁層１１、放熱板１２の順に伝達され、封止樹脂４から露出している放熱板１２の面から外部へ放出される。
本実施の形態１の絶縁層１１の一部である屈曲領域１１ａは、図１（ｂ）に示すように、放熱板１２の側面に沿って下側（放熱板１２側）に屈曲して配置されている。このように、本実施の形態１の半導体装置では、放熱板１２のエッジ１２ａが絶縁層１１で覆われている。そのため、封止樹脂４の充填時に空気層（ボイド）が発生した場合でも、リードフレーム１と放熱板１２のエッジ１２ａとの間には空気層以外に絶縁層１１が存在し、絶縁破壊は容易に発生しない。ここで、放熱板１２のエッジ１２ａとは、放熱板１２における絶縁層１１側の角である。
屈曲点から放熱板１２側へ伸長している屈曲領域１１ａの距離は、放熱板１２の厚み１２ｂに依存し、絶縁層１１の端部が封止樹脂４から露出しない距離となることが望ましい。すなわち、本実施の形態１の絶縁層１１は、屈曲領域１１ａを有しているが、その端部は封止樹脂４内に存在している。これは、絶縁層１１の端部が外部へ露出した場合、絶縁層１１が水分の浸透口となり、絶縁層１１が持つ絶縁耐圧が吸湿によって劣化する可能性があるためである。よって、屈曲領域１１ａの放熱板１２の第１面側への伸長距離は、例えば、放熱板１２の厚み１２ｂに対して １／２ 以上かつ ２／３以下の長さであればよいことが、発明者らの実験により分かっている。具体的には、屈曲領域１１ａの放熱板１２側への伸長距離は、例えば、放熱板１２の厚みが２ｍｍであれば、１ｍｍから１．３ｍｍである。また、本実施の形態１では、屈曲領域１１ａは、放熱板１２の側面に密着するように構成されている。この構成であれば、球状である空気層を通してリードフレーム１と放熱板１２とが空気層で繋がる可能性が低くなる。
さらに、本実施の形態１では、放熱板１２の所定の２辺のエッジ１２ａを、図１（ｂ）に示すように、Ｒ形状（丸テーパ形状）で構成している。放熱板１２の所定の２辺のエッジ１２ａは、図１（ａ）の左右２辺であり、リードフレーム１に近い側である。放熱板１２のＲ形状は、例えば、金型によるプレス加工を用い、放熱板１２にＣｕを使用して厚み１２ｂが２ｍｍの場合、０．１ｍｍ程度のＲ形状が形成される。ここでは、プレス加工におけるダイとパンチのクリアランスは、放熱板１２の厚み１２ｂの５％程度に設定している。このようにして形成された放熱板１２のＲ形状を絶縁層１１と接触させることで、柔軟性に低い絶縁層１１を容易に屈曲させることができる。
図３（ａ）〜図３（ｅ）は、この半導体装置の製造工程を示す。
図３（ａ）は、パワー半導体素子２をリードフレーム１に搭載するダイボンディング工程を実施し、さらにパワー半導体素子２とリードフレーム１をボンディングワイヤー３で接続するワイヤーボンディング工程を実施した状態を示す。図３（ｂ）は、封止金型１３内に、絶縁層１１を貼り付けた放熱板１２とリードフレーム１を設置する工程を示す。図３（ｃ）（ｄ）は、封止工程において封止樹脂４が充填される途中過程を示す。図３（ｅ）は、封止樹脂４の充填が完了した状態を示す。ここで、封止金型１３は、下型１３ａと上型１３ｂで構成される。
前述の通り、本実施の形態１の絶縁層１１はエポキシ樹脂を主材料とするため、熱伝導率が、半導体装置のパワー半導体素子２からの放熱経路の中で最も低い。そのため、本実施の形態１では、放熱性を向上させる目的で、絶縁層１１にセラミックフィラーを高密度に充填している。セラミックフィラーとしては、例えばアルミナ（Ａｌ２Ｏ３）やＢＮフィラーを用いる。
ここで、絶縁層１１にセラミックフィラーが高密度に充填されていると、エポキシ樹脂単体の場合よりも絶縁層１１の柔軟性が減少するため、予め絶縁層１１を屈曲させた場合、絶縁層１１が破断してしまう可能性がある。そこで、発明者らは、種々の実験を行うことで、新たな工程を追加せずに、セラミックフィラーが高密度に充填された絶縁層１１を屈曲させることが可能な製造方法を見出した。この製造方法は、封止工程で使用される金型の熱による金型温度と、トランスファーモールド工法における封止樹脂の流動による応力で、絶縁層１１を軟化させつつ、形状を変化させて屈曲させるというものである。ここでの金型温度は、１７０℃以上且つ１８０℃以下であり、硬化反応前の封止樹脂４を軟化させて流動性を発現させることが可能な温度である。
図３（ｂ）（ｃ）（ｄ）に示すように、放熱板１２からはみ出ると共に放熱板１２よりも外側に広がっている絶縁層１１の屈曲領域１１ａは、放熱板１２による下方の支持が無いため、金型温度により軟化した状態において上面から流動してきた封止樹脂４の自重による応力によって、変形（屈曲）する。本実施の形態１では、このように、封止樹脂４の自重を利用することによって、新たな工程を追加せずに、絶縁層１１の屈曲領域１１ａを放熱板１２の厚み方向に屈曲させている。
図３（ａ）〜図３（ｅ）では封止途中に屈曲領域１１ａを屈曲させる工程を説明したが、工程が増えても問題が無ければ、封止金型１３に配置する前に予め絶縁層１１の屈曲領域１１ａを屈曲させてもよい。
以下、図３（ａ）〜図３（ｅ）に示した半導体装置の製造工程を詳しく説明する。
図３（ａ）の状態は、ダイボンディング工程とワイヤーボンディング工程により構成される。
ダイボンディング工程では、リードフレーム１にＩＧＢＴ２ａとＦＷＤ２ｂを接合材料１０で接合する。ここで、接合材料１０にＳｎ−Ａｇ−Ｃｕ半田などを用いる場合、あらかじめリードフレーム１における接合位置にＡｇメッキを形成しておくと、接合位置の濡れ性が向上して半田内のボイド低減に寄与するため、信頼性および放熱性の面で好ましい。また、本実施の形態１では、接合材料１０を溶かすためにリードフレーム１が予備加熱を経て２６０℃以上になった時点でパワー半導体素子２を搭載しているが、大気中であると半田がすぐに酸化して濡れ性が低下するため、パワー半導体素子２の搭載工程は還元雰囲気下で行うことが好ましい。
ワイヤーボンディング工程では、ＩＧＢＴ２ａとＦＷＤ２ｂ及びリードフレーム１をボンディングワイヤー３で電気的に接続する。ボンディングワイヤー３は、例えば、加熱接合または超音波接合によって接続される。ここで、アルミ線であるボンディングワイヤー３は、Ｃｕであるリードフレーム１とは接合可能であるものの、Ｃｕの酸化によるプロセス安定性や信頼性に課題が残るため、予めリードフレームにＮｉメッキを施しておくことが望ましい。Ｎｉメッキは、Ａｌ同様、強固で薄い酸化膜である不働態を形成するため、加熱による状態変化が無く、また超音波振動で比較的容易に不働態が破壊されて新生面が露出しやすいことから、接合性に優れる。
なお、ＩＧＢＴ２ａとリードフレーム１とを接続するボンディングワイヤー３は、特に問題がなければ、ＩＧＢＴ２ａとＦＷＤ２ｂ及びリードフレーム１の接続で用いたボンディングワイヤー３と同一のものを使用してもよい。この場合、工程数が１つ削減できるため、リードタイム短縮の面で好ましい。
図３（ｂ）では、封止金型１３内に、放熱板１２および絶縁層１１の積層体と、ダイボンディング工程およびワイヤーボンディング工程を経たリードフレーム１とを、配置する。この時、絶縁層１１の面積は、屈曲領域１１ａが構成されるように、放熱板１２の面積よりも大きくしておく。例えば一辺２０ｍｍ、厚み２ｍｍの放熱板１２に対して屈曲領域１１ａの幅を１ｍｍ確保するには、対向する一方の２辺が２２ｍｍで残りの２辺が２０ｍｍの絶縁層１１を用いれば良い。ここで、放熱板１２と絶縁層１１とは、硬化反応が進まない程度に仮接着しておく。放熱板１２と絶縁層１１とは、例えば、温度８０℃、圧力１ＭＰａ程度の環境下で接着させることで、剥がれない程度に仮接着させることができる。
図３（ｃ）では、下型１３ａと上型１３ｂを閉じて、リードフレーム１をクランプし、封止樹脂４を流し込む。本実施の形態１では、封止樹脂４の流動路であるランナー１４を上型１３ｂに形成しているため、封止金型１３内に流入した封止樹脂４は、リードフレーム１の上側（上型１３ｂ側）に優先的に流れ始める。特に、パワーモジュールのような放熱板１２を有する半導体装置では、放熱板１２が存在することによってリードフレーム１の下側（下型１３ａ側）への封止樹脂４の充填が遅くなるが、ランナー１４を上型１３ｂに配置することにより、この傾向をより顕著にすることができる。ここで、絶縁層１１は、封止金型１３の熱によって軟化した状態であるため、リードフレーム１の上側から封止樹脂４が流れ込んだ場合、上部から押圧される形で変形し始める。その結果、図３（ｃ）に示すように、絶縁層１１の屈曲領域１１ａが放熱板１２の側面（Ｒ形状）に沿って下側に屈曲する。
なお、本実施の形態１では、図１（ａ）に示したように、正極側パワー端子５の基端に孔１５ａを形成しているため、ランナー１４から流入した封止樹脂４が孔１５ａから正極側パワー端子５の基端の直下へも流入して絶縁層１１を下側に屈曲させることができる。正極側パワー端子５の直下への封止樹脂４の流入が少ない場合、下側への屈曲領域１１ａの屈曲量が不足して、正極側パワー端子５の基端の直下付近において絶縁層１１の破れが発生するおそれが有る。しかし、上記のように正極側パワー端子５の基端に孔１５ａを形成しておくことで、正極側パワー端子５の基端の直下へも封止樹脂４を流入させることができ、屈曲領域１１ａを均一に下側に屈曲させることができる。
これは、出力側パワー端子７の基端においても同様である。本実施の形態１では、図１（ａ）に示したように、出力側パワー端子７の基端に孔１５ｂを形成しているため、孔１５ｂから出力側パワー端子７の基端の直下へも封止樹脂４が流入して、屈曲領域１１ａを均一に下側に屈曲させることができる。
図３（ｅ）では、封止金型１３のキャビティ全体に封止樹脂４が充填された状態を示している。図３（ｅ）の状態では、ランナー１４を介して封止樹脂４を流し込んでいたプランジャーから、絶縁層１１に圧力が掛かる。この圧力と封止金型１３の熱とによって、絶縁層１１が反応を開始し、絶縁性と放熱性を発現する。
その後、封止樹脂４から突出しているリードフレーム１の不要な部分を切断または加工し、必要であれば突出した端子として用いるリードフレーム１にＳｎなどの外装メッキを施す。これらの工程により、半導体装置を製造することができる。
なお、製造された半導体装置において、ランナー１４部分の封止樹脂４は不要となるため除去される。そのため、半導体装置のこの部分には、封止樹脂４を除去した際の切断痕が必ず残ることになる。つまり、本実施の形態１の半導体装置は、封止樹脂４において、リードフレーム１を挟んで、絶縁層１１や放熱板１２とは逆の側に切断痕を有する。
以上のように、本実施の形態１の半導体装置は、工程を追加せずに、放熱板１２のエッジ１２ａを絶縁層１１で覆った構成を製造することができる。そのため、本実施の形態１の半導体装置は、ボイド等の空気層の存在による絶縁耐圧の低下を大幅に抑制することができる。
また、本実施の形態１の半導体装置は、屈曲領域１１ａ分が絶縁距離となるため、屈曲領域１１ａが例えば１ｍｍであれば、前述のように空気の物性として３ＫＶ程度の絶縁耐圧を確保できることになり、有効である。屈曲領域１１ａを有することにより、ボイド以外にも、封止樹脂４が放熱板１２や絶縁層１１と剥離してしまうことでリードフレーム１と放熱板１２が空気層でつながってしまう場合でも絶縁耐圧を確保できる。
（実施の形態２）
図４は、本発明の実施の形態２における半導体装置の内部断面図である。
本実施の形態２の実施の形態１との相違点は、絶縁層１１の屈曲領域１１ａの一部分Ｘが、放熱板１２の側面に密着していない点にある。本実施の形態２では、封止樹脂４の自重により絶縁層１１の屈曲領域１１ａを屈曲させているため、屈曲領域１１ａの一部分Ｘは、放熱板１２が封止樹脂４から露出した面（図４の下側の面）に近づくにつれて放熱板１２の側面から離れるように配置されている。
このような構成にすると、絶縁層１１と放熱板１２とが完全に密着している場合と比べて、図４中の破線Ｘで示すように、放熱板１２の側面と密着しなかった距離分だけ絶縁距離をかせぐことができる。例えば屈曲領域１１ａの長さを１ｍｍとするだけでも、絶縁耐圧が３ＫＶ程度上昇することになるため、有効である。
このような構成は、封止樹脂４の物性を調整することで製造することが可能である。封止樹脂４の比重は、主成分の一つであるシリカフィラーの含有量によって変化する。そのため、実施の形態１よりも封止樹脂４の比重を小さくすることによって、本実施の形態２の構成の半導体装置を製造することができる。シリカフィラーの含有量によって変化する比重の値は、エポキシ樹脂の種類によっても変化するため一様ではないが、おおよその目安としてシリカフィラーの含有量を重量％として５％変化させると、比重も１０％変化する。
本発明は、例えば、トランスファーモールド型のパワーモジュールにおいて、放熱板を必要以上に大きくすること無く、半導体装置の絶縁耐圧劣化を抑制することができる。
１ リードフレーム
２ パワー半導体素子
２ａ ＩＧＢＴ
２ｂ ＦＷＤ
３、３ａ、３ｂ ボンディングワイヤー
４ 封止樹脂
５ 正極側パワー端子
６ 負極側パワー端子
７ 出力側パワー端子
８ 正極側制御端子
９ 負極側制御端子
１０ 接合材料
１１ 絶縁層
１１ａ 屈曲領域
１２ 放熱板
１２ａ エッジ
１２ｂ 厚み
１３ 封止金型
１３ａ 下型
１３ｂ 上型
１４ ランナー
１５ａ，１５ｂ 孔

Claims (12)

  1. 半導体素子が搭載された第１基板と、
    放熱板と、
    前記第１基板と前記放熱板の間に配置された絶縁層と、
    前記第１基板及び前記放熱板及び前記絶縁層を樹脂封止する封止樹脂と、
    前記第１基板の引き出し部分である端子と、
    前記端子の基端に設け前記封止樹脂が流入可能な孔と、
    を備え、
    前記放熱板は、前記絶縁層と反対側の第１面が前記封止樹脂より露出し、
    前記絶縁層は、前記端子の基端に設けた前記孔の直下で前記第１面側に屈曲した屈曲領域を少なくとも２箇所有すると共に、この少なくとも２箇所の前記屈曲領域の端部が両方とも前記封止樹脂内に存在している、
    半導体装置。
  2. 前記放熱板は、四角形状であり、
    前記絶縁層の２箇所の屈曲領域は、前記放熱板の４辺のうちの所定の２辺と対向する位置に配置されている、
    請求項１に記載の半導体装置。
  3. 前記絶縁層の屈曲領域の長さは、前記放熱板の厚みよりも短い、
    請求項１または２に記載の半導体装置。
  4. 前記絶縁層の屈曲領域の長さは、前記放熱板の厚みの１／２以上かつ２／３以下である、請求項３に記載の半導体装置。
  5. 前記絶縁層と接する側の前記放熱板のエッジが、Ｒ形状である、
    請求項１から４の何れかに記載の半導体装置。
  6. 前記絶縁層の４辺のうちの所定の２辺に形成された前記絶縁層の屈曲領域と接する側の前記放熱板のエッジが、Ｒ形状である、
    請求項２に記載の半導体装置。
  7. 前記絶縁層の屈曲領域は、前記放熱板の側面に接触している、
    請求項１から６の何れかに記載の半導体装置。
  8. 前記絶縁層の屈曲領域は、前記第１面に近づくにつれて前記放熱板の側面から離れるように配置されている、
    請求項１から５の何れかに記載の半導体装置。
  9. 前記封止樹脂は、前記第１基板を挟んで前記放熱板と反対側に切断痕を有する、
    請求項１から８の何れかに記載の半導体装置。
  10. 前記絶縁層は、前記封止樹脂の注入温度で軟化する材料で構成された、
    請求項１から９の何れかに記載の半導体装置。
  11. 前記絶縁層は、前記封止樹脂を封止する際に使用する金型の金型温度で軟化する材料で構成された、
    請求項１から９の何れかに記載の半導体装置。
  12. 半導体素子が搭載された第１基板と絶縁層と放熱板とを、前記絶縁層の少なくとも２箇所の屈曲領域が前記放熱板からはみ出た状態で金型内に配置し、
    前記金型内に封止樹脂を注入し、
    前記絶縁層の少なくとも２箇所の屈曲領域が、前記第１基板の引き出し部分である端子の基端に設けた孔から流れ込む前記封止樹脂によって前記放熱板の前記絶縁層と反対側の第１面側に屈曲し、かつ前記屈曲領域の前記少なくとも２箇所の屈曲領域の端部が両方とも前記封止樹脂内に存在した状態で、前記封止樹脂を、硬化させる、
    半導体装置の製造方法。
JP2014560675A 2013-02-05 2014-02-03 半導体装置およびその製造方法 Active JP6115738B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013020003 2013-02-05
JP2013020003 2013-02-05
PCT/JP2014/000540 WO2014122908A1 (ja) 2013-02-05 2014-02-03 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2014122908A1 JPWO2014122908A1 (ja) 2017-01-26
JP6115738B2 true JP6115738B2 (ja) 2017-04-19

Family

ID=51299508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014560675A Active JP6115738B2 (ja) 2013-02-05 2014-02-03 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9640460B2 (ja)
EP (1) EP2955748B1 (ja)
JP (1) JP6115738B2 (ja)
CN (1) CN104756249B (ja)
WO (1) WO2014122908A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130175704A1 (en) * 2012-01-05 2013-07-11 Ixys Corporation Discrete power transistor package having solderless dbc to leadframe attach
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
DE112015006112B4 (de) 2015-02-04 2022-11-17 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6701701B2 (ja) * 2015-12-04 2020-05-27 富士電機株式会社 インバータ装置
JP6461431B2 (ja) * 2016-06-14 2019-01-30 三菱電機株式会社 半導体装置
DE112017002605B4 (de) * 2016-07-29 2024-05-02 Hitachi Astemo, Ltd. Leistungshalbleitermodul
JP7163054B2 (ja) * 2017-04-20 2022-10-31 ローム株式会社 半導体装置
EP3686925B1 (en) * 2017-09-21 2021-08-04 Mitsubishi Electric Corporation Semiconductor device and power conversion device provided with same
JP6852649B2 (ja) * 2017-10-24 2021-03-31 株式会社オートネットワーク技術研究所 回路構成体及び回路構成体の製造方法
JP7135293B2 (ja) * 2017-10-25 2022-09-13 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7157948B2 (ja) * 2018-04-25 2022-10-21 パナソニックＩｐマネジメント株式会社 部品実装ライン、部品実装方法及び品質管理システム
WO2020157965A1 (ja) * 2019-02-01 2020-08-06 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置
US11848243B2 (en) * 2021-03-05 2023-12-19 Infineon Technologies Austria Ag Molded semiconductor package having a substrate with bevelled edge
WO2023037809A1 (ja) * 2021-09-09 2023-03-16 富士電機株式会社 半導体モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2967391B2 (ja) 1994-05-18 1999-10-25 本田技研工業株式会社 アシストモータ付き自転車における踏力検出装置
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JP3435271B2 (ja) 1995-11-30 2003-08-11 三菱電機株式会社 半導体装置
JPH10125826A (ja) 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
TW401632B (en) * 1998-03-26 2000-08-11 Fujitsu Ltd Resin molded semiconductor device and method of manufacturing semiconductor package
JP2003100986A (ja) 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
JP2005123219A (ja) 2003-10-14 2005-05-12 Nissan Motor Co Ltd 半導体装置
JP4146785B2 (ja) 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置
JP4732789B2 (ja) * 2005-04-28 2011-07-27 株式会社オートネットワーク技術研究所 スイッチングユニット
JP5071719B2 (ja) * 2008-02-18 2012-11-14 三菱電機株式会社 電力用半導体装置
JP4748173B2 (ja) 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure
JP5279632B2 (ja) * 2009-06-25 2013-09-04 三菱電機株式会社 半導体モジュール
CN102315135B (zh) 2010-07-09 2014-08-20 联咏科技股份有限公司 芯片封装及其制作工艺

Also Published As

Publication number Publication date
EP2955748A1 (en) 2015-12-16
JPWO2014122908A1 (ja) 2017-01-26
EP2955748B1 (en) 2020-04-01
EP2955748A4 (en) 2016-02-24
US20150371921A1 (en) 2015-12-24
CN104756249B (zh) 2018-01-19
WO2014122908A1 (ja) 2014-08-14
US9640460B2 (en) 2017-05-02
CN104756249A (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
JP6115738B2 (ja) 半導体装置およびその製造方法
US8772923B2 (en) Semiconductor device having leads with cutout and method of manufacturing the same
JP5163055B2 (ja) 電力半導体モジュール
US8987877B2 (en) Semiconductor device
US9947613B2 (en) Power semiconductor device and method for manufacturing the same
JP4254527B2 (ja) 半導体装置
JP5895220B2 (ja) 半導体装置の製造方法
JP6183226B2 (ja) 電力用半導体装置の製造方法
US11862542B2 (en) Dual side cooling power module and manufacturing method of the same
JP2019197842A (ja) パワーモジュール、電力変換装置、およびパワーモジュールの製造方法
CN111095537B (zh) 半导体装置及具备该半导体装置的功率转换装置
JP2012182250A (ja) 半導体装置
JPWO2013124940A1 (ja) 樹脂封止型半導体装置及びその製造方法
KR101490751B1 (ko) 반도체장치 및 그 제조방법
JP2012209469A (ja) 電力用半導体装置
JP7387059B2 (ja) 半導体装置および半導体装置の製造方法
JP7422945B2 (ja) 電力用半導体装置
US20230105637A1 (en) Power module, power semiconductor device, and manufacturing methods therefor
CN114284226A (zh) 半导体装置、半导体装置的制造方法及电力变换装置
JP2015095619A (ja) モールドパッケージ
CN115223977A (zh) 电力半导体装置、电力半导体装置的制造方法及电力变换装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170307

R151 Written notification of patent or utility model registration

Ref document number: 6115738

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151