WO2023037809A1 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
WO2023037809A1
WO2023037809A1 PCT/JP2022/030235 JP2022030235W WO2023037809A1 WO 2023037809 A1 WO2023037809 A1 WO 2023037809A1 JP 2022030235 W JP2022030235 W JP 2022030235W WO 2023037809 A1 WO2023037809 A1 WO 2023037809A1
Authority
WO
WIPO (PCT)
Prior art keywords
switching element
gate
auxiliary emitter
circuit board
external terminal
Prior art date
Application number
PCT/JP2022/030235
Other languages
English (en)
French (fr)
Inventor
玄之 能川
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to DE112022000507.6T priority Critical patent/DE112022000507T5/de
Priority to JP2023546843A priority patent/JPWO2023037809A1/ja
Priority to CN202280016513.4A priority patent/CN116918066A/zh
Publication of WO2023037809A1 publication Critical patent/WO2023037809A1/ja
Priority to US18/453,341 priority patent/US20230402336A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0051—Diode reverse recovery losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Definitions

  • the present invention relates to semiconductor modules.
  • Patent Document 1 International Publication No. 2017/199580
  • Patent Document 2 JP-A-2011-188540
  • Patent Document 3 JP-A-2020-98921
  • a reverse-conducting first switching element provided in one of the upper arm and the lower arm, a reverse-conducting second switching element provided in the other of the upper arm and the lower arm, a first path member electrically connected to one of the gate electrode and the emitter electrode of the first switching element; and a second path member electrically connected to the other of the gate electrode and the emitter electrode of the first switching element.
  • the first path member is provided closer to the second switching element than the second path member, and the current flowing through the first path member is opposite to the reverse recovery current of the arm provided with the second switching element.
  • a parallel flow semiconductor module is provided.
  • the first path member of the semiconductor semiconductor module may be a gate wiring member electrically connected to the gate electrode of the first switching element.
  • the second path member may be an auxiliary emitter wiring member electrically connected to the emitter electrode of the first switching element.
  • the first path member may be an auxiliary emitter wiring member electrically connected to the emitter electrode of the first switching element.
  • the second path member may be a gate wiring member electrically connected to the gate electrode of the first switching element.
  • the first path member and the second path member may have conductive circuit boards.
  • the circuit board of the first path member may be provided between the circuit board of the second path member and the second switching element when viewed from above.
  • the first path member may have a conductive circuit board.
  • the second path member may comprise an electrically conductive wire member.
  • the circuit board of the first path member may be located closer to the second switching element than the wire members of the second path member.
  • the semiconductor module may include a gate external terminal electrically connected to the gate electrode of the first switching element via the first path member or the second path member.
  • the semiconductor module may comprise an auxiliary emitter external terminal electrically connected to the emitter electrode of the first switching element via the first path member or the second path member.
  • the gate external terminal may be provided closer to the second switching element than the auxiliary emitter external terminal.
  • the semiconductor module may include a gate external terminal electrically connected to the gate electrode of the first switching element via the first path member or the second path member.
  • the semiconductor module may comprise an auxiliary emitter external terminal electrically connected to the emitter electrode of the first switching element via the first path member or the second path member.
  • the gate external terminal may be provided further away from the second switching element than the auxiliary emitter external terminal.
  • the semiconductor module may include an output terminal provided on a predetermined side of the semiconductor module.
  • the gate external terminal and the auxiliary emitter external terminal may be provided on the side opposite to the side on which the output terminal is provided.
  • the semiconductor module may include a positive terminal and a negative terminal provided on a predetermined side of the semiconductor module.
  • the positive terminal and the negative terminal may be provided on a side orthogonal to the side on which the gate external terminal and the auxiliary emitter external terminal are provided.
  • the first switching element and the second switching element may each be composed of one chip.
  • the first switching element and the second switching element are RC-IGBT, an element in which SiC-MOS and SiC-SBD are integrated, or a SiC-MOS body diode functioning as a free wheel diode.
  • RC-IGBT an element in which SiC-MOS and SiC-SBD are integrated
  • SiC-MOS body diode functioning as a free wheel diode may be any of the elements described above.
  • the gate wiring member electrically connected to the gate electrode of the first switching element may be longer than the gate wiring member electrically connected to the gate electrode of the second switching element.
  • the auxiliary emitter wiring member electrically connected to the emitter electrode of the first switching element is longer than the auxiliary emitter wiring member electrically connected to the emitter electrode of the second switching element. good.
  • the semiconductor module may include a plurality of legs each composed of an upper arm and a lower arm.
  • a semiconductor module may comprise a plurality of laminated substrates for arranging a plurality of legs. The plurality of legs may be arranged on each of the plurality of laminated substrates.
  • the semiconductor module may include a plurality of legs each composed of an upper arm and a lower arm.
  • a semiconductor module may comprise a laminate substrate for arranging a plurality of legs. Multiple legs may be arranged on a common laminate substrate.
  • FIG. 1 shows an overview of the configuration of a semiconductor module 100; An example of an aa' cross section of the semiconductor assembly 102 is shown. 1 is an example of an enlarged view of a semiconductor assembly 102; FIG. 3 shows the relationship between the gate current Ig flowing through the gate wiring member 12 and the reverse recovery current Irr. 1 is a main circuit diagram of a semiconductor module 100 according to an embodiment; FIG. An example of a configuration of a semiconductor module 500 according to a comparative example is shown. 3 shows the relationship between the auxiliary emitter current Ie flowing through the auxiliary emitter wiring member 514 and the reverse recovery current Irr. 4 shows current-voltage characteristics during switching of the semiconductor module 100. FIG. 4 is a circuit diagram at time T1 in FIG.
  • FIG. 4 is a circuit diagram at time T2 in FIG. 3, showing an OFF state of switching element 10 arranged in the upper arm; 4 is a circuit diagram at time T3 in FIG. 3, showing the ON state of the switching element 10 arranged on the upper arm; FIG. 4 is a circuit diagram at time T1 in FIG. 3, showing the ON state of switching element 10 arranged in the lower arm; FIG. FIG. 4 is a circuit diagram at time T2 in FIG. 3, showing an OFF state of switching element 10 arranged on a lower arm; 4 is a circuit diagram at time T3 in FIG. 3, showing the ON state of the switching element 10 arranged on the lower arm; FIG.
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 10 is an enlarged view of a modified example of the semiconductor assembly 102;
  • FIG. 1A shows an overview of the configuration of the semiconductor module 100.
  • FIG. A semiconductor module 100 includes a plurality of semiconductor assemblies 102 .
  • the semiconductor module 100 of this example includes three semiconductor assemblies 102a to 102c, but is not limited to this.
  • the semiconductor module 100 may be applied to a power conversion device such as a power module that configures an inverter circuit.
  • a power conversion device such as a power module that configures an inverter circuit.
  • the semiconductor assemblies 102a to 102c may correspond to the U-phase, V-phase and W-phase of the three-phase inverter circuit, respectively.
  • the semiconductor assembly 102 includes a switching element 10 , a switching element 20 and a laminated substrate 150 .
  • a semiconductor assembly 102 is housed in a housing 104 of the semiconductor module 100 .
  • Semiconductor assembly 102 may be encapsulated within housing 104 by any encapsulating resin material.
  • the switching element 10 and the switching element 20 are reverse-conducting switching elements arranged on the laminated substrate 150 .
  • a reverse-conducting switching element is a switching element composed of a transistor and a freewheeling diode that allow current to flow in antiparallel.
  • Each of the switching element 10 and the switching element 20 may be composed of one chip.
  • the switching element 10 and the switching element 20 are RC-IGBTs (Reverse-Conducting IGBTs) including an insulated gate bipolar transistor (IGBT) and a freewheeling diode (FWD).
  • the switching element 10 and the switching element 20 may be elements in which SiC-MOS and SiC-SBD are integrated, or may be elements in which a body diode of SiC-MOS functions as a freewheeling diode.
  • the switching element 10 is a reverse conducting switching element provided on one of the upper arm and the lower arm.
  • the switching element 20 is a reverse conducting switching element provided in the other of the upper arm and the lower arm.
  • switching element 10 is arranged on the upper arm and switching element 20 is arranged on the lower arm, but switching element 10 may be arranged on the lower arm and switching element 20 may be arranged on the upper arm.
  • the laminated substrate 150 mounts the switching element 10 and the switching element 20 .
  • the laminated substrate 150 may be a DCB (Direct Copper Bonding) substrate or an AMB (Active Metal Brazing) substrate.
  • the main surface of the laminated substrate 150 is the XY plane.
  • the semiconductor module 100 of this example includes three laminated substrates 150a to 150c arranged in the Y-axis direction, but the number and arrangement method of the laminated substrates 150 are not limited to this.
  • the semiconductor module 100 has a plurality of legs each composed of an upper arm and a lower arm. A plurality of legs are arranged on laminated substrate 150a, laminated substrate 150b, and laminated substrate 150c, respectively. Multiple legs may be mounted on a common laminate substrate 150 .
  • FIG. 1B shows an example of the aa' cross section of the semiconductor assembly 102.
  • the laminated substrate 150 includes an insulating plate 151 , a circuit board 152 and a metal plate 153 .
  • the insulating plate 151 has an arbitrary thickness in the Z-axis direction and is formed of a flat plate-shaped insulating material having an upper surface and a lower surface.
  • the insulating plate 151 may be made of a ceramic material such as alumina (Al 2 O 3 ), aluminum nitride (AlN), silicon nitride (Si 3 N 4 ), or the like.
  • the insulating plate 151 may be made of a resin material such as epoxy, or an epoxy resin material using a ceramic material as a filler.
  • the circuit board 152 is a conductive member that has an arbitrary thickness in the Z-axis direction and is provided on the upper surface of the insulating plate 151 .
  • the metal plate 153 is a conductive member that has an arbitrary thickness in the Z-axis direction and is provided on the lower surface of the insulating plate 151 .
  • Circuit board 152 and metal plate 153 may be formed of a plate comprising a metal material such as copper and copper alloys.
  • the circuit board 152 and the metal plate 153 may be fixed to the insulating plate 151 by soldering, brazing, or the like.
  • the metal plate 153 is made of a thermally conductive material such as copper or aluminum and may function as a heat sink.
  • the first circuit board 11 and the second circuit board 21 are examples of the circuit board 152 provided on the top surface of the insulating board 151 .
  • the first circuit board 11 and the second circuit board 21 will be described later.
  • FIG. 1C is an example of an enlarged view of the semiconductor assembly 102.
  • the semiconductor module 100 may include a plurality of semiconductor assemblies 102 having the same configuration as in this example.
  • the gate wiring member 12 is electrically connected to the gate electrode 17 of the switching element 10 .
  • the gate wiring member 12 may be composed of a combination of a circuit board 152 and a wire member.
  • the gate wiring member 12 of this example includes a gate control wire Wg1, a gate circuit board Cg1, and a gate control wire Wg3.
  • the gate control wire Wg1 is a wire member for connecting between the gate electrode 17 and the gate circuit board Cg1.
  • the gate circuit board Cg ⁇ b>1 is an example of the circuit board 152 for passing the gate current Ig to the switching element 10 .
  • the gate circuit board Cg1 of this example has a substantially U-shaped shape, but is not limited to this.
  • the gate control wire Wg3 is a wire member for connecting between the gate external terminal 112 and the gate circuit board Cg1.
  • the auxiliary emitter wiring member 14 is electrically connected to the emitter electrode 19 of the switching element 10 .
  • the auxiliary emitter current Ie is a current that returns from the switching element 10 to the control terminal in response to the gate current Ig flowing from the control terminal to the switching element 10 .
  • Auxiliary emitter wiring member 14 may comprise a combination of circuit board 152 and wire members.
  • the auxiliary emitter wiring member 14 of this example includes an auxiliary emitter control wire We1, an auxiliary emitter circuit board Ce1, and an auxiliary emitter control wire We3.
  • the auxiliary emitter control wire We1 is a wire member for connecting between the emitter electrode 19 and the auxiliary emitter circuit board Ce1.
  • the auxiliary emitter circuit board Ce ⁇ b>1 is an example of the circuit board 152 for passing the gate current Ig from the switching element 10 .
  • the auxiliary emitter circuit board Ce1 of this example has an I-shape extending in the X-axis direction.
  • the auxiliary emitter control wire We3 is a wire member for connecting between the auxiliary emitter external terminal 114 and the auxiliary emitter circuit board Ce1.
  • the gate wiring member 12 is either one of the first path member and the second path member.
  • the auxiliary emitter wiring member 14 is the other of the first path member and the second path member.
  • the first path member is a member electrically connected to either the gate electrode 17 or the emitter electrode 19 of the switching element 10 .
  • the second path member is a member electrically connected to the other of gate electrode 17 and emitter electrode 19 of switching element 10 .
  • the first path member is provided closer to the switching element 20 than the second path member. The current flowing through the first path member flows antiparallel to the reverse recovery current Irr of the arm provided with the switching element 20 .
  • the antiparallel current flow is not limited to the case where the current flows in the completely opposite direction, but as will be described later, if the relationship is such that a mutual induced current Im1 is generated that strengthens the current flowing in the first path member. good.
  • the first path member and the second path member may comprise a circuit board 152 and wire member combination. Whether the gate wiring member 12 or the auxiliary emitter wiring member 14 functions as the first path member or the second path member can be changed according to the arrangement of each member in the semiconductor module 100 .
  • the reverse recovery current Irr is the current that flows through the switching element 20 when the switching element 10 of the opposing arm is turned on.
  • the direction in which the reverse recovery current Irr flows is determined according to the arrangement of the switching element 20 and the like.
  • the reverse recovery current Irr of this example flows to the negative side in the X-axis direction.
  • the gate wiring member 12 of this example is arranged so that a current flows antiparallel to the reverse recovery current Irr of the arm provided with the switching element 20 .
  • the gate wiring member 12 is provided closer to the switching element 20 than the auxiliary emitter wiring member 14 is. That is, the gate wiring member 12 of this example functions as a first path member.
  • the gate wiring member 12 of this example is provided between the auxiliary emitter wiring member 14 and the switching element 20 on the insulating plate 151 . More specifically, the gate circuit board Cg1 is provided between the auxiliary emitter circuit board Ce1 and the switching element 20 when viewed from above. However, the gate wiring member 12 may be spaced apart from the switching element 20 more than the auxiliary emitter wiring member 14 depending on the direction of the reverse recovery current Irr.
  • the gate wiring member 12 and auxiliary emitter wiring member 14 of this example have a circuit board 152 .
  • the first circuit board 11 is a circuit board 152 on which the switching element 10 is mounted.
  • the first circuit board 11 is electrically connected to the back electrode of the switching element 10 using a conductive fixing member such as solder.
  • the first circuit board 11 may be electrically connected with the positive terminal 132 .
  • the second circuit board 21 is the circuit board 152 on which the switching element 20 is mounted.
  • the second circuit board 21 is electrically connected to the back electrode of the switching element 20 using a conductive fixing member such as solder.
  • the output terminal 110 is an external terminal for electrically connecting to a load provided outside the semiconductor module 100 .
  • Output terminal 110 is provided on a predetermined side of semiconductor module 100 .
  • the output terminal 110 of this example is provided on the side extending in the Y-axis direction on the positive side of the semiconductor module 100 in the X-axis direction.
  • the position of the output terminal 110 is not limited to this.
  • the gate external terminal 112 , the auxiliary emitter external terminal 114 , the gate external terminal 122 and the auxiliary emitter external terminal 124 are examples of control terminals for controlling the operation of the semiconductor module 100 .
  • the control terminal of this example is provided on the side opposite to the side on which the output terminal 110 is provided.
  • the control terminal of this example is provided on the side extending in the Y-axis direction on the negative side of the semiconductor module 100 in the X-axis direction.
  • the gate external terminal 112 is electrically connected to the gate electrode 17 of the switching element 10 via the gate wiring member 12 .
  • the gate external terminal 112 of this example is electrically connected to the gate electrode 17 via the gate control wire Wg1, the gate circuit board Cg1, and the gate control wire Wg3.
  • the auxiliary emitter external terminal 114 is electrically connected to the emitter electrode 19 of the switching element 10 via the auxiliary emitter wiring member 14 .
  • the auxiliary emitter external terminal 114 of this example is electrically connected to the emitter electrode 19 via the auxiliary emitter control wire We1, the auxiliary emitter circuit board Ce1, and the auxiliary emitter control wire We3.
  • the gate external terminal 122 is electrically connected to the gate electrode 27 of the switching element 20 .
  • the gate external terminal 122 of this example is electrically connected to the gate electrode 27 via the gate control wire Wg2, the third circuit board 31 and the gate control wire Wg4.
  • the auxiliary emitter external terminal 124 is electrically connected to the emitter electrode 29 of the switching element 20 .
  • the auxiliary emitter external terminal 124 of this example is electrically connected to the emitter electrode 29 via the main current wire W2, the fourth circuit board 41 and the auxiliary emitter control wire We4.
  • the gate external terminal 112 of this example is provided further away from the switching element 20 than the auxiliary emitter external terminal 114 is. That is, the gate external terminal 112 is provided on the positive side in the Y-axis direction with respect to the auxiliary emitter external terminal 114 .
  • the method of arranging each terminal of the control terminals is not limited to this example.
  • the control terminals of this example are arranged in the order of the gate external terminal 112, the auxiliary emitter external terminal 114, the gate external terminal 122, and the auxiliary emitter external terminal 124 toward the negative side in the Y-axis direction. That is, the gate and emitter of the control terminal in this example are arranged in the order of GEGE (where G is the gate and E is the emitter).
  • the third circuit board 31 is electrically connected to the gate electrode 27 of the switching element 20 by a gate control wire Wg2.
  • the third circuit board 31 is electrically connected to the gate external terminal 122 by a gate control wire Wg4.
  • the fourth circuit board 41 is electrically connected to the emitter electrode 29 of the switching element 20 by the main current wire W2.
  • the fourth circuit board 41 is electrically connected to the auxiliary emitter external terminal 124 by an auxiliary emitter control wire We4. Also, the fourth circuit board 41 may be electrically connected to the negative terminal 134 .
  • the positive terminal 132 and the negative terminal 134 are provided on a predetermined side of the semiconductor module 100 .
  • the positive terminal 132 and the negative terminal 134 of this example are provided on a side perpendicular to the side on which the output terminal 110 is provided.
  • the positive terminal 132 and the negative terminal 134 may be provided on a side orthogonal to the side on which the control terminal such as the gate external terminal 112 is provided.
  • the positive terminal 132 of this example is a side extending in the X-axis direction on the positive side of the semiconductor module 100 in the Y-axis direction.
  • the positive terminal 132 of this example is electrically connected to the first circuit board 11 by a positive wire Wp1.
  • the negative terminal 134 is electrically connected to the fourth circuit board 41 by a negative wire Wn1.
  • the positive wire Wp2 electrically connects the upper arms of adjacent legs.
  • the positive wire Wp2 is bonded to any circuit board of the adjacent semiconductor assembly 102 so as to be electrically connected to the back electrode of the switching element 10 of the adjacent leg.
  • the negative wire Wn2 electrically connects the lower arms of adjacent legs.
  • the negative wire Wn2 is bonded to any circuit board of the adjacent semiconductor assembly 102 so as to be electrically connected to the upper electrode of the switching element 20 of the adjacent leg.
  • the method of connecting adjacent legs is not limited to this example.
  • FIG. 1D shows the relationship between the gate current Ig flowing through the gate wiring member 12 and the reverse recovery current Irr.
  • the reverse recovery current Irr flows toward the negative side in the X-axis direction
  • the gate current Ig flows toward the positive side in the X-axis direction. That is, the gate wiring member 12 is arranged so that the reverse recovery current Irr and the gate current Ig flow antiparallel.
  • the reverse recovery current Irr increases in the direction of the arrow.
  • the mutual induction current Im1 generated in the gate wiring member 12 receiving the magnetic flux of the reverse recovery current Irr is induced in the direction to prevent the reverse recovery current Irr from increasing, as indicated by the arrow.
  • the gate current Ig or the auxiliary emitter current Ie flows in the same direction as the mutual induction current Im1, the switching speed at turn-on is increased. If the gate current Ig or the auxiliary emitter current Ie flows in the opposite direction to the mutual induction current Im1, it reduces the switching speed at turn-on.
  • the reverse recovery current Irr flows toward the negative side in the X-axis direction
  • the mutual induction current flowing toward the positive side in the X-axis direction also flows in the auxiliary emitter wiring member 14, which is arranged farther from the gate wiring member 12.
  • a current Im1' is generated.
  • the mutual induced current Im1′ generated in the auxiliary emitter wiring member 14 is smaller than the mutual induced current Im1 generated in the gate wiring member 12 because the distance to the reverse recovery current Irr is long. Therefore, although the mutual induced current Im1' is generated in the direction of weakening the auxiliary emitter current Ie, the effect on the auxiliary emitter current Ie is smaller than the effect of the mutual induced current Im1 on the gate current Ig. Therefore, in the gate wiring member 12 provided close to the switching element 20, when the gate current Ig flows antiparallel to the reverse recovery current Irr, the switching speed at turn-on increases as a whole.
  • the semiconductor module 100 includes a gate wiring member 12 and an auxiliary emitter wiring member 14 that are wired so as to prevent the flow of the gate current Ig or the auxiliary emitter current Ie from being blocked by the reverse recovery current Irr. As a result, the semiconductor module 100 can suppress a decrease in switching speed at turn-on and reduce loss.
  • the degree of freedom in chip arrangement is lower than when the transistor and the freewheeling diode are composed of separate chips, and the transistor and the freewheeling diode of the opposing arm are spaced apart. easier to get close to.
  • the semiconductor module 100 of the present example can improve the degree of freedom in chip arrangement even when the switching element 10 and the switching element 20 are configured as one chip.
  • the semiconductor module 100 of this example even when the control terminal is arranged on the side facing the output terminal 110, by devising the wiring of the gate wiring member 12 and the auxiliary emitter wiring member 14, the reverse recovery current A decrease in switching speed due to Irr can be suppressed.
  • the path member of the arm that is strengthened by the mutual induction current Im1 of the reverse recovery current Irr may be longer than the path member of the other arm.
  • the gate current Ig of the gate wiring member 12 electrically connected to the switching element 10 is increased, the gate wiring member 12 may be longer than the gate wiring member connected to the gate electrode 27 of the switching element 20.
  • the auxiliary emitter current Ie of the auxiliary emitter wiring member 14 electrically connected to the switching element 10 is increased, the auxiliary emitter wiring member 14 is connected to the emitter electrode 29 of the switching element 20. longer than In this way, by increasing the current in the longer arm of the path member, the switching speed of the switching elements provided in the opposite arm can be made uniform.
  • FIG. 1E is a main circuit diagram of the semiconductor module 100 according to the embodiment.
  • the semiconductor module 100 functions as part of an in-vehicle unit that drives the motor of the vehicle.
  • Semiconductor module 100 has a positive terminal 132, a negative terminal 134, an output terminal 110U, an output terminal 110V and an output terminal 110W.
  • Leg U-INV is composed of a set of switching elements 10U and 20U.
  • Leg V-INV consists of a pair of switching elements 10V and 20W.
  • Leg W-INV consists of a pair of switching elements 10W and 20W.
  • the switching element 10U, the switching element 10V, and the switching element 10W constitute the upper arm of the semiconductor module 100.
  • Switching element 20U, switching element 20V, and switching element 20W constitute a lower arm of semiconductor module 100 .
  • the rear electrodes of the switching element 10U, the switching element 10V, and the switching element 10W are electrically connected to the positive terminal 132, respectively.
  • Front electrodes of switching element 10U, switching element 10V and switching element 10W are electrically connected to output terminal 110U, output terminal 110V or output terminal 110W, respectively.
  • the switching element is an RC-IGBT, but which of the front electrode and the back electrode is connected may change depending on the direction of the current.
  • the front electrodes of the switching element 20U, the switching element 20V, and the switching element 20W are electrically connected to the negative terminal 134, respectively.
  • the rear electrodes of the switching element 20U, the switching element 20V and the switching element 20W are electrically connected to the output terminal 110U, the output terminal 110V or the output terminal 110W, respectively.
  • Each switching element may be alternately switched by a signal input to the control terminal of the semiconductor module 100 and function as a three-phase AC inverter circuit.
  • FIG. 2A shows an example of the configuration of a semiconductor module 500 according to a comparative example.
  • the semiconductor module 500 of this example includes an auxiliary emitter wiring member 514 closer to the switching element 20 than the gate wiring member 512 . Since the auxiliary emitter current Ie flows through the auxiliary emitter wiring member 514 in the same direction as the reverse recovery current Irr, it is weakened by the influence of the reverse recovery current Irr.
  • FIG. 2B shows the relationship between the auxiliary emitter current Ie flowing through the auxiliary emitter wiring member 514 and the reverse recovery current Irr.
  • both the reverse recovery current Irr and the auxiliary emitter current Ie flow toward the negative side in the X-axis direction.
  • a mutual induction current Im1 flowing toward the positive side in the X-axis direction is generated in the auxiliary emitter wiring member 514 arranged near the reverse recovery current Irr. Occur.
  • the auxiliary emitter current Ie is weakened by the mutually induced current Im1 flowing in the opposite direction.
  • a mutual induced current Im1′ flowing toward the positive side in the X-axis direction is also generated in the gate wiring member 512 .
  • the gate current Ig is strengthened by the mutually induced current Im1 flowing in the opposite direction.
  • the effect of weakening the auxiliary emitter current Ie is greater than the effect of increasing the gate current Ig, the overall effect is to reduce the switching speed at turn-on.
  • the gate current Ig flowing through the gate wiring member 512 can also be weakened by a similar arrangement.
  • FIG. 3 shows current-voltage characteristics during switching of the semiconductor module 100 .
  • This figure shows the gate voltage VGE, the collector-emitter voltage VCE, and the collector current Ic of the IGBT of the switching element 10 .
  • This figure also shows the anode-cathode voltage VAK and the forward current IF of the FWD of the switching element 20 .
  • the circuit states corresponding to time T1 to time T3 will be described later.
  • time T2 and time T3 when gate current Ig is supplied to switching element 10 to turn on the IGBT, reverse recovery current Irr flows through the opposite arm of switching element 10 .
  • the switching element 10 and the switching element 20 are RC-IGBTs, but the type of switching element is not limited to this.
  • FIG. 4A is a circuit diagram at time T1 in FIG. 3, showing the ON state of the switching element 10 arranged on the upper arm.
  • the switching element 10 and the switching element 20 of this example are RC-IGBTs including IGBTs and FWDs.
  • the driving unit 210 turns on the IGBT of the switching element 10
  • the collector current Ic flows through the load 200 via the inductance L at a constant di/dt.
  • FIG. 4B is a circuit diagram at time T2 in FIG. 3, showing the OFF state of the switching element 10 arranged on the upper arm.
  • the inductance L causes the current to flow in the direction that prevents the current change.
  • a loop current flows through the FWD of the switching element 20 arranged in the lower arm.
  • the switching element 10 arranged in the upper arm is in the off state, the switching element 20 arranged in the lower arm is turned on except for the dead time period. is not flowing.
  • FIG. 4C is a circuit diagram at time T3 in FIG. 3, showing the ON state of the switching element 10 arranged on the upper arm.
  • the drive unit 210 of this example supplies the gate current Ig to the switching element 10 arranged on the upper arm.
  • the IGBT of the switching element 10 is turned on, and a current obtained by adding the loop current to the collector current Ic from the switching element 10 flows to the load 200 .
  • a reverse recovery current Irr is generated in the FWD of the switching element 20 arranged on the lower arm.
  • FIG. 5A is a circuit diagram at time T1 in FIG. 3, showing the ON state of the switching element 10 arranged on the lower arm. That is, FIG. 4A and FIG. 5A are different depending on whether the upper arm is conductive or the lower arm is conductive. 4A, when the IGBT of the switching element 10 is turned on by the drive unit 210, the collector current Ic flows through the load 200 via the inductance L at a constant di/dt.
  • FIG. 5B is a circuit diagram at time T2 in FIG. 3, showing the OFF state of the switching element 10 arranged on the lower arm.
  • the inductance L causes the current to flow in the direction that prevents the current change.
  • a loop current flows through the FWD of the switching element 20 arranged in the upper arm.
  • the switching element 20 arranged in the upper arm is turned on except for the dead time period. is not flowing.
  • FIG. 5C is a circuit diagram at time T3 in FIG. 3, showing the ON state of the switching element 10 arranged on the lower arm.
  • the drive unit 210 of this example supplies the gate current Ig to the switching element 10 arranged on the lower arm.
  • the IGBT of the switching element 10 is turned on, and a current obtained by adding the loop current to the collector current Ic from the switching element 10 flows to the load 200 .
  • a reverse recovery current Irr is generated in the FWD of the switching element 20 arranged in the upper arm.
  • FIG. 6A shows switching characteristics of a semiconductor module 500 as a comparative example.
  • This figure shows the gate voltage VGE, the collector-emitter voltage VCE, and the collector current Ic of the IGBT that the switching element 10 of the semiconductor module 500 has. Also, this figure shows the turn-on waveform of the semiconductor module 500 and the magnitude of the loss.
  • di/dt rate of change in collector current Ic per time
  • the loss of the semiconductor module 500 is 97.5 mJ.
  • FIG. 6B shows switching characteristics of the semiconductor module 100 of the example.
  • This figure shows the gate voltage VGE, the collector-emitter voltage VCE, and the collector current Ic of the IGBT that the switching element 10 of the semiconductor module 100 has.
  • This figure also shows the turn-on waveform and loss magnitude of the semiconductor module 100 .
  • di/dt when the semiconductor module 100 is turned on is 1.12 kA/ ⁇ s.
  • the loss of the semiconductor module 100 is 75.2 mJ.
  • the switching speed of the semiconductor module 100 is higher than that of the semiconductor module 500, and the loss is improved by about 25%. That is, the semiconductor module 100 can suppress the influence of the reverse recovery current Irr on the switching speed, and can obtain better turn-on characteristics than the semiconductor module 500 .
  • the current path that is antiparallel to the direction of the reverse recovery current Irr is arranged closer to the reverse recovery current Irr.
  • the current path that is forward in the direction of the current Irr is arranged farther from the reverse recovery current Irr. That is, as described with reference to FIG. 1D, the effect of the mutual induction current Im1 generated in response to the reverse recovery current Irr increases the gate current Ig and the auxiliary emitter current Ie as a whole, thereby improving the switching speed at turn-on. do.
  • FIG. 7 shows a modification of the configuration of the semiconductor module 100.
  • FIG. This example differs from the example of FIG. 1A in that a plurality of legs are mounted on a common laminated substrate 150 .
  • configurations corresponding to the U-phase, V-phase and W-phase of the three-phase inverter circuit are mounted on a common laminated substrate 150 .
  • Other configurations may be the same as those of the semiconductor module 100 of FIG. 1A.
  • a gate wiring member 12 and an auxiliary emitter wiring member 14 are arranged.
  • FIG. 8A is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 1C in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 114, the gate external terminal 112, the auxiliary emitter external terminal 124, and the gate external terminal 122 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 1C will be particularly described.
  • the gate external terminal 112 of this example is provided closer to the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 extends in the X-axis direction between the switching element 20 and the auxiliary emitter circuit board Ce1.
  • the auxiliary emitter circuit board Ce1 is arranged on the positive side of the gate circuit board Cg1 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 of this example has an L-shaped shape, but is not limited to this.
  • Another circuit board 152 such as the fourth circuit board 41 may be provided on the positive side of the auxiliary emitter circuit board Ce1 in the Y-axis direction.
  • the gate wiring member 12 of this example is provided closer to the switching element 20 than the auxiliary emitter wiring member 14 is. That is, the gate circuit board Cg1 is provided between the auxiliary emitter circuit board Ce1 and the switching element 20 on the XY plane.
  • the gate wiring member 12 and the auxiliary emitter wiring member 14 of this example are arranged in the order corresponding to the gate external terminal 112 and the auxiliary emitter external terminal 114 in the Y-axis direction. It is The gate wiring member 12 through which the gate current Ig antiparallel to the reverse recovery current Irr flows is located closer to the switching element 20 than the auxiliary emitter wiring member 14 through which the auxiliary emitter current Ie flows in the same direction as the direction of the reverse recovery current Irr.
  • the current paths are arranged so that the gate current Ig and the auxiliary emitter current Ie increase as a whole.
  • the increase in the gate current Ig and the auxiliary emitter current Ie as a whole may indicate that the effect of increasing these currents is greater than the effect of decreasing these currents due to the reverse recovery current Irr. It may refer to the improvement of
  • FIG. 8B is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 1C in that the positions of the control terminal connected to the upper arm and the control terminal connected to the lower arm are exchanged. That is, the control terminals of this example are arranged in the order of the gate external terminal 122, the auxiliary emitter external terminal 124, the gate external terminal 112, and the auxiliary emitter external terminal 114 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 1C will be particularly described.
  • the gate external terminal 112 of this example is provided closer to the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate wiring member 12 is provided on the negative side of the Y-axis direction with respect to the switching element 20 .
  • the gate wiring member 12 includes a gate control wire Wg1, a gate circuit board Cg1, and a gate control wire Wg3.
  • the gate wiring member 12 is provided between the switching element 20 and the auxiliary emitter wiring member 14 .
  • the gate circuit board Cg1 extends in the X-axis direction between the switching element 20 and the auxiliary emitter circuit board Ce1.
  • the auxiliary emitter wiring member 14 is provided on the negative side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter wiring member 14 includes an auxiliary emitter control wire We1, an auxiliary emitter circuit board Ce1, and an auxiliary emitter control wire We3.
  • the auxiliary emitter circuit board Ce1 is arranged on the negative side of the gate circuit board Cg1 in the Y-axis direction and extends in the X-axis direction.
  • the gate current Ig and the reverse recovery current Irr flowing through the gate wiring member 12 functioning as the first path member can flow antiparallel.
  • the gate wiring member 12 and the auxiliary emitter wiring member 14 are arranged closer to the adjacent semiconductor assembly 102 than the switching element 20, in addition to the reverse recovery current Irr of the semiconductor assembly 102, the adjacent In consideration of the influence of the semiconductor assembly 102, the current paths may be wired so that the gate current Ig and the auxiliary emitter current Ie increase as a whole.
  • FIG. 8C is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 8B in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 124, the gate external terminal 122, the auxiliary emitter external terminal 114, and the gate external terminal 112 toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided closer to the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 is provided between the switching element 20 and the auxiliary emitter circuit board Ce1.
  • the gate circuit board Cg1 of this example has an L-shape, but is not limited to this.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction on the negative side of the gate circuit board Cg1 in the Y-axis direction.
  • Another circuit board 152 such as the fourth circuit board 41 may be provided on the positive side of the switching element 20 in the Y-axis direction.
  • the gate wiring member 12 and the auxiliary emitter wiring member 12 and the auxiliary emitter wiring member 12 are arranged so as to prevent the flow of the gate current Ig or the auxiliary emitter current Ie from being hindered by the reverse recovery current Irr in relation to the adjacent semiconductor assembly 102 as well. 14 are placed.
  • the gate wiring member 12 of this example is provided closer to the switching element 20 than the auxiliary emitter wiring member 14 is.
  • the gate circuit board Cg1 of this example is provided between the auxiliary emitter circuit board Ce1 and the switching element 20 on the XY plane.
  • the gate wiring member 12 and the auxiliary emitter wiring member 14 of this example may be wired to cross each other when viewed from above.
  • the gate circuit board Cg1 and the auxiliary emitter control wire We3 are wired to cross each other.
  • FIG. 8D is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 1C in that the positions of the positive terminal 132 and the negative terminal 134 are interchanged.
  • the positive terminal 132 of this example is arranged on the negative side in the X-axis direction with respect to the negative terminal 134 . In this example, differences from the example of FIG. 1C will be particularly described.
  • the gate circuit board Cg1 is provided between the switching element 20 and the auxiliary emitter circuit board Ce1.
  • the gate circuit board Cg1 of this example has a substantially U-shaped shape, but is not limited to this.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction on the positive side of the gate circuit board Cg1 in the Y-axis direction.
  • Another circuit board 152 such as the first circuit board 11 may be provided on the positive side of the auxiliary emitter circuit board Ce1 in the Y-axis direction.
  • the negative electrode terminal 134 of this example is arranged on the positive side in the X-axis direction with respect to the positive electrode terminal 132, and when the switching element 10 arranged on the upper arm is energized, the negative electrode terminal 134 is directed to the positive side in the X-axis direction on the lower arm.
  • a reverse recovery current Irr is generated.
  • a gate current Ig directed toward the negative side in the X-axis direction flows through the gate circuit board Cg1. Therefore, gate current Ig near switching element 20 flows antiparallel to reverse recovery current Irr, and the current paths are arranged so that gate current Ig and auxiliary emitter current Ie increase as a whole.
  • FIG. 8E is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 8D in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 114, the gate external terminal 112, the auxiliary emitter external terminal 124, and the gate external terminal 122 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 8D will be particularly described.
  • the gate external terminal 112 of this example is provided closer to the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 extends in the X-axis direction between the switching element 20 and the auxiliary emitter circuit board Ce1.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction on the positive side of the gate circuit board Cg1 in the Y-axis direction.
  • Another circuit board 152 such as the first circuit board 11 may be provided on the positive side of the auxiliary emitter circuit board Ce1 in the Y-axis direction.
  • the gate wiring member 12 and the auxiliary emitter wiring member 14 of this example are arranged in the order corresponding to the gate external terminal 112 and the auxiliary emitter external terminal 114 in the Y-axis direction. It is
  • the negative electrode terminal 134 of this example is arranged on the positive side in the X-axis direction with respect to the positive electrode terminal 132, and when the switching element 10 arranged on the upper arm is energized, the negative electrode terminal 134 is directed to the positive side in the X-axis direction on the lower arm.
  • a reverse recovery current Irr is generated.
  • an auxiliary emitter current Ie directed toward the negative side in the X-axis direction flows through the auxiliary emitter circuit board Ce1. Therefore, auxiliary emitter current Ie near switching element 20 flows antiparallel to reverse recovery current Irr, and the current paths are arranged so that gate current Ig and auxiliary emitter current Ie increase as a whole.
  • FIG. 8F is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 8D in that the gate external terminal 112 and the auxiliary emitter external terminal 114 are arranged on the negative side in the Y-axis direction relative to the gate external terminal 122 and the auxiliary emitter external terminal 124. .
  • the control terminals of this example are arranged in the order of the gate external terminal 122, the auxiliary emitter external terminal 124, the gate external terminal 112, and the auxiliary emitter external terminal 114 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 8D will be particularly described.
  • the gate circuit board Cg1 extends in the Y-axis direction on the negative side of the switching element 10 in the X-axis direction.
  • the gate current Ig flows to the negative side in the Y-axis direction in the gate circuit board Cg1.
  • the auxiliary emitter wiring member 14 is provided closer to the switching element 20 than the gate wiring member 12 is. That is, in this example, the gate wiring member 12 functions as the second path member, and the auxiliary emitter wiring member 14 functions as the first path member.
  • the auxiliary emitter circuit board Ce1 is arranged on the positive side of the gate circuit board Cg1 in the X-axis direction.
  • the auxiliary emitter circuit board Ce1 of this example has an L-shaped shape, but is not limited to this.
  • a reverse recovery current Irr directed to the positive side in the X-axis direction is generated in the lower arm.
  • an auxiliary emitter current Ie directed toward the negative side in the X-axis direction flows through the auxiliary emitter circuit board Ce1 in a region close to the switching element 20 .
  • the auxiliary emitter current Ie close to the switching element 20 flows antiparallel to the reverse recovery current Irr, and the gate current Ig and the auxiliary The current paths are wired so that the emitter current Ie increases as a whole.
  • the area of the L-shaped area where the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr is replaced by the area where the auxiliary emitter current Ie flows in the direction orthogonal to the reverse recovery current Irr. It is arranged so as to be closer to the switching element 20 than. As a result, it is possible to wire the current paths more flexibly while improving the switching speed at the time of turn-on.
  • FIG. 8G is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 8F in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 124, the gate external terminal 122, the auxiliary emitter external terminal 114, and the gate external terminal 112 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 8F will be particularly described.
  • the gate circuit board Cg1 extends in the Y-axis direction between the switching element 10 and the auxiliary emitter circuit board Ce1.
  • the auxiliary emitter circuit board Ce1 is provided between the switching element 20 and the gate circuit board Cg1.
  • the auxiliary emitter circuit board Ce1 of this example has an L-shaped shape, but is not limited to this.
  • Another circuit board 152 such as the first circuit board 11 may be provided on the positive side of the switching element 20 in the Y-axis direction.
  • the gate wiring member 12 and the auxiliary emitter wiring member 12 and the auxiliary emitter wiring member 12 are arranged so as to prevent the flow of the gate current Ig or the auxiliary emitter current Ie from being hindered by the reverse recovery current Irr in relation to the adjacent semiconductor assembly 102 as well. 14 are placed.
  • the gate wiring member 12 and the auxiliary emitter wiring member 14 of this example may be wired to cross each other when viewed from above.
  • the L-shaped auxiliary emitter circuit board Ce1 makes it easier for the gate wiring member 12 and the auxiliary emitter wiring member 14 to cross each other.
  • the auxiliary emitter circuit board Ce1 and the gate control wire Wg3 are wired to cross each other.
  • FIG. 8F by devising the layout of the L-shaped auxiliary emitter circuit board Ce1, it is possible to improve the switching speed at the time of turn-on and more flexibly wire the current path. can.
  • FIG. 9A is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 1C in that a reverse recovery current Irr is generated in the upper arm when the switching element 10 arranged in the lower arm is energized. That is, the second circuit board 21 on which the switching elements 20 are arranged is electrically connected to the positive terminal 132 .
  • the control terminals of this example are arranged in the order of the gate external terminal 122, the auxiliary emitter external terminal 124, the gate external terminal 112, and the auxiliary emitter external terminal 114 toward the negative side in the Y-axis direction.
  • the gate circuit board Cg1 extends in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 is arranged on the positive side of the gate circuit board Cg1 in the X-axis direction.
  • the auxiliary emitter circuit board Ce1 of this example has an L-shaped shape, but is not limited to this. Irrespective of the shape of the auxiliary emitter circuit board Ce1, the region where the auxiliary emitter current Ie flows anti-parallel to the reverse recovery current Irr is closer to the switching element 20 than the region where the auxiliary emitter current Ie flows in the direction perpendicular to the reverse recovery current Irr. may be placed in close proximity to the
  • the auxiliary emitter wiring member 14 of this example is provided closer to the switching element 20 than the gate wiring member 12 is. That is, the auxiliary emitter circuit board Ce1 is provided between the gate circuit board Cg1 and the switching element 20 on the XY plane.
  • the auxiliary emitter current Ie flowing through the auxiliary emitter wiring member 14 functioning as the first path member flows antiparallel to the reverse recovery current Irr.
  • the current paths are arranged so that the gate current Ig and the auxiliary emitter current Ie increase as a whole.
  • FIG. 9B is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 9A in that the control terminals are arranged in the order of EGEG.
  • the auxiliary emitter external terminal 124, the gate external terminal 122, the auxiliary emitter external terminal 114, and the gate external terminal 112 are arranged in this order toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided further away from the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 extends in the Y-axis direction on the negative side of the switching element 10 in the X-axis direction.
  • the auxiliary emitter circuit board Ce ⁇ b>1 is arranged between the gate circuit board Cg ⁇ b>1 and the switching element 20 . That is, the auxiliary emitter wiring member 14 is provided closer to the switching element 20 than the gate wiring member 12 is.
  • the auxiliary emitter circuit board Ce1 of this example has an L-shaped shape, but is not limited to this.
  • the gate wiring member 12 and the auxiliary emitter wiring member 14 of this example are arranged in the order corresponding to the gate external terminal 112 and the auxiliary emitter external terminal 114 in the Y-axis direction. It is
  • FIG. 9C is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 9A in that the gate external terminal 112 and the auxiliary emitter external terminal 114 are arranged on the positive side in the Y-axis direction relative to the gate external terminal 122 and the auxiliary emitter external terminal 124. .
  • the control terminals of this example are arranged in the order of the gate external terminal 112, the auxiliary emitter external terminal 114, the gate external terminal 122, and the auxiliary emitter external terminal 124 toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided further away from the switching element 20 than the auxiliary emitter external terminal 114 is.
  • a reverse recovery current Irr directed to the positive side in the X-axis direction is generated in the upper arm.
  • an auxiliary emitter current Ie directed toward the negative side in the X-axis direction flows through the auxiliary emitter circuit board Ce1 in a region close to the switching element 20 .
  • the auxiliary emitter current Ie close to the switching element 20 flows antiparallel to the reverse recovery current Irr, and the gate current Ig and the auxiliary The current paths are wired so that the emitter current Ie increases as a whole.
  • the area of the L-shaped area where the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr is replaced by the area where the auxiliary emitter current Ie flows in the direction orthogonal to the reverse recovery current Irr. It is arranged so as to be closer to the switching element 20 than. As a result, it is possible to wire the current paths more flexibly while improving the switching speed at the time of turn-on.
  • the auxiliary emitter current Ie flowing in the auxiliary emitter circuit board Ce1 in parallel with the reverse recovery current Irr was explained, but the gate current Ig in parallel with the reverse recovery current Irr flows in the gate circuit board Cg1. The same applies to cases.
  • FIG. 9D is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. 9C differs from the example of FIG. 9C in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 114, the gate external terminal 112, the auxiliary emitter external terminal 124, and the gate external terminal 122 toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided closer to the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 extends in the Y-axis direction on the negative side of the switching element 10 in the X-axis direction.
  • the auxiliary emitter circuit board Ce ⁇ b>1 is provided between the gate circuit board Cg ⁇ b>1 and the switching element 20 .
  • the auxiliary emitter circuit board Ce1 of this example has an L-shaped shape, but is not limited to this.
  • a circuit board 152 may be provided on the positive side of the switching element 10, the gate circuit board Cg1, and the auxiliary emitter circuit board Ce1 in the Y-axis direction.
  • the gate wiring member 12 and the auxiliary emitter wiring member 12 and the auxiliary emitter wiring member 12 are arranged so as to prevent the flow of the gate current Ig or the auxiliary emitter current Ie from being hindered by the reverse recovery current Irr in relation to the adjacent semiconductor assembly 102 as well. 14 are placed.
  • the gate circuit board Cg1 of this example is provided extending in the Y-axis direction, the influence of the reverse recovery current Irr generated in the adjacent semiconductor assembly 102 can be avoided.
  • the auxiliary emitter circuit board Ce1 has an L-shaped portion extending in the Y-axis direction at the end of the semiconductor assembly 102 and a portion extending in the X-axis direction at the center of the semiconductor assembly 102. Since it is provided, it becomes easy to avoid the influence from the reverse recovery current Irr generated in the adjacent semiconductor assembly 102 .
  • FIG. 9E is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 9A in that the positions of the positive terminal 132 and the negative terminal 134 are interchanged.
  • the positive terminal 132 of this example is arranged on the negative side in the X-axis direction with respect to the negative terminal 134 . In this example, differences from the example of FIG. 9A will be particularly described.
  • the gate circuit board Cg1 extends in the X-axis direction on the negative side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce ⁇ b>1 is provided between the gate circuit board Cg ⁇ b>1 and the switching element 20 .
  • the auxiliary emitter circuit board Ce1 of this example has an L-shaped shape, but is not limited to this.
  • Another circuit board 152 such as the second circuit board 21 may be provided on the negative side of the gate circuit board Cg1 and the auxiliary emitter circuit board Ce1 in the Y-axis direction.
  • the negative electrode terminal 134 of this example is arranged on the positive side in the X-axis direction with respect to the positive electrode terminal 132, and when the switching element 10 arranged on the lower arm is energized, the negative electrode terminal 134 is directed to the positive side in the X-axis direction on the upper arm.
  • a reverse recovery current Irr is generated.
  • an auxiliary emitter current Ie directed toward the negative side in the X-axis direction flows through the auxiliary emitter circuit board Ce1. Therefore, auxiliary emitter current Ie near switching element 20 flows antiparallel to reverse recovery current Irr, and the current paths are arranged so that gate current Ig and auxiliary emitter current Ie increase as a whole.
  • FIG. 9F is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 9E in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 124, the gate external terminal 122, the auxiliary emitter external terminal 114, and the gate external terminal 112 toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided further away from the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 extends in the X-axis direction on the negative side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce ⁇ b>1 extends in the X-axis direction between the gate circuit board Cg ⁇ b>1 and the switching element 20 .
  • Another circuit board 152 such as the second circuit board 21 may be provided on the negative side of the gate circuit board Cg1 and the auxiliary emitter circuit board Ce1 in the Y-axis direction.
  • the gate wiring member 12 and the auxiliary emitter wiring member 14 of this example are arranged in the order corresponding to the gate external terminal 112 and the auxiliary emitter external terminal 114 in the Y-axis direction. It is
  • the negative electrode terminal 134 of this example is arranged on the positive side in the X-axis direction with respect to the positive electrode terminal 132, and when the switching element 10 arranged on the lower arm is energized, the negative electrode terminal 134 is directed to the positive side in the X-axis direction on the upper arm.
  • a reverse recovery current Irr is generated.
  • an auxiliary emitter current Ie directed toward the negative side in the X-axis direction flows through the auxiliary emitter circuit board Ce1. Therefore, auxiliary emitter current Ie near switching element 20 flows antiparallel to reverse recovery current Irr, and the current paths are arranged so that gate current Ig and auxiliary emitter current Ie increase as a whole.
  • FIG. 9G is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 9E in that the gate external terminal 112 and the auxiliary emitter external terminal 114 are arranged on the positive side in the Y-axis direction relative to the gate external terminal 122 and the auxiliary emitter external terminal 124. .
  • the control terminals of this example are arranged in the order of the gate external terminal 112, the auxiliary emitter external terminal 114, the gate external terminal 122, and the auxiliary emitter external terminal 124 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 9E will be particularly described.
  • the gate circuit board Cg1 extends in the X-axis direction on the positive side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce ⁇ b>1 extends in the X-axis direction between the gate circuit board Cg ⁇ b>1 and the switching element 20 .
  • Another circuit board 152 such as the second circuit board 21 may be provided on the positive side of the gate circuit board Cg1 and the auxiliary emitter circuit board Ce1 in the Y-axis direction.
  • a reverse recovery current Irr directed to the positive side in the X-axis direction is generated in the upper arm.
  • an auxiliary emitter current Ie directed toward the negative side in the X-axis direction flows through the auxiliary emitter circuit board Ce1.
  • FIG. 9H is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. 9G differs from the example of FIG. 9G in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 114, the gate external terminal 112, the auxiliary emitter external terminal 124, and the gate external terminal 122 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 9G will be particularly described.
  • the gate circuit board Cg1 is provided on the positive side of the switching element 20 in the Y-axis direction.
  • the gate circuit board Cg1 of this example has an L-shape, but is not limited to this.
  • the auxiliary emitter circuit board Ce ⁇ b>1 extends in the X-axis direction between the gate circuit board Cg ⁇ b>1 and the switching element 20 .
  • Another circuit board 152 such as the second circuit board 21 may be provided on the positive side of the gate circuit board Cg1 and the auxiliary emitter circuit board Ce1 in the Y-axis direction.
  • the auxiliary emitter wiring member 14 of this example is provided closer to the switching element 20 than the gate wiring member 12 is.
  • the gate wiring member 12 and the auxiliary emitter wiring member 14 of this example may be wired to cross each other when viewed from above.
  • the L-shaped gate circuit board Cg1 makes it easier for the gate wiring member 12 and the auxiliary emitter wiring member 14 to cross each other.
  • the gate circuit board Cg1 and the auxiliary emitter control wire We3 are wired to cross each other.
  • FIG. 10A is an enlarged view of a modification of the semiconductor assembly 102.
  • one of the gate wiring member 12 and the auxiliary emitter wiring member 14 in the region adjacent to the switching element 20 is composed of a circuit board 152 and the other is composed of a wire member. It differs from the embodiment. In this example, differences from the example of FIG. 1C will be particularly described.
  • the gate wiring member 12 of this example has a gate circuit board Cg1 at a position facing the reverse recovery current Irr.
  • the auxiliary emitter wiring member 14 has an auxiliary emitter control wire We5 at a position facing the reverse recovery current Irr.
  • the position facing the reverse recovery current Irr refers to, for example, a position extending in the direction in which the reverse recovery current Irr flows and facing the switching element 20 in the Y-axis direction.
  • Gate wiring member 12 may have a wire member and auxiliary emitter wiring member 14 may have auxiliary emitter circuit board Ce1 at a position facing reverse recovery current Irr.
  • the gate circuit board Cg1 is arranged on the positive side of the switching element 20 in the Y-axis direction.
  • the gate circuit board Cg1 of this example is provided between the auxiliary emitter control wire We5 and the switching element 20 when viewed from above.
  • the gate circuit board Cg1 is provided closer to the switching element 20 than the auxiliary emitter control wire We5.
  • the gate circuit board Cg1 has a substantially U-shaped shape, but is not limited to this.
  • the auxiliary emitter control wire We5 is provided extending substantially in the X-axis direction when viewed from above.
  • the auxiliary emitter circuit board Ce1 is arranged on the negative side of the gate circuit board Cg1 in the X-axis direction.
  • the auxiliary emitter control wire We1 is routed over the gate circuit board Cg1 from the switching element 10 to the auxiliary emitter circuit board Ce1.
  • the auxiliary emitter current Ie flows substantially in the X-axis direction in the auxiliary emitter control wire We5.
  • the area close to the switching element 20 is close to the switching element 20 as in the other embodiments.
  • the current flowing through the first path member can be arranged antiparallel to the reverse recovery current Irr. That is, whether or not the first path member and the second path member are adjacent to the switching element 20 may be determined in consideration of not only the XY plane but also the three-dimensional space.
  • the auxiliary emitter wiring member 14 of this example by disposing the auxiliary emitter control wire We5 at a position facing the reverse recovery current Irr, the auxiliary emitter current Ie is moved above the circuit board 152, thereby controlling the reverse recovery current Irr. It becomes easier to suppress the influence of
  • FIG. 10B is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 10A in that the control terminals are arranged in the order of EGEG.
  • the auxiliary emitter external terminal 114, the gate external terminal 112, the auxiliary emitter external terminal 124, and the gate external terminal 122 are arranged in this order toward the negative side in the Y-axis direction.
  • differences from the example of FIG. 10A will be particularly described.
  • the gate external terminal 112 of this example is provided closer to the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 is provided on the positive side of the switching element 20 in the Y-axis direction.
  • the gate circuit board Cg1 of this example extends in the Y-axis direction, but may have a substantially S-shaped stepped shape.
  • the gate wiring member 12 of this example is closer to the reverse recovery current Irr than using a wire member by arranging the gate circuit board Cg1 at a position facing the reverse recovery current Irr. It becomes easy to strengthen Ig.
  • the auxiliary emitter wiring member 14 includes an auxiliary emitter control wire We1, an auxiliary emitter circuit board Ce1, an auxiliary emitter control wire We5, an auxiliary emitter circuit board Ce2, and an auxiliary emitter control wire We3.
  • the auxiliary emitter circuit board Ce1 and the auxiliary emitter circuit board Ce2 are arranged on the positive side of the switching element 20 in the Y-axis direction with the gate circuit board Cg1 interposed therebetween.
  • the auxiliary emitter control wires We5 are wired substantially in the X-axis direction from the auxiliary emitter circuit board Ce1 to the auxiliary emitter circuit board Ce2 above the gate circuit board Cg1.
  • the auxiliary emitter control wire We5 is provided farther from the switching element 20 than the gate circuit board Cg1.
  • the auxiliary emitter control wire We5 may cross the gate circuit board Cg1 when viewed from above.
  • the gate circuit board Cg1 is wired so that the reverse recovery current Irr and the gate current Ig flow antiparallel in the region adjacent to the reverse recovery current Irr. can be strengthened.
  • the gate current Ig and the auxiliary emitter current Ie tend to increase as a whole, and the switching speed at turn-on tends to improve.
  • FIG. 10C is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 10A in that the gate external terminal 112 and the auxiliary emitter external terminal 114 are arranged on the negative side in the Y-axis direction relative to the gate external terminal 122 and the auxiliary emitter external terminal 124. .
  • the control terminals of this example are arranged in the order of the gate external terminal 122, the auxiliary emitter external terminal 124, the gate external terminal 112, and the auxiliary emitter external terminal 114 toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided closer to the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 is provided on the negative side of the switching element 20 in the Y-axis direction.
  • the gate circuit board Cg1 of this example extends in the Y-axis direction, but may have a substantially S-shaped stepped shape.
  • the gate wiring member 12 of this example is closer to the reverse recovery current Irr than using a wire member by arranging the gate circuit board Cg1 at a position facing the reverse recovery current Irr. It becomes easy to strengthen Ig.
  • the auxiliary emitter wiring member 14 includes an auxiliary emitter control wire We1, an auxiliary emitter circuit board Ce1, an auxiliary emitter control wire We5, an auxiliary emitter circuit board Ce2, and an auxiliary emitter control wire We3.
  • the auxiliary emitter circuit board Ce1 and the auxiliary emitter circuit board Ce2 are arranged on the negative side of the switching element 20 in the Y-axis direction with the gate circuit board Cg1 interposed therebetween.
  • the auxiliary emitter control wires We5 are wired substantially in the X-axis direction from the auxiliary emitter circuit board Ce1 to the auxiliary emitter circuit board Ce2 above the gate circuit board Cg1.
  • the auxiliary emitter control wire We5 is provided farther from the switching element 20 than the gate circuit board Cg1.
  • a reverse recovery current Irr directed to the negative side in the X-axis direction is generated in the lower arm.
  • a gate current Ig directed to the positive side in the X-axis direction flows through the gate circuit board Cg1 in a region adjacent to the switching element 20 .
  • the gate current Ig close to the switching element 20 flows antiparallel to the reverse recovery current Irr.
  • the current paths are wired so that the current Ie increases as a whole.
  • FIG. 10D is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 10C in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 124, the gate external terminal 122, the auxiliary emitter external terminal 114, and the gate external terminal 112 toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided further away from the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 is provided on the negative side of the switching element 10 in the X-axis direction.
  • the gate circuit board Cg1 of this example extends in the Y-axis direction, but may have a substantially S-shaped stepped shape.
  • the auxiliary emitter wiring member 14 includes an auxiliary emitter control wire We1, an auxiliary emitter circuit board Ce1, an auxiliary emitter control wire We5, an auxiliary emitter circuit board Ce2, an auxiliary emitter control wire We6, and an auxiliary emitter circuit board Ce3. and an auxiliary emitter control wire We3.
  • the auxiliary emitter circuit board Ce1 and the auxiliary emitter circuit board Ce2 are arranged on the negative side of the switching element 20 in the Y-axis direction with the gate circuit board Cg1 interposed therebetween.
  • the auxiliary emitter control wires We5 are wired substantially in the X-axis direction from the auxiliary emitter circuit board Ce1 to the auxiliary emitter circuit board Ce2 above the gate circuit board Cg1.
  • the auxiliary emitter circuit board Ce3 is arranged on the negative side of the auxiliary emitter circuit board Ce2 in the X-axis direction with the fourth circuit board 41 interposed therebetween.
  • the auxiliary emitter control wire We6 is routed over the fourth circuit board 41 from the auxiliary emitter circuit board Ce2 to the auxiliary emitter circuit board Ce3.
  • FIG. 10E is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 10A in that the positions of the positive terminal 132 and the negative terminal 134 are interchanged.
  • the positive terminal 132 of this example is arranged on the negative side in the X-axis direction with respect to the negative terminal 134 . In this example, differences from the example of FIG. 10A will be particularly described.
  • the gate wiring member 12 includes a gate control wire Wg1, a gate circuit board Cg1, a gate control wire Wg5, a gate circuit board Cg2, and a gate control wire Wg3.
  • Gate circuit board Cg1 and gate circuit board Cg2 are arranged on the positive side of switching element 20 in the Y-axis direction with auxiliary emitter circuit board Ce1 interposed therebetween.
  • the gate control wire Wg5 extends over the auxiliary emitter circuit board Ce1 in the X-axis direction.
  • a circuit board 152 such as the first circuit board 11 may be arranged on the positive side of the gate circuit board Cg1 and the gate circuit board Cg2 in the Y-axis direction.
  • the negative electrode terminal 134 of this example is arranged on the positive side in the X-axis direction with respect to the positive electrode terminal 132, and when the switching element 10 arranged on the upper arm is energized, the negative electrode terminal 134 is directed to the positive side in the X-axis direction on the lower arm.
  • a reverse recovery current Irr is generated.
  • an auxiliary emitter current Ie directed toward the negative side in the X-axis direction flows through the auxiliary emitter circuit board Ce1. Therefore, auxiliary emitter current Ie near switching element 20 flows antiparallel to reverse recovery current Irr, and the current paths are arranged so that gate current Ig and auxiliary emitter current Ie increase as a whole.
  • FIG. 10F is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 10E in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 114, the gate external terminal 112, the auxiliary emitter external terminal 124, and the gate external terminal 122 toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided closer to the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 and the gate circuit board Cg2 are arranged with the auxiliary emitter circuit board Ce1 interposed therebetween.
  • the gate control wire Wg5 extends over the auxiliary emitter circuit board Ce1 and extends substantially in the X-axis direction.
  • the auxiliary emitter circuit board Ce1 has a region closer to the switching element 20 than the gate control wire Wg5. In the region of the auxiliary emitter circuit board Ce1 close to the switching element 20, the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr so that the gate current Ig and the auxiliary emitter current Ie increase as a whole. A current path is wired.
  • the gate control wire Wg1 and the auxiliary emitter control wire We1 are arranged at positions facing the reverse recovery current Irr.
  • Auxiliary emitter control wire We1 causes auxiliary emitter current Ie to flow antiparallel to reverse recovery current Irr, and is provided closer to switching element 20 than gate control wire Wg1.
  • the auxiliary emitter current Ie flowing through the auxiliary emitter wiring member 14 can be strengthened.
  • FIG. 10G is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 10E in that the gate external terminal 112 and the auxiliary emitter external terminal 114 are arranged on the negative side in the Y-axis direction relative to the gate external terminal 122 and the auxiliary emitter external terminal 124. .
  • the control terminals of this example are arranged in the order of the gate external terminal 122, the auxiliary emitter external terminal 124, the gate external terminal 112, and the auxiliary emitter external terminal 114 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 10E will be particularly described.
  • the gate circuit board Cg1 and the gate circuit board Cg2 are arranged on the negative side of the switching element 20 in the Y-axis direction with the auxiliary emitter circuit board Ce1 interposed therebetween.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction on the negative side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 of this example has a region closer to the switching element 20 than the gate control wire Wg5. In the region of the auxiliary emitter circuit board Ce1 that is closer to the switching element 20 than the gate control wire Wg5, the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr, and the gate current Ig and the auxiliary emitter current Ie flow together.
  • the current path is wired so that it increases as
  • FIG. 10H is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 10G in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 124, the gate external terminal 122, the auxiliary emitter external terminal 114, and the gate external terminal 112 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 10G will be particularly described.
  • the gate circuit board Cg1 is arranged between the switching element 10 and the switching element 20 .
  • the gate circuit board Cg2 is arranged on the negative side of the switching element 20 in the X-axis direction.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction between the gate circuit board Cg2 and the switching element 10 .
  • a circuit board 152 such as the second circuit board 21 may be provided on the negative side of the switching element 10 in the Y-axis direction.
  • a circuit board 152 such as the first circuit board 11 may be provided on the positive side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 of this example has a region closer to the switching element 20 than the gate control wire Wg5. In the region of the auxiliary emitter circuit board Ce1 that is closer to the switching element 20 than the gate control wire Wg5, the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr, and the gate current Ig and the auxiliary emitter current Ie flow together.
  • the current path is wired so that it increases as
  • FIG. 11A is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 10A in that a reverse recovery current Irr is generated in the upper arm when the switching element 10 arranged in the lower arm is energized. That is, the second circuit board 21 on which the switching elements 20 are arranged is electrically connected to the positive terminal 132 .
  • the control terminals of this example are arranged in the order of the gate external terminal 122, the auxiliary emitter external terminal 124, the gate external terminal 112, and the auxiliary emitter external terminal 114 toward the negative side in the Y-axis direction.
  • the gate circuit board Cg1 and the gate circuit board Cg2 are provided with the auxiliary emitter circuit board Ce1 interposed therebetween.
  • the auxiliary emitter circuit board Ce1 is provided on the negative side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 of this example has an L-shaped shape, but is not limited to this.
  • the auxiliary emitter circuit board Ce1 has a region closer to the switching element 20 than the gate control wire Wg5. In the region of the auxiliary emitter circuit board Ce1 that is closer to the switching element 20 than the gate control wire Wg5, the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr, and the gate current Ig and the auxiliary emitter current Ie flow together.
  • the current path is wired so that it increases as
  • FIG. 11B is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 11A in that the control terminals are arranged in the order of EGEG.
  • the auxiliary emitter external terminal 124, the gate external terminal 122, the auxiliary emitter external terminal 114, and the gate external terminal 112 are arranged in this order toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided further away from the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 and the gate circuit board Cg2 are provided with the auxiliary emitter circuit board Ce1 interposed therebetween.
  • the gate circuit board Cg2 of this example extends to the negative side in the Y-axis direction to the vicinity of the gate external terminal 112 in order to be connected to the gate external terminal 112 by the gate control wire Wg3.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction on the negative side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 has a region closer to the switching element 20 than the gate control wire Wg5.
  • the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr, and the gate current Ig and the auxiliary emitter current Ie flow together.
  • the current path is wired so that it increases as
  • FIG. 11C is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 11A in that the gate external terminal 112 and the auxiliary emitter external terminal 114 are arranged on the positive side in the Y-axis direction relative to the gate external terminal 122 and the auxiliary emitter external terminal 124. .
  • the control terminals of this example are arranged in the order of the gate external terminal 112, the auxiliary emitter external terminal 114, the gate external terminal 122, and the auxiliary emitter external terminal 124 toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided further away from the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 and the gate circuit board Cg2 are provided on the positive side of the switching element 20 in the Y-axis direction, with the auxiliary emitter circuit board Ce1 interposed therebetween.
  • the gate circuit board Cg2 of this example extends to the positive side in the Y-axis direction to the vicinity of the gate external terminal 112 in order to be connected to the gate external terminal 112 by the gate control wire Wg3.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction on the positive side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 has a region closer to the switching element 20 than the gate control wire Wg5.
  • the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr, and the gate current Ig and the auxiliary emitter current Ie flow together.
  • the current path is wired so that it increases as
  • FIG. 11D is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 11C in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 114, the gate external terminal 112, the auxiliary emitter external terminal 124, and the gate external terminal 122 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 11C will be particularly described.
  • the gate external terminal 112 of this example is provided closer to the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the auxiliary emitter circuit board Ce1 is provided on the positive side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 of this example has an L-shaped shape, but is not limited to this.
  • the auxiliary emitter circuit board Ce1 has a region closer to the switching element 20 than the gate control wire Wg5. In the region of the auxiliary emitter circuit board Ce1 that is closer to the switching element 20 than the gate control wire Wg5, the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr, and the gate current Ig and the auxiliary emitter current Ie flow together.
  • the current path is wired so that it increases as
  • FIG. 11E is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 11A in that the positions of the positive terminal 132 and the negative terminal 134 are interchanged.
  • the positive terminal 132 of this example is arranged on the negative side in the X-axis direction with respect to the negative terminal 134 . In this example, differences from the example of FIG. 11A will be particularly described.
  • the gate circuit board Cg1 and the gate circuit board Cg2 are arranged on the negative side of the switching element 20 in the Y-axis direction, sandwiching the auxiliary emitter circuit board Ce1.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction on the negative side of the switching element 20 in the Y-axis direction.
  • the gate control wire Wg5 extends over the auxiliary emitter circuit board Ce1 and extends substantially in the X-axis direction.
  • a circuit board 152 such as the second circuit board 21 may be arranged on the negative side of the gate circuit board Cg1 and the gate circuit board Cg2 in the Y-axis direction.
  • the negative electrode terminal 134 of this example is arranged on the positive side in the X-axis direction with respect to the positive electrode terminal 132, and when the switching element 10 arranged on the lower arm is energized, the negative electrode terminal 134 is directed to the positive side in the X-axis direction on the upper arm.
  • a reverse recovery current Irr is generated.
  • an auxiliary emitter current Ie directed toward the negative side in the X-axis direction flows through the auxiliary emitter circuit board Ce1. Therefore, auxiliary emitter current Ie near switching element 20 flows antiparallel to reverse recovery current Irr, and the current paths are arranged so that gate current Ig and auxiliary emitter current Ie increase as a whole.
  • FIG. 11F is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 11E in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 124, the gate external terminal 122, the auxiliary emitter external terminal 114, and the gate external terminal 112 toward the negative side in the Y-axis direction.
  • the gate external terminal 112 of this example is provided further away from the switching element 20 than the auxiliary emitter external terminal 114 is.
  • the gate circuit board Cg1 and the gate circuit board Cg2 are arranged on the negative side of the switching element 20 in the Y-axis direction with the auxiliary emitter circuit board Ce1 interposed therebetween.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction on the negative side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 has a region closer to the switching element 20 than the gate control wire Wg5. In the region of the auxiliary emitter circuit board Ce1 close to the switching element 20, the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr so that the gate current Ig and the auxiliary emitter current Ie increase as a whole. A current path is wired.
  • FIG. 11G is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 11E in that the gate external terminal 112 and the auxiliary emitter external terminal 114 are arranged on the positive side in the Y-axis direction relative to the gate external terminal 122 and the auxiliary emitter external terminal 124. .
  • the control terminals of this example are arranged in the order of the gate external terminal 112, the auxiliary emitter external terminal 114, the gate external terminal 122, and the auxiliary emitter external terminal 124 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 11E will be particularly described.
  • the gate circuit board Cg1 and the gate circuit board Cg2 are arranged on the positive side of the switching element 20 in the Y-axis direction, sandwiching the auxiliary emitter circuit board Ce1.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction on the positive side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 of this example has a region closer to the switching element 20 than the gate control wire Wg5. In the region of the auxiliary emitter circuit board Ce1 that is closer to the switching element 20 than the gate control wire Wg5, the auxiliary emitter current Ie flows antiparallel to the reverse recovery current Irr, and the gate current Ig and the auxiliary emitter current Ie flow together.
  • the current path is wired so that it increases as
  • FIG. 11H is an enlarged view of a modification of the semiconductor assembly 102.
  • FIG. This example differs from the example of FIG. 11G in that the control terminals are arranged in the order of EGEG. That is, the control terminals are arranged in the order of the auxiliary emitter external terminal 114, the gate external terminal 112, the auxiliary emitter external terminal 124, and the gate external terminal 122 toward the negative side in the Y-axis direction. In this example, differences from the example of FIG. 11G will be particularly described.
  • the gate circuit board Cg1 and the gate circuit board Cg2 are arranged on the positive side of the switching element 20 in the Y-axis direction.
  • the auxiliary emitter circuit board Ce1 extends in the X-axis direction between the gate circuit board Cg1 and the gate circuit board Cg2.
  • a circuit board 152 such as the second circuit board 21 may be provided on the positive side of the auxiliary emitter circuit board Ce2 in the Y-axis direction.
  • a circuit board 152 such as the second circuit board 21 may be provided on the negative side of the switching element 20 in the Y-axis direction.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Conversion In General (AREA)

Abstract

上アームまたは下アームの一方に設けられた逆導通の第１スイッチング素子と、上アームまたは下アームの他方に設けられた逆導通の第２スイッチング素子と、第１スイッチング素子のゲート電極またはエミッタ電極の一方と電気的に接続された第１経路部材と、第１スイッチング素子のゲート電極またはエミッタ電極の他方と電気的に接続された第２経路部材とを備え、第１経路部材は、第２経路部材よりも、第２スイッチング素子と近接して設けられ、第１経路部材に流れる電流は、第２スイッチング素子が設けられたアームの逆回復電流と反平行に流れる半導体モジュールを提供する。

Description

半導体モジュール
　本発明は、半導体モジュールに関する。
　従来、スイッチング素子を搭載した半導体モジュールが知られている（例えば、特許文献１～３参照）。
　特許文献１　国際公開第２０１７／１９９５８０号
　特許文献２　特開２０１１－１８８５４０号公報
　特許文献３　特開２０２０－９８９２１号公報
解決しようとする課題
　ターンオン損失を低減することが好ましい。
一般的開示
　本発明の第１の態様においては、上アームまたは下アームの一方に設けられた逆導通の第１スイッチング素子と、上アームまたは下アームの他方に設けられた逆導通の第２スイッチング素子と、第１スイッチング素子のゲート電極またはエミッタ電極の一方と電気的に接続された第１経路部材と、第１スイッチング素子のゲート電極またはエミッタ電極の他方と電気的に接続された第２経路部材とを備え、第１経路部材は、第２経路部材よりも、第２スイッチング素子と近接して設けられ、第１経路部材に流れる電流は、第２スイッチング素子が設けられたアームの逆回復電流と反平行に流れる半導体モジュールを提供する。
　半導半導体モジュールの第１経路部材は、第１スイッチング素子のゲート電極と電気的に接続されたゲート配線部材であってよい。第２経路部材は、第１スイッチング素子のエミッタ電極と電気的に接続された補助エミッタ配線部材であってよい。
　上記いずれかの半導体モジュールにおいて、第１経路部材は、第１スイッチング素子のエミッタ電極と電気的に接続された補助エミッタ配線部材であってよい。第２経路部材は、第１スイッチング素子のゲート電極と電気的に接続されたゲート配線部材であってよい。
　上記いずれかの半導体モジュールにおいて、第１経路部材および第２経路部材は、導電性の回路板を有してよい。第１経路部材の回路板は、上面視において、第２経路部材の回路板と第２スイッチング素子との間に設けられてよい。
　上記いずれかの半導体モジュールにおいて、第１経路部材は、導電性の回路板を有してよい。第２経路部材は、導電性のワイヤ部材を有してよい。第１経路部材の回路板は、第２経路部材のワイヤ部材よりも、第２スイッチング素子と近接して設けられてよい。
　上記いずれかの半導体モジュールにおいて、半導体モジュールは、第１経路部材または第２経路部材を介して、第１スイッチング素子のゲート電極と電気的に接続されたゲート外部端子を備えてよい。半導体モジュールは、第１経路部材または第２経路部材を介して、第１スイッチング素子のエミッタ電極と電気的に接続された補助エミッタ外部端子を備えてよい。ゲート外部端子は、補助エミッタ外部端子よりも、第２スイッチング素子に近接して設けられてよい。
　上記いずれかの半導体モジュールにおいて、半導体モジュールは、第１経路部材または第２経路部材を介して、第１スイッチング素子のゲート電極と電気的に接続されたゲート外部端子を備えてよい。半導体モジュールは、第１経路部材または第２経路部材を介して、第１スイッチング素子のエミッタ電極と電気的に接続された補助エミッタ外部端子を備えてよい。ゲート外部端子は、補助エミッタ外部端子よりも、第２スイッチング素子と離間して設けられてよい。
　上記いずれかの半導体モジュールにおいて、半導体モジュールは、半導体モジュールの予め定められた一辺に設けられた出力端子を備えてよい。ゲート外部端子および補助エミッタ外部端子は、出力端子が設けられた辺と対向する辺に設けられてよい。
　上記いずれかの半導体モジュールにおいて、半導体モジュールは、半導体モジュールの予め定められた一辺に設けられた正極端子および負極端子を備えてよい。正極端子および負極端子は、ゲート外部端子と補助エミッタ外部端子とが設けられた辺と直交する辺に設けられてよい。
　上記いずれかの半導体モジュールにおいて、第１スイッチング素子および第２スイッチング素子は、それぞれ１チップで構成されてよい。
　上記いずれかの半導体モジュールにおいて、第１スイッチング素子および第２スイッチング素子は、ＲＣ－ＩＧＢＴ、ＳｉＣ－ＭＯＳとＳｉＣ－ＳＢＤとを一体化した素子、またはＳｉＣ－ＭＯＳのボディダイオードを還流ダイオードとして機能させた素子のいずれかであってよい。
　上記いずれかの半導体モジュールにおいて、第１スイッチング素子のゲート電極と電気的に接続されたゲート配線部材は、第２スイッチング素子のゲート電極と電気的に接続されたゲート配線部材よりも長くてよい。
　上記いずれかの半導体モジュールにおいて、第１スイッチング素子のエミッタ電極と電気的に接続された補助エミッタ配線部材は、第２スイッチング素子のエミッタ電極と電気的に接続された補助エミッタ配線部材よりも長くてよい。
　上記いずれかの半導体モジュールにおいて、半導体モジュールは、それぞれが上アームおよび下アームで構成される複数のレグを備えてよい。半導体モジュールは、複数のレグを配置するための複数の積層基板を備えてよい。複数のレグは、複数の積層基板にそれぞれ配置されてよい。
　上記いずれかの半導体モジュールにおいて、半導体モジュールは、それぞれが上アームおよび下アームで構成される複数のレグを備えてよい。半導体モジュールは、複数のレグを配置するための積層基板を備えてよい。複数のレグは、共通の積層基板上に配置されてよい。
　なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体モジュール１００の構成の概要を示す。 半導体組立体１０２のａ－ａ'断面の一例を示す。 半導体組立体１０２の拡大図の一例である。 ゲート配線部材１２に流れるゲート電流Ｉｇと逆回復電流Ｉｒｒとの関係を示す。 実施例に係る半導体モジュール１００の主回路図である。 比較例に係る半導体モジュール５００の構成の一例を示す。 補助エミッタ配線部材５１４に流れる補助エミッタ電流Ｉｅと逆回復電流Ｉｒｒとの関係を示す。 半導体モジュール１００のスイッチング時の電流電圧特性を示す。 上アームに配置されたスイッチング素子１０のオン状態を示す、図３における時刻Ｔ１での回路図である。 上アームに配置されたスイッチング素子１０のオフ状態を示す、図３における時刻Ｔ２での回路図である。 上アームに配置されたスイッチング素子１０のオン状態を示す、図３における時刻Ｔ３での回路図である。 下アームに配置されたスイッチング素子１０のオン状態を示す、図３における時刻Ｔ１での回路図である。 下アームに配置されたスイッチング素子１０のオフ状態を示す、図３における時刻Ｔ２での回路図である。 下アームに配置されたスイッチング素子１０のオン状態を示す、図３における時刻Ｔ３での回路図である。 比較例である半導体モジュール５００のスイッチング特性を示す。 実施例である半導体モジュール１００のスイッチング特性を示す。 半導体モジュール１００の構成の変形例を示す。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。 半導体組立体１０２の変形例の拡大図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　図１Ａは、半導体モジュール１００の構成の概要を示す。半導体モジュール１００は、複数の半導体組立体１０２を備える。本例の半導体モジュール１００は、３つの半導体組立体１０２ａ～半導体組立体１０２ｃを備えるが、これに限定されない。
　半導体モジュール１００は、インバータ回路を構成するパワーモジュール等の電力変換装置に適用されてよい。例えば、半導体モジュール１００が三相インバータ回路を構成する場合、半導体組立体１０２ａ～半導体組立体１０２ｃは、三相インバータ回路のＵ相、Ｖ相およびＷ相にそれぞれ対応してよい。
　半導体組立体１０２は、スイッチング素子１０と、スイッチング素子２０と、積層基板１５０とを備える。半導体組立体１０２は、半導体モジュール１００の筐体１０４に収容されている。半導体組立体１０２は、任意の封止樹脂材料によって筐体１０４内に封止されていてよい。
　スイッチング素子１０およびスイッチング素子２０は、積層基板１５０に配置された逆導通のスイッチング素子である。逆導通のスイッチング素子とは、反平行に電流を流すトランジスタと還流ダイオードで構成されるスイッチング素子である。スイッチング素子１０およびスイッチング素子２０は、それぞれ１チップで構成されてよい。例えば、スイッチング素子１０およびスイッチング素子２０は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）とフリーホイールダイオード（ＦＷＤ）を含むＲＣ－ＩＧＢＴ（Ｒｅｖｅｒｓｅ－Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。スイッチング素子１０およびスイッチング素子２０は、ＳｉＣ－ＭＯＳとＳｉＣ－ＳＢＤとを一体化した素子であってもよいし、ＳｉＣ－ＭＯＳのボディダイオードを還流ダイオードとして機能させた素子であってもよい。
　スイッチング素子１０は、上アームおよび下アームの一方に設けられた逆導通のスイッチング素子である。スイッチング素子２０は、上アームおよび下アームの他方に設けられた逆導通のスイッチング素子である。本例では、スイッチング素子１０が上アームに配置され、スイッチング素子２０が下アームに配置されているが、スイッチング素子１０が下アームに配置され、スイッチング素子２０が上アームに配置されてもよい。
　積層基板１５０は、スイッチング素子１０およびスイッチング素子２０を搭載する。積層基板１５０は、ＤＣＢ（Ｄｉｒｅｃｔ　Ｃｏｐｐｅｒ　Ｂｏｎｄｉｎｇ）基板またはＡＭＢ（Ａｃｔｉｖｅ　Ｍｅｔａｌ　Ｂｒａｚｉｎｇ）基板であってよい。本例では、積層基板１５０の主面をＸＹ面としている。本例の半導体モジュール１００は、Ｙ軸方向に配列された３つの積層基板１５０ａ～積層基板１５０ｃを備えるが、積層基板１５０の個数および配列方法はこれに限定されない。
　半導体モジュール１００は、それぞれが上アームおよび下アームで構成される複数のレグを備える。複数のレグは、積層基板１５０ａ、積層基板１５０ｂおよび積層基板１５０ｃにそれぞれ配置されている。複数のレグは、共通の積層基板１５０に搭載されてもよい。
　図１Ｂは、半導体組立体１０２のａ－ａ'断面の一例を示す。積層基板１５０は、絶縁板１５１と、回路板１５２と、金属板１５３とを備える。
　絶縁板１５１は、Ｚ軸方向に任意の厚みを有し、上面と下面を有する平板状の絶縁材料によって形成される。絶縁板１５１は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）等のセラミックス材料で形成されてよい。絶縁板１５１は、エポキシ等の樹脂材料、またはセラミックス材料をフィラ－として用いたエポキシ樹脂材料等で形成されてもよい。
　回路板１５２は、Ｚ軸方向に任意の厚みを有し、絶縁板１５１の上面に設けられた導電性の部材である。金属板１５３は、Ｚ軸方向に任意の厚みを有し、絶縁板１５１の下面に設けられた導電性の部材である。回路板１５２および金属板１５３は、銅および銅合金などの金属材料を含む板で形成されてよい。回路板１５２および金属板１５３は、半田およびロウ等によって絶縁板１５１に固定されてもよい。金属板１５３は、銅またはアルミニウム等の熱伝導性のある材料で形成され、放熱板として機能してもよい。
　第１回路板１１および第２回路板２１は、絶縁板１５１の上面に設けられた回路板１５２の一例である。第１回路板１１および第２回路板２１については後述する。
　図１Ｃは、半導体組立体１０２の拡大図の一例である。半導体モジュール１００は、本例と同一の構成の半導体組立体１０２を複数備えてよい。
　ゲート配線部材１２は、スイッチング素子１０のゲート電極１７と電気的に接続されている。ゲート配線部材１２には、ゲート外部端子１１２からスイッチング素子１０に向かうゲート電流Ｉｇが流れる。ゲート配線部材１２は、回路板１５２およびワイヤ部材の組み合わせで構成されてよい。
　本例のゲート配線部材１２は、ゲート制御ワイヤＷｇ１と、ゲート用回路板Ｃｇ１と、ゲート制御ワイヤＷｇ３とを含む。ゲート制御ワイヤＷｇ１は、ゲート電極１７とゲート用回路板Ｃｇ１との間を接続するためのワイヤ部材である。ゲート用回路板Ｃｇ１は、スイッチング素子１０へゲート電流Ｉｇを流すための回路板１５２の一例である。本例のゲート用回路板Ｃｇ１は、略Ｕ字型の形状を有するがこれに限定されない。ゲート制御ワイヤＷｇ３は、ゲート外部端子１１２とゲート用回路板Ｃｇ１との間を接続するためのワイヤ部材である。
　補助エミッタ配線部材１４は、スイッチング素子１０のエミッタ電極１９と電気的に接続されている。補助エミッタ配線部材１４には、スイッチング素子１０から補助エミッタ外部端子１１４に向かう補助エミッタ電流Ｉｅが流れる。補助エミッタ電流Ｉｅは、制御端子からスイッチング素子１０へゲート電流Ｉｇが流れることに応じて、スイッチング素子１０から制御端子に戻る電流である。補助エミッタ配線部材１４は、回路板１５２およびワイヤ部材の組み合わせで構成されてよい。
　本例の補助エミッタ配線部材１４は、補助エミッタ制御ワイヤＷｅ１と、補助エミッタ用回路板Ｃｅ１と、補助エミッタ制御ワイヤＷｅ３とを含む。補助エミッタ制御ワイヤＷｅ１は、エミッタ電極１９と補助エミッタ用回路板Ｃｅ１との間を接続するためのワイヤ部材である。補助エミッタ用回路板Ｃｅ１は、スイッチング素子１０からのゲート電流Ｉｇを流すための回路板１５２の一例である。本例の補助エミッタ用回路板Ｃｅ１は、Ｘ軸方向に延伸したＩ型形状を有する。補助エミッタ制御ワイヤＷｅ３は、補助エミッタ外部端子１１４と補助エミッタ用回路板Ｃｅ１との間を接続するためのワイヤ部材である。
　ここで、ゲート配線部材１２は、第１経路部材および第２経路部材のいずれか一方である。補助エミッタ配線部材１４は、第１経路部材および第２経路部材の他方である。第１経路部材は、スイッチング素子１０のゲート電極１７またはエミッタ電極１９の一方と電気的に接続される部材である。第２経路部材は、スイッチング素子１０のゲート電極１７またはエミッタ電極１９の他方と電気的に接続される部材である。第１経路部材は、第２経路部材よりも、スイッチング素子２０と近接して設けられる。第１経路部材に流れる電流は、スイッチング素子２０が設けられたアームの逆回復電流Ｉｒｒと反平行に流れる。なお、反平行に電流が流れるとは、完全に逆向きに電流が流れる場合だけでなく、後述する通り、第１経路部材に流れる電流を強めるような相互誘導電流Ｉｍ１を発生させる関係であればよい。第１経路部材および第２経路部材は、回路板１５２およびワイヤ部材の組み合わせで構成されてよい。ゲート配線部材１２と補助エミッタ配線部材１４とのいずれの部材が、第１経路部材または第２経路部材として機能するかは、半導体モジュール１００における各部材の配置に応じて変化し得る。
　逆回復電流Ｉｒｒは、対向アームのスイッチング素子１０のオン時に、スイッチング素子２０に流れる電流である。逆回復電流Ｉｒｒは、スイッチング素子２０の配置等に応じて流れる向きが決定する。本例の逆回復電流Ｉｒｒは、Ｘ軸方向の負側に流れる。
　本例のゲート配線部材１２は、スイッチング素子２０が設けられたアームの逆回復電流Ｉｒｒと反平行に電流が流れるように配置される。ゲート配線部材１２は、補助エミッタ配線部材１４よりも、スイッチング素子２０と近接して設けられる。即ち、本例のゲート配線部材１２は、第１経路部材として機能する。本例のゲート配線部材１２は、絶縁板１５１上において、補助エミッタ配線部材１４とスイッチング素子２０との間に設けられる。より具体的には、ゲート用回路板Ｃｇ１は、上面視において、補助エミッタ用回路板Ｃｅ１とスイッチング素子２０との間に設けられる。但し、ゲート配線部材１２は、逆回復電流Ｉｒｒの向きに応じて、補助エミッタ配線部材１４よりもスイッチング素子２０と離間して設けられてもよい。本例のゲート配線部材１２および補助エミッタ配線部材１４は、回路板１５２を有する。
　第１回路板１１は、スイッチング素子１０が搭載される回路板１５２である。第１回路板１１は、半田などの導電性の固定部材を用いて、スイッチング素子１０の裏面電極と電気的に接続される。第１回路板１１は、正極端子１３２と電気的に接続されてよい。第２回路板２１は、スイッチング素子２０が搭載される回路板１５２である。第２回路板２１は、半田などの導電性の固定部材を用いて、スイッチング素子２０の裏面電極と電気的に接続される。
　出力端子１１０は、半導体モジュール１００の外部に設けられた負荷と電気的に接続するための外部端子である。出力端子１１０は、半導体モジュール１００の予め定められた一辺に設けられる。本例の出力端子１１０は、半導体モジュール１００のＸ軸方向の正側において、Ｙ軸方向に延伸する辺に設けられる。出力端子１１０の位置はこれに限定されない。
　ゲート外部端子１１２、補助エミッタ外部端子１１４、ゲート外部端子１２２および補助エミッタ外部端子１２４は、半導体モジュール１００の動作を制御するための制御端子の一例である。本例の制御端子は、出力端子１１０が設けられた辺と対向する辺に設けられる。本例の制御端子は、半導体モジュール１００のＸ軸方向の負側において、Ｙ軸方向に延伸する辺に設けられる。
　ゲート外部端子１１２は、ゲート配線部材１２を介して、スイッチング素子１０のゲート電極１７と電気的に接続されている。本例のゲート外部端子１１２は、ゲート制御ワイヤＷｇ１、ゲート用回路板Ｃｇ１およびゲート制御ワイヤＷｇ３を介して、ゲート電極１７と電気的に接続されている。
　補助エミッタ外部端子１１４は、補助エミッタ配線部材１４を介して、スイッチング素子１０のエミッタ電極１９と電気的に接続されている。本例の補助エミッタ外部端子１１４は、補助エミッタ制御ワイヤＷｅ１、補助エミッタ用回路板Ｃｅ１および補助エミッタ制御ワイヤＷｅ３を介して、エミッタ電極１９と電気的に接続されている。
　ゲート外部端子１２２は、スイッチング素子２０のゲート電極２７と電気的に接続されている。本例のゲート外部端子１２２は、ゲート制御ワイヤＷｇ２、第３回路板３１およびゲート制御ワイヤＷｇ４を介して、ゲート電極２７と電気的に接続されている。
　補助エミッタ外部端子１２４は、スイッチング素子２０のエミッタ電極２９と電気的に接続されている。本例の補助エミッタ外部端子１２４は、主電流ワイヤＷ２、第４回路板４１および補助エミッタ制御ワイヤＷｅ４を介して、エミッタ電極２９と電気的に接続されている。
　本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりもスイッチング素子２０と離間して設けられる。即ち、ゲート外部端子１１２は、補助エミッタ外部端子１１４よりもＹ軸方向の正側に設けられている。但し、制御端子の各端子の配置方法は、本例に限定されない。本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１１２、補助エミッタ外部端子１１４、ゲート外部端子１２２および補助エミッタ外部端子１２４の順に配置されている。即ち、本例の制御端子のゲートとエミッタは、ＧＥＧＥ（ここでＧがゲート、Ｅがエミッタ）の順に配置されている。
　第３回路板３１は、ゲート制御ワイヤＷｇ２によってスイッチング素子２０のゲート電極２７と電気的に接続されている。第３回路板３１は、ゲート制御ワイヤＷｇ４によってゲート外部端子１２２と電気的に接続されている。
　第４回路板４１は、主電流ワイヤＷ２によってスイッチング素子２０のエミッタ電極２９と電気的に接続されている。第４回路板４１は、補助エミッタ制御ワイヤＷｅ４によって補助エミッタ外部端子１２４と電気的に接続されている。また、第４回路板４１は、負極端子１３４と電気的に接続されてよい。
　正極端子１３２および負極端子１３４は、半導体モジュール１００の予め定められた一辺に設けられる。本例の正極端子１３２および負極端子１３４は、出力端子１１０が設けられた辺と直交する辺に設けられる。正極端子１３２および負極端子１３４は、ゲート外部端子１１２などの制御端子が設けられた辺と直交する辺に設けられてよい。本例の正極端子１３２は、半導体モジュール１００のＹ軸方向の正側において、Ｘ軸方向に延伸する辺である。本例の正極端子１３２は、正極側ワイヤＷｐ１によって第１回路板１１と電気的に接続されている。負極端子１３４は、負極側ワイヤＷｎ１によって第４回路板４１と電気的に接続されている。
　正極側ワイヤＷｐ２は、隣接するレグの上アーム同士を電気的に接続する。例えば、正極側ワイヤＷｐ２は、隣接するレグのスイッチング素子１０の裏面電極と電気的に接続するように、隣接する半導体組立体１０２の任意の回路板にボンディングされる。負極側ワイヤＷｎ２は、隣接するレグの下アーム同士を電気的に接続する。例えば、負極側ワイヤＷｎ２は、隣接するレグのスイッチング素子２０の上面電極と電気的に接続するように、隣接する半導体組立体１０２の任意の回路板にボンディングされる。但し、隣接するレグ同士の接続方法は本例に限定されない。
　図１Ｄは、ゲート配線部材１２に流れるゲート電流Ｉｇと逆回復電流Ｉｒｒとの関係を示す。本例では、逆回復電流ＩｒｒがＸ軸方向の負側に向かって流れ、ゲート電流ＩｇがＸ軸方向の正側に向かって流れている。即ち、ゲート配線部材１２は、逆回復電流Ｉｒｒとゲート電流Ｉｇが反平行に流れるように配置されている。
　スイッチング開始時、逆回復電流Ｉｒｒは矢印の方向に電流が増大する。その結果、逆回復電流Ｉｒｒの磁束を受けたゲート配線部材１２に発生する相互誘導電流Ｉｍ１は、矢印で記載しているように、逆回復電流Ｉｒｒの増大を防ぐ方向に誘起される。ゲート電流Ｉｇまたは補助エミッタ電流Ｉｅが相互誘導電流Ｉｍ１と同一方向に流れる場合、ターンオン時のスイッチングスピードを増加させる。ゲート電流Ｉｇまたは補助エミッタ電流Ｉｅが相互誘導電流Ｉｍ１と反対方向に流れる場合、ターンオン時のスイッチングスピードを減少させる。
　例えば、逆回復電流ＩｒｒがＸ軸方向の負側に向かって流れると、逆回復電流Ｉｒｒの近傍に配置されたゲート配線部材１２には、Ｘ軸方向の正側に向かって流れる相互誘導電流Ｉｍ１が発生する。これにより、ゲート電流Ｉｇは、同じ方向に流れる相互誘導電流Ｉｍ１によって強められる。
　また、逆回復電流ＩｒｒがＸ軸方向の負側に向かって流れると、ゲート配線部材１２よりも離れて配置された補助エミッタ配線部材１４にも、Ｘ軸方向の正側に向かって流れる相互誘導電流Ｉｍ１'が発生する。但し、補助エミッタ配線部材１４に発生する相互誘導電流Ｉｍ１'は、逆回復電流Ｉｒｒまでの距離が離れていることから、ゲート配線部材１２に発生する相互誘導電流Ｉｍ１よりも小さい。そのため、相互誘導電流Ｉｍ１'が補助エミッタ電流Ｉｅを弱める方向に発生するものの、補助エミッタ電流Ｉｅへの影響が相互誘導電流Ｉｍ１によるゲート電流Ｉｇへの影響よりも小さい。したがって、スイッチング素子２０と近接して設けられたゲート配線部材１２において、逆回復電流Ｉｒｒと反平行にゲート電流Ｉｇが流れる場合、全体としてはターンオン時のスイッチングスピードが増加する。
　なお、本例では、ゲート配線部材１２に流れるゲート電流Ｉｇが強められる場合について説明したが、補助エミッタ配線部材１４がゲート配線部材１２よりもスイッチング素子２０に近接する場合には、補助エミッタ配線部材１４に流れる補助エミッタ電流Ｉｅを強めることができる。
　半導体モジュール１００は、逆回復電流Ｉｒｒによってゲート電流Ｉｇまたは補助エミッタ電流Ｉｅの流れが阻害されるのを回避するように配線されたゲート配線部材１２および補助エミッタ配線部材１４を備える。これにより、半導体モジュール１００は、ターンオン時のスイッチングスピードの低下を抑制して、損失を低減することができる。
　特に、スイッチング素子１０およびスイッチング素子２０がそれぞれ１チップで構成される場合、トランジスタと還流ダイオードを別チップで構成する場合よりもチップ配置の自由度が低く、トランジスタと対向アームの還流ダイオードとが空間的に近づきやすくなる。本例の半導体モジュール１００は、このようにスイッチング素子１０およびスイッチング素子２０が１チップで構成される場合であっても、チップ配置の自由度を向上することができる。例えば、本例の半導体モジュール１００は、出力端子１１０と対向する辺に制御端子を配置した場合であっても、ゲート配線部材１２および補助エミッタ配線部材１４の配線を工夫することにより、逆回復電流Ｉｒｒによるスイッチングスピードの低下を抑制することができる。
　なお、逆回復電流Ｉｒｒの相互誘導電流Ｉｍ１によって強められるアームの経路部材は、他方のアームの経路部材よりも長くてよい。例えば、スイッチング素子１０と電気的に接続されたゲート配線部材１２のゲート電流Ｉｇが強められる場合、ゲート配線部材１２は、スイッチング素子２０のゲート電極２７に接続されるゲート配線部材よりも長くてよい。同様に、スイッチング素子１０と電気的に接続される補助エミッタ配線部材１４の補助エミッタ電流Ｉｅが強められる場合、補助エミッタ配線部材１４は、スイッチング素子２０のエミッタ電極２９に接続される補助エミッタ配線部材よりも長くてよい。このように、経路部材の長い方のアームの電流を強めることにより、対抗アームに設けられたスイッチング素子のスイッチングスピードを均一にすることができる。
　図１Ｅは、実施例に係る半導体モジュール１００の主回路図である。例えば、半導体モジュール１００は、車両のモーターを駆動する車載用ユニットの一部として機能する。半導体モジュール１００は、正極端子１３２、負極端子１３４、出力端子１１０Ｕ、出力端子１１０Ｖおよび出力端子１１０Ｗを有する。
　レグＵ－ＩＮＶは、一組のスイッチング素子１０Ｕおよびスイッチング素子２０Ｕで構成されている。レグＶ－ＩＮＶは、一組のスイッチング素子１０Ｖおよびスイッチング素子２０Ｗで構成されている。レグＷ－ＩＮＶは、一組のスイッチング素子１０Ｗおよびスイッチング素子２０Ｗで構成されている。
　スイッチング素子１０Ｕ、スイッチング素子１０Ｖおよびスイッチング素子１０Ｗは、半導体モジュール１００の上アームを構成する。スイッチング素子２０Ｕ、スイッチング素子２０Ｖおよびスイッチング素子２０Ｗは、半導体モジュール１００の下アームを構成する。
　スイッチング素子１０Ｕ、スイッチング素子１０Ｖおよびスイッチング素子１０Ｗの裏面電極は、それぞれ正極端子１３２に電気的に接続されている。スイッチング素子１０Ｕ、スイッチング素子１０Ｖおよびスイッチング素子１０Ｗのおもて面電極は、出力端子１１０Ｕ、出力端子１１０Ｖまたは出力端子１１０Ｗにそれぞれ電気的に接続されている。なお、本例では、スイッチング素子がＲＣ－ＩＧＢＴの場合について説明したが、おもて面電極と裏面電極のいずれを接続するかは、電流の向きによって変化し得る。
　スイッチング素子２０Ｕ、スイッチング素子２０Ｖおよびスイッチング素子２０Ｗのおもて面電極は、それぞれ負極端子１３４に電気的に接続されている。スイッチング素子２０Ｕ、スイッチング素子２０Ｖおよびスイッチング素子２０Ｗの裏面電極は、出力端子１１０Ｕ、出力端子１１０Ｖまたは出力端子１１０Ｗにそれぞれ電気的に接続されている。各スイッチング素子は、半導体モジュール１００の制御端子に入力される信号により交互にスイッチングされて、三相交流インバータ回路として機能してよい。
　図２Ａは、比較例に係る半導体モジュール５００の構成の一例を示す。本例の半導体モジュール５００は、ゲート配線部材５１２よりもスイッチング素子２０に近接した補助エミッタ配線部材５１４を備える。補助エミッタ配線部材５１４には、逆回復電流Ｉｒｒと同一の方向に補助エミッタ電流Ｉｅが流れるので、逆回復電流Ｉｒｒの影響によって弱められてしまう。
　図２Ｂは、補助エミッタ配線部材５１４に流れる補助エミッタ電流Ｉｅと逆回復電流Ｉｒｒとの関係を示す。本例では、逆回復電流Ｉｒｒと補助エミッタ電流Ｉｅの両方がＸ軸方向の負側に向かって流れている。逆回復電流ＩｒｒがＸ軸方向の負側に向かって流れると、逆回復電流Ｉｒｒの近傍に配置された補助エミッタ配線部材５１４には、Ｘ軸方向の正側に向かって流れる相互誘導電流Ｉｍ１が発生する。これにより、補助エミッタ電流Ｉｅは、逆方向に流れる相互誘導電流Ｉｍ１によって弱められる。また、ゲート配線部材５１２にも、Ｘ軸方向の正側に向かって流れる相互誘導電流Ｉｍ１'が発生する。これにより、ゲート電流Ｉｇは、逆方向に流れる相互誘導電流Ｉｍ１によって強められる。しかしながら、補助エミッタ電流Ｉｅが弱められることによる影響は、ゲート電流Ｉｇが強められることによる影響よりも大きいので、全体としては、ターンオン時のスイッチングスピードが減少するように作用する。なお、本例では、補助エミッタ配線部材５１４に流れる補助エミッタ電流Ｉｅが弱められる場合について説明したが、同様の配置によって、ゲート配線部材５１２に流れるゲート電流Ｉｇも弱められ得る。
　図３は、半導体モジュール１００のスイッチング時の電流電圧特性を示す。本図は、スイッチング素子１０のＩＧＢＴのゲート電圧ＶＧＥ、コレクタエミッタ間電圧ＶＣＥおよびコレクタ電流Ｉｃを示している。また、本図は、スイッチング素子２０のＦＷＤのアノードカソード間電圧ＶＡＫおよび順方向電流ＩＦを示している。
　時刻Ｔ１～時刻Ｔ３に対応する回路状態については後述する。時刻Ｔ２と時刻Ｔ３との間において、スイッチング素子１０にゲート電流Ｉｇが供給されてＩＧＢＴがターンオンすると、スイッチング素子１０の対向アームに逆回復電流Ｉｒｒが流れる。なお、本例では、スイッチング素子１０およびスイッチング素子２０がＲＣ－ＩＧＢＴである場合について説明したが、スイッチング素子の種類はこれに限定されない。
　図４Ａは、上アームに配置されたスイッチング素子１０のオン状態を示す、図３における時刻Ｔ１での回路図である。本例のスイッチング素子１０およびスイッチング素子２０は、ＩＧＢＴとＦＷＤを備えるＲＣ－ＩＧＢＴである。駆動部２１０によってスイッチング素子１０のＩＧＢＴがオンすると、インダクタンスＬを介して一定のｄｉ／ｄｔでコレクタ電流Ｉｃが負荷２００に流れる。ここで、Ｖ＝ＬｄＩｃ／ｄｔの関係が成り立つので、ｄＩｃ／ｄｔ＝Ｖ／Ｌ＝一定となる。
　図４Ｂは、上アームに配置されたスイッチング素子１０のオフ状態を示す、図３における時刻Ｔ２での回路図である。スイッチング素子１０のＩＧＢＴがオフすると、インダクタンスＬが電流変化を妨げる方向に電流を流す。そして、下アームに配置されたスイッチング素子２０のＦＷＤを介して、ループ電流が流れる。なお、上アームに配置されたスイッチング素子１０がオフ状態である場合、デッドタイム期間以外は、下アームに配置されたスイッチング素子２０がオンするが、インダクタンスの影響によってスイッチング素子２０のＩＧＢＴには電流が流れていない。
　図４Ｃは、上アームに配置されたスイッチング素子１０のオン状態を示す、図３における時刻Ｔ３での回路図である。本例の駆動部２１０は、上アームに配置されたスイッチング素子１０にゲート電流Ｉｇを供給する。これにより、スイッチング素子１０のＩＧＢＴがオンして、スイッチング素子１０からのコレクタ電流Ｉｃにループ電流を足し合わせた電流が負荷２００へと流れる。そして、下アームに配置されたスイッチング素子２０のＦＷＤには、逆回復電流Ｉｒｒが発生している。
　図５Ａは、下アームに配置されたスイッチング素子１０のオン状態を示す、図３における時刻Ｔ１での回路図である。即ち、図４Ａと図５Ａとでは、上アームを導通させるか、下アームを導通させるかで相違する。図４Ａの場合と同様に、駆動部２１０によってスイッチング素子１０のＩＧＢＴがオンすると、インダクタンスＬを介して一定のｄｉ／ｄｔでコレクタ電流Ｉｃが負荷２００に流れる。ここで、Ｖ＝ＬｄＩｃ／ｄｔの関係が成り立つので、ｄＩｃ／ｄｔ＝Ｖ／Ｌ＝一定となる。
　図５Ｂは、下アームに配置されたスイッチング素子１０のオフ状態を示す、図３における時刻Ｔ２での回路図である。スイッチング素子１０のＩＧＢＴがオフすると、インダクタンスＬが電流変化を妨げる方向に電流を流す。そして、上アームに配置されたスイッチング素子２０のＦＷＤを介して、ループ電流が流れる。なお、下アームに配置されたスイッチング素子１０がオフ状態である場合、デッドタイム期間以外は、上アームに配置されたスイッチング素子２０がオンするが、インダクタンスの影響によってスイッチング素子２０のＩＧＢＴには電流が流れていない。
　図５Ｃは、下アームに配置されたスイッチング素子１０のオン状態を示す、図３における時刻Ｔ３での回路図である。本例の駆動部２１０は、下アームに配置されたスイッチング素子１０にゲート電流Ｉｇを供給する。これにより、スイッチング素子１０のＩＧＢＴがオンして、スイッチング素子１０からのコレクタ電流Ｉｃにループ電流を足し合わせた電流が負荷２００へと流れる。そして、上アームに配置されたスイッチング素子２０のＦＷＤには、逆回復電流Ｉｒｒが発生している。
　図６Ａは、比較例である半導体モジュール５００のスイッチング特性を示す。本図は、半導体モジュール５００のスイッチング素子１０が有するＩＧＢＴのゲート電圧ＶＧＥ、コレクタエミッタ間電圧ＶＣＥおよびコレクタ電流Ｉｃを示している。また、本図は、半導体モジュール５００のターンオン波形と損失の大きさを示している。半導体モジュール５００のターンオン時のｄｉ／ｄｔ（時間当たりのコレクタ電流Ｉｃの変化割合）は、０．８８ｋＡ/μｓとなっている。半導体モジュール５００の損失は９７．５ｍＪとなっている。
　図６Ｂは、実施例である半導体モジュール１００のスイッチング特性を示す。本図は、半導体モジュール１００のスイッチング素子１０が有するＩＧＢＴのゲート電圧ＶＧＥ、コレクタエミッタ間電圧ＶＣＥおよびコレクタ電流Ｉｃを示している。また、本図は、半導体モジュール１００のターンオン波形と損失の大きさを示している。半導体モジュール１００のターンオン時のｄｉ／ｄｔは、１．１２ｋＡ/μｓとなっている。半導体モジュール１００の損失は７５．２ｍＪとなっている。
　このように、半導体モジュール１００のスイッチングスピードが半導体モジュール５００よりも増大しており、損失がおよそ２５％改善していることが分かる。即ち、半導体モジュール１００は、逆回復電流Ｉｒｒのスイッチングスピードへの影響を抑制し、半導体モジュール５００よりも優れたターンオン特性を得ることができる。
　次に、半導体モジュール１００の変形例を説明する。半導体モジュール１００の変形例においても、ゲート電流Ｉｇと補助エミッタ電流Ｉｅのうち、逆回復電流Ｉｒｒの方向と反平行になる方の電流経路がより逆回復電流Ｉｒｒに近接して配置され、逆回復電流Ｉｒｒの方向と順方向である方の電流経路がより逆回復電流Ｉｒｒから遠くなるように配置される。即ち、図１Ｄで説明したように、逆回復電流Ｉｒｒに応じて発生する相互誘導電流Ｉｍ１の影響によって、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅを全体として増加させることにより、ターンオン時のスイッチングスピードが向上する。
　図７は、半導体モジュール１００の構成の変形例を示す。本例では、複数のレグが共通の積層基板１５０に搭載されている点で図１Ａの実施例と相違する。本例の半導体モジュール１００は、共通の積層基板１５０上に、三相インバータ回路のＵ相、Ｖ相およびＷ相に対応する構成を搭載している。その他の構成は、図１Ａの半導体モジュール１００と同一であってよい。本例のように、共通の積層基板１５０上に複数のレグを搭載する場合であっても、逆回復電流Ｉｒｒによってゲート電流Ｉｇまたは補助エミッタ電流Ｉｅの流れが阻害されるのを回避するように、ゲート配線部材１２および補助エミッタ配線部材１４が配置される。
　図８Ａは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図１Ｃの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１１４、ゲート外部端子１１２、補助エミッタ外部端子１２４およびゲート外部端子１２２の順に配置されている。本例では、図１Ｃの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０に近接して設けられる。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０と補助エミッタ用回路板Ｃｅ１との間において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１よりもＹ軸方向の正側に配置されている。本例の補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状を有するがこれに限定されない。補助エミッタ用回路板Ｃｅ１のＹ軸方向の正側には、第４回路板４１等の他の回路板１５２が設けられてよい。
　本例のゲート配線部材１２は、補助エミッタ配線部材１４よりもスイッチング素子２０に近接して設けられている。即ち、ゲート用回路板Ｃｇ１は、ＸＹ平面において、補助エミッタ用回路板Ｃｅ１とスイッチング素子２０との間に設けられている。本例のゲート配線部材１２および補助エミッタ配線部材１４は、Ｙ軸方向において、ゲート外部端子１１２および補助エミッタ外部端子１１４と対応した順序で配置されており、上面視において、互いに交差することなく配線されている。逆回復電流Ｉｒｒと反平行のゲート電流Ｉｇが流れるゲート配線部材１２は、逆回復電流Ｉｒｒの方向と順になる方向の補助エミッタ電流Ｉｅが流れる補助エミッタ配線部材１４よりもスイッチング素子２０と近接しており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するとは、逆回復電流Ｉｒｒによってこれらの電流が減少する影響よりも、増加する影響の方が大きくなることを指してよく、ターンオン時のスイッチングスピードが向上することを指してよい。
　図８Ｂは、半導体組立体１０２の変形例の拡大図である。本例では、上アームに接続される制御端子と、下アームに接続される制御端子の位置が入れ替えられている点で図１Ｃの実施例と相違する。即ち、本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１２２、補助エミッタ外部端子１２４、ゲート外部端子１１２および補助エミッタ外部端子１１４の順に配置されている。本例では、図１Ｃの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０に近接して設けられる。
　ゲート配線部材１２は、スイッチング素子２０よりもＹ軸方向の負側に設けられる。ゲート配線部材１２は、ゲート制御ワイヤＷｇ１と、ゲート用回路板Ｃｇ１と、ゲート制御ワイヤＷｇ３とを含む。ゲート配線部材１２は、スイッチング素子２０と補助エミッタ配線部材１４との間に設けられている。ゲート用回路板Ｃｇ１は、スイッチング素子２０と補助エミッタ用回路板Ｃｅ１との間において、Ｘ軸方向に延伸している。
　補助エミッタ配線部材１４は、スイッチング素子２０よりもＹ軸方向の負側に設けられる。補助エミッタ配線部材１４は、補助エミッタ制御ワイヤＷｅ１と、補助エミッタ用回路板Ｃｅ１と、補助エミッタ制御ワイヤＷｅ３とを含む。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１よりもＹ軸方向の負側に配置され、Ｘ軸方向に延伸している。
　このように、スイッチング素子２０の位置を変更した場合であっても、第１経路部材として機能するゲート配線部材１２に流れるゲート電流Ｉｇと、逆回復電流Ｉｒｒとを反平行に流すことができる。なお、ゲート配線部材１２および補助エミッタ配線部材１４がスイッチング素子２０よりも、隣接する半導体組立体１０２と近接する位置に配置される場合、当該半導体組立体１０２の逆回復電流Ｉｒｒに加えて、隣接する半導体組立体１０２の影響も考慮して、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体として増加するように電流経路を配線してよい。
　図８Ｃは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図８Ｂの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１２４、ゲート外部端子１２２、補助エミッタ外部端子１１４およびゲート外部端子１１２の順に配置されている。本例では、図８Ｂの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０に近接して設けられる。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０と補助エミッタ用回路板Ｃｅ１との間に設けられる。本例のゲート用回路板Ｃｇ１は、Ｌ字型形状を有するがこれに限定されない。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１よりもＹ軸方向の負側において、Ｘ軸方向に延伸している。スイッチング素子２０のＹ軸方向の正側には、第４回路板４１等の他の回路板１５２が設けられてよい。これにより、隣接する半導体組立体１０２との関係においても、逆回復電流Ｉｒｒによってゲート電流Ｉｇまたは補助エミッタ電流Ｉｅの流れが阻害されるのを回避するように、ゲート配線部材１２および補助エミッタ配線部材１４が配置される。
　本例のゲート配線部材１２は、補助エミッタ配線部材１４よりもスイッチング素子２０に近接して設けられている。本例のゲート用回路板Ｃｇ１は、ＸＹ平面において、補助エミッタ用回路板Ｃｅ１とスイッチング素子２０との間に設けられている。本例のゲート配線部材１２および補助エミッタ配線部材１４は、上面視において、互いに交差して配線されてよい。本例では、ゲート用回路板Ｃｇ１と補助エミッタ制御ワイヤＷｅ３とが交差して配線されている。
　図８Ｄは、半導体組立体１０２の変形例の拡大図である。本例では、正極端子１３２および負極端子１３４の位置が入れ替えられている点で図１Ｃの実施例と相違する。本例の正極端子１３２は、負極端子１３４よりもＸ軸方向の負側に配置されている。本例では、図１Ｃの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０と補助エミッタ用回路板Ｃｅ１との間に設けられる。本例のゲート用回路板Ｃｇ１は、略Ｕ字型の形状を有するがこれに限定されない。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１よりもＹ軸方向の正側において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１のＹ軸方向の正側には、第１回路板１１等の他の回路板１５２が設けられてよい。
　本例の負極端子１３４は、正極端子１３２よりもＸ軸方向の正側に配置されており、上アームに配置されたスイッチング素子１０の通電時に、下アームにはＸ軸方向の正側に向けた逆回復電流Ｉｒｒが発生している。一方、ゲート用回路板Ｃｇ１には、Ｘ軸方向の負側に向けたゲート電流Ｉｇが流れている。したがって、スイッチング素子２０に近接するゲート電流Ｉｇは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図８Ｅは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図８Ｄの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１１４、ゲート外部端子１１２、補助エミッタ外部端子１２４およびゲート外部端子１２２の順に配置されている。本例では、図８Ｄの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０に近接して設けられる。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０と補助エミッタ用回路板Ｃｅ１との間において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１よりもＹ軸方向の正側において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１のＹ軸方向の正側には、第１回路板１１等の他の回路板１５２が設けられてよい。本例のゲート配線部材１２および補助エミッタ配線部材１４は、Ｙ軸方向において、ゲート外部端子１１２および補助エミッタ外部端子１１４と対応した順序で配置されており、上面視において、互いに交差することなく配線されている。
　本例の負極端子１３４は、正極端子１３２よりもＸ軸方向の正側に配置されており、上アームに配置されたスイッチング素子１０の通電時に、下アームにはＸ軸方向の正側に向けた逆回復電流Ｉｒｒが発生している。一方、補助エミッタ用回路板Ｃｅ１には、Ｘ軸方向の負側に向けた補助エミッタ電流Ｉｅが流れている。したがって、スイッチング素子２０に近接する補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図８Ｆは、半導体組立体１０２の変形例の拡大図である。本例では、ゲート外部端子１１２および補助エミッタ外部端子１１４が、ゲート外部端子１２２および補助エミッタ外部端子１２４よりもＹ軸方向の負側に配置されている点で、図８Ｄの実施例と相違する。本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１２２、補助エミッタ外部端子１２４、ゲート外部端子１１２および補助エミッタ外部端子１１４の順に配置されている。本例では、図８Ｄの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１は、スイッチング素子１０よりもＸ軸方向の負側において、Ｙ軸方向に延伸している。ゲート電流Ｉｇは、ゲート用回路板Ｃｇ１において、Ｙ軸方向の負側に流れている。補助エミッタ配線部材１４は、ゲート配線部材１２よりもスイッチング素子２０に近接して設けられている。即ち、本例では、ゲート配線部材１２が第２経路部材として機能し、補助エミッタ配線部材１４が第１経路部材として機能している。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１よりもＸ軸方向の正側に配置されている。本例の補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状を有するがこれに限定されない。
　上アームに配置されたスイッチング素子１０の通電時に、下アームにはＸ軸方向の正側に向けた逆回復電流Ｉｒｒが発生している。一方、補助エミッタ用回路板Ｃｅ１には、スイッチング素子２０と近接した領域において、Ｘ軸方向の負側に向けた補助エミッタ電流Ｉｅが流れている。このように、制御端子およびスイッチング素子２０の配置を変更した場合であっても、スイッチング素子２０に近接する補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　なお、補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状のうち、逆回復電流Ｉｒｒと反平行に補助エミッタ電流Ｉｅが流れる領域を、逆回復電流Ｉｒｒと直交する方向に補助エミッタ電流Ｉｅが流れる領域よりもスイッチング素子２０に近接するように配置されている。これにより、ターンオン時のスイッチングスピードを向上させつつ、より柔軟に電流経路を配線することができる。
　図８Ｇは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図８Ｆの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１２４、ゲート外部端子１２２、補助エミッタ外部端子１１４およびゲート外部端子１１２の順に配置されている。本例では、図８Ｆの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１は、スイッチング素子１０と補助エミッタ用回路板Ｃｅ１との間において、Ｙ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、スイッチング素子２０とゲート用回路板Ｃｇ１との間に設けられている。本例の補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状を有するがこれに限定されない。スイッチング素子２０のＹ軸方向の正側には、第１回路板１１等の他の回路板１５２が設けられてよい。これにより、隣接する半導体組立体１０２との関係においても、逆回復電流Ｉｒｒによってゲート電流Ｉｇまたは補助エミッタ電流Ｉｅの流れが阻害されるのを回避するように、ゲート配線部材１２および補助エミッタ配線部材１４が配置される。
　本例のゲート配線部材１２および補助エミッタ配線部材１４は、上面視において、互いに交差して配線されてよい。補助エミッタ用回路板Ｃｅ１がＬ字型形状を有することにより、ゲート配線部材１２および補助エミッタ配線部材１４が交差しやすくなる。本例では、補助エミッタ用回路板Ｃｅ１とゲート制御ワイヤＷｇ３とが交差して配線されている。また、図８Ｆの実施例と同様に、Ｌ字型形状の補助エミッタ用回路板Ｃｅ１の配置を工夫することにより、ターンオン時のスイッチングスピードを向上させつつ、より柔軟に電流経路を配線することができる。
　図９Ａは、半導体組立体１０２の変形例の拡大図である。本例では、下アームに配置されたスイッチング素子１０の通電時に、上アームに逆回復電流Ｉｒｒが発生している点で図１Ｃの実施例と相違する。即ち、スイッチング素子２０が配置された第２回路板２１は、正極端子１３２と電気的に接続されている。本例では、図１Ｃの実施例と相違する点について特に説明する。本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１２２、補助エミッタ外部端子１２４、ゲート外部端子１１２および補助エミッタ外部端子１１４の順に配置されている。
　ゲート用回路板Ｃｇ１は、Ｙ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１よりもＸ軸方向の正側に配置されている。本例の補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状を有するがこれに限定されない。補助エミッタ用回路板Ｃｅ１の形状によらず、逆回復電流Ｉｒｒと反平行に補助エミッタ電流Ｉｅが流れる領域を、逆回復電流Ｉｒｒと直交する方向に補助エミッタ電流Ｉｅが流れる領域よりもスイッチング素子２０に近接するように配置されてよい。
　本例の補助エミッタ配線部材１４は、ゲート配線部材１２よりもスイッチング素子２０に近接して設けられている。即ち、補助エミッタ用回路板Ｃｅ１は、ＸＹ平面において、ゲート用回路板Ｃｇ１とスイッチング素子２０との間に設けられている。このように、上アームに逆回復電流Ｉｒｒが発生する場合であっても、第１経路部材として機能する補助エミッタ配線部材１４に流れる補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図９Ｂは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図９Ａの実施例と相違する。本例では、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１２４、ゲート外部端子１２２、補助エミッタ外部端子１１４およびゲート外部端子１１２の順に配置されている。本例では、図９Ａの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と離間して設けられる。
　ゲート用回路板Ｃｇ１は、スイッチング素子１０よりもＸ軸方向の負側において、Ｙ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１とスイッチング素子２０との間に配置されている。即ち、補助エミッタ配線部材１４は、ゲート配線部材１２よりもスイッチング素子２０に近接して設けられている。本例の補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状を有するがこれに限定されない。本例のゲート配線部材１２および補助エミッタ配線部材１４は、Ｙ軸方向において、ゲート外部端子１１２および補助エミッタ外部端子１１４と対応した順序で配置されており、上面視において、互いに交差することなく配線されている。
　図９Ｃは、半導体組立体１０２の変形例の拡大図である。本例では、ゲート外部端子１１２および補助エミッタ外部端子１１４が、ゲート外部端子１２２および補助エミッタ外部端子１２４よりもＹ軸方向の正側に配置されている点で、図９Ａの実施例と相違する。本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１１２、補助エミッタ外部端子１１４、ゲート外部端子１２２および補助エミッタ外部端子１２４の順に配置されている。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と離間して設けられる。
　下アームに配置されたスイッチング素子１０の通電時に、上アームにはＸ軸方向の正側に向けた逆回復電流Ｉｒｒが発生している。一方、補助エミッタ用回路板Ｃｅ１には、スイッチング素子２０と近接した領域において、Ｘ軸方向の負側に向けた補助エミッタ電流Ｉｅが流れている。このように、制御端子およびスイッチング素子２０の配置を変更した場合であっても、スイッチング素子２０に近接する補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　なお、補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状のうち、逆回復電流Ｉｒｒと反平行に補助エミッタ電流Ｉｅが流れる領域を、逆回復電流Ｉｒｒと直交する方向に補助エミッタ電流Ｉｅが流れる領域よりもスイッチング素子２０に近接するように配置されている。これにより、ターンオン時のスイッチングスピードを向上させつつ、より柔軟に電流経路を配線することができる。本例では、補助エミッタ用回路板Ｃｅ１に逆回復電流Ｉｒｒと反平行な補助エミッタ電流Ｉｅが流れる場合について説明したが、ゲート用回路板Ｃｇ１に逆回復電流Ｉｒｒと反平行なゲート電流Ｉｇが流れる場合についても同様である。
　図９Ｄは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図９Ｃの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１１４、ゲート外部端子１１２、補助エミッタ外部端子１２４およびゲート外部端子１２２の順に配置されている。本例では、図９Ｃの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０に近接して設けられる。
　ゲート用回路板Ｃｇ１は、スイッチング素子１０よりもＸ軸方向の負側において、Ｙ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１とスイッチング素子２０との間に設けられる。本例の補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状を有するがこれに限定されない。スイッチング素子１０、ゲート用回路板Ｃｇ１および補助エミッタ用回路板Ｃｅ１のＹ軸方向の正側には、回路板１５２が設けられてよい。これにより、隣接する半導体組立体１０２との関係においても、逆回復電流Ｉｒｒによってゲート電流Ｉｇまたは補助エミッタ電流Ｉｅの流れが阻害されるのを回避するように、ゲート配線部材１２および補助エミッタ配線部材１４が配置される。
　また、本例のゲート用回路板Ｃｇ１は、Ｙ軸方向に延伸して設けられているので、隣接する半導体組立体１０２に生じた逆回復電流Ｉｒｒの影響を回避することができる。同様に、補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状のＹ軸方向に延伸する部分が半導体組立体１０２の端部に設けられ、Ｘ軸方向に延伸する部分が半導体組立体１０２の中央に設けられているので、隣接する半導体組立体１０２に生じた逆回復電流Ｉｒｒからの影響を回避しやすくなる。
　図９Ｅは、半導体組立体１０２の変形例の拡大図である。本例では、正極端子１３２および負極端子１３４の位置が入れ替えられている点で図９Ａの実施例と相違する。本例の正極端子１３２は、負極端子１３４よりもＸ軸方向の負側に配置されている。本例では、図９Ａの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０よりもＹ軸方向の負側において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１とスイッチング素子２０との間に設けられる。本例の補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状を有するがこれに限定されない。ゲート用回路板Ｃｇ１および補助エミッタ用回路板Ｃｅ１のＹ軸方向の負側には、第２回路板２１等の他の回路板１５２が設けられてよい。
　本例の負極端子１３４は、正極端子１３２よりもＸ軸方向の正側に配置されており、下アームに配置されたスイッチング素子１０の通電時に、上アームにはＸ軸方向の正側に向けた逆回復電流Ｉｒｒが発生している。一方、補助エミッタ用回路板Ｃｅ１には、Ｘ軸方向の負側に向けた補助エミッタ電流Ｉｅが流れている。したがって、スイッチング素子２０に近接する補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図９Ｆは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図９Ｅの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１２４、ゲート外部端子１２２、補助エミッタ外部端子１１４およびゲート外部端子１１２の順に配置されている。本例では、図９Ｅの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と離間して設けられる。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０よりもＹ軸方向の負側において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１とスイッチング素子２０との間において、Ｘ軸方向に延伸している。ゲート用回路板Ｃｇ１および補助エミッタ用回路板Ｃｅ１のＹ軸方向の負側には、第２回路板２１等の他の回路板１５２が設けられてよい。本例のゲート配線部材１２および補助エミッタ配線部材１４は、Ｙ軸方向において、ゲート外部端子１１２および補助エミッタ外部端子１１４と対応した順序で配置されており、上面視において、互いに交差することなく配線されている。
　本例の負極端子１３４は、正極端子１３２よりもＸ軸方向の正側に配置されており、下アームに配置されたスイッチング素子１０の通電時に、上アームにはＸ軸方向の正側に向けた逆回復電流Ｉｒｒが発生している。一方、補助エミッタ用回路板Ｃｅ１には、Ｘ軸方向の負側に向けた補助エミッタ電流Ｉｅが流れている。したがって、スイッチング素子２０に近接する補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図９Ｇは、半導体組立体１０２の変形例の拡大図である。本例では、ゲート外部端子１１２および補助エミッタ外部端子１１４が、ゲート外部端子１２２および補助エミッタ外部端子１２４よりもＹ軸方向の正側に配置されている点で、図９Ｅの実施例と相違する。本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１１２、補助エミッタ外部端子１１４、ゲート外部端子１２２および補助エミッタ外部端子１２４の順に配置されている。本例では、図９Ｅの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０よりもＹ軸方向の正側において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１とスイッチング素子２０との間において、Ｘ軸方向に延伸している。ゲート用回路板Ｃｇ１および補助エミッタ用回路板Ｃｅ１のＹ軸方向の正側には、第２回路板２１等の他の回路板１５２が設けられてよい。
　下アームに配置されたスイッチング素子１０の通電時に、上アームにはＸ軸方向の正側に向けた逆回復電流Ｉｒｒが発生している。一方、補助エミッタ用回路板Ｃｅ１には、Ｘ軸方向の負側に向けた補助エミッタ電流Ｉｅが流れている。このように、制御端子およびスイッチング素子２０の配置を変更した場合であっても、スイッチング素子２０に近接する補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図９Ｈは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図９Ｇの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１１４、ゲート外部端子１１２、補助エミッタ外部端子１２４およびゲート外部端子１２２の順に配置されている。本例では、図９Ｇの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０よりもＹ軸方向の正側に設けられている。本例のゲート用回路板Ｃｇ１は、Ｌ字型形状を有するがこれに限定されない。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１とスイッチング素子２０との間において、Ｘ軸方向に延伸している。ゲート用回路板Ｃｇ１および補助エミッタ用回路板Ｃｅ１のＹ軸方向の正側には、第２回路板２１等の他の回路板１５２が設けられてよい。
　本例の補助エミッタ配線部材１４は、ゲート配線部材１２よりもスイッチング素子２０に近接して設けられている。本例のゲート配線部材１２および補助エミッタ配線部材１４は、上面視において、互いに交差して配線されてよい。ゲート用回路板Ｃｇ１がＬ字型形状を有することにより、ゲート配線部材１２および補助エミッタ配線部材１４が交差しやすくなる。本例では、ゲート用回路板Ｃｇ１と補助エミッタ制御ワイヤＷｅ３とが交差して配線されている。
　図１０Ａは、半導体組立体１０２の変形例の拡大図である。本例においては、ゲート配線部材１２および補助エミッタ配線部材１４が、スイッチング素子２０と近接する領域において、一方が回路板１５２で構成され、他方がワイヤ部材で構成されている点で、図１Ｃの実施例と相違する。本例では、図１Ｃの実施例と相違する点について特に説明する。
　本例のゲート配線部材１２は、逆回復電流Ｉｒｒと対向する位置において、ゲート用回路板Ｃｇ１を有する。補助エミッタ配線部材１４は、逆回復電流Ｉｒｒと対向する位置において、補助エミッタ制御ワイヤＷｅ５を有する。逆回復電流Ｉｒｒと対向する位置とは、例えば、逆回復電流Ｉｒｒが流れる方向に延伸し、Ｙ軸方向でスイッチング素子２０と対向する位置を指す。なお、逆回復電流Ｉｒｒと対向する位置において、ゲート配線部材１２がワイヤ部材を有し、補助エミッタ配線部材１４が補助エミッタ用回路板Ｃｅ１を有してもよい。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０よりもＹ軸方向の正側に配置されている。本例のゲート用回路板Ｃｇ１は、上面視において、補助エミッタ制御ワイヤＷｅ５とスイッチング素子２０との間に設けられている。ゲート用回路板Ｃｇ１は、補助エミッタ制御ワイヤＷｅ５よりもスイッチング素子２０に近接して設けられる。ゲート用回路板Ｃｇ１は、略Ｕ字型形状を有するがこれに限定されない。
　補助エミッタ制御ワイヤＷｅ５は、上面視において、略Ｘ軸方向に延伸して設けられている。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１よりもＸ軸方向の負側に配置されている。補助エミッタ制御ワイヤＷｅ１は、ゲート用回路板Ｃｇ１の上方を超えて、スイッチング素子１０から補助エミッタ用回路板Ｃｅ１まで配線されている。補助エミッタ電流Ｉｅは、補助エミッタ制御ワイヤＷｅ５において、略Ｘ軸方向に流れている。
　このように、スイッチング素子２０と近接する領域において、補助エミッタ配線部材１４の部材が、補助エミッタ制御ワイヤＷｅ５で構成される場合であっても、他の実施例と同様にスイッチング素子２０と近接する第１経路部材に流れる電流を逆回復電流Ｉｒｒと反平行に配置することができる。即ち、第１経路部材と第２経路部材とがスイッチング素子２０と近接するか否かは、ＸＹ平面内に限らず、３次元空間を考慮して決定してよい。本例の補助エミッタ配線部材１４は、逆回復電流Ｉｒｒと対向する位置に補助エミッタ制御ワイヤＷｅ５を配置することにより、回路板１５２の上方に補助エミッタ電流Ｉｅを移動させることで、逆回復電流Ｉｒｒの影響をさらに抑制しやすくなる。
　図１０Ｂは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図１０Ａの実施例と相違する。本例では、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１１４、ゲート外部端子１１２、補助エミッタ外部端子１２４およびゲート外部端子１２２の順に配置されている。本例では、図１０Ａの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と近接して設けられる。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０よりもＹ軸方向の正側に設けられる。本例のゲート用回路板Ｃｇ１は、Ｙ軸方向に延伸しているが、略Ｓ字型の段差を有する形状であってよい。本例のゲート配線部材１２は、逆回復電流Ｉｒｒと対向する位置にゲート用回路板Ｃｇ１を配置することにより、ワイヤ部材を用いるよりも逆回復電流Ｉｒｒと近くなり、相互誘導電流Ｉｍ１によってゲート電流Ｉｇを強めやすくなる。
　補助エミッタ配線部材１４は、補助エミッタ制御ワイヤＷｅ１と、補助エミッタ用回路板Ｃｅ１と、補助エミッタ制御ワイヤＷｅ５と、補助エミッタ用回路板Ｃｅ２と、補助エミッタ制御ワイヤＷｅ３とを含む。補助エミッタ用回路板Ｃｅ１および補助エミッタ用回路板Ｃｅ２は、スイッチング素子２０よりもＹ軸方向の正側において、ゲート用回路板Ｃｇ１を挟んで配置されている。補助エミッタ制御ワイヤＷｅ５は、ゲート用回路板Ｃｇ１の上方を超えて、補助エミッタ用回路板Ｃｅ１から補助エミッタ用回路板Ｃｅ２まで略Ｘ軸方向に配線されている。補助エミッタ制御ワイヤＷｅ５は、ゲート用回路板Ｃｇ１よりもスイッチング素子２０から離間して設けられている。
　なお、補助エミッタ制御ワイヤＷｅ５は、上面視において、ゲート用回路板Ｃｇ１と交差していてもよい。本例では、逆回復電流Ｉｒｒと近接する領域において、逆回復電流Ｉｒｒとゲート電流Ｉｇが反平行に流れるように、ゲート用回路板Ｃｇ１が配線されているので、逆回復電流Ｉｒｒによってゲート電流Ｉｇを強めることができる。これにより、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体として増加しやすくなり、ターンオン時のスイッチングスピードが向上しやすくなる。
　図１０Ｃは、半導体組立体１０２の変形例の拡大図である。本例では、ゲート外部端子１１２および補助エミッタ外部端子１１４が、ゲート外部端子１２２および補助エミッタ外部端子１２４よりもＹ軸方向の負側に配置されている点で、図１０Ａの実施例と相違する。本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１２２、補助エミッタ外部端子１２４、ゲート外部端子１１２および補助エミッタ外部端子１１４の順に配置されている。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と近接して設けられる。
　ゲート用回路板Ｃｇ１は、スイッチング素子２０よりもＹ軸方向の負側に設けられる。本例のゲート用回路板Ｃｇ１は、Ｙ軸方向に延伸しているが、略Ｓ字型の段差を有する形状であってよい。本例のゲート配線部材１２は、逆回復電流Ｉｒｒと対向する位置にゲート用回路板Ｃｇ１を配置することにより、ワイヤ部材を用いるよりも逆回復電流Ｉｒｒと近くなり、相互誘導電流Ｉｍ１によってゲート電流Ｉｇを強めやすくなる。
　補助エミッタ配線部材１４は、補助エミッタ制御ワイヤＷｅ１と、補助エミッタ用回路板Ｃｅ１と、補助エミッタ制御ワイヤＷｅ５と、補助エミッタ用回路板Ｃｅ２と、補助エミッタ制御ワイヤＷｅ３とを含む。補助エミッタ用回路板Ｃｅ１および補助エミッタ用回路板Ｃｅ２は、スイッチング素子２０よりもＹ軸方向の負側において、ゲート用回路板Ｃｇ１を挟んで配置されている。補助エミッタ制御ワイヤＷｅ５は、ゲート用回路板Ｃｇ１の上方を超えて、補助エミッタ用回路板Ｃｅ１から補助エミッタ用回路板Ｃｅ２まで略Ｘ軸方向に配線されている。補助エミッタ制御ワイヤＷｅ５は、ゲート用回路板Ｃｇ１よりもスイッチング素子２０から離間して設けられている。
　上アームに配置されたスイッチング素子１０の通電時に、下アームにはＸ軸方向の負側に向けた逆回復電流Ｉｒｒが発生している。一方、ゲート用回路板Ｃｇ１には、スイッチング素子２０と近接した領域において、Ｘ軸方向の正側に向けたゲート電流Ｉｇが流れている。このように、制御端子およびスイッチング素子２０の配置を変更した場合であっても、スイッチング素子２０に近接するゲート電流Ｉｇは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図１０Ｄは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図１０Ｃの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１２４、ゲート外部端子１２２、補助エミッタ外部端子１１４およびゲート外部端子１１２の順に配置されている。本例では、図１０Ｃの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と離間して設けられる。
　ゲート用回路板Ｃｇ１は、スイッチング素子１０よりもＸ軸方向の負側に設けられる。本例のゲート用回路板Ｃｇ１は、Ｙ軸方向に延伸しているが、略Ｓ字型の段差を有する形状であってよい。
　補助エミッタ配線部材１４は、補助エミッタ制御ワイヤＷｅ１と、補助エミッタ用回路板Ｃｅ１と、補助エミッタ制御ワイヤＷｅ５と、補助エミッタ用回路板Ｃｅ２と、補助エミッタ制御ワイヤＷｅ６と、補助エミッタ用回路板Ｃｅ３と、補助エミッタ制御ワイヤＷｅ３とを含む。補助エミッタ用回路板Ｃｅ１および補助エミッタ用回路板Ｃｅ２は、スイッチング素子２０よりもＹ軸方向の負側において、ゲート用回路板Ｃｇ１を挟んで配置されている。
　補助エミッタ制御ワイヤＷｅ５は、ゲート用回路板Ｃｇ１の上方を超えて、補助エミッタ用回路板Ｃｅ１から補助エミッタ用回路板Ｃｅ２まで略Ｘ軸方向に配線されている。補助エミッタ用回路板Ｃｅ３は、第４回路板４１を挟んで、補助エミッタ用回路板Ｃｅ２よりもＸ軸方向の負側に配置されている。補助エミッタ制御ワイヤＷｅ６は、第４回路板４１の上方を超えて、補助エミッタ用回路板Ｃｅ２から補助エミッタ用回路板Ｃｅ３まで配線されている。
　図１０Ｅは、半導体組立体１０２の変形例の拡大図である。本例では、正極端子１３２および負極端子１３４の位置が入れ替えられている点で図１０Ａの実施例と相違する。本例の正極端子１３２は、負極端子１３４よりもＸ軸方向の負側に配置されている。本例では、図１０Ａの実施例と相違する点について特に説明する。
　ゲート配線部材１２は、ゲート制御ワイヤＷｇ１と、ゲート用回路板Ｃｇ１と、ゲート制御ワイヤＷｇ５と、ゲート用回路板Ｃｇ２と、ゲート制御ワイヤＷｇ３とを含む。ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２は、スイッチング素子２０よりもＹ軸方向の正側において、補助エミッタ用回路板Ｃｅ１を挟んで配置される。ゲート制御ワイヤＷｇ５は、補助エミッタ用回路板Ｃｅ１の上方を超えて、Ｘ軸方向に延伸して設けられる。ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２のＹ軸方向の正側には、第１回路板１１等の回路板１５２が配置されてよい。
　本例の負極端子１３４は、正極端子１３２よりもＸ軸方向の正側に配置されており、上アームに配置されたスイッチング素子１０の通電時に、下アームにはＸ軸方向の正側に向けた逆回復電流Ｉｒｒが発生している。一方、補助エミッタ用回路板Ｃｅ１には、Ｘ軸方向の負側に向けた補助エミッタ電流Ｉｅが流れている。したがって、スイッチング素子２０に近接する補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図１０Ｆは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図１０Ｅの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１１４、ゲート外部端子１１２、補助エミッタ外部端子１２４およびゲート外部端子１２２の順に配置されている。本例では、図１０Ｅの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と近接して設けられる。
　ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２は、補助エミッタ用回路板Ｃｅ１を挟んで配置されている。ゲート制御ワイヤＷｇ５は、補助エミッタ用回路板Ｃｅ１の上方を超えて、略Ｘ軸方向に延伸して配線されている。補助エミッタ用回路板Ｃｅ１は、ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した領域を有する。スイッチング素子２０に近接した補助エミッタ用回路板Ｃｅ１の領域において、補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　また、本例では、逆回復電流Ｉｒｒと対向する位置において、ゲート制御ワイヤＷｇ１および補助エミッタ制御ワイヤＷｅ１が配置されている。補助エミッタ制御ワイヤＷｅ１は、逆回復電流Ｉｒｒと反平行に補助エミッタ電流Ｉｅを流し、ゲート制御ワイヤＷｇ１よりもスイッチング素子２０に近接して設けられている。これにより、補助エミッタ配線部材１４に流れる補助エミッタ電流Ｉｅを強めることができる。
　図１０Ｇは、半導体組立体１０２の変形例の拡大図である。本例では、ゲート外部端子１１２および補助エミッタ外部端子１１４が、ゲート外部端子１２２および補助エミッタ外部端子１２４よりもＹ軸方向の負側に配置されている点で、図１０Ｅの実施例と相違する。本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１２２、補助エミッタ外部端子１２４、ゲート外部端子１１２および補助エミッタ外部端子１１４の順に配置されている。本例では、図１０Ｅの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２は、スイッチング素子２０よりもＹ軸方向の負側において、補助エミッタ用回路板Ｃｅ１を挟んで配置されている。補助エミッタ用回路板Ｃｅ１は、スイッチング素子２０よりもＹ軸方向の負側において、Ｘ軸方向に延伸している。本例の補助エミッタ用回路板Ｃｅ１は、ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した領域を有する。ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した補助エミッタ用回路板Ｃｅ１の領域において、補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図１０Ｈは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図１０Ｇの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１２４、ゲート外部端子１２２、補助エミッタ外部端子１１４およびゲート外部端子１１２の順に配置されている。本例では、図１０Ｇの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１は、スイッチング素子１０とスイッチング素子２０との間に配置されている。ゲート用回路板Ｃｇ２は、スイッチング素子２０よりもＸ軸方向の負側に配置されている。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ２とスイッチング素子１０との間において、Ｘ軸方向に延伸している。スイッチング素子１０のＹ軸方向の負側には、第２回路板２１等の回路板１５２が設けられてよい。スイッチング素子２０のＹ軸方向の正側には、第１回路板１１等の回路板１５２が設けられてよい。
　本例の補助エミッタ用回路板Ｃｅ１は、ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した領域を有する。ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した補助エミッタ用回路板Ｃｅ１の領域において、補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図１１Ａは、半導体組立体１０２の変形例の拡大図である。本例では、下アームに配置されたスイッチング素子１０の通電時に、上アームに逆回復電流Ｉｒｒが発生している点で図１０Ａの実施例と相違する。即ち、スイッチング素子２０が配置された第２回路板２１は、正極端子１３２と電気的に接続されている。本例では、図１０Ａの実施例と相違する点について特に説明する。本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１２２、補助エミッタ外部端子１２４、ゲート外部端子１１２および補助エミッタ外部端子１１４の順に配置されている。
　ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２は、補助エミッタ用回路板Ｃｅ１を挟んで設けられる。補助エミッタ用回路板Ｃｅ１は、スイッチング素子２０よりもＹ軸方向の負側に設けられる。本例の補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状を有するがこれに限定されない。補助エミッタ用回路板Ｃｅ１は、ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した領域を有する。ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した補助エミッタ用回路板Ｃｅ１の領域において、補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体として増加するように電流経路が配線されている。
　図１１Ｂは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図１１Ａの実施例と相違する。本例では、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１２４、ゲート外部端子１２２、補助エミッタ外部端子１１４およびゲート外部端子１１２の順に配置されている。本例では、図１１Ａの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と離間して設けられる。
　ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２は、補助エミッタ用回路板Ｃｅ１を挟んで設けられる。本例のゲート用回路板Ｃｇ２は、ゲート制御ワイヤＷｇ３によってゲート外部端子１１２と接続するために、ゲート外部端子１１２の近傍までＹ軸方向の負側に延伸している。
　補助エミッタ用回路板Ｃｅ１は、スイッチング素子２０よりもＹ軸方向の負側において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した領域を有する。ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した補助エミッタ用回路板Ｃｅ１の領域において、補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図１１Ｃは、半導体組立体１０２の変形例の拡大図である。本例では、ゲート外部端子１１２および補助エミッタ外部端子１１４が、ゲート外部端子１２２および補助エミッタ外部端子１２４よりもＹ軸方向の正側に配置されている点で、図１１Ａの実施例と相違する。本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１１２、補助エミッタ外部端子１１４、ゲート外部端子１２２および補助エミッタ外部端子１２４の順に配置されている。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と離間して設けられる。
　ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２は、スイッチング素子２０よりもＹ軸方向の正側において、補助エミッタ用回路板Ｃｅ１を挟んで設けられる。本例のゲート用回路板Ｃｇ２は、ゲート制御ワイヤＷｇ３によってゲート外部端子１１２と接続するために、ゲート外部端子１１２の近傍までＹ軸方向の正側に延伸している。
　補助エミッタ用回路板Ｃｅ１は、スイッチング素子２０よりもＹ軸方向の正側において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した領域を有する。ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した補助エミッタ用回路板Ｃｅ１の領域において、補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図１１Ｄは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図１１Ｃの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１１４、ゲート外部端子１１２、補助エミッタ外部端子１２４およびゲート外部端子１２２の順に配置されている。本例では、図１１Ｃの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と近接して設けられる。
　補助エミッタ用回路板Ｃｅ１は、スイッチング素子２０よりもＹ軸方向の正側に設けられる。本例の補助エミッタ用回路板Ｃｅ１は、Ｌ字型形状を有するがこれに限定されない。補助エミッタ用回路板Ｃｅ１は、ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した領域を有する。ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した補助エミッタ用回路板Ｃｅ１の領域において、補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図１１Ｅは、半導体組立体１０２の変形例の拡大図である。本例では、正極端子１３２および負極端子１３４の位置が入れ替えられている点で図１１Ａの実施例と相違する。本例の正極端子１３２は、負極端子１３４よりもＸ軸方向の負側に配置されている。本例では、図１１Ａの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２は、スイッチング素子２０よりもＹ軸方向の負側において、補助エミッタ用回路板Ｃｅ１を挟んで配置される。補助エミッタ用回路板Ｃｅ１は、スイッチング素子２０よりもＹ軸方向の負側において、Ｘ軸方向に延伸している。ゲート制御ワイヤＷｇ５は、補助エミッタ用回路板Ｃｅ１の上方を超えて、略Ｘ軸方向に延伸して設けられる。ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２のＹ軸方向の負側には、第２回路板２１等の回路板１５２が配置されてよい。
　本例の負極端子１３４は、正極端子１３２よりもＸ軸方向の正側に配置されており、下アームに配置されたスイッチング素子１０の通電時に、上アームにはＸ軸方向の正側に向けた逆回復電流Ｉｒｒが発生している。一方、補助エミッタ用回路板Ｃｅ１には、Ｘ軸方向の負側に向けた補助エミッタ電流Ｉｅが流れている。したがって、スイッチング素子２０に近接する補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図１１Ｆは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図１１Ｅの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１２４、ゲート外部端子１２２、補助エミッタ外部端子１１４およびゲート外部端子１１２の順に配置されている。本例では、図１１Ｅの実施例と相違する点について特に説明する。本例のゲート外部端子１１２は、補助エミッタ外部端子１１４よりも、スイッチング素子２０と離間して設けられる。
　ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２は、スイッチング素子２０よりもＹ軸方向の負側において、補助エミッタ用回路板Ｃｅ１を挟んで配置されている。補助エミッタ用回路板Ｃｅ１は、スイッチング素子２０よりもＹ軸方向の負側において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ１は、ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した領域を有する。スイッチング素子２０に近接した補助エミッタ用回路板Ｃｅ１の領域において、補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図１１Ｇは、半導体組立体１０２の変形例の拡大図である。本例では、ゲート外部端子１１２および補助エミッタ外部端子１１４が、ゲート外部端子１２２および補助エミッタ外部端子１２４よりもＹ軸方向の正側に配置されている点で、図１１Ｅの実施例と相違する。本例の制御端子は、Ｙ軸方向の負側に向かって、ゲート外部端子１１２、補助エミッタ外部端子１１４、ゲート外部端子１２２および補助エミッタ外部端子１２４の順に配置されている。本例では、図１１Ｅの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２は、スイッチング素子２０よりもＹ軸方向の正側において、補助エミッタ用回路板Ｃｅ１を挟んで配置されている。補助エミッタ用回路板Ｃｅ１は、スイッチング素子２０よりもＹ軸方向の正側において、Ｘ軸方向に延伸している。本例の補助エミッタ用回路板Ｃｅ１は、ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した領域を有する。ゲート制御ワイヤＷｇ５よりもスイッチング素子２０に近接した補助エミッタ用回路板Ｃｅ１の領域において、補助エミッタ電流Ｉｅは、逆回復電流Ｉｒｒと反平行に流れており、ゲート電流Ｉｇおよび補助エミッタ電流Ｉｅが全体して増加するように電流経路が配線されている。
　図１１Ｈは、半導体組立体１０２の変形例の拡大図である。本例では、制御端子がＥＧＥＧの順で配置されている点で図１１Ｇの実施例と相違する。即ち、制御端子は、Ｙ軸方向の負側に向かって、補助エミッタ外部端子１１４、ゲート外部端子１１２、補助エミッタ外部端子１２４およびゲート外部端子１２２の順に配置されている。本例では、図１１Ｇの実施例と相違する点について特に説明する。
　ゲート用回路板Ｃｇ１およびゲート用回路板Ｃｇ２は、スイッチング素子２０よりもＹ軸方向の正側に配置されている。補助エミッタ用回路板Ｃｅ１は、ゲート用回路板Ｃｇ１とゲート用回路板Ｃｇ２との間において、Ｘ軸方向に延伸している。補助エミッタ用回路板Ｃｅ２のＹ軸方向の正側には、第２回路板２１等の回路板１５２が設けられてよい。スイッチング素子２０のＹ軸方向の負側には、第２回路板２１等の回路板１５２が設けられてよい。
　以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
　請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・スイッチング素子、１１・・・第１回路板、１２・・・ゲート配線部材、１４・・・補助エミッタ配線部材、１７・・・ゲート電極、１９・・・エミッタ電極、２０・・・スイッチング素子、２１・・・第２回路板、２７・・・ゲート電極、２９・・・エミッタ電極、３１・・・第３回路板、４１・・・第４回路板、１００・・・半導体モジュール、１０２・・・半導体組立体、１０４・・・筐体、１１０・・・出力端子、１１２・・・ゲート外部端子、１１４・・・補助エミッタ外部端子、１２２・・・ゲート外部端子、１２４・・・補助エミッタ外部端子、１３２・・・正極端子、１３４・・・負極端子、１５０・・・積層基板、１５１・・・絶縁板、１５２・・・回路板、１５３・・・金属板、２００・・・負荷、２１０・・・駆動部、５００・・・半導体モジュール、５１２・・・ゲート配線部材、５１４・・・補助エミッタ配線部材

Claims (15)

  1. 　上アームまたは下アームの一方に設けられた逆導通の第１スイッチング素子と、
    　上アームまたは下アームの他方に設けられた逆導通の第２スイッチング素子と、
    　前記第１スイッチング素子のゲート電極またはエミッタ電極の一方と電気的に接続された第１経路部材と、
    　前記第１スイッチング素子のゲート電極またはエミッタ電極の他方と電気的に接続された第２経路部材と
    　を備え、
    　前記第１経路部材は、前記第２経路部材よりも、前記第２スイッチング素子と近接して設けられ、
    　前記第１経路部材に流れる電流は、前記第２スイッチング素子が設けられたアームの逆回復電流と反平行に流れる
    　半導体モジュール。
  2. 　前記第１経路部材は、前記第１スイッチング素子の前記ゲート電極と電気的に接続されたゲート配線部材であり、
    　前記第２経路部材は、前記第１スイッチング素子の前記エミッタ電極と電気的に接続された補助エミッタ配線部材である
    　請求項１に記載の半導体モジュール。
  3. 　前記第１経路部材は、前記第１スイッチング素子の前記エミッタ電極と電気的に接続された補助エミッタ配線部材であり、
    　前記第２経路部材は、前記第１スイッチング素子の前記ゲート電極と電気的に接続されたゲート配線部材である
    　請求項１に記載の半導体モジュール。
  4. 　前記第１経路部材および前記第２経路部材は、導電性の回路板を有し、
    　前記第１経路部材の前記回路板は、上面視において、前記第２経路部材の前記回路板と前記第２スイッチング素子との間に設けられる
    　請求項１から３のいずれか一項に記載の半導体モジュール。
  5. 　前記第１経路部材は、導電性の回路板を有し、
    　前記第２経路部材は、導電性のワイヤ部材を有し、
    　前記第１経路部材の前記回路板は、前記第２経路部材の前記ワイヤ部材よりも、前記第２スイッチング素子と近接して設けられる
    　請求項１から３のいずれか一項に記載の半導体モジュール。
  6. 　前記第１経路部材または前記第２経路部材を介して、前記第１スイッチング素子の前記ゲート電極と電気的に接続されたゲート外部端子と、
    　前記第１経路部材または前記第２経路部材を介して、前記第１スイッチング素子の前記エミッタ電極と電気的に接続された補助エミッタ外部端子と
    　を備え、
    　前記ゲート外部端子は、前記補助エミッタ外部端子よりも、前記第２スイッチング素子に近接して設けられる
    　請求項１から３のいずれか一項に記載の半導体モジュール。
  7. 　前記第１経路部材または前記第２経路部材を介して、前記第１スイッチング素子の前記ゲート電極と電気的に接続されたゲート外部端子と、
    　前記第１経路部材または前記第２経路部材を介して、前記第１スイッチング素子の前記エミッタ電極と電気的に接続された補助エミッタ外部端子と
    　を備え、
    　前記ゲート外部端子は、前記補助エミッタ外部端子よりも、前記第２スイッチング素子と離間して設けられる
    　請求項１から３のいずれか一項に記載の半導体モジュール。
  8. 　前記半導体モジュールの予め定められた一辺に設けられた出力端子を備え、
    　前記ゲート外部端子および前記補助エミッタ外部端子は、前記出力端子が設けられた辺と対向する辺に設けられる
    　請求項６に記載の半導体モジュール。
  9. 　前記半導体モジュールの予め定められた一辺に設けられた正極端子および負極端子を備え、
    　前記正極端子および前記負極端子は、前記ゲート外部端子と前記補助エミッタ外部端子とが設けられた辺と直交する辺に設けられる
    　請求項６に記載の半導体モジュール。
  10. 　前記第１スイッチング素子および前記第２スイッチング素子は、それぞれ１チップで構成されている
    　請求項１から３のいずれか一項に記載の半導体モジュール。
  11. 　前記第１スイッチング素子および前記第２スイッチング素子は、ＲＣ－ＩＧＢＴ、ＳｉＣ－ＭＯＳとＳｉＣ－ＳＢＤとを一体化した素子、またはＳｉＣ－ＭＯＳのボディダイオードを還流ダイオードとして機能させた素子のいずれかである
    　請求項１０に記載の半導体モジュール。
  12. 　前記第１スイッチング素子のゲート電極と電気的に接続されたゲート配線部材は、前記第２スイッチング素子のゲート電極と電気的に接続されたゲート配線部材よりも長い
    　請求項１から３のいずれか一項に記載の半導体モジュール。
  13. 　前記第１スイッチング素子のエミッタ電極と電気的に接続された補助エミッタ配線部材は、前記第２スイッチング素子のエミッタ電極と電気的に接続された補助エミッタ配線部材よりも長い
    　請求項１から３のいずれか一項に記載の半導体モジュール。
  14. 　それぞれが上アームおよび下アームで構成される複数のレグと、
    　前記複数のレグを配置するための複数の積層基板と
    　を備え、
    　前記複数のレグは、前記複数の積層基板にそれぞれ配置されている
    　請求項１から３のいずれか一項に記載の半導体モジュール。
  15. 　それぞれが上アームおよび下アームで構成される複数のレグと、
    　前記複数のレグを配置するための積層基板と
    　を備え、
    　前記複数のレグは、共通の前記積層基板上に配置されている
    　請求項１から３のいずれか一項に記載の半導体モジュール。
PCT/JP2022/030235 2021-09-09 2022-08-08 半導体モジュール WO2023037809A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112022000507.6T DE112022000507T5 (de) 2021-09-09 2022-08-08 Halbleitermodul
JP2023546843A JPWO2023037809A1 (ja) 2021-09-09 2022-08-08
CN202280016513.4A CN116918066A (zh) 2021-09-09 2022-08-08 半导体模块
US18/453,341 US20230402336A1 (en) 2021-09-09 2023-08-22 Semiconductor module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-147221 2021-09-09
JP2021147221 2021-09-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/453,341 Continuation US20230402336A1 (en) 2021-09-09 2023-08-22 Semiconductor module

Publications (1)

Publication Number Publication Date
WO2023037809A1 true WO2023037809A1 (ja) 2023-03-16

Family

ID=85507531

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/030235 WO2023037809A1 (ja) 2021-09-09 2022-08-08 半導体モジュール

Country Status (5)

Country Link
US (1) US20230402336A1 (ja)
JP (1) JPWO2023037809A1 (ja)
CN (1) CN116918066A (ja)
DE (1) DE112022000507T5 (ja)
WO (1) WO2023037809A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014122908A1 (ja) * 2013-02-05 2014-08-14 パナソニック株式会社 半導体装置およびその製造方法
JP2019162032A (ja) * 2014-12-25 2019-09-19 富士電機株式会社 半導体ユニット、半導体装置および無停電電源装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5407940B2 (ja) 2010-03-04 2014-02-05 株式会社デンソー スイッチング素子の駆動回路
DE112015002272T5 (de) 2014-05-15 2017-02-09 Cree, Inc. Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE112017000077T5 (de) 2016-05-19 2018-04-19 Fuji Electric Co., Ltd. Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014122908A1 (ja) * 2013-02-05 2014-08-14 パナソニック株式会社 半導体装置およびその製造方法
JP2019162032A (ja) * 2014-12-25 2019-09-19 富士電機株式会社 半導体ユニット、半導体装置および無停電電源装置

Also Published As

Publication number Publication date
CN116918066A (zh) 2023-10-20
DE112022000507T5 (de) 2024-03-07
JPWO2023037809A1 (ja) 2023-03-16
US20230402336A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US9762140B2 (en) Semiconductor device
JP6252293B2 (ja) 半導体装置
US10256640B2 (en) Semiconductor device
CN111033735A (zh) 半导体模块以及电力变换装置
JP6836201B2 (ja) 電力変換装置
US9515061B2 (en) Semiconductor module and semiconductor device
JP5293473B2 (ja) 半導体パワーモジュール
WO2018056213A1 (ja) 電力用半導体モジュール及び電力用半導体装置
JP2019029457A (ja) 半導体モジュール
KR102293740B1 (ko) 반도체 모듈과 그것을 이용한 전력 변환 장치
US10276552B2 (en) Semiconductor module
US10229869B2 (en) Semiconductor device and power conversion device including a bent control side frame
CN109427724B (zh) 具有三端子夹具的晶体管封装
JP2009148077A (ja) 電圧駆動型半導体モジュール及びこれを用いた電力変換器
WO2023037809A1 (ja) 半導体モジュール
JP2005236108A (ja) 半導体装置
US20220189930A1 (en) Module
JP6123722B2 (ja) 半導体装置
JP5704190B2 (ja) 半導体パワーモジュール
JP7019746B2 (ja) 電力用半導体モジュール
WO2023127317A1 (ja) 半導体モジュール
CN115720684A (zh) 功率半导体模块以及电力变换装置
JP2023105499A (ja) 半導体装置
CN116779572A (zh) 布线构造、半导体模块和车辆

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22867131

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280016513.4

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 112022000507

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2023546843

Country of ref document: JP