JP5293473B2 - 半導体パワーモジュール - Google Patents

半導体パワーモジュール Download PDF

Info

Publication number
JP5293473B2
JP5293473B2 JP2009167639A JP2009167639A JP5293473B2 JP 5293473 B2 JP5293473 B2 JP 5293473B2 JP 2009167639 A JP2009167639 A JP 2009167639A JP 2009167639 A JP2009167639 A JP 2009167639A JP 5293473 B2 JP5293473 B2 JP 5293473B2
Authority
JP
Japan
Prior art keywords
wiring pattern
power module
semiconductor power
wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009167639A
Other languages
English (en)
Other versions
JP2011023570A (ja
Inventor
憲司 藤田
拡 田久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2009167639A priority Critical patent/JP5293473B2/ja
Publication of JP2011023570A publication Critical patent/JP2011023570A/ja
Application granted granted Critical
Publication of JP5293473B2 publication Critical patent/JP5293473B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

本発明は、半導体電力変換装置に用いる半導体パワーモジュールに関し、とくにその低インダクタンス化および低放射ノイズ化のための構造を実現するための半導体パワーモジュールに関する。
従来から、電力用半導体装置として電力用半導体素子とこの素子に逆並列に接続されたダイオードとを１アームとして複数個直列接続したもの、またはこれらをさらに複数個並列に接続して構成される半導体パワーモジュールが使用されている。
図３０は、従来の半導体パワーモジュールの一例を示す平面図である。
一般的な半導体パワーモジュール１０１は、第１の直流配線パターン１、第２の直流配線パターン２、および３つの交流配線パターン３１，３２，３３が絶縁性のセラミック基板４の同一主面に形成され、それぞれ所定位置に複数の半導体チップ１１ｓ，１１ｄなどが実装されたものである。また、セラミック基板４の裏面には、放熱体接続用パターンを介して放熱体５が接続されている。
セラミック基板４の表面に形成された直流配線パターン１上には、６個の半導体チップ１１ｓ，１１ｄ，１２ｓ，１２ｄ，１３ｓ，１３ｄが所定の位置に実装され、３つの交流配線パターン３１，３２，３３上には、それぞれ２個の半導体チップ３１ｓ〜３３ｓ，３１ｄ〜３３ｄが実装されている。半導体チップ１１ｓ〜１３ｓおよび３１ｓ〜３３ｓは、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの半導体スイッチ素子であって、残りの半導体チップ１１ｄ〜１３ｄおよび３１ｄ〜３３ｄは、ＦＷＤ（フリーホイールダイオード）などの半導体スイッチ素子である。
ＩＧＢＴである半導体チップ１１ｓ〜１３ｓおよび３１ｓ〜３３ｓは制御端子を備え、そこに外部から制御信号を供給するための配線ワイヤ５１〜５６が接続されている。また、直流配線パターン１からは、半導体パワーモジュール１００の外部に配置された直流電源の正極と接続するための引き出しワイヤ５７Ｐがボンディングされて引き出されている。
交流配線パターン３１，３２，３３からは、半導体パワーモジュール１００の外部の負荷に接続するための引き出しワイヤ５７Ｕ〜５７Ｗが引き出されている。さらに、第２の直流配線パターン２からは、直流電源の負極と接続するための引き出しワイヤ５７Ｎがボンディングされて引き出されている。
このうち、Ｕ相分の交流信号の出力回路要素を含む破線部分６０では、以下の内部配線によって半導体チップ１１ｓ，１１ｄと３１ｄ，３１ｓが第２の直流配線パターン２、および交流配線パターン３１に接続されている。すなわち、直流配線パターン１上の半導体チップ１１ｓと１１ｄは、交流配線用のワイヤ６１Ｕによって互いに接続されるとともに、交流配線用のワイヤ６２Ｕによって交流配線パターン３１の所定位置と接続されている。また、交流配線パターン３１上の半導体チップ３１ｓと３１ｄは、直流配線用のワイヤ６３Ｕによって互いに接続されるとともに、直流配線用のワイヤ６４Ｕによって第２の直流配線パターン２の所定位置と接続されている。なお、Ｖ，Ｗ相分の出力回路要素についても、同様の内部配線により接続されている。
図３１は、図３０における破線部分の等価回路を示す回路図である。
いま、引き出しワイヤ５７Ｐおよび５７Ｎには、外部直流電源を接続して直流電圧が印加されるものとする。ここで、上アーム側の半導体チップ１１ｓ，１１ｄは、直流配線パターン１上で互いに逆並列に接続されている。すなわち、ＩＧＢＴのコレクタとＦＷＤのカソードが直流配線パターン１によって正極側の引き出しワイヤ５７Ｐに接続され、直流配線パターン１によって浮遊インダクタンスＬ１，Ｌ２が生じる。また、ＩＧＢＴのエミッタとＦＷＤのアノードは、半導体チップ１１ｓ，１１ｄの上面から交流配線用のワイヤ６２Ｕによって交流配線パターン３１に接続され、浮遊インダクタンスＬ３，Ｌ４，Ｌ５が生じる。同様に、下アーム側の半導体チップ３１ｓ，３１ｄと負極側の引き出しワイヤ５７Ｎなどとの入出力端子間でも、浮遊インダクタンスＬ６〜Ｌ９が生じる。
ここで、図示しないゲート駆動装置では、半導体チップ１１ｓ〜１３ｓおよび３１ｓ〜３３ｓのゲートに制御信号を与えて、ＩＧＢＴをオンオフ動作させることで、図示しない負荷に所望の出力電圧を出力できる。ところが、ＩＧＢＴがオフからオン、あるいはオンからオフに切換わる際には、主回路を流れる電流量が大きく変化する。この電流の時間変化率di/dtが大きいと、主回路配線に生じた浮遊インダクタンスＬ１〜Ｌ９によって大きなサージ電圧が発生する。ＩＧＢＴがオンからオフに切換わる際には、正極側のワイヤ５７Ｐ→第１の直流配線パターン１→半導体チップ１１ｄ（ＦＷＤ）→交流配線用のワイヤ６１Ｕ，６２Ｕ→交流配線パターン３１→半導体チップ３１ｓ（ＩＧＢＴ）→直流配線用のワイヤ６３Ｕ，６４Ｕ→第２の直流配線パターン２→負極側のワイヤ５７Ｎの経路を流れる電流が急変する。
したがって、上述した従来の半導体パワーモジュールでは、一つの出力回路要素でその電流経路が長くなれば浮遊インダクタンスＬが比例して大きくなって、大きなサージ電圧が発生する。他のＶ，Ｗ相分の出力回路要素においても、同様の理由からサージ電圧を避けることができない。
つぎに、浮遊インダクタンスの低減を可能にした別の従来技術について説明する。
図３２は、従来の半導体パワーモジュールの別の一例を示す平面図である。また、図３３には、図３２の半導体パワーモジュールのＸ−Ｘ断面構成を示している。
図３２および図３３に示す半導体パワーモジュール１０２において、第１の直流配線パターン１には、半導体チップ１１ｓ，１１ｄなどとともに、そのチップ未実装部分にセラミック基板９が接合されている。そして、この第１の直流配線パターン１の上方に、セラミック基板９を介して第２の直流配線パターン２が配置されている。その他の構成は図３０に示した半導体パワーモジュール１０１と同一の構成であり、ここでは対応する符号を付けてそれらの説明を省略する。
半導体パワーモジュール１０２では、直流電源の正極と接続された引き出しワイヤ５７Ｐからの電流が直流配線パターン１のチップ未実装部分を図３２の下から上に流れる。これに対して、直流配線パターン２の電流はセラミック基板９を介して平行かつ反対方向に流れることになる。そのため、２つの直流配線パターン１，２を近接させて配置すれば、そこに発生する磁束が相互に打消されるから、浮遊インダクタンスを低減することができる（例えば特許文献１参照）。
上述した従来技術によれば、セラミック基板９の厚さを例えば０．２〜０．３ｍｍ程度まで薄くすることによって、２つの直流配線パターン１，２のチップ未実装部における浮遊インダクタンスが半分程度まで低減される。ところが、半導体パワーモジュール１０２の浮遊インダクタンスの大半（２/３〜３/４程度）を占めるチップ実装部での浮遊インダクタンスは変化しない。したがって、半導体パワーモジュール１０２の全体のインダクタンス低減としては、１/１０〜１/５程度にとどまる。
そこで、このような半導体パワーモジュール１０２において、さらにチップ実装部での浮遊インダクタンスを低減するには、例えば直流配線用のワイヤ６３Ｕ，６４Ｕや交流配線用のワイヤ６１Ｕ，６２Ｕを互いに近接して配置することが必要となる。しかし、製造工程などでの振動等によって、配線用のワイヤ形状を一意に決めることは困難であり、またワイヤ相互間での干渉にも考慮しなければならず、ワイヤの近接配置によって浮遊インダクタンスを低減することが容易ではない。
つぎに、チップ実装部での浮遊インダクタンスの低減を可能にした別の従来技術について説明する。
図３４は、従来の半導体パワーモジュールの異なる例を示す平面図、図３５は、図３４の半導体パワーモジュールのＸ−Ｘ断面構成を示す断面図である。
図３４および図３５に示す半導体パワーモジュール１０３では、直流配線用の導体バー８１〜８６が半導体チップ３１ｓ〜３３ｓ，３１ｄ〜３３ｄを第２の直流配線パターン２に接続するように構成されている。これらの直流配線用の導体バー８１〜８６は、第２の直流配線パターン２側が絶縁性の支持台２ａによって、交流配線パターン３１，３２，３３側では絶縁性の支持台３ａによって、それぞれ共通に保持されている。このとき、Ｕ相分の出力回路の導体バー８１，８２では、その両端に第２の直流配線パターン２との間を接続する直流配線用のワイヤ６５Ｕ，６７Ｕ、および半導体チップ３１ｓのエミッタ端子との間を接続する直流配線用のワイヤ６６Ｕ，６８Ｕがそれぞれボンディングされる。また、Ｖ，Ｗ相分の出力回路の導体バー８３〜８６についても、同様にワイヤなどにより接続されている。ここでは、直流配線用の導体バー８１〜８６が図３０に示した半導体パワーモジュール１０１における直流配線用のワイヤ６３Ｕ，６４Ｕなどの代わりに用いられている以外は同一の構成であり、対応する符号を付けてそれらの説明を省略する。
半導体パワーモジュール１０３では、製造工程などで振動等があっても直流配線用の導体バー８１〜８６はその形状に変化が生じない。したがって、直流配線用のワイヤ６３Ｕ，６４Ｕに代えて導体バー８１〜８６を用いたことで、交流配線用のワイヤ６１Ｕ，６２Ｕなどの上方に直流配線用の導体バー８１〜８６を近接配置すれば、浮遊インダクタンスを低減することが可能となる（例えば、特許文献２参照）。
ところが、交流配線用のワイヤ６１Ｕ，６２Ｕとの空間的な距離を小さくして直流配線用の導体バー８１〜８６を配置すると、直流配線用のワイヤ６６Ｕ，６８Ｕと導体バー８１，８２の間での干渉が懸念される。そのため、導体バー８１〜８６と半導体チップ３１ｓのエミッタ端子との間を接続するワイヤ６６Ｕ，６８Ｕとを５〜１０ｍｍ程度までしか近接できず、交流配線用のワイヤ６１Ｕ，６２Ｕとの間で生じる浮遊インダクタンスを十分に低減することが容易ではない。
つぎに、配線用のワイヤとの干渉を除去するようにした、さらに別の従来技術について説明する。
図３６は、従来の半導体パワーモジュールのさらに別の一例を示す断面図である。
この半導体パワーモジュール１０４は、第１のセラミック基板４の上面に第２の直流配線パターン２だけを配置し、この第２の直流配線パターン２上で第２のセラミック基板９を介して第１の直流配線パターン１を配置したものである。また、第２のセラミック基板９の表面に、第１の直流配線パターン１と交流配線パターン３１〜３３が接合され、第２の直流配線パターン２の裏面に第１のセラミック基板４が接合される。さらに、第１のセラミック基板４の裏面には、放熱体接続用パターン６を介して放熱体５が接続されている。ここでは、第２のセラミック基板９の裏面に第２の直流配線パターン２を設けていることによって、図３５に示す半導体パワーモジュール１０３の導体バー８１〜８６を不要にしている。その他は図３５の半導体パワーモジュール１０３と同一の構成であって、対応する符号を付けてそれらの説明を省略する。
半導体パワーモジュール１０４では、第２の直流配線パターン２が第２のセラミック基板９を介して第１の直流配線パターン１と近接して配置されるから、配線用のワイヤの干渉を考慮せずに浮遊インダクタンスを低減できる（例えば、特許文献３参照）。
特許２７２５９５４号公報（段落番号［００２４］〜［００６６］、図１など） 特許３６２９２２２号公報（段落番号［００１０］〜［００５６］、図１など） 特許３６３５０２０号公報（段落番号［００２３］〜［００５１］、図１など）
上述した図３６に示す従来技術において、第２の配線パターン２の熱抵抗が第１、第２のセラミック基板４，９の熱抵抗に比べ小さく無視できると仮定し、半導体チップ１１ｓ，３１ｄなどの冷却性能について検討する。図３０〜３５に記載された半導体チップ１１ｓ，３１ｄなどは第１のセラミック基板４を介して放熱体５に接続された構造であるのに対し、図３６に示された半導体チップ１１ｓ，３１ｄなどは第２のセラミック基板９と第１のセラミック基板４を介して放熱体５と接続される構造である。したがって、これらのセラミック基板４，９の厚さが同一であると仮定すると、図３６に示す半導体パワーモジュール１０４の熱抵抗は、図３０〜３５に示す半導体パワーモジュール１０１〜１０３と比較して２倍の大きさになる。これは、半導体パワーモジュール１０４で同一の損失が発生した場合に、半導体パワーモジュール１０１〜１０３に比べて温度上昇が２倍になることを意味するから、冷却性能が悪化していることを示している。
このように、半導体パワーモジュール１０１は、配線パターンが長く浮遊インダクタンスが大きいためサージ電圧が大きくなって、半導体チップの耐圧を超えるサージ電圧が印加されると半導体チップを破壊するという問題があった。
また、半導体パワーモジュール１０２は、第１および第２の直流配線パターンを近接させることで、チップ未実装部の浮遊インダクタンスが低減できるものの、半導体パワーモジュールの浮遊インダクタンスの大半を占めるチップ実装部の浮遊インダクタンスを低減できないため、インダクタンス低減効果が不十分であるという問題があった。
また、半導体パワーモジュール１０３は、正極側の直流配線パターンの半導体チップ実装部分の上に、負極側に導体バーを実装させることで、チップ実装部での浮遊インダクタンスの低減を試みているが、十分なインダクタンス低減効果を得られないという問題があった。
さらに、これらの半導体パワーモジュール１０１〜１０３では、いずれも半導体チップがセラミック基板を介し放熱体に接続されるため、冷却性能は良いが、上記のように浮遊インダクタンスが大きいためサージ電圧が大きいという問題がある。
以上のように、従来の半導体パワーモジュール１０１〜１０４は、いずれも浮遊インダクタンスの低減と冷却性能の向上を同時に実現できないという問題があった。
本発明はこのような点に鑑みてなされたものであり、半導体チップの放熱構造を変えることなくチップ実装部分の浮遊インダクタンスの低減が可能な半導体パワーモジュールを提供することを目的とする。
本発明では、上記問題を解決するために、第１の直流配線パターンの所定位置に第１のスイッチング素子および第１のダイオードの半導体チップが実装され、交流配線パターンの所定位置に第２のスイッチング素子および第２のダイオードの半導体チップが実装され、半導体チップの放熱用基板を有する半導体パワーモジュールが提供される。この半導体パワーモジュールは、前記第１の直流配線パターンと前記交流配線パターンとが同一平面に接合された第１の絶縁基板と、前記第１の絶縁基板上であって前記第１の直流配線パターンに近接して配置された第２の直流配線パターンと、前記第１の直流配線パターンに実装された前記第１のダイオードを前記交流配線パターンと電気的に接続する第１の接続導体と、前記交流配線パターンに実装された前記第２のスイッチング素子を前記第２の直流配線パターンと電気的に接続する第２の接続導体と、前記第１の直流配線パターンに実装された前記第１のスイッチング素子を前記交流配線パターンと電気的に接続する第３の接続導体と、前記交流配線パターンに実装された前記第２のダイオードを前記第２の直流配線パターンと電気的に接続する第４の接続導体と、一方の平面には前記第１または第３の接続導体が接合されるとともに、他方の平面に前記第２または第４の接続導体が接合された第２の絶縁基板と、を備え、前記第２の直流配線パターンは、前記第１の直流配線パターンの上面に配置された第３の絶縁基板に接合され、前記第１の直流配線パターンおよび前記交流配線パターンが配置される方向に対して直交する一の方向に前記第１の直流配線パターンでは前記第１のダイオードおよび前記第１のスイッチング素子がこの順に配置されるとともに、前記交流配線パターンでは前記第２のスイッチング素子および前記第２のダイオードがこの順に配置されており、前記第２の絶縁基板は、その表面および裏面に前記第１の接続導体および前記第２の接続導体が近接して配置されるとともに、前記第３の接続導体および前記第４の接続導体が近接して配置されていることを特徴とする。
第１の直流配線パターンの半導体チップ実装部分に、第２の絶縁基板を配置した構造となるため、第２の絶縁基板の表面と裏面での配線パターンに逆方向の電流が流れる。このため、スイッチング動作で発生する磁束を相互に打消させ浮遊インダクタンスを低減できる。
本発明によれば、浮遊インダクタンスの低減と冷却性能の向上を両立することができる。これによりサージ電圧や過熱による半導体チップの破壊がない半導体パワーモジュールを提供することができる。また、電流経路を近接することで半導体パワーモジュールから発生する放射ノイズを低減できる。
この発明の第１の実施形態である半導体パワーモジュールの主要部分の断面構成を示す断面図である。 第１の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図である。 図２の半導体パワーモジュールのＹ−Ｙ断面構成を示す断面図である。 第１の実施形態の半導体パワーモジュールにおける図２の破線部分の等価回路を示す回路図である。 第２の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図である。 図５の半導体パワーモジュールのＹ−Ｙ断面構成を示す断面図である。 第３の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図である。 図７の半導体パワーモジュールのＹ−Ｙ断面構成を示す断面図である。 第４の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図である。 図９の半導体パワーモジュールのＸ−Ｘ断面構成を示す断面図である。 この発明の第５の実施形態である半導体パワーモジュールの主要部分の断面構成を示す断面図である。 第５の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図である。 図１１の半導体パワーモジュールのＺ１−Ｚ１断面構成を示す断面図である。 図１１の半導体パワーモジュールのＺ２−Ｚ２断面構成を示す断面図である。 図１１の半導体パワーモジュールのＺ３−Ｚ３断面構成を示す断面図である。 図１１の半導体パワーモジュールのＺ４−Ｚ４断面構成を示す断面図である。 第５の実施形態の半導体パワーモジュールにおける図１２の破線部分の等価回路を示す回路図である。 この発明の第６の実施形態である半導体パワーモジュールの主要部分の断面構成を示す断面図である。 第６の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図である。 図１８の半導体パワーモジュールのＺ１−Ｚ１断面構成を示す断面図である。 図１８の半導体パワーモジュールのＺ２−Ｚ２断面構成を示す断面図である。 図１８の半導体パワーモジュールのＺ３−Ｚ３断面構成を示す断面図である。 図１８の半導体パワーモジュールのＺ４−Ｚ４断面構成を示す断面図である。 この発明の第７の実施形態である半導体パワーモジュールの主要部分の断面構成を示す断面図である。 この発明の第８の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図である。 図２５の半導体パワーモジュールのＹ−Ｙ断面構成を示す断面図である。 第９の実施形態に係る半導体パワーモジュールの全体構成を示す平面図である。 導体バーの組立て工程を説明する図である。 別の導体バーの組立て工程を説明する図である。 従来の半導体パワーモジュールの一例を示す平面図である。 図３０における破線部分の等価回路を示す回路図である。 従来の半導体パワーモジュールの別の一例を示す平面図である。 図３２の半導体パワーモジュールのＸ−Ｘ断面構成を示す断面図である。 従来の半導体パワーモジュールの異なる例を示す平面図である。 図３４の半導体パワーモジュールのＸ−Ｘ断面構成を示す断面図である。 従来の半導体パワーモジュールのさらに別の一例を示す断面図である。
以下、この発明の半導体パワーモジュールについて、いくつかの実施形態について、図面を参照しながら説明する。
［第１の実施形態］
図１は、この発明の第１の実施形態である半導体パワーモジュールの主要部分の断面構成を示す断面図である。
半導体パワーモジュール１１１は、複数の回路パターンが積層された複合基板を有する半導体装置である。第１の直流配線パターン１、第２の直流配線パターン２および交流配線パターン３は、セラミック基板などからなる第１の絶縁基板４の同一平面上に、それぞれ互いに所定間隔をもって接合された回路パターンである。第１の直流配線パターン１および交流配線パターン３のそれぞれ所定位置には、複数の半導体チップ１１ｄ，３１ｓなどが実装され、それらの半導体チップ１１ｄ，３１ｓからの発熱を逃がすための放熱体５を有している。この放熱体５は、第１の絶縁基板４の裏面に形成された放熱体接続用パターン６を介して接着され、複数の半導体チップ１１ｄ，３１ｓとは反対側で放熱用基板を構成している。
ここで、第２の直流配線パターン２は第１の絶縁基板４上で第１の直流配線パターン１に近接して配置され、半導体チップ１１ｄ，３１ｓの上方でそれらを接続する第１の接続導体７および第２の接続導体８が配置されている。第１の接続導体７は、第１の直流配線パターン１に実装された半導体チップ１１ｄなどを、隣接する交流配線パターン３の所定位置と電気的に接続するものである。第２の接続導体８は、交流配線パターン３に実装された半導体チップ３１ｓなどを、第１の直流配線パターン１を跨いで第２の直流配線パターン２と電気的に接続するものである。これら第１の接続導体７および第２の接続導体８は、セラミック基板などからなる第２の絶縁基板９の表裏面にそれぞれ接合されることによって、互いに絶縁された状態で、かつ近接して配置される。
いま、半導体チップ１１ｄがＦＷＤを構成する半導体スイッチ素子であって、半導体チップ３１ｓがＩＧＢＴを構成する半導体スイッチ素子であるとする。半導体パワーモジュール１１１の外部に延びる引き出しワイヤ５７Ｐは、第１の直流配線パターン１に一端がボンディングされ、他端が図示しない直流電源の正極と接続されている。この引き出しワイヤ５７Ｐにより、第１の直流配線パターン１を介して半導体チップ１１ｄのカソード電極に直流電源が供給される。半導体チップ１１ｄは、その上面のアノード電極が導電性の支持部材７ａを介して第１の接続導体７の一端と電気的に接続されるとともに、導電性の支持部材７ｂを介して第１の接続導体７の他端が、交流配線パターン３の所定位置と電気的に接続される。
また、交流配線パターン３に配置された半導体チップ３１ｓには、その上面に位置するゲート電極（制御電極）に制御信号用の配線ワイヤ５４が接続され、そのエミッタ電極が導電性の支持部材８ａを介して第２の接続導体８の一端と電気的に接続される。また、交流配線パターン３からは、引き出しワイヤ５７Ｕを介して１相分の交流出力が取り出される。第２の接続導体８の他端は、導電性の支持部材８ｂを介して第２の直流配線パターン２の所定位置と電気的に接続される。第２の直流配線パターン２には、半導体パワーモジュール１１１の外部に延びる引き出しワイヤ５７Ｎの一端がボンディングされ、その他端が図示しない直流電源の負極と接続されている。こうして、半導体チップ１１ｄ，３１ｓなどを含む半導体装置は、半導体パワーモジュール１１１の外部直流電源から直流電源を供給するようにしている。
なお、第２の絶縁基板９は支持部材７ａ，７ｂ，８ａ，８ｂによって水平に支持されている。
図２は、第１の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図であり、図３は、図２の半導体パワーモジュールのＹ−Ｙ断面構成を示す断面図である。
第１の絶縁基板４の表面には、図２に示すように、負極側の第２の直流配線パターン２と正極側の第１の直流配線パターン１を構成する直流配線パターン部１０が左右位置に縦長に、並べて形成されている。また、この直流配線パターン部１０の右側には、３つの直流配線パターン部１１〜１３が接続するように形成され、さらにそれらの右側には、それぞれに対応する交流配線パターン３１〜３３が、所定距離だけ離間して形成されている。こうして、図３に示すようなスリット（切込み）Ｓ１とＳ２が、直流配線パターン部１１〜１３の間に設けられ、同様のスリットで３つの直流配線パターン部１１〜１３と交流配線パターン３１〜３３とが第１の絶縁基板４の表面に離間して配置される。
ここで、直流配線パターン部１１〜１３にはそれぞれ１組ずつＩＧＢＴ１１ｓ〜１３ｓとＦＷＤ１１ｄ〜１３ｄが実装され、交流配線パターン３１〜３３にはそれぞれ１組ずつＩＧＢＴ３１ｓ〜３３ｓとＦＷＤ３１ｄ〜３３ｄが実装されている。ＦＷＤ１１ｄ〜１３ｄの上面にはそれぞれアノード電極が形成されていて、図３に示すように、導電性の支持部材７１ａ，７３ａ，７５ａによって第１の接続導体７１，７３，７５と接続される。第１の接続導体７１，７３，７５は、ＦＷＤ１１ｄ〜１３ｄと交流配線パターン３１〜３３とを電気的に接続する交流配線となる。一方、第２の接続導体８１，８３，８５は、それぞれ第２の絶縁基板９１，９３，９５を介して第１の接続導体７１，７３，７５の上方で並行するように接合されている。図２に示すように、これらの第２の接続導体８１，８３，８５がＩＧＢＴ３１ｓ〜３３ｓと第２の直流配線パターン２とを電気的に接続する直流配線となる。
直流配線パターン部１１〜１３に実装されたＩＧＢＴ１１ｓ〜１３ｓは、その上面にそれぞれエミッタ電極が形成されていて、導電性の支持部材７２ａ，７４ａ，７６ａにより、第３の接続導体７２，７４，７６と接続される。この第３の接続導体７２，７４，７６が、ＩＧＢＴ１１ｓ〜１３ｓと交流配線パターン３１〜３３とを電気的に接続する交流配線となる。一方、第４の接続導体８２，８４，８６は、第２の絶縁基板９２，９４，９６を介して第３の接続導体７２，７４，７６の上方で並行するように接合されている。図２に示すように、これらの第４の接続導体８２，８４，８６がＦＷＤ３１ｄ〜３３ｄと第２の直流配線パターン２を接続する直流配線となる。
さらに、制御信号用の配線ワイヤ５１〜５６からは、ＩＧＢＴ１１ｓ〜１３ｓとＩＧＢＴ３１ｓ〜３３ｓに制御信号を与える。半導体パワーモジュール１１１には、その外部から引き出しワイヤ５７Ｐ，５７Ｎによって直流電源が接続される。そして、半導体パワーモジュール１１１の交流配線パターン３１〜３３には、引き出しワイヤ５７Ｕ，５７Ｖ，５７Ｗによって外部負荷が接続される。
図４は、第１の実施形態の半導体パワーモジュールにおける図２の破線部分の等価回路を示す回路図である。
図４に示す半導体パワーモジュール１１１の等価回路は、９つの浮遊インダクタンスＬ１〜Ｌ９を含み、図２の破線部分６０に相当するＵ相分の交流信号の出力回路要素が示されている。浮遊インダクタンスＬ１は、各相に共通のものであって、その大きさは引き出しワイヤ５７Ｐが接続される直流配線パターン部１０によって決まる。浮遊インダクタンスＬ２は、直流配線パターン部１０から延びる直流配線パターン部１１の大きさによって決まる。浮遊インダクタンスＬ２を介して接続されたＦＷＤ１１ｄは、そのアノード電極側に第１の接続導体７１による浮遊インダクタンスＬ３が形成される。このＦＷＤ１１ｄとは逆並列に接続されたＩＧＢＴ１１ｓは、そのエミッタ電極側に第３の接続導体７２による浮遊インダクタンスＬ４が形成される。
浮遊インダクタンスＬ５，Ｌ６は、引き出しワイヤ５７Ｕを介して接続される外部負荷との間に発生するものであって、その大きさは、交流配線パターン３１の大きさによって決まる。交流配線パターン３１上に実装されたＩＧＢＴ３１ｓとＦＷＤ３１ｄは、それぞれエミッタ電極およびアノード電極が第２の接続導体８１および第４の接続導体８２によって第２の直流配線パターン２に接続されるため、それぞれ浮遊インダクタンスＬ７，Ｌ８が形成される。また、浮遊インダクタンスＬ９は、引き出しワイヤ５７Ｎを接続する第２の直流配線パターン２によって、その大きさが決まる。
この半導体パワーモジュール１１１は、ＩＧＢＴ１１ｓ〜１３ｓとＩＧＢＴ３１ｓ〜３３ｓが制御信号によってスイッチング動作することで、所定の交流出力を負荷に供給できる。そして、ＩＧＢＴ３１ｓがオンからオフに切換わる際には、以下の第１の経路を流れている電流が急変する。また、ＩＧＢＴ１１ｓがオンからオフに切換わる際には、以下の第２の経路を流れる電流が急変する。
第１の経路：引き出しワイヤ５７Ｐ−直流配線パターン部１０−直流配線パターン部１１−ＦＷＤ１１ｄ−第１の接続導体７１−交流配線パターン３１−ＩＧＢＴ３１ｓ−第２の接続導体８１−第２の直流配線パターン２−引き出しワイヤ５７Ｎ
第２の経路：引き出しワイヤ５７Ｐ−直流配線パターン部１０−直流配線パターン部１１−ＩＧＢＴ１１ｓ−第３の接続導体７２−交流配線パターン３１−ＦＷＤ３１ｄ−第４の接続導体８２−第２の直流配線パターン２−引き出しワイヤ５７Ｎ
ＩＧＢＴ１２ｓ，１３ｓ，３２ｓ，３３ｓを含む他の相の交流信号出力回路においても同様の関係で、ＩＧＢＴ１２ｓ，１３ｓ，３２ｓ，３３ｓのスイッチング時には、それらに対向するＦＷＤ１２ｄ，１３ｄ，３２ｄ，３３ｄには急変する大きさで電流が流れる。そこで、これらのＩＧＢＴ１１ｓ〜１３ｓと３１ｓ〜３３ｓに対向配置されたＦＷＤ１１ｄ〜１３ｄと３１ｄ〜３３ｄに流れる電流の経路に着目して、それらの配線を近接して配置することによって、浮遊インダクタンスを低減するようにしている。
具体的には、図３に示すように、第２の絶縁基板９１〜９６によって、第２の接続導体８１，８３，８５、第４の接続導体８２，８４，８６と第１の接続導体７１，７３，７５、第３の接続導体７２，７４，７６との間の絶縁を保持しつつ、相互の空間的な位置関係が近接した状態に保持している。
上述したように、第１の実施形態の半導体パワーモジュール１１１では、交流配線用の導体７１〜７６と直流配線用の導体８１〜８６とを、第２の絶縁基板９１〜９６を介して近接配置することができる。これにより、図４に示す浮遊インダクタンスＬ３と浮遊インダクタンスＬ７が、破線Ｍ１で示すように磁気的に結合されるとともに、浮遊インダクタンスＬ４と浮遊インダクタンスＬ８が、破線Ｍ２に示すように磁気的に結合される。そして、交流配線用の導体７１〜７６を流れる電流方向は、直流配線用の導体８１〜８６を流れる電流とは逆方向であるので、半導体パワーモジュール１１１全体の浮遊インダクタンスを低減できる。
また、第１の直流配線パターン１を構成する半導体チップの実装部分となる直流配線パターン部１１〜１３には、直流配線用の導体８１〜８６と平行するスリット（切込み）Ｓ１とＳ２が設けられている。そのため、直流配線パターン部１１〜１３の電流経路を、それぞれ第２の接続導体８１，８３，８５、第４の接続導体８２，８４，８６の直下に導くことができる。したがって、そこに発生する浮遊インダクタンスＬ２と浮遊インダクタンスＬ７が、図４に破線Ｍ４で示すように磁気的に結合されるとともに、浮遊インダクタンスＬ２と浮遊インダクタンスＬ８が、破線Ｍ５に示すように磁気的に結合される。そして、直流配線パターン部１１〜１３を流れる電流方向は、交流配線用の導体７１〜７６を流れる電流とは逆方向であるので、スイッチング電流により発生する磁束が相互に打消されることになって、さらに浮遊インダクタンスを低減できる。
一般に、第１の実施形態の半導体パワーモジュール１１１では、その発生する放射ノイズはスイッチング時の電流経路を囲む面積(放射面積)に比例することが知られている。したがって、半導体パワーモジュール１１１では第１の直流配線パターン１と交流配線パターン３１〜３３を近接配置したことにより、スイッチング時の電流経路を囲む面積が小さくなる。このため、浮遊インダクタンスだけでなく、放射ノイズも低減できる。また、半導体パワーモジュール１１１によれば、浮遊インダクタンスの低減と冷却性能の向上とを両立させることができる。これによりサージ電圧や過熱による半導体チップの破壊がない半導体装置を提供することができる。
［第２の実施形態］
図５は、第２の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図であり、図６は、図５の半導体パワーモジュールのＹ−Ｙ断面構成を示す断面図である。
第２の実施形態の半導体パワーモジュール１１２では、第１の実施形態における第２の絶縁基板９１，９３，９５に第３の接続導体７２，７４，７６を追加して配置するとともに、第２の接続導体８１，８３，８５が第４の接続導体８２，８４，８６にも相当するものとして配置されている。これにより、第２の絶縁基板９２，９４，９６を構成するセラミック基板が省略できる。その他の構成は、第１の実施形態と同一であるので、図６および図５では対応する番号を付けてそれらの説明を省略する。
以上、第２の実施形態によれば、直流配線用の導体である第２の接続導体８１，８３，８５を隣接する第４の接続導体８２，８４，８６と共通化することで、部品点数を少なくして工程を簡素化できる。また、第１の実施形態で使用していた第２の絶縁基板９１〜９６のうち、絶縁基板９２，９４，９６を用いずに、第２の絶縁基板９１，９３，９５を構成するセラミック基板を、第２の絶縁基板９２，９４，９６を構成するセラミック基板に相当するように共用しても、第２の接続導体８１，８３，８５と第１の接続導体７１，７３，７５、第３の接続導体７２，７４，７６との間の絶縁性能、あるいは空間的な位置関係は変更されない。したがって、第２の実施形態の半導体パワーモジュール１１２によれば、少ない部品点数で第１の実施形態と同様の浮遊インダクタンス低減効果やノイズ低減効果を得ることができる。
［第３の実施形態］
図７は、第３の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図であり、図８は、図７の半導体パワーモジュールのＹ−Ｙ断面構成を示す断面図である。
第３の実施形態では、第２の実施形態における３枚の第２の絶縁基板９１，９３，９５のうち、一枚だけ（第２の絶縁基板９として示している。）を使用して、半導体パワーモジュール１１３が構成される。すなわち、第２の接続導体８１，８３，８５、および第１の接続導体７１，７３，７５と第３の接続導体７２，７４，７６が、第２の絶縁基板９の上に配置されている。その他の構成は、図５に示す第２の実施形態と同一であるので、図８および図７では対応する番号を付けてそれらの説明を省略する。
以上、第３の実施形態によれば、一枚のセラミック基板を利用して第２の絶縁基板９を構成した場合でも、第２の接続導体８１，８３，８５、および第１の接続導体７１，７３，７５と第３の接続導体７２，７４，７６の間の絶縁性能、あるいは空間的な位置関係は変更されない。また、所定の接続導体が形成された第２の絶縁基板９を一枚だけ実装すれば、ＩＧＢＴ１１ｓ〜１３ｓ，３１ｓ〜３３ｓやＦＷＤ１１ｄ〜１３ｄ，３１ｄ〜３３ｄなどの半導体チップの配線ができ上がるため、その組立て工数を少なくすることが可能である。したがって、第３の実施形態によれば、少ない組立て工数で第１、２の実施形態の半導体パワーモジュールと同様に、浮遊インダクタンスを低減し、そのノイズ低減効果を得ることができる。
［第４の実施形態］
図９は、第４の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図であり、図１０は、図９の半導体パワーモジュールのＸ−Ｘ断面構成を示す断面図である。
図９の半導体パワーモジュール１１４では、裏面に第１の直流配線パターン１として直流配線パターン部１０が接合され、表面に第２の直流配線パターン２が接合された第３の絶縁基板９７が使用されている。この第３の絶縁基板９７によって、第２の直流配線パターン２が第１の直流配線パターン１の上面に配置される。
このように、第４の実施形態の半導体パワーモジュール１１４は、第１の実施形態で左右に並べて配置されていた第１、第２の直流配線パターン１，２を、第３の絶縁基板９７を介して上下方向に配置したものである。これにより、半導体パワーモジュール１１４では、直流配線パターン部１０およびこれに接続する直流配線パターン部１１〜１３と、交流配線パターン３１〜３３だけが、第１の絶縁基板４上の同一平面に接合されることになる。これによって、スイッチング時の電流経路を囲む面積がさらに小さくなる。その他の構成は第１の実施形態と同一であるので、図９および図１０では対応する番号を付けてそれらの説明を省略する。
以上、第４の実施形態によれば、第２の直流配線パターン２の位置を変更しても、第１の接続導体７１，７３，７５および第３の接続導体７２，７４，７６と第２の接続導体８１，８３，８５および第４の接続導体８２，８４，８６との間の絶縁性能、あるいは空間的な位置関係は変更されない。したがって、第４の実施形態の半導体パワーモジュール１１４によれば、第１および第２の直流配線パターン１，２の浮遊インダクタンスを確実に低減でき、上述した第２、第３の実施形態と同様の浮遊インダクタンス低減効果やノイズ低減効果を得ることができる。
なお、ここまで説明した第１ないし第４の実施形態において、ＩＧＢＴ１１ｓ〜１３ｓとＩＧＢＴ３１ｓ〜３３ｓをＭＯＳＦＥＴやバイポーラトランジスタ等に置き換えても、それらの接続に用いられる交流配線用の導体７（第１の接続導体７１，７３，７５および第３の接続導体７２，７４，７６）と直流配線用の導体８（第２の接続導体８１，８３，８５および第４の接続導体８２，８４，８６）との間の絶縁性能、あるいは空間的な位置関係は変わらない。また、第１ないし第４の実施形態において、ＩＧＢＴ３１ｓ〜３３ｓとＦＷＤ１１ｄ〜１３ｄだけをそれぞれＭＯＳＦＥＴやバイポーラトランジスタ等に置き換えて、残りのＦＷＤ３１ｄ〜３３ｄとＩＧＢＴ１１ｓ〜１３ｓを省略する場合でも、第１の接続導体７１，７３，７５と第２の接続導体８１，８３，８５との間の絶縁性能、あるいは空間的な位置関係は変わらない。したがって、半導体チップとしてＭＯＳＦＥＴやバイポーラトランジスタ等を使用した半導体装置についても、同様に浮遊インダクタンスの低減効果やノイズ低減効果を実現することができる。
［第５の実施形態］
図１１は、この発明の第５の実施形態である半導体パワーモジュールの主要部分の断面構成を示す断面図、図１２は、第５の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図である。
図１１は、図１２に示す半導体パワーモジュール１１５のＸ−Ｘ断面構成を示すものであって、第１の実施形態（図１）で説明したものと同様に、複数の回路パターンが積層された複合基板を有する半導体装置である。
すなわち、図１１に示す第１の直流配線パターン１、第２の直流配線パターン２および交流配線パターン３は、セラミック基板などからなる第１の絶縁基板４の同一平面上に、それぞれ互いに所定間隔をもって接合された回路パターンである。これらの回路パターンのうち、第１の直流配線パターン１および交流配線パターン３のそれぞれ所定位置には、複数の半導体チップ１１ｄ，３１ｓなどが実装され、さらに半導体チップ１１ｄ，３１ｓからの発熱を逃がすための放熱体５を有している。この放熱体５は、第１の絶縁基板４の裏面に形成された放熱体接続用パターン６を介して接着され、複数の半導体チップ１１ｄ，３１ｓとは反対側で放熱用基板を構成している。
第１の絶縁基板４の表面には、図１２に示すように、負極側の第２の直流配線パターン２と第１の直流配線パターン１を構成する正極側の直流配線パターン部１０が、左右位置に並べられて縦長に形成されている。また、直流配線パターン部１０の右側には、３つの直流配線パターン部１１〜１３が接続するように形成され、さらにそれらの右側には、それぞれに対応する交流配線パターン３１〜３３が、所定距離だけ離間して形成されている。ここで、直流配線パターン部１１〜１３には、半導体チップとして１組ずつＩＧＢＴ１１ｓ〜１３ｓとＦＷＤ１１ｄ〜１３ｄがそれぞれ実装され、交流配線パターン３１〜３３にもそれぞれ１組ずつＩＧＢＴ３１ｓ〜３３ｓとＦＷＤ３１ｄ〜３３ｄが実装されている。
半導体パワーモジュール１１５の第１の実施形態のものと異なる点は、第２の絶縁基板９（９１〜９６）が、第１の絶縁基板４の上面でその主面が垂直となるように配置されていることである。第２の直流配線パターン２は第１の絶縁基板４上で第１の直流配線パターン１の直流配線パターン部１０に近接して配置されている。第１の接続導体７１，７３，７５は、直流配線パターン部１１〜１３に実装されたＦＷＤ１１ｄ〜１３ｄを隣接する交流配線パターン３の所定位置と電気的に接続するものである。そして、第３の接続導体７２，７４，７６は、直流配線パターン部１１〜１３に実装されたＩＧＢＴ１１ｓ〜１３ｓを隣接する交流配線パターン３の所定位置と電気的に接続するものである。また、第２の接続導体８１，８３，８５は、交流配線パターン３に実装されたＩＧＢＴ３１ｓ〜３３ｓを、第１の直流配線パターン１を跨いで第２の直流配線パターン２の所定位置と電気的に接続するものである。そして、第４の接続導体８２，８４，８６は、交流配線パターン３に実装されたＦＷＤ３１ｄ〜３３ｄを、第１の直流配線パターン１を跨いで第２の直流配線パターン２の所定位置と電気的に接続するものである。
なお、図１１には半導体チップ１１ｄ，３１ｓの上方でそれらを接続する第２の接続導体８だけが示され、第１の接続導体は第２の絶縁基板９の後ろ側に配置されているため、図示されていない。その他の構成は、第１の実施形態と同一であるので、図１１および図１２では対応する番号を付けてそれらの説明を省略する。
図１３は、図１１の半導体パワーモジュールのＺ１−Ｚ１断面構成を示す断面図である。
ここでは、半導体パワーモジュール１１５における直流配線用の導体８と負極側の直流配線パターン２との接続状態を示す。すなわち、第２の接続導体８１，８３，８５が負極側の直流配線パターン２と導電性の支持部材８１ｂ，８３ｂ，８５ｂによって接続され、第４の接続導体８２，８４，８６が負極側の直流配線パターン２と導電性の支持部材８２ｂ，８４ｂ，８６ｂによって接続されている。
図１４は、図１１の半導体パワーモジュールのＺ２−Ｚ２断面構成を示す断面図である。
半導体パワーモジュール１１５の第２の接続導体８１，８３，８５は、それぞれ第２の絶縁基板９１，９３，９５を挟んで接合された第１の接続導体７１，７３，７５と並行して配置され、第２の絶縁基板９１，９３，９５によって第１の絶縁基板４に対して垂直に保持されている。第４の接続導体８２，８４，８６も、それぞれ第２の絶縁基板９２，９４，９６を挟んで接合された第３の接続導体７２，７４，７６と並行して配置され、同様に垂直に保持されている。ここに示すスリット（切込み）Ｓ１とＳ２は、第１の絶縁基板４の表面に配置された直流配線パターン部１１〜１３の間に設けられており、同様のスリットが交流配線パターン３１〜３３の間にも設けられている。
ここでは、第１の接続導体７１，７３，７５が直流配線パターン部１１〜１３のＦＷＤ１１ｄ〜１３ｄと導電性の支持部材７１ａ，７３ａ，７５ａによって接続され、第３の接続導体７２，７４，７６が直流配線パターン部１１〜１３のＩＧＢＴ１１ｓ〜１３ｓと導電性の支持部材７２ａ，７４ａ，７６ａによって接続されている。
図１５は、図１１の半導体パワーモジュールのＺ３−Ｚ３断面構成を示す断面図である。
ここでは、半導体パワーモジュール１１５における交流配線用の導体７と交流配線パターン３１〜３３との接続状態を示す。すなわち、第１の接続導体７１，７３，７５が交流配線パターン３１〜３３と導電性の支持部材７１ｂ，７３ｂ，７５ｂによって接続され、第３の接続導体７２，７４，７６が交流配線パターン３１〜３３と導電性の支持部材７２ｂ，７４ｂ，７６ｂによって接続されている。
第２の絶縁基板９１〜９６、第２の接続導体８１，８３，８５および第４の接続導体８２，８４，８６との位置関係などは、図１４に示すＺ２−Ｚ２断面構成と同じである。
図１６は、図１１の半導体パワーモジュールのＺ４−Ｚ４断面構成を示す断面図である。
ここでは、半導体パワーモジュール１１５における直流配線用の導体８と交流配線パターン３１〜３３上の半導体チップ３１ｓ〜３３ｓ，３１ｄ〜３３ｄとの接続状態を示す。すなわち、第２の接続導体８１，８３，８５が交流配線パターン３１〜３３のＩＧＢＴ３１ｓ〜３３ｓと導電性の支持部材８１ａ，８３ａ，８５ａによって接続され、第４の接続導体８２，８４，８６が交流配線パターン３１〜３３のＦＷＤ３１ｄ〜３３ｄと導電性の支持部材８２ａ，８４ａ，８６ａによって接続されている。
図１７は、第５の実施形態の半導体パワーモジュールにおける図１２の破線部分の等価回路を示す回路図である。
この等価回路は、浮遊インダクタンスＬ１〜Ｌ６，Ｌ７１，Ｌ７２，Ｌ８１，Ｌ８２およびＬ９を含み、図２の破線部分６０に相当するＵ相分の交流信号の出力回路要素が示されている。
浮遊インダクタンスＬ１は、各相に共通のものであって、その大きさは引き出しワイヤ５７Ｐが接続される直流配線パターン部１０によって決まる。浮遊インダクタンスＬ２は、直流配線パターン部１０から延びる直流配線パターン部１１の大きさによって決まる。浮遊インダクタンスＬ２を介して接続されたＦＷＤ１１ｄは、そのアノード電極側に第１の接続導体７１による浮遊インダクタンスＬ３が形成される。このＦＷＤ１１ｄとは逆並列に接続されたＩＧＢＴ１１ｓは、そのエミッタ電極側に第３の接続導体７２による浮遊インダクタンスＬ４が形成される。
浮遊インダクタンスＬ５，Ｌ６は、引き出しワイヤ５７Ｕを介して接続される外部負荷との間に発生するものであって、その大きさは、交流配線パターン３１の大きさによって決まる。交流配線パターン３１上に実装されたＩＧＢＴ３１ｓとＦＷＤ３１ｄは、それぞれエミッタ電極およびアノード電極が第２の接続導体８１および第４の接続導体８２によって第２の直流配線パターン２に接続されるため、それぞれ直列の浮遊インダクタンスＬ７１，Ｌ７２と浮遊インダクタンスＬ８１，Ｌ８２が形成される。
浮遊インダクタンスＬ７１は、第２の接続導体８１のうち、第１の接続導体７１に面している部分によって形成され、浮遊インダクタンスＬ７２は、第２の接続導体８１のうち、第１の接続導体７１に面していない部分によって形成される。また、浮遊インダクタンスＬ８１は、第４の接続導体８２のうち、第３の接続導体７２に面している部分によって形成され、浮遊インダクタンスＬ８２は、第４の接続導体８２のうち、第３の接続導体７２に面していない部分によって形成される。なお、浮遊インダクタンスＬ９は、引き出しワイヤ５７Ｎを接続する第２の直流配線パターン２によって、その大きさが決まる。
この半導体パワーモジュール１１５は、ＩＧＢＴ１１ｓ〜１３ｓとＩＧＢＴ３１ｓ〜３３ｓが制御信号によってスイッチング動作することで、所定の交流出力を負荷に供給できる。そして、ＩＧＢＴ３１ｓがオンからオフに切換わる際には、以下の第１の経路を流れている電流が急変する。また、ＩＧＢＴ１１ｓがオンからオフに切換わる際には、以下の第２の経路を流れる電流が急変する。
第１の経路：引き出しワイヤ５７Ｐ−直流配線パターン部１０−直流配線パターン部１１−ＦＷＤ１１ｄ−第１の接続導体７１−交流配線パターン３１−ＩＧＢＴ３１ｓ−第２の接続導体８１−第２の直流配線パターン２−引き出しワイヤ５７Ｎ
第２の経路：引き出しワイヤ５７Ｐ−直流配線パターン部１０−直流配線パターン部１１−ＩＧＢＴ１１ｓ−第３の接続導体７２−交流配線パターン３１−ＦＷＤ３１ｄ−第４の接続導体８２−第２の直流配線パターン２−引き出しワイヤ５７Ｎ
ＩＧＢＴ１２ｓ，１３ｓ，３２ｓ，３３ｓを含む他の相の交流信号出力回路においても同様の関係で、ＩＧＢＴ１２ｓ，１３ｓ，３２ｓ，３３ｓのスイッチング時には、それらに対向するＦＷＤ１２ｄ，１３ｄ，３２ｄ，３３ｄには急変する大きさで電流が流れる。そこで、これらのＩＧＢＴ１１ｓ〜１３ｓと３１ｓ〜３３ｓに対向配置されたＦＷＤ１１ｄ〜１３ｄおよび３１ｄ〜３３ｄを流れる電流経路に着目して、それらの配線を近接して配置することによって、浮遊インダクタンスを低減するようにしている。
具体的には、図１１に示すように、第１の絶縁基板４の上面でその主面が垂直となるように配置された第２の絶縁基板９１〜９６によって、第２の接続導体８１，８３，８５、および第４の接続導体８２，８４，８６と、第１の接続導体７１，７３，７５、および第３の接続導体７２，７４，７６との間の絶縁を保持しつつ、相互の空間的な位置関係が近接した状態に保持している。
上述したように、第５の実施形態の半導体パワーモジュール１１５では、交流配線用の導体７１〜７６と直流配線用の導体８１〜８６とは、厚みが数百μ程度と薄い第２の絶縁基板９１〜９６を介して近接配置することができる。これにより、図１７に示す浮遊インダクタンスＬ３と浮遊インダクタンスＬ７１が、破線Ｍ１で示すように磁気的に結合されるとともに、浮遊インダクタンスＬ４と浮遊インダクタンスＬ８１が、破線Ｍ２に示すように磁気的に結合される。そして、交流配線用の導体７１〜７６を流れる電流方向は、直流配線用の導体８１〜８６を流れる電流とは逆方向であるので、半導体パワーモジュール１１１全体の浮遊インダクタンスを低減できる。
また、第１の直流配線パターン１を構成する半導体チップの実装部分となる直流配線パターン部１１〜１３には、直流配線用の導体８１〜８６と平行するスリット（切込み）Ｓ１とＳ２が設けられている。そのため、第１の直流配線パターン１を流れる電流経路を第２の直流配線パターン２側に導くことができる。したがって、そこに発生する浮遊インダクタンスＬ１と浮遊インダクタンスＬ９が、図１７に破線Ｍ３で示すように磁気的に結合されるとともに、浮遊インダクタンスＬ２と浮遊インダクタンスＬ７２，Ｌ８２が、それぞれ破線Ｍ４，Ｍ５に示すように磁気的に結合される。そして、直流配線パターン部１１〜１３を流れる電流方向は、交流配線用の導体７１〜７６を流れる電流とは逆方向であるので、スイッチング電流により発生する磁束が相互に打消されることになって、さらに浮遊インダクタンスを低減できる。
一般に、第５の実施形態の半導体パワーモジュール１１５でも、その発生する放射ノイズはスイッチング時の電流経路を囲む面積(放射面積)に比例することが知られている。したがって、半導体パワーモジュール１１５で第１の直流配線パターン１と交流配線パターン３１〜３３を近接配置したことにより、スイッチング時の電流経路を囲む面積が小さくなる。このため、浮遊インダクタンスだけでなく、放射ノイズも低減できる。また、半導体パワーモジュール１１５によれば、浮遊インダクタンスの低減と冷却性能の向上とを両立させることができる。これによりサージ電圧や過熱による半導体チップの破壊がない半導体装置を提供することができる。
［第６の実施形態］
図１８は、この発明の第６の実施形態である半導体パワーモジュールの主要部分の断面構成を示す断面図であり、図１９は、第６の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図である。
図１８に示す半導体パワーモジュール１１６の断面図は、図１９のＸ−Ｘ断面構成であって、第１の絶縁基板４には第１の直流配線パターン１、第２の直流配線パターン２および交流配線パターン３が設けられている。第１の直流配線パターン１の直流配線パターン部１１〜１３には、それぞれ１組ずつＩＧＢＴ１１ｓ〜１３ｓとＦＷＤ１１ｄ〜１３ｄが実装され、直流配線パターン部１１〜１３の第２の接続導体８（８１，８３，８５）の直下で、その近接する位置には、図１８の断面図に示すような絶縁体９００が設けられている。この絶縁体９００は、後述する図２１における絶縁体９０１〜９０３などとして明示されている。
また、第１の直流配線パターン１の直流配線パターン部１１〜１３との接続部分には、図１９に示すように、第２の接続導体８１，８３，８５と直交する方向で切込みＳ３が形成されている。第６の実施形態では、第５の実施形態における第２の接続導体８１，８３，８５に第２の絶縁基板９１，９３，９５を介して第３の接続導体７２，７４，７６を配置することで、第４の接続導体８２，８４，８６を省略している。その他の構成は、図１１などに示す第５の実施形態と同一であるので、図１８および図１９では対応する番号を付けてそれらの説明を省略する。
図２０は、図１８の半導体パワーモジュールのＺ１−Ｚ１断面構成を示す断面図である。
ここでは、半導体パワーモジュール１１６における直流配線用の導体８と負極側の直流配線パターン２との接続状態を示す。すなわち、第２の接続導体８１が負極側の直流配線パターン２と導電性の支持部材８１ｂ，８２ｂによって左右側で接続され、第２の接続導体８３が負極側の直流配線パターン２と導電性の支持部材８３ｂ，８４ｂによって左右側で接続され、第２の接続導体８５が負極側の直流配線パターン２と導電性の支持部材８５ｂ，８６ｂによって左右側で接続されている。
図２１は、図１８の半導体パワーモジュールのＺ２−Ｚ２断面構成を示す断面図である。
第２の接続導体８１，８３，８５は、それぞれ第２の絶縁基板９１と９２，９３と９４，９５と９６によって挟まれた状態で第１の絶縁基板４に対して垂直に保持され、さらに絶縁体９０１〜９０３によってそれぞれ直流配線パターン部１１〜１３と確実に絶縁されている。
図２２は、図１８の半導体パワーモジュールのＺ３−Ｚ３断面構成を示す断面図である。
ここでは、半導体パワーモジュール１１６における交流配線用の導体７と交流配線パターン３１〜３３との接続状態を示す。すなわち、第１の接続導体７１，７３，７５が交流配線パターン３１〜３３と導電性の支持部材７１ｂ，７３ｂ，７５ｂによって接続され、第３の接続導体７２，７４，７６が交流配線パターン３１〜３３と導電性の支持部材７２ｂ，７４ｂ，７６ｂによって接続されている。第１の接続導体７１，７３，７５と第３の接続導体７２，７４，７６の間には、それぞれ第２の絶縁基板９１〜９６を介して第２の接続導体８１，８３，８５が保持されている。
図２３は、図１８の半導体パワーモジュールのＺ４−Ｚ４断面構成を示す断面図である。
ここでは、半導体パワーモジュール１１６における直流配線用の導体８として各相で共通に設けられた第２の接続導体８１，８３，８５と、交流配線パターン３１〜３３上の半導体チップ３１ｓ〜３３ｓおよび３１ｄ〜３３ｄとの接続状態を示している。
こうして、第１の直流配線パターン１には切込みＳ３が設けられることによって、第１の直流配線パターン１の直流配線パターン部１１〜１３を流れる電流の経路を、それぞれ第２の接続導体８１，８３，８５の下に導くことができる。これにより、図１７に示す浮遊インダクタンスＬ２と浮遊インダクタンスＬ７２および浮遊インダクタンスＬ２と浮遊インダクタンスＬ８２が、それぞれ破線Ｍ４，Ｍ５に示すように磁気的に結合される。また、直流配線パターン部１１〜１３を流れる電流は、第２の接続導体８１，８３，８５を流れる電流方向とは逆方向であるから、スイッチング電流により発生する磁束が相互に打消され、浮遊インダクタンスを低減することができる。
さらに、直流配線パターン部１１〜１３に絶縁体９０１〜９０３を設けることによって、第２の接続導体８１，８３，８５を直流配線パターン部１１〜１３と近接して設けることが可能になる。しかも、これらの絶縁体９０１〜９０３の厚さは、数百μ程度まで薄くできる。したがって、浮遊インダクタンスＬ２と浮遊インダクタンスＬ７２および浮遊インダクタンスＬ８２との磁気的な結合を強め、浮遊インダクタンスの低減効果をさらに高めることができる。
以上、第６の実施形態によれば、直流配線用の導体である第２の接続導体８１，８３，８５を隣接する第４の接続導体８２，８４，８６と共通化することで、部品点数を少なくして工程を簡素化できる。そして、これらを共通化しても、第２の接続導体８１，８３，８５と第１の接続導体７１，７３，７５、第３の接続導体７２，７４，７６との間の絶縁性能、あるいは空間的な位置関係は変更されない。したがって、第２の実施形態の半導体パワーモジュール１１２によれば、少ない部品点数で第５の実施形態と同様の浮遊インダクタンス低減効果やノイズ低減効果を得ることができる。
［第７の実施形態］
図２４は、この発明の第７の実施形態である半導体パワーモジュールの主要部分の断面構成を示す断面図である。
図２４には、この半導体パワーモジュール１１７の、第６の実施形態を示す図２１に相当する断面を示している。半導体パワーモジュール１１７が第６の実施形態と異なるのは、第１の絶縁基板４の上面でその主面が垂直となるように配置された第２の接続導体８１，８３，８５の上下左右が一様に、絶縁層９１０，９３０，９５０によって覆われていることである。
すなわち、第７の実施形態では、第２の接続導体８１，８３，８５が絶縁層９１０，９３０，９５０によって包まれており、その両側面に第１の接続導体７１，７３，７５と第３の接続導体７２，７４，７６が配置されている。その他の構成は、図１１などに示す第５の実施形態と同一であるので、図２４では対応する番号を付けてそれらの説明を省略する。
以上、第７の実施形態の半導体パワーモジュール１１７では、第６の実施形態で使用されていた第２の絶縁基板９１〜９６および絶縁体９０１〜９０３に代えて、厚さ数百μ程度の絶縁層９１０，９３０，９５０を利用した点に特徴があり、これにより半導体パワーモジュール１１７の構成部品の点数を減らすことができる。また、こうした絶縁層９１０，９３０，９５０を使用しても、第２の接続導体８１，８３，８５と第１の接続導体７１，７３，７５、第３の接続導体７２，７４，７６との間の絶縁性能、あるいは空間的な位置関係は変更されない。したがって、第７の実施形態の半導体パワーモジュール１１７によれば、少ない部品点数で第１の実施形態と同様の浮遊インダクタンス低減効果やノイズ低減効果を得ることができる。
［第８の実施形態］
図２５は、この発明の第８の実施形態に対応する半導体パワーモジュールの全体構成を示す平面図であり、図２６は、図２５の半導体パワーモジュールのＹ−Ｙ断面構成を示す断面図である。
図２５の半導体パワーモジュール１１８では、裏面に第１の直流配線パターン１の直流配線パターン部１０が接合され、表面に第２の直流配線パターン２が接合された第３の絶縁基板９７が使用されている。この第３の絶縁基板９７によって、第２の直流配線パターン２が第１の直流配線パターン１の上面に配置される。
このように、第８の実施形態の半導体パワーモジュール１１８は、第５ないし第７の実施形態で左右に並べて配置されていた第１、第２の直流配線パターン１，２を、第３の絶縁基板９７を介して上下方向に配置したものである。これにより、半導体パワーモジュール１１８では、直流配線パターン部１０およびこれに接続する直流配線パターン部１１〜１３と、交流配線パターン３１〜３３だけが、第１の絶縁基板４上の同一平面に接合されることになる。これによって、スイッチング時の電流経路を囲む面積がさらに小さくなる。その他の構成は第１の実施形態と同一であるので、図２５および図２６では対応する番号を付けてそれらの説明を省略する。
以上、第８の実施形態によれば、第２の直流配線パターン２の位置を変更しても、第１の接続導体７１，７３，７５および第３の接続導体７２，７４，７６と第２の接続導体８１，８３，８５および第４の接続導体８２，８４，８６との間の絶縁性能、あるいは空間的な位置関係は変更されない。したがって、第８の実施形態の半導体パワーモジュール１１８によれば、第１および第２の直流配線パターン１，２の浮遊インダクタンスを確実に低減でき、上述した第５ないし第７の実施形態と同様の浮遊インダクタンス低減効果やノイズ低減効果を得ることができる。
［第９の実施形態］
図２７は、第９の実施形態に係る半導体パワーモジュールの全体構成を示す平面図である。
第９の実施形態では、第２の直流配線パターン２を第１の直流配線パターン１と交流配線パターン３との中間位置に配置している。さらに、この半導体パワーモジュール１１９では、図１２に示した第５の実施形態における第１の接続導体７１，７３，７５に第２の絶縁基板９１，９３，９５を介して、第２の接続導体８１，８３，８５を配置することで、第４の接続導体８２，８４，８６を省略している。
ここでは、第２の接続導体８１，８３，８５、第４の接続導体８２，８４，８６を共通化しても、第１の接続導体７１，７３，７５および第３の接続導体７２，７４，７６と第２の接続導体８１，８３，８５との間の絶縁や空間的な位置関係は変わらない。したがって、第９の実施形態によれば少ない部品点数で、第５の実施形態と同様の浮遊インダクタンス低減効果やノイズ低減効果を得ることができる。
なお、ここまで説明した第５ないし第９の実施形態において、ＩＧＢＴ１１ｓ〜１３ｓとＩＧＢＴ３１ｓ〜３３ｓをＭＯＳＦＥＴやバイポーラトランジスタ等に置き換えても、それらの接続に用いられる交流配線用の導体７（第１の接続導体７１，７３，７５および第３の接続導体７２，７４，７６）と直流配線用の導体８（第２の接続導体８１，８３，８５および第４の接続導体８２，８４，８６）との間の絶縁性能、あるいは空間的な位置関係は変わらない。また、第５ないし第９の実施形態において、ＩＧＢＴ３１ｓ〜３３ｓとＦＷＤ１１ｄ〜１３ｄだけをそれぞれＭＯＳＦＥＴやバイポーラトランジスタ等に置き換えて、残りのＦＷＤ３１ｄ〜３３ｄとＩＧＢＴ１１ｓ〜１３ｓを省略する場合でも、第１の接続導体７１，７３，７５と第２の接続導体８１，８３，８５との間の絶縁性能、あるいは空間的な位置関係は変わらない。したがって、半導体チップとしてＭＯＳＦＥＴやバイポーラトランジスタ等を使用した半導体装置についても、同様に浮遊インダクタンスの低減効果やノイズ低減効果を実現することができる。
さらに、配線パターンの熱抵抗はセラミック基板の熱抵抗に比べ小さく無視できると仮定し、半導体チップの冷却性能について検討する。第５ないし第９の実施形態に記載された半導体チップは第１の絶縁基板４を介して放熱体５に接続されている構造であり、従来技術として説明したものと同等な熱抵抗を実現できる。したがって、第５ないし第９の実施形態に記載した半導体装置では、従来技術に記載された半導体チップと同等の冷却性能が維持できる。
［第１０の実施形態］
つぎに、第６、第７、第８の実施形態で説明したような、第２の接続導体８１，８３，８５と第１の接続導体７１，７３，７５および第３の接続導体７２，７４，７６を一体化した配線部材について、その製作工程を説明する。
図２８は、導体バーの組立て工程を説明する図である。図２８において破線部は谷折線、一点破線は山折線を示す。
図２８（Ａ）に示す形状に切断された板状の導体８０を、同図（Ｂ）に示すように折り曲げ加工をする。これにより、導体８０が第２の接続導体８１と導電性の支持部材８１ａ，８１ｂとして一体に成型できる。
図２８（Ｃ）に示す形状に切断された板状の導体７０Ｒ，７０Ｌを、同図（Ｄ）に示すように折り曲げ加工をする。これにより、導体７０Ｒ，７０Ｌがそれぞれ第１の接続導体７１と導電性の支持部材７１ａ，７１ｂ、および第３の接続導体７２と導電性の支持部材７２ａ，７２ｂとして一体に成型できる。
その後、図２８（Ｅ）に示す形状の絶縁基板９０を用意して、折り曲げ加工済みの導体８０の両面に接合したうえで、さらに絶縁基板９０の両側にそれぞれ折り曲げ加工済みの導体７０Ｒ，７０Ｌを接合する。こうして、各相Ｕ，Ｖ，Ｗの配線用接続導体をそれぞれ一体化した配線用の導体バーとして組み立てることができる。
なお、折り曲げ加工より先に接合加工を行ってもよく、絶縁基板９０はセラミック基板以外の絶縁物であってもよい。
図２９は、別の導体バーの組立て工程を説明する図である。
図２９では、同図（Ｃ）に示すように、一枚の板状の導体７０Ｗを折り曲げ加工することにより、第１の接続導体７１と第３の接続導体７２を一体のものとして成型している。この場合には、一体化した接続導体７０Ｗを、同図（Ｅ）に示す形状の絶縁基板９０の両側を跨ぐように配置すれば良い。第５および第９の実施形態に用いられる導体バーも、同様な構成により一体化した配線部材として組み立てることができる。
以上、この発明の実施形態によれば、配線部材の一体化により半導体パワーモジュールの部品数を低減できる。また、部品数の低減により位置決め等の工程を少なくでき、生産コストを抑えることができる。
１ 第１の直流配線パターン
２ 第２の直流配線パターン
３，３１〜３３ 交流配線パターン
４ 第１の絶縁基板（セラミック基板）
５ 放熱体
６ 放熱体接続用パターン
７，７１，７３，７５ 第１の接続導体(交流配線用の導体)
８，８１，８３，８５ 第２の接続導体(直流配線用の導体)
９，９１〜９６ 第２の絶縁基板（セラミック基板）
１０，１１〜１３ 直流配線パターン部
１１ｓ〜１３ｓ，３１ｓ〜３３ｓ ＩＧＢＴ(半導体チップ)
１１ｄ〜１３ｄ，３１ｄ〜３３ｄ ＦＷＤ(半導体チップ)
５１〜５６ 制御信号用の配線ワイヤ
５７Ｎ，５７Ｐ，５７Ｕ，５７Ｖ，５７Ｗ 引き出しワイヤ
６１Ｕ，６２Ｕ 交流配線用のワイヤ
６３Ｕ，６４Ｕ 直流配線用のワイヤ
７１ａ〜７６ａ，７１ｂ〜７６ｂ，８１ａ〜８６ａ，８１ｂ〜８６ｂ 導電性の支持部材
７２，７４，７６ 第３の接続導体(交流配線用の導体)
８２，８４，８６ 第４の接続導体(直流配線用導体)
Ｌ１〜Ｌ９ モジュール内の浮遊インダクタンス

Claims (1)

  1. 第１の直流配線パターンの所定位置に第１のスイッチング素子および第１のダイオードの半導体チップが実装され、交流配線パターンの所定位置に第２のスイッチング素子および第２のダイオードの半導体チップが実装され、前記半導体チップの放熱用基板を有する半導体パワーモジュールにおいて、
    前記第１の直流配線パターンと前記交流配線パターンとが同一平面に接合された第１の絶縁基板と、
    前記第１の絶縁基板上であって前記第１の直流配線パターンに近接して配置された第２の直流配線パターンと、
    前記第１の直流配線パターンに実装された前記第１のダイオードを前記交流配線パターンと電気的に接続する第１の接続導体と、
    前記交流配線パターンに実装された前記第２のスイッチング素子を前記第２の直流配線パターンと電気的に接続する第２の接続導体と、
    前記第１の直流配線パターンに実装された前記第１のスイッチング素子を前記交流配線パターンと電気的に接続する第３の接続導体と、
    前記交流配線パターンに実装された前記第２のダイオードを前記第２の直流配線パターンと電気的に接続する第４の接続導体と、
    一方の平面には前記第１または第３の接続導体が接合されるとともに、他方の平面に前記第２または第４の接続導体が接合された第２の絶縁基板と、
    を備え、
    前記第２の直流配線パターンは、前記第１の直流配線パターンの上面に配置された第３の絶縁基板に接合され、
    前記第１の直流配線パターンおよび前記交流配線パターンが配置される方向に対して直交する一の方向に前記第１の直流配線パターンでは前記第１のダイオードおよび前記第１のスイッチング素子がこの順に配置されるとともに、前記交流配線パターンでは前記第２のスイッチング素子および前記第２のダイオードがこの順に配置されており、
    前記第２の絶縁基板は、その表面および裏面に前記第１の接続導体および前記第２の接続導体が近接して配置されるとともに、前記第３の接続導体および前記第４の接続導体が近接して配置されていることを特徴とする半導体パワーモジュール。
JP2009167639A 2009-07-16 2009-07-16 半導体パワーモジュール Expired - Fee Related JP5293473B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009167639A JP5293473B2 (ja) 2009-07-16 2009-07-16 半導体パワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009167639A JP5293473B2 (ja) 2009-07-16 2009-07-16 半導体パワーモジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013124928A Division JP5704190B2 (ja) 2013-06-13 2013-06-13 半導体パワーモジュール

Publications (2)

Publication Number Publication Date
JP2011023570A JP2011023570A (ja) 2011-02-03
JP5293473B2 true JP5293473B2 (ja) 2013-09-18

Family

ID=43633374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009167639A Expired - Fee Related JP5293473B2 (ja) 2009-07-16 2009-07-16 半導体パワーモジュール

Country Status (1)

Country Link
JP (1) JP5293473B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5825843B2 (ja) * 2011-05-19 2015-12-02 株式会社日立製作所 半導体ユニット及び電力変換装置
JP5342623B2 (ja) * 2011-09-15 2013-11-13 三菱電機株式会社 スイッチング電源装置
JP5971263B2 (ja) * 2012-02-09 2016-08-17 富士電機株式会社 半導体装置
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
WO2014014012A1 (ja) * 2012-07-19 2014-01-23 三菱電機株式会社 電力用半導体モジュール
GB2515318B (en) * 2013-06-19 2016-05-18 Protean Electric Ltd Inverter for an electric motor or generator
JP6406815B2 (ja) 2013-11-29 2018-10-17 株式会社東芝 半導体装置
JP6226765B2 (ja) 2014-02-07 2017-11-08 株式会社東芝 半導体素子、半導体素子の製造方法、および半導体装置
JP2015173147A (ja) 2014-03-11 2015-10-01 株式会社東芝 半導体装置
JP2015225988A (ja) * 2014-05-29 2015-12-14 パナソニックＩｐマネジメント株式会社 半導体装置
WO2016059702A1 (ja) 2014-10-16 2016-04-21 新電元工業株式会社 半導体モジュール
JP6768843B2 (ja) * 2017-01-30 2020-10-14 三菱電機株式会社 パワー半導体装置の製造方法およびパワー半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725954B2 (ja) * 1992-07-21 1998-03-11 三菱電機株式会社 半導体装置およびその製造方法
JP2006186170A (ja) * 2004-12-28 2006-07-13 Nissan Motor Co Ltd 半導体装置
JP2007042796A (ja) * 2005-08-02 2007-02-15 Toshiba Corp 電力用半導体素子及びインバータ装置
JP4885046B2 (ja) * 2007-04-20 2012-02-29 三菱電機株式会社 電力用半導体モジュール

Also Published As

Publication number Publication date
JP2011023570A (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
JP5293473B2 (ja) 半導体パワーモジュール
JP6272385B2 (ja) 半導体装置
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
JP5841500B2 (ja) スタック型ハーフブリッジ電力モジュール
JP5644440B2 (ja) パワー半導体モジュール
JP5746079B2 (ja) 三次元電流経路制御を採用したボンドワイヤレス電源モジュール
JP6836201B2 (ja) 電力変換装置
US10319671B2 (en) Semiconductor package with leadframe
EP3522213B1 (en) Semiconductor device
WO2019021731A1 (ja) 半導体モジュール
KR102293740B1 (ko) 반도체 모듈과 그것을 이용한 전력 변환 장치
WO2020021843A1 (ja) 半導体装置
CN113875006A (zh) 三电平功率模块
JP7019746B2 (ja) 電力用半導体モジュール
JP4455914B2 (ja) 電力変換装置
JP5704190B2 (ja) 半導体パワーモジュール
JP6123722B2 (ja) 半導体装置
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
JP7192235B2 (ja) 半導体装置
WO2021014875A1 (ja) 半導体装置
CN117438412A (zh) 半导体模块

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

R150 Certificate of patent or registration of utility model

Ref document number: 5293473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees