CN111033735A - 半导体模块以及电力变换装置 - Google Patents

半导体模块以及电力变换装置 Download PDF

Info

Publication number
CN111033735A
CN111033735A CN201880052280.7A CN201880052280A CN111033735A CN 111033735 A CN111033735 A CN 111033735A CN 201880052280 A CN201880052280 A CN 201880052280A CN 111033735 A CN111033735 A CN 111033735A
Authority
CN
China
Prior art keywords
semiconductor switching
control
switching elements
pattern
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880052280.7A
Other languages
English (en)
Other versions
CN111033735B (zh
Inventor
中岛纯一
森崎翔太
玉田美子
中山靖
根岸哲
津田亮
林田幸昌
伊达龙太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111033735A publication Critical patent/CN111033735A/zh
Application granted granted Critical
Publication of CN111033735B publication Critical patent/CN111033735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/45186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/45187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/45686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/45687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

多个半导体开关元件(12)的栅极通过导线(15)与共同的栅极控制图案(10)电连接。多个半导体开关元件(12)的源极通过导线(16)与共同的源极控制图案(11)电连接。栅极控制图案(10)针对并联连接而并行动作的多个半导体开关元件(12)隔着源极控制图案(11)配置，所以导线(15)比导线(16)长，具有比导线(16)大的电感。由此，减轻或者抑制并联连接而并行动作的多个半导体开关元件(12)中的栅极振荡。

Description

半导体模块以及电力变换装置
技术领域
本发明涉及半导体模块以及电力变换装置，更特定而言涉及具备并行动作的多个半导体开关元件的电力用的半导体模块、以及具备该半导体模块的电力变换装置。
背景技术
在逆变器、转换器等电力变换装置中使用的绝缘型的电力用半导体模块中，为了大电流化，应用在同一模块内搭载多个半导体开关元件而并行动作的技术。
另一方面，在这样的结构中，即使在并行动作的多个半导体开关元件具有相互等同的特性的情况下，由于模块内的布线的偏差，在使多个半导体元件并行动作时，可能在开关特性中产生偏差。
另外，在并行动作的半导体开关元件的个数增加时，由于元件配置面积的增加、布线的复杂化等，并行动作的多个半导体元件之间的寄生电感增加。
起因于这样的并行动作的半导体开关元件之间的动作偏差和元件之间的寄生电感的增加，伴随由于半导体开关元件的寄生电容和元件之间的寄生电感引起的控制电极(栅极)的电位振动所致的正反馈放大，存在发生半导体开关元件的电压以及电流振荡的、被称为所谓“栅极振荡”的现象的可能性。栅极振荡除了成为半导体元件的劣化、破坏等的原因以外，还可能成为向模块外部的放射噪声、向外部电路的传导噪声等的原因。
为了抑制这样的栅极振荡，在专利文献1(日本特开2005-129826号公报)中，记载了成为对半导体元件的栅极布线串联地连接电阻元件的结构。同样地，在专利文献2(日本专利第4138192号公报)中，记载了将高频损失元件与栅极布线串联地连接的结构。
另一方面，为了降低成为栅极振荡的主要原因的开关特性的偏差，在专利文献3(日本特开2000-209846号公报)中，记载了调整并联连接的多个半导体元件的发射极布线的电感以及电阻，降低元件之间的电流失衡的结构。另外，在专利文献4(日本专利第4484400号公报)中，记载了为了在多个半导体元件之间使基准电位均匀化，在尽可能接近的位置，且用不会受到主电流的影响的导电体，连接形成于多个开关元件的半导体芯片的发射极电极彼此的结构。
现有技术文献
专利文献
专利文献1：日本特开2005-129826号公报
专利文献2：日本专利第4138192号公报
专利文献3：日本特开2000-209846号公报
专利文献4：日本专利第4484400号公报
发明内容
在专利文献1以及2中，通过缓和半导体开关元件的导通截止来抑制栅极振荡。然而，在专利文献1中，仅用栅极电阻降低栅极振荡，所以栅极电阻以及栅极振荡处于折衷关系。即，通过附加大的栅极电阻，振荡被降低，另一方面，开关速度也变慢，从而存在电力损失增加的问题。
另外，在专利文献2中，利用铁氧体等磁性体降低栅极振荡，但在高温下动作的电力用半导体模块中，根据磁性体的居里温度的关系，存在越成为高温，振荡降低效果变得越弱的问题。另外，需要将高频损失元件安装到模块内部，所以安装时的高频损失元件的可靠性、零件个数的增加成为问题。
根据专利文献3的结构，通过附加基于旁通部的电感，使半导体开关元件之间的电流分担均等化，另一方面，半导体开关元件之间的电感增加。因此，由于半导体开关元件的寄生电容与元件之间的电感，存在易于发生栅极振荡的可能性。
进而，在专利文献4中，记载了通过IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)的发射极电位的均匀化，即使在负载短路时，也能够抑制栅极电位的振荡现象，为此，应用了在主电流流过的图案侧设置发射极控制用电极，通过在短路电流流过时发生的电压下降提高发射极电位，从而抑制电流的结构。然而，通过该结构起到的电流抑制效果在通常动作时也发生，所以存在由于开关速度的降低而导致电力损失的增加的可能性。
本发明是为了解决这样的问题而完成的，本发明的目的在于在具有并联连接而并行动作的多个半导体开关元件的半导体模块中，不会使电力损失增加而减轻或者抑制栅极振荡。
在本发明的某个方案中，在具备并行动作的多个半导体开关元件的电力用半导体模块中，具备搭载有多个半导体开关元件的绝缘基板、和第1及第2导线。在绝缘基板上，对多个半导体开关元件共同地，设置主电极控制图案以及控制电极控制图案。主电极控制图案以及控制电极控制图案与多个半导体开关元件的驱动电路电连接。进而，在绝缘基板上，与多个半导体开关元件的各个对应地，设置主电极焊盘以及控制电极焊盘。主电极焊盘与各半导体开关元件的主电极电连接。控制电极焊盘与各半导体开关元件的控制电极电连接。第1导线对各半导体开关元件的主电极焊盘和主电极控制图案进行电连接。第2导线对各半导体开关元件的控制电极焊盘和控制电极控制图案进行电连接。相对在多个半导体开关元件各自的主电极焊盘之间经由第1导线以及主电极控制图案形成的第1路径的布线电感，在多个半导体开关元件各自的控制电极焊盘之间经由第2导线以及控制电极控制图案形成的第2路径的布线电感更大。
根据本发明，在具有并联连接而并行动作的多个半导体开关元件的半导体模块中，控制电极焊盘之间的布线电感大于主电极焊盘之间的布线电感。因此，在并联连接而并行动作的多个半导体开关元件中，不会使电力损失增加而能够减轻或者抑制栅极振荡。
附图说明
图1是说明本实施方式1所涉及的电力用半导体模块的第1结构例的概略性的电气电路图。
图2是说明实施方式1所涉及的电力用半导体模块的第2结构例的概略性的电气电路图。
图3是实施方式1所涉及的电力用半导体模块的俯视示意图。
图4是概略地示出图3所示的电力用半导体模块的内部的俯视示意图。
图5是示意地示出图3所示的电力用半导体模块的剖面的一部分的剖面图。
图6是图3所示的半导体元件(半导体开关元件以及回流二极管)的俯视示意图。
图7是搭载有图3所示的电力用半导体模块的元件搭载基板的俯视示意图。
图8是图3所示的元件搭载基板上的要素的简易的等价电路。
图9是实施方式1的变形例所涉及的电力用半导体模块的元件搭载基板中的俯视示意图。
图10是用于说明实施方式2所涉及的电力用半导体模块的第1结构例的元件搭载基板中的俯视示意图。
图11是用于说明实施方式2所涉及的电力用半导体模块的第2结构例的元件搭载基板中的俯视示意图。
图12是用于说明实施方式2所涉及的电力用半导体模块的第3结构例的元件搭载基板中的俯视示意图。
图13是用于说明实施方式2所涉及的电力用半导体模块的第4结构例的元件搭载基板中的俯视示意图。
图14是用于说明实施方式2所涉及的电力用半导体模块的第5结构例的元件搭载基板中的俯视示意图。
图15是用于说明实施方式2所涉及的电力用半导体模块的第6结构例的元件搭载基板中的俯视示意图。
图16是用于说明实施方式2所涉及的电力用半导体模块的第7结构例的元件搭载基板中的俯视示意图。
图17是用于说明实施方式2所涉及的电力用半导体模块的第8结构例的元件搭载基板中的俯视示意图。
图18是用于说明实施方式2所涉及的电力用半导体模块的第9的结构例的元件搭载基板中的俯视示意图。
图19是用于说明图17以及图18的结构例中的导线的优选的连接部位的部分性的俯视示意图。
图20是用于说明实施方式3所涉及的电力用半导体模块的第1结构例的元件搭载基板中的俯视示意图。
图21是用于说明实施方式3所涉及的电力用半导体模块的第2结构例的元件搭载基板中的俯视示意图。
图22是用于说明实施方式3所涉及的电力用半导体模块的第3结构例的元件搭载基板中的俯视示意图。
图23是用于说明实施方式4所涉及的电力用半导体模块的第1结构例的元件搭载基板中的俯视示意图。
图24是用于说明实施方式4所涉及的电力用半导体模块的第2结构例的元件搭载基板中的俯视示意图。
图25是用于说明实施方式4所涉及的电力用半导体模块的第3结构例的元件搭载基板中的俯视示意图。
图26是用于说明实施方式4所涉及的电力用半导体模块的第4结构例的元件搭载基板中的俯视示意图。
图27是用于说明实施方式4所涉及的电力用半导体模块的第5结构例的元件搭载基板中的俯视示意图。
图28是用于说明实施方式4所涉及的电力用半导体模块的第6结构例的元件搭载基板中的俯视示意图。
图29是用于说明实施方式4所涉及的电力用半导体模块的第7结构例的元件搭载基板中的俯视示意图。
图30是用于说明实施方式4所涉及的电力用半导体模块的第8结构例的元件搭载基板中的俯视示意图。
图31是用于说明实施方式5所涉及的电力用半导体模块的第1结构例的元件搭载基板中的俯视示意图。
图32是用于说明实施方式5所涉及的电力用半导体模块的第2结构例的元件搭载基板中的俯视示意图。
图33是用于说明图32的结构的变形例的元件搭载基板中的俯视示意图。
图34是用于说明实施方式5所涉及的电力用半导体模块的第3结构例的元件搭载基板中的俯视示意图。
图35是用于说明实施方式6所涉及的电力用半导体模块的第1结构例的俯视示意图。
图36是用于说明实施方式6所涉及的电力用半导体模块的第2结构例的俯视示意图。
图37是示出应用实施方式7所涉及的电力变换装置的电力变换系统的结构的框图。
(附图标记说明)
1：漏电极；2：源电极；3、3a、3b、3x、3y：源极控制电极；4、4a、4b、4x、4y：栅极控制电极；5：框体；6：基体板；7、7a、7b：绝缘基板；8：漏极图案；9：源极图案；10、10a、10b、28：栅极控制图案；11、29：源极控制图案；12：半导体开关元件；13：回流二极管；14：源极导线；15、15a～15d：栅极控制导线；16、16a～16d：源极控制导线；17：源极焊盘；18：栅极焊盘；19：绝缘膜；20：漏极焊盘；21：阳极焊盘；22：阴极焊盘；23、25：接合材料；24：背面图案；26：栅极电阻；27、30、37：栅极控制图案间导线；31、38：源极控制图案间导线；32、34：源极焊盘间导线；33：源极图案间导线；35：输出电极；36、36x、36y：漏极读出电极；39：上下支路图案间导线；40：布线图案；50：连接节点图案；100：电力用半导体模块；101、102、104：电极；200、200a～200d：元件搭载基板；200u：元件搭载基板(单一基板)；300：电力变换系统；310：电力变换装置；311：主变换电路；313：控制电路；320：电源；330：负载；Nc1、Nc2、Ns：节点。
具体实施方式
以下，参照附图，详细说明本发明的实施方式。此外，以下，对图中的同一或者相当部分附加同一符号，在原则上不反复其说明。
实施方式1.
图1以及图2是说明本实施方式1所涉及的电力用半导体模块100的第1结构例的概略性的电气电路图。
参照图1，实施方式1所涉及的电力用半导体模块100具有并联连接的多个半导体开关元件12。半导体开关元件12是自消弧型的半导体开关元件，代表性地，由MOSFET(MetalOxide Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)构成。以下，设为半导体开关元件12是MOSFET，具有作为主电极的源极以及漏极、和作为控制电极的栅极而进行说明。电力用半导体模块100能够应用于逆变器、转换器等电力变换装置。
各半导体开关元件12的漏极与共同的电极101电连接，各半导体开关元件12的源极与共同的电极102电连接。进而，各半导体开关元件12的栅极与共同的电极104电连接。其结果，在电力用半导体模块100中，多个半导体开关元件12在电极101以及102之间并联连接，根据电极104的电位并行地动作。通过并行动作，电力用半导体模块100能够大电流化。
此外，在图1的结构例中，针对各半导体开关元件12，逆并联地连接回流二极管13。或者，还能够如图2的结构例，省略回流二极管13的配置。例如，在能够通过半导体开关元件12的内置二极管或者内置SBD(Schottky Barrier Diode，肖特基势垒二极管)形成与回流二极管13同样的回流路径的情况下，无需设置回流二极管13，而能够构成电力用半导体模块100。
此外，半导体开关元件12以及回流二极管13的各个由宽能带隙半导体构成。宽能带隙半导体例如是碳化硅(SiC)、氮化镓(GaN)、氧化镓(Ga2O3)、以及金刚石(C)中的任意材料。
宽能带隙半导体相比于以往的硅半导体，耐电压性更优良。因此，通过由宽能带隙半导体构成半导体开关元件12以及回流二极管13的各个，能够与以往的硅系的半导体元件相比，以一半以下的厚度，控制等同的电压。其结果，能够使构成半导体开关元件12以及回流二极管13的各个的芯片变小。另外，相比于以往的硅系的半导体元件，与厚度变薄的量对应地，电阻变小，所以能够降低损失。
此外，在包括实施方式1的以下的各实施方式中例示的、并联连接的半导体开关元件12(以及回流二极管13)的个数是例示，在并联连接任意的个数的半导体开关元件12(以及回流二极管13)的电力用半导体模块100中，能够同样地应用以下说明的构造。
接下来，使用图3至图7，说明实施方式1所涉及的电力用半导体模块100的构造。此外，在图3以及图4中，示出由4个元件搭载基板200构成电力用半导体模块100的例子，但各元件搭载基板200的结构相同，所以以下说明1个元件搭载基板200的结构。
图3是实施方式1所涉及的电力用半导体模块100的俯视示意图，图4是概略地示出图3所示的电力用半导体模块100的内部的俯视示意图。进而，图5是示意地示出图3所示的电力用半导体模块的剖面的一部分的剖面图，图6是图3所示的半导体元件(半导体开关元件12以及回流二极管13)的俯视示意图。另外，图7是图3所示的电力用半导体模块100的元件搭载基板200的俯视示意图。
参照图3，电力用半导体模块100具备漏电极1、源电极2、源极控制电极3、栅极控制电极4、框体5、基体板6、输出电极35、以及漏极读出电极36。栅极控制电极4与图1的电极104对应。漏电极1、源电极2以及输出电极35的各个与图1的电极101或者102对应。
基体板6是用于将在电力用半导体模块100的内部发生的热向外部释放的金属制的散热体。漏电极1、源电极2以及输出电极35向框体5的外部露出，能够在与电力用半导体模块100的外部之间实现电接触。例如，这些电极与电力变换装置的母线等电连接。
参照图4，电力用半导体模块100还包括绝缘基板7、和在绝缘基板7上形成的漏极图案8、源极图案9、栅极控制图案10、以及源极控制图案11。绝缘基板7代表性地是陶瓷制的，但也可以使用具有树脂绝缘层的金属基板的绝缘层部分构成。
参照图5，在绝缘基板7的表面(图6的上方)，通过钎焊等接合布线图案40。该布线图案40包括上述漏极图案8、源极图案9、栅极控制图案10、以及源极控制图案11。在绝缘基板7的背面(图6的下方)也与表面侧同样地接合布线图案(以下还称为“背面图案”)24。
绝缘基板7在背面图案24侧，通过接合材料23与基体板6接合。进而，在绝缘基板7的表面侧，在布线图案40上，通过接合材料25，接合在图1以及图2中也示出的半导体开关元件12以及回流二极管13。此外，作为接合材料23、25，能够使用焊料、银膏材料、或者、铜膏材料等。这样，通过向绝缘基板7搭载布线图案以及半导体元件(半导体开关元件12以及回流二极管13等的总称)，构成元件搭载基板200。
参照图6，半导体开关元件12的各个在形成于元件背面侧的漏极焊盘20处，接合到在绝缘基板7上形成的漏极图案8。同样地，回流二极管13的各个在形成于背面侧的阴极焊盘22处，接合到与半导体开关元件12共同的漏极图案8。
在半导体开关元件12各自的表面侧，形成源极焊盘17以及栅极焊盘18。源极焊盘17以及栅极焊盘18的终端部被绝缘膜19覆盖。源极焊盘17、栅极焊盘18、以及漏极焊盘20与半导体开关元件12的源极、栅极、以及漏极电连接。半导体开关元件12的源极、栅极、以及漏极经由源极焊盘17、栅极焊盘18、以及漏极焊盘20，与半导体开关元件12的外部电连接。
同样地，在回流二极管13的表面侧，形成阳极焊盘21。阳极焊盘21的终端部被绝缘膜19覆盖。阳极焊盘21以及阴极焊盘22与回流二极管13的阳极以及阴极电连接。回流二极管13的阳极以及阴极经由阳极焊盘21以及阴极焊盘22，与回流二极管13的外部电连接。
再次参照图4，电力用半导体模块100例如具有4张元件搭载基板200。在图4的结构例中，电力用半导体模块100如后述实施方式5，具有逆变器、转换器等电力变换装置的上下支路量的结构。例如，搭载于4张元件搭载基板200中的2张的半导体开关元件12以及回流二极管13通过在漏电极1以及输出电极35之间并联连接而并行动作，构成上支路。即，漏电极1与图1中的电极101对应，输出电极35与图1中的电极102对应。
另一方面，搭载于剩余的2张元件搭载基板200的半导体开关元件12以及回流二极管13通过在输出电极35以及源电极2之间并联连接而并行动作，构成下支路。即，输出电极35与图1中的电极101对应，源电极2与图1中的电极102对应。
在本实施方式所涉及的电力用半导体模块中，各元件搭载基板200的结构相同。进而，通过搭载于单一的元件搭载基板200的半导体开关元件，也能够实现本发明的电力用半导体模块。因此，在以下的说明中，只要不是与多个元件搭载基板200之间的结构相关联，代表性地说明单一的元件搭载基板200(特别是在漏电极1以及输出电极35之间电连接的元件搭载基板200)的结构。换言之，本发明所涉及的电力用半导体模块只要其特征不是在于多个元件搭载基板200之间的结构，能够通过将具有以下说明的各实施方式所涉及的结构的元件搭载基板具备任意的个数(包括单数以及多个这两方)而实现。
再次参照图6以及图7，各半导体开关元件12在栅极焊盘18处，通过栅极控制导线15，与栅极控制图案10电连接。
各半导体开关元件12在源极焊盘17处，通过源极控制导线16，与源极控制图案11电连接。源极控制图案11与源极控制电极3电连接。源极控制导线16被缝接(stitch)到半导体开关元件12的源极焊盘17以及回流二极管13的阳极焊盘21。
进而，各半导体开关元件12的源极焊盘17通过回流二极管13的源极导线14，与绝缘基板7上的源极图案9电连接。源极导线14被缝接到半导体开关元件12的源极焊盘17以及回流二极管13的阳极焊盘21(图6)。
栅极控制图案10与栅极控制电极4电连接。源极图案9与输出电极35电连接。进而，漏极图案8与漏电极1电连接。
另外，虽然省略图示，形成于各半导体开关元件12的背面侧的漏极焊盘20与绝缘基板7上的漏极图案8电连接。通过这样的结构，配置于绝缘基板7上的多个半导体开关元件12以及多个回流二极管13在与图1的电极101以及102分别相当的、漏电极1以及输出电极35之间电并联连接。
进而，通过固定于框体5的金属制的源极控制电极3以及栅极控制电极4与电力用半导体模块100的未图示的驱动电路(驱动器)电连接，利用从该驱动电路(驱动器)输出的控制信号(代表性地是脉冲状的2值电压信号)控制各半导体开关元件12的源极以及栅极之间的电位差(即栅极电压)，从而并联连接的多个半导体开关元件12被共同地进行导通截止控制，并行动作。
然而，在电力用半导体模块100中，存在在并行动作的多个半导体开关元件12中，起因于元件之间的布线常数的偏差、急剧的开关动作等，在半导体开关元件12的栅极电压中发生未意图的振荡(栅极振荡)的可能性。
例如，在使用L负载(电感)的双脉冲开关动作中，在接通时或者断开时，在半导体开关元件12的栅极电压中可能发生振幅大的栅极振荡。其是由半导体开关元件12的寄生电容、和与半导体开关元件12连接的布线的寄生电感形成的LC谐振电路引起的。或者，在半导体开关元件12由于误动作短路的情况、或者在负载侧等电力用半导体模块100的外部发生短路的情况下，在半导体开关元件12的短路电流上升时、短路电流饱和时、或者短路电流切断时，也有发生栅极振荡的可能性。
在发生这样的栅极振荡时，由于对半导体开关元件12的氧化膜或者内置栅极电阻造成损害，存在成为元件劣化的原因的可能性。另外，起因于电流振荡，存在发生放射噪声或者传输噪声的可能性。进而，在1个元件中发生栅极振荡时，存在经由模块内部的布线对并联连接的其他元件也造成影响的可能性。
因此，在本实施方式所涉及的电力用半导体模块100中，着眼于在输入到半导体开关元件12的栅极的信号振荡的情况下与半导体开关元件12连接的布线成为振荡路径这一点，设置用于抑制栅极振荡的构造。具体而言，在本实施方式所涉及的电力用半导体模块100中，通过使并联配置的半导体开关元件12各自的栅极焊盘18之间的布线电感增加，抑制栅极振荡。
图8是与图3所示的元件搭载基板上的搭载要素有关的简易的等价电路。此外，在图8中，为了简化，说明将半导体开关元件12以及回流二极管13各并联连接2个的结构。
参照图8，并联配置的半导体开关元件12各自的栅极焊盘18之间的信号路径中的布线电感是栅极控制图案10以及栅极控制导线15的电感的合计。此外，在图8中，栅极电阻26与栅极焊盘18相比位于栅极侧，栅极电阻26成为半导体开关元件12的内置电阻，但栅极电阻26还能够连接到栅极焊盘18的外部。在该情况下，在图8中，半导体开关元件12的栅极与栅极电阻26之间的节点与栅极焊盘18对应。
源极焊盘17在图8中与节点Ns对应。在源极焊盘17以及输出电极35之间的路径中，存在由源极导线14以及源极图案9产生的电感。在源极控制电极3以及源极焊盘17之间的路径中，存在由源极控制图案11以及源极控制导线16产生的电感。
在图8中，存在由半导体开关元件12的寄生电容、和布线等的寄生电感形成下述的谐振路径的可能性。
路径PH2通过相邻的半导体开关元件12的漏极·源极间寄生电容、和漏极图案8、栅极控制图案10及栅极控制导线15。另外，路径PH3包括通过相邻的半导体开关元件12的漏极·源极间寄生电容、和源极图案9、栅极控制图案10及栅极控制导线15的路径、以及通过该漏极·源极间寄生电容、和栅极控制图案10、栅极控制导线15、源极控制图案11及源极控制导线16的路径。
路径PH2以及PH3通过半导体开关元件12的栅极，所以在振动被放大时，存在产生栅极振荡的可能性。因此，通过增大对路径PH2、PH3共同的、栅极焊盘18之间的信号路径的阻抗，使高频率下的振荡衰减，能够降低或者抑制栅极振荡。
路径PH1包括通过相邻的半导体开关元件12的漏极·源极间寄生电容、和漏极图案8、源极图案9及源极导线14的路径、以及通过半导体开关元件12的漏极·源极间寄生电容、和源极控制图案11及源极控制导线16的路径。但是，路径PH1虽然不通过半导体开关元件12的栅极，但由于漏极·源极间电压振动，存在栅极电压振动，振动被放大的可能性。因此，通过增大栅极焊盘18之间的信号路径的阻抗，使高频下的振荡衰减，能够降低或者抑制栅极振荡。
另一方面，在并行动作的半导体开关元件12的源极焊盘17之间的布线电感变大的情况下，并联连接的半导体开关元件12的源极电位侧易于出现偏差，易于感应出振荡。因此，在本实施方式中，通过与源极焊盘17之间的布线电感(阻抗)相比，增大栅极焊盘18之间的布线电感(阻抗)，实现栅极振荡的降低或者抑制。
布线电感的阻抗具有随着成为高频而变大的特性，所以针对高频的信号(例如振荡信号)作为高阻抗发挥作用。另外，信号路径的电感具有路径的距离越长并且路径的宽度越窄则变得越大的特性。因此，通过栅极控制图案10和/或栅极控制导线15的设计，能够增大电感。
在图7中，作为用于使栅极焊盘18之间的路径的布线电感大于源极焊盘17之间的布线电感的一个例子，相对半导体开关元件12，隔着源极控制图案11，配置有栅极控制图案10。由此，栅极控制导线15跨越源极控制图案11与栅极控制图案10连接。因此，栅极控制导线15相比于不隔着源极控制图案11而接近半导体开关元件12地配置栅极控制图案10的结构更长，并且，比源极控制导线16更长。其结果，能够增加栅极控制导线15的阻抗、即栅极振荡时的路径的阻抗。其结果，能够降低或者抑制栅极振荡。
即，源极控制图案11与“主电极控制图案”的一个实施例对应，栅极控制图案10与“控制电极图案”的一个实施例对应，源极焊盘17与“主电极焊盘”的一个实施例对应，栅极焊盘18与“控制电极焊盘”的一个实施例对应。进而，源极控制导线16与“第1导线”的一个实施例对应，栅极控制导线15与“第2导线”的一个实施例对应。
或者，通过使栅极控制导线15的径小于源极控制导线16的径、即令栅极控制导线15的剖面积小于源极控制导线16的剖面积，能够使栅极焊盘18之间的路径的布线电感大于源极焊盘17之间的布线电感。
另外，关于栅极控制导线15，通过用铁氧体等相对磁导率为1以上的物质覆盖导线、或者作为导线的构成成分含有该物质，也能够增加栅极控制导线15的阻抗。其结果，能够使栅极焊盘18之间的路径的布线电感大于源极焊盘17之间的布线电感。
这样，根据实施方式1所涉及的电力用半导体模块，使用基于栅极控制图案10的配置位置的栅极控制导线15的布线长度、栅极控制导线15的径、以及栅极控制导线15的材质中的至少1个，增加栅极控制导线15的电感。由此，能够在并联连接的半导体开关元件12之间，使栅极焊盘18之间的路径的布线电感大于源极焊盘17之间的布线电感。其结果，不会由于半导体开关元件12的主电流(漏极·源极电流)的路径的电气电阻值增加而使电力损失增加，能够抑制并联地连接的多个半导体开关元件12中的栅极振荡。
此外，在图9中，关于实施方式1所涉及的电力用半导体模块100的变形例，示出与图7同样的元件搭载基板中的俯视示意图。
参照图9，实施方式1所涉及的电力用半导体模块100的变形例如图2所示，未配置回流二极管13，而并联连接多个(在图9的例子中8个)半导体开关元件12。可理解通过在图7中将回流二极管13置换为半导体开关元件12，得到图9的结构。因此，如图2，即使在仅并联连接半导体开关元件12的结构中，通过与实施方式1同样地成为增大栅极控制导线15的阻抗的结构，能够抑制栅极振荡。
实施方式2.
在实施方式2中，说明通过栅极控制图案10的形状，提高栅极之间的电感的结构。在实施方式2及其以后，关于与实施方式1的共同部分，不反复说明。
图10是用于说明实施方式2所涉及的电力用半导体模块100的第1结构例的与图7同样的元件搭载基板中的俯视示意图。
将图10与图7进行比较，在实施方式2所涉及的电力用半导体模块100的第1结构例中，栅极控制图案10比源极控制图案11更窄地构成。此外，在本实施方式中，栅极控制图案10的宽度是指，并联连接的半导体开关元件12的栅极之间的信号路径的宽度。即，在图7以及图10等俯视示意图中，关于栅极控制图案10，图中的横向与并联连接的半导体开关元件12的栅极之间的信号路径方向相当，图中的纵向与该信号路径的宽度方向相当。
这样，通过使栅极控制图案10的宽度变窄，也能够增大栅极焊盘之间的布线电感。另外，在图10中，与图7不同，栅极控制图案10接近半导体开关元件12地配置而其间未隔着源极控制图案11，但通过栅极控制图案10的狭窄化，能够增大栅极焊盘18之间的布线电感(阻抗)。
即，如果通过使栅极控制图案10的宽度比源极控制图案11的宽度窄，能够使栅极焊盘18之间的布线电感(阻抗)大于源极焊盘17之间的布线电感(阻抗)，则能够降低或者抑制栅极振荡。
图11示出实施方式2所涉及的电力用半导体模块100的第2结构例。
如果通过基于栅极控制图案10的狭窄化的阻抗增大，能够使栅极焊盘18之间的阻抗大于源极焊盘17之间的阻抗，则栅极控制图案10无需如图10那样与源极控制图案11并列地配置。
参照图11，栅极控制图案10也可以配置于介于漏极图案8以及源极图案9之间的位置。在图11的结构例中，也可理解栅极控制图案10比源极控制图案11更窄地构成，栅极控制图案10的电感(阻抗)大于源极控制图案11的电感(阻抗)。
在图12中，示出实施方式2所涉及的电力用半导体模块100的第3结构例。
参照图12，栅极控制图案10与图10以及图11同样地，比源极控制图案11更窄地构成，并且与图7同样地，相对半导体开关元件12在其间隔着源极控制图案11配置。
其结果，除了栅极控制图案10的阻抗以外，还与实施方式1同样地能够提高栅极控制导线15的阻抗，所以能够进一步提高栅极焊盘18之间的阻抗。因此，能够进一步提高降低或者抑制栅极振荡的效果。
在图13以及图14中，示出实施方式2所涉及的电力用半导体模块100的第4及第5结构例。图13以及图14中，栅极控制图案10不具有均匀的宽度，仅一部分与图10～图12同样地变窄。
参照图13，与图10同样地配置的栅极控制图案10在与栅极控制导线15连接的、成为半导体开关元件12的栅极之间的信号路径的部位中，比栅极控制图案10的其他部位更窄。
参照图14，与图12同样地配置的栅极控制图案10在与栅极控制导线15连接的、成为半导体开关元件12的栅极之间的信号路径的部位中，比栅极控制图案10的其他部位更窄。
在图13以及图14的结构例中，在该狭窄的部位中，栅极控制图案10的宽度比源极控制图案11的宽度窄的情况下，即使栅极控制图案10的其他部位的宽度与源极控制图案11相同或者更宽，仍具有降低或者抑制栅极振荡的效果。
在图15以及图16中，示出实施方式2所涉及的电力用半导体模块100的第6及第7结构例。
参照图15，狭窄的栅极控制图案10还能够配置于与搭载半导体开关元件12的绝缘基板7独立地设置的绝缘基板7#上。
或者，参照图16，狭窄的栅极控制图案10也可以在绝缘基板7上，分割成多个图案10a、10b而配置。分割的图案10a、10b通过利用栅极控制图案间导线27连接，能够构成栅极控制图案10。
即使成为图15以及图16的结构，通过使基于栅极控制图案10的布线电感(阻抗)大于基于源极控制图案11的布线电感(阻抗)，能够降低或者抑制栅极振荡。
在图17以及图18中，示出实施方式2所涉及的电力用半导体模块100的第8及第9的结构例。
在图17的结构例中，与和图12同样的栅极控制图案10以及源极控制图案11独立地，在绝缘基板7上，设置栅极控制图案28以及源极控制图案29。栅极控制图案10以及栅极控制图案28通过栅极控制图案间导线30电连接。同样地，源极控制图案11以及源极控制图案29通过源极控制图案间导线31电连接。栅极控制图案间导线30与“图案间导线”的一个实施例对应。
在图18的结构例中，与图17同样的栅极控制图案28以及源极控制图案29分别配置于与搭载半导体开关元件12的绝缘基板7独立地设置的绝缘基板7#a、7#b上。因此，栅极控制图案间导线30对分别配置于绝缘基板7以及7#a的栅极控制图案10以及栅极控制图案28进行电连接。同样地，源极控制图案间导线31对分别配置于绝缘基板7以及7#b的源极控制图案11以及源极控制图案29进行电连接。
即使成为图17以及图18的结构，由于栅极控制图案10比源极控制图案11更窄，所以通过使半导体开关元件12的栅极焊盘18之间的布线电感(阻抗)大于源极焊盘17之间的布线电感(阻抗)，能够降低或者抑制栅极振荡。
进而，在图17以及图18的结构例中，根据栅极控制图案间导线30以及源极控制图案间导线31的连接部位，能够进一步提高栅极振荡的抑制效果。
图19是用于说明图17以及图18的结构例中的导线的优选的连接部位的部分性的俯视示意图。
参照图19，栅极控制图案间导线30在节点Nc1处，与栅极控制图案10连接。另外，针对栅极控制图案10，通过栅极控制导线15a～15d，连接4个半导体开关元件12的栅极焊盘18(图6)。此时，以关于栅极控制图案10中的栅极控制导线15a～15d的连接部位与节点Nc1之间的距离，产生成为等距离的组合的方式，对节点Nc1进行定位。
例如，在图19的栅极控制图案10上，节点Nc1和栅极控制导线15a的连接部位的距离(L1)与节点Nc1和栅极控制导线15d的连接部位的距离(L1)等同。进而，节点Nc1和栅极控制导线15b的连接部位的距离(L2)与节点Nc1和栅极控制导线15c的连接部位的距离(L2)等同。即，节点Nc1与“第1连接部位”的一个实施例对应，栅极控制图案10上的栅极控制导线15a～15d的连接部位的各个与“第2连接部位”的一个实施例对应。
同样地，源极控制图案间导线31在节点Nc2处，与源极控制图案11连接。针对源极控制图案11，通过源极控制导线16a～16d，连接4个半导体开关元件12的源极焊盘17(图6)。此时，以关于源极控制图案11中的源极控制导线16a～16d的连接部位与节点Nc2之间的距离，产生成为等距离的组合的方式，对节点Nc2进行定位。
例如，在图19的源极控制图案11上，节点Nc2和源极控制导线16a的连接部位的距离(L3)与节点Nc2和源极控制导线16d的连接部位的距离(L3)等同。进而，节点Nc2和源极控制导线16b的连接部位的距离(L4)与节点Nc2和源极控制导线16c的连接部位的距离(L4)等同。
在成为这样的结构时，能够针对并联连接的多个半导体开关元件12，均等地提供控制各半导体开关元件12的栅极电压(栅极·源极间电压)的、来自驱动电路(未图示)的栅极控制信号。由此，能够抑制并行动作的半导体开关元件12的开关动作的偏差，所以能够进一步提高栅极振荡的抑制效果。
这样，在并联连接的半导体开关元件12的个数是偶数、即2n个(n：自然数)的情况下，在栅极控制图案10中，以使节点Nc1和栅极控制导线15的连接部位的距离成为等同的半导体开关元件12的组形成n个的方式，对节点Nc1进行定位。关于源极控制图案11中的节点Nc2，也优选以使节点Nc2和源极控制导线16的连接部位的距离成为等同的半导体开关元件12的组形成n个的方式，对节点Nc2进行定位。
此外，在并联连接奇数个、即2n+1个(n：自然数)半导体开关元件12的情况下，关于除了1个以外的2n个半导体开关元件12，通过以形成与上述同样的n个组的方式对节点Nc1以及Nc2进行定位，能够提高栅极振荡的抑制效果。
进而，在图19中，说明了如图17那样栅极控制图案28以及源极控制图案29配置于绝缘基板7上的结构，但即使在如图18那样栅极控制图案28以及源极控制图案29配置于绝缘基板7#a、7#b上的结构中，栅极控制图案10中的与栅极控制图案间导线30的连接部位(节点Nc1)、以及源极控制图案11中的与源极控制图案间导线31的连接部位(节点Nc2)也能够与图19同样地定位。
实施方式3.
在并联连接的半导体开关元件的个数增加时，在搭载于同一绝缘基板的情况下，基板尺寸变大。在绝缘基板大型化时，由应力引起的龟裂、破裂的发生率上升、以及在装配工序以后芯片劣化或者破坏的情况下以绝缘基板为单位成为不良品，所以成品率有可能降低。
因此，在将大量的半导体开关元件搭载到电力用半导体模块的情况下，向多个绝缘基板分散配置半导体开关元件是有用的。在实施方式3中，说明并联连接的多个半导体开关元件12分散配置到多个绝缘基板的结构中的栅极振荡的抑制。
图20是用于说明实施方式3所涉及的电力用半导体模块的第1结构例的元件搭载基板中的俯视示意图。
参照图20，多个半导体开关元件12分散配置到多个绝缘基板7a、7b。由此，电力用半导体模块100包括电并联连接的多个元件搭载基板200a以及200b。
在图1以及图2中，示出由4个元件搭载基板200构成元件搭载基板200的例子，但在实施方式3中，例示2个元件搭载基板200a以及200b之间的电连接结构的特征。即，在具备任意的多个元件搭载基板200的电力用半导体模块中，能够使不同的元件搭载基板200之间的电连接成为以下说明的结构。
元件搭载基板200a、200b的各个例如与图12的元件搭载基板200同样地构成。因此，在元件搭载基板200a、200b的各个中，栅极控制图案10相比于源极控制图案11其宽度更窄，并且相对半导体开关元件12隔着源极控制图案11配置。
进而，在多个元件搭载基板200a以及200b之间，栅极控制图案10彼此通过栅极控制图案间导线37电连接，源极控制图案11彼此通过源极控制图案间导线38电连接。此外，虽然省略图示，在多个元件搭载基板200a以及200b之间，关于漏极图案8彼此、以及源极图案9彼此，也经由未图示的电极或者导线等电连接。
在图20的结构例中，关于搭载于不同的元件搭载基板200a以及200b的半导体开关元件12，也通过栅极控制图案间导线37以及源极控制图案间导线38等并联连接而并行动作。此时，通过使元件搭载基板200a、200b各自的结构与实施方式1和/或实施方式2相同，即使在经由栅极控制图案间导线37以及源极控制图案间导线38的并联连接中，也能够使栅极焊盘之间的电感大于源极焊盘之间的电感。即，源极控制图案间导线38与“第3导线”的一个实施例对应，栅极控制图案间导线37与“第4导线”的一个实施例对应。
进而，关于栅极控制图案间导线37以及源极控制图案间导线38，如在实施方式1中的说明，通过关于导线长度、径、以及材质(包括覆膜化)的至少1个设置差异，能够使栅极控制图案间导线37的阻抗(电感)大于源极控制图案间导线38的阻抗(电感)。由此，栅极振荡的降低或者抑制效果进一步提高。
在图21以及图22中，示出用于说明实施方式3所涉及的电力用半导体模块的第2以及第3结构例的元件搭载基板中的俯视示意图。
参照图21，还能够针对在多个元件搭载基板200a以及200b之间电连接的栅极控制图案10，还连接形成于与搭载半导体开关元件12的绝缘基板7独立的绝缘基板7#a上的栅极控制图案28。在该情况下，能够利用栅极控制图案间导线30，对一方的栅极控制图案10与栅极控制图案28之间进行电连接。
进而，还能够针对在多个元件搭载基板200之间电连接的源极控制图案11，还连接形成于与搭载半导体开关元件12的绝缘基板7独立的绝缘基板7#b上的源极控制图案29。在该情况下，能够利用源极控制图案间导线31，对一方的源极控制图案11与源极控制图案29之间进行电连接。
即使在图21的结构中，通过在跨越多个元件搭载基板200a以及200b并联连接的半导体开关元件12之间，使栅极焊盘18之间的电感大于源极焊盘17之间的电感，也能够得到栅极振荡的降低或者抑制效果。
在图22的结构例中，相比于图21，绝缘基板7#上的栅极控制图案28与绝缘基板7a、7b上的栅极控制图案10的各个通过多个栅极控制图案间导线30连接这一点不同。进而，将栅极控制图案10彼此直接连接的栅极控制图案间导线37的配置被省略。图22的其他部分与图21相同，所以不反复详细的说明。
在图22的结构例中，在多个元件搭载基板200a以及200b之间，栅极控制图案10彼此并非通过利用栅极控制图案间导线37的路径，而是通过利用栅极控制图案间导线30以及栅极控制图案28迂回的路径连接。因此，栅极控制图案10的连接构造中的电感(阻抗)增大，所以通过在并联连接的半导体开关元件12之间，进一步增大栅极焊盘18之间的电感，能够进一步提高栅极振荡的降低或者抑制效果。
这样，根据实施方式3所涉及的电力用半导体模块，关于分散配置于不同的元件搭载基板而并行动作的半导体开关元件12，通过增大栅极焊盘之间的电感，能够减轻或者抑制栅极振荡。
实施方式4.
在实施方式4中，说明通过使并联连接的半导体开关元件的源极焊盘之间的布线电感降低，提高栅极振荡的降低或者抑制效果的结构。在实施方式4中，也与实施方式1以及2同样地，说明各元件搭载基板200的结构。
图23是用于说明实施方式4所涉及的电力用半导体模块的第1结构例的元件搭载基板中的俯视示意图。
参照图23，元件搭载基板200例如与图12同样地构成。因此，在元件搭载基板200中，栅极控制图案10相比于源极控制图案11其宽度更窄地构成，并且相对半导体开关元件12隔着源极控制图案11配置。
进而，与各半导体开关元件12对应地，将源极焊盘17与源极控制图案11连接的源极控制导线16的根数比将栅极焊盘18与栅极控制图案10连接的栅极控制导线15的根数多。例如，在图23的例子中，针对各半导体开关元件12，配置1根栅极控制导线15，进而配置2根源极控制导线16。
通过这样构成，并联连接的多个半导体开关元件12之间的、基于源极控制图案11以及源极控制导线16的源极焊盘17之间的路径的布线电感(阻抗)被降低。
其结果，并联连接的半导体开关元件12的源极电位的偏差被减轻，所以不易感应出振荡，所以除了增大栅极焊盘18之间的布线电感(阻抗)的效果以外，还能够进一步降低或者抑制栅极振荡。
在图24中，示出用于说明实施方式4所涉及的电力用半导体模块的第2结构例的元件搭载基板中的俯视示意图。
在图24的结构例中，相比于图23，还配置源极焊盘间导线34。源极焊盘间导线34对半导体开关元件12的源极焊盘17之间直接进行电连接。由此，通过进一步降低并联连接的多个半导体开关元件12的源极焊盘17之间的布线电感(阻抗)，栅极振荡的降低或者抑制效果进一步提高。
在图25～图27中，示出用于说明实施方式4所涉及的电力用半导体模块的第3～第5结构例的元件搭载基板中的俯视示意图。
在图25～图27中，分别示出图24所示的源极焊盘间导线34的配置的变形例。即，通过将1根或者多根源极焊盘间导线34配置到任意的位置，在半导体开关元件12之间增加源极焊盘17彼此的并联连接路径，能够得到通过降低源极焊盘17之间的布线电感(阻抗)起到的栅极振荡的降低或者抑制效果。即，源极焊盘间导线34与“第5导线”的一个实施例对应。
在图28中，示出用于说明实施方式4所涉及的电力用半导体模块的第6结构例的元件搭载基板中的俯视示意图。
在图28的结构例中，相比于图22，用于在多个元件搭载基板200之间对源极控制图案11彼此进行电连接的源极控制图案间导线38成为多根这一点不同。图28的其他部分与图22相同，所以不反复详细的说明。
由此，能够在并联连接的半导体开关元件12被分散配置的多个元件搭载基板200之间，进一步降低连接源极控制图案11彼此的路径的电感(阻抗)。
此外，在图21的结构中，配置栅极控制图案间导线37以及源极控制图案间导线38这两方，在多个元件搭载基板200a、200b之间，栅极控制图案10彼此以及源极控制图案11彼此被电连接。即使在这样的结构中，通过使源极控制图案间导线38成为多根，使根数多于栅极控制图案间导线37，也能够与图28同样地，降低连接源极控制图案11彼此的路径的电感(阻抗)。
在图29中，示出用于说明实施方式4所涉及的电力用半导体模块的第7结构例的元件搭载基板中的俯视示意图。
在图29的结构例中，相比于图28，在分散配置半导体开关元件12的多个元件搭载基板200a、200b之间，源极图案9彼此通过源极图案间导线33连接。图29的其他部分与图28相同，所以不反复详细的说明。
通过配置源极图案间导线33，能够减轻元件搭载基板200a、200b上的半导体开关元件12之间的源极电位的偏差。或者，不同的元件搭载基板200a、200b上的源极图案9彼此还能够使用电极(未图示)连接。即，源极图案间导线33与“第6导线”的一个实施例对应。
在图30中，示出用于说明实施方式4所涉及的电力用半导体模块的第8结构例的元件搭载基板中的俯视示意图。
在图30的结构例中，相比于图29，在多个元件搭载基板200之间，半导体开关元件12的源极焊盘17彼此进而通过源极焊盘间导线32直接连接。图30的其他部分与图29相同，所以不反复详细的说明。通过配置源极焊盘间导线32，能够进一步减轻不同的元件搭载基板200上的半导体开关元件12之间的源极电位的偏差。即，源极焊盘间导线32与“第7导线”的一个实施例对应。
这样，根据实施方式4所涉及的电力用半导体模块，关于搭载于不同的元件搭载基板200而并行动作的半导体开关元件12，通过减轻源极电位的偏差，能够减轻或者抑制栅极振荡。
此外，在实施方式2～4(图10～图30)中，说明了与图2的结构例对应地，无需配置回流二极管13而仅并联连接多个半导体开关元件12的电力用半导体模块的结构例，但如在实施方式1中的说明，即使在并联连接半导体开关元件12以及回流二极管13的对的电力用半导体模块中，通过应用与图10～图30同样的结构，也能够得到等同的栅极振荡的抑制效果。
实施方式5.
在实施方式5中，说明使用实施方式1～4所示的电力用半导体模块的、电力变换装置的上下支路的结构例。
图31以及图32是用于说明实施方式5所涉及的电力用半导体模块的第1及第2结构例的元件搭载基板中的俯视示意图。
参照图31，实施方式5所涉及的电力用半导体模块包括元件搭载基板200a～200d。元件搭载基板200a、200b通过与图28同样的结构并联连接。因此，搭载于元件搭载基板200a、200b的多个半导体开关元件12并行动作。
元件搭载基板200c、200d相当于使并联连接的元件搭载基板200a、200b旋转180°而配置的例子。因此，关于搭载于元件搭载基板200c、200d的多个半导体开关元件12，也并行动作。
元件搭载基板200a的漏极图案8及元件搭载基板200c的源极图案9、以及元件搭载基板200b的漏极图案8及元件搭载基板200d的源极图案9通过上下支路图案间导线39电连接。
由此，搭载于元件搭载基板200a、200b而并行动作的多个半导体开关元件12、和搭载于元件搭载基板200c、200d而并行动作的多个半导体开关元件12被串联地连接。其结果，能够通过电力用半导体模块100，构成转换器、逆变器等电力变换装置的上下支路。具体而言，能够通过搭载于元件搭载基板200c、200d而并行动作的多个半导体开关元件12构成上支路，并且通过搭载于元件搭载基板200a、200b而并行动作的多个半导体开关元件12构成下支路。
此外，如图32的结构例，成为在与上支路对应的元件搭载基板200c、200d的多个漏极图案8中的仅一部分、和与下支路对应的元件搭载基板200a、200b的源极图案9之间，设置上下支路图案间导线39的结构，也能够与图31的结构例同样地，构成上下支路。即，与上下支路图案间导线39的布线的根数无关地，通过在包含于同一电力用半导体模块的多个元件搭载基板200之间，对漏极图案8以及源极图案9进行电连接，能够利用该电力用半导体模块构成电力变换装置的上下支路。
这样，根据实施方式5的电力用半导体模块，能够减轻或者抑制作为上支路以及下支路的各个动作的并联连接的多个半导体开关元件12的栅极振荡，所以能够使电力变换装置的动作稳定化。
在图33中，示出图32的结构的变形例。图33的变形例相比于图32，在栅极控制图案10以及源极控制图案11的配置位置被调换这一点不同。
具体而言，在图33的变形例中，针对半导体开关元件12隔着栅极控制图案10配置源极控制图案11。即，相对半导体开关元件12，比栅极控制图案10更远地配置源极控制图案11。
即使成为这样的结构，通过与栅极控制图案10的狭窄化(实施方式2)、栅极焊盘之间的电感增大(实施方式3)、以及源极焊盘之间的电感降低(实施方式4)中的至少一部分的组合，也能够在并联连接的半导体开关元件之间，使栅极焊盘之间的路径的布线电感大于源极焊盘之间的布线电感，其结果，能够降低或者抑制栅极振荡。
此外，在实施方式2-4中，也与实施方式1同样地，以相对半导体开关元件，比源极控制图案11更远地配置栅极控制图案10的结构例为中心进行了说明，但在这些各实施方式中，也与图33同样地，能够成为相对半导体开关元件，比栅极控制图案10更远地配置源极控制图案11的变形例。即使在这些变形例中，只要能够通过应用在各实施方式中说明的结构，使栅极焊盘之间的路径的布线电感大于源极焊盘之间的布线电感，则能够同样地降低或者抑制栅极振荡。
在图34中，示出用于说明实施方式5所涉及的电力用半导体模块的第3结构例的元件搭载基板中的俯视示意图。
在图34的结构例中，相对图32的结构例，还配置在图3以及图4中也示出的漏电极1、源电极2以及输出电极35、和源极控制电极3x、3y、栅极控制电极4x、4y以及漏极读出电极36x、36y。
例如，输出电极35和与上支路对应的元件搭载基板200c、200d的源极图案9、与下支路对应的元件搭载基板200a、200b的漏极图案8、以及上下支路图案间导线39(图31、图32)电连接。进而，漏电极1和与上支路对应的元件搭载基板200c、200d的漏极图案8电连接。另外，源电极2和与下支路对应的元件搭载基板200a、200b的源极图案9电连接。进而，漏电极1、源电极2以及输出电极35能够与电力变换装置的未图示的正极母线、负极母线、以及输出母线分别电连接。
源极控制电极3x与元件搭载基板200a以及200b的源极控制图案11电连接，源极控制电极3y与元件搭载基板200c以及200d的源极图案9电连接。栅极控制电极4x与元件搭载基板200a以及200b的栅极控制图案10电连接，栅极控制电极4y与元件搭载基板200c以及200d的栅极控制图案10电连接。同样地，漏极读出电极36x与元件搭载基板200a以及200b的漏极图案8电连接，漏极读出电极36y与元件搭载基板200c以及200d的漏极图案8电连接。
在图34的结构例中，通过在并联连接的元件搭载基板200之间连接源电极2以及输出电极35，在元件搭载基板200之间连接半导体开关元件12的源极之间的布线电感被降低，所以能够抑制栅极振荡。
另外，通过并行配置源极控制电极3x以及栅极控制电极4x，并行配置对源极控制电极3x以及源极控制图案11进行电连接的布线210x、和对栅极控制电极4x以及栅极控制图案10进行电连接的布线211x，能够抑制由主电路电流的振动的电磁感应引起的电压振动对半导体开关元件12的栅极电压(源极·栅极间电位差)造成的影响。由此，在产生栅极振荡的情况下，能够抑制由于由主电路电流的振动所引起的感应电压产生的正反馈而栅极振荡放大。同样地，关于源极控制电极3y及栅极控制电极4y、以及对源极控制电极3y和源极控制图案11进行电连接的布线210y及对栅极控制电极4y和栅极控制图案10进行电连接的布线211y，也能够通过并行配置来抑制栅极振荡的放大。
此外，在图34的结构中，也与图32同样地，只要能够使栅极焊盘之间的路径的布线电感大于源极焊盘之间的布线电感，则能够成为相对半导体开关元件，比栅极控制图案10更远地配置源极控制图案11的变形例。
实施方式6.
在实施方式3～5中，说明了使用多个元件搭载基板(绝缘基板)构成电力用半导体模块的例子，特别在实施方式5中，说明了由搭载于多个绝缘基板上的多个半导体开关元件构成电力变换装置的上下支路的、所谓2in1模块的结构例。相对于此，在实施方式6中，说明在1个绝缘基板上搭载有构成上下支路的多个半导体开关元件的结构例。
如实施方式3～5使用多个绝缘基板搭载半导体开关元件的理由主要在于，为了实现成本降低和不良率降低。具体而言，为了成为单一的绝缘基板，绝缘基板大型化，从而担心以下的缺点。第一，由于绝缘基板的大型化，易于发生绝缘基板的翘曲以及由应力集中所致的基板的破裂，从而担心由于不良率上升、即成品率降低引起的成本增加。第二，绝缘基板通常使用焊料接合到基体板，但此时由于绝缘基板的大型化的影响，在绝缘基板中心部未能去除干净焊料中的气泡而发生空洞，从而担心由于热阻的上升，半导体开关元件的冷却性能降低。因此，如在实施方式3～5中的说明，通过使用多个元件搭载基板(绝缘基板)构成电力用半导体模块，避免各绝缘基板的大型化，从而能够避免上述缺点，实现成本降低和散热性能提高。
相对于此，近年来，开发出针对基体板不使用焊料等接合材料而将绝缘基板直接接合到基体板的、所谓绝缘基板一体型基体板。在使用该基体板时，绝缘基板大型化，所以绝缘基板上图案的成形被简化。另外，通过采用避免应力集中的绝缘基板形状、或者与在绝缘基板以及基体板之间不介有焊料层而引起的热阻的降低量相应地使绝缘基板的厚度增大，从而基板破裂的发生风险降低，能够实现不良率的降低。进而，通过不使用焊料而直接接合，不会由于焊料中的未去除干净的气泡发生空洞，所以也不存在热阻的上升风险。
在使用具备这样的优点的绝缘基板一体型基体板的半导体模块中，也能够通过应用在实施方式1～5中说明的图案布线以及导线布线，抑制栅极振荡。
图35是用于说明实施方式6所涉及的电力用半导体模块的第1结构例的俯视示意图。
参照图35，实施方式6所涉及的半导体模块具有搭载于单一的元件搭载基板200u上的多个半导体开关元件12。实施方式6所涉及的半导体模块代表性地能够使用上述绝缘基板一体型基体板构成。即，元件搭载基板200u不使用焊料等接合材料而与基体板6直接接合。多个半导体开关元件12被分类成构成上支路的多个半导体开关元件12x、和构成下支路的多个半导体开关元件12y。
针对多个半导体开关元件12x共同地设置栅极控制图案10x以及源极控制图案11x。关于栅极控制图案10x以及源极控制图案11x，相当于在图20的结构例中，代替利用栅极控制图案间导线37以及源极控制图案间导线38的连接，在同一基板上连续地形成各图案的例子。因此，如在实施方式2的第1结构例中的说明，通过使栅极焊盘之间的电感大于源极焊盘之间的电感，能够实现并行动作的半导体开关元件12x之间的栅极振荡的降低以及抑制。
同样地，针对多个半导体开关元件12y共同地设置栅极控制图案10y以及源极控制图案11y。栅极控制图案10y以比源极控制图案11y更窄的形状设置，并且相对半导体开关元件12y比源极控制图案11y更远地配置。其结果，通过在并行动作的半导体开关元件12x之间，使栅极焊盘之间的电感大于源极焊盘之间的电感，能够实现栅极振荡的降低以及抑制。
进而，在半导体开关元件12x、12y中，与在图23(实施方式4)中的说明同样地，源极控制导线16的根数比栅极控制导线15的根数多。由此，并联连接的半导体开关元件之间的源极电位的偏差被减轻，所以不易感应出振荡，所以能够进一步降低或者抑制栅极振荡。
进而，在元件搭载基板200u上，设置上支路用的漏极图案8x、下支路用的源极图案9y、以及连接节点图案50。漏极图案8x针对多个半导体开关元件(上支路)12x共同地设置，与形成于各半导体开关元件12x的元件背面侧的漏极焊盘(图6)接合。源极图案9y针对多个半导体开关元件(下支路)12y共同地设置，与各半导体开关元件12y的源极焊盘经由导线电连接。
连接节点图案50与上支路的半导体开关元件12x以及下支路的半导体开关元件12y的连接节点相当，例如，与输出电极35(图34)电连接。连接节点图案50与形成于各半导体开关元件(下支路)12y的元件背面侧的漏极焊盘接合，并且与各半导体开关元件(上支路)12x的源极焊盘经由导线电连接。
根据实施方式6所涉及的电力用半导体模块，通过搭载于单一的元件搭载基板200u上的多个半导体开关元件12，与实施方式5所涉及的电力半导体模块同样地，能够构成电力变换装置的上支路以及下支路。进而，能够减轻或者抑制并联连接的多个半导体开关元件12x之间以及12y之间的栅极振荡，所以能够使电力变换装置的动作稳定化。
进而，根据实施方式6所涉及的电力用半导体模块，未配置多个绝缘基板，所以半导体开关元件12之间的距离均等。其结果，能够缩短与图30等的源极焊盘间导线32相当的导线。进而，无需配置源极图案间导线33(图30等)，而能够在各半导体开关元件12x之间以及12y之间对源极彼此进行电连接。其结果，源极电位的偏差被进一步减轻，所以不易感应出栅极振荡，所以能够抑制栅极振荡的放大。
如实施方式5，在配置有多个绝缘基板的结构中，需要确保绝缘基板之间的距离、以及在各个绝缘基板中确保基板端以及图案之间的爬电距离，所以无效区域比较宽。相对于此，在使用绝缘基板一体型基体板、即单一的元件搭载基板200u的实施方式6所涉及的电力半导体用模块中，上述无效区域消失，所以相比于使用多个绝缘基板的结构，有效面积扩大。由此，如图35的结构例中的下支路，栅极布线的布局等的富余度变高。其结果，还能够容易地调整半导体开关元件12x、12y之间的栅极布线的电感。
在图36中，示出用于说明实施方式6所涉及的电力用半导体模块的第2结构例的俯视示意图。
图36所示的第2结构例相比于图35所示的第1结构例，在栅极控制图案10x、10y以及源极控制图案11x、11y的配置位置被调换这一点不同。
具体而言，在图36的结构中，针对半导体开关元件12x、12y，隔着栅极控制图案10x、10y，配置源极控制图案11x、11y。即，相对半导体开关元件12x、12y，比栅极控制图案10x、11y更远地配置源极控制图案11x、11y。
即使成为这样的结构，通过栅极控制图案10x、10y的狭窄化(实施方式2)、以及在实施方式1等中说明的栅极控制导线15以及源极控制导线16的径、剖面积、以及根数等的设计，也能够在并联连接的半导体开关元件12x、12y之间，使栅极焊盘之间的路径的布线电感大于源极焊盘之间的布线电感。即，即使在实施方式6所涉及的半导体模块中，也能够成为相对半导体开关元件12，比栅极控制图案10更远地配置源极控制图案11的结构，只要能够通过应用在各实施方式中说明的结构，使栅极焊盘之间的路径的布线电感大于源极焊盘之间的布线电感，则能够同样地降低或者抑制栅极振荡。
进而，针对实施方式6所涉及的电力用半导体模块，也能够配置图34(实施方式5的第3结构例)所示的漏电极1、源电极2以及输出电极35、和源极控制电极3x、3y、栅极控制电极4x、4y以及漏极读出电极36x、36y。在该情况下，在图35以及图36的结构中，输出电极35与连接节点图案50电连接，漏电极1与上支路的漏极图案8x电连接，源电极2与下支路的源极图案9y电连接。同样地，源极控制电极3x与上支路的源极控制图案11x电连接，源极控制电极3y与下支路的源极控制图案11y电连接，栅极控制电极4x与上支路的栅极控制图案10x电连接，栅极控制电极4y与下支路的栅极控制图案10y电连接。同样地，漏极读出电极36x与上支路的漏极图案8x电连接，漏极读出电极36y与连接节点图案50电连接。由此，与图34同样地，能够降低连接半导体开关元件12x、12y的源极之间的布线电感。
进而在该情况下，与图34同样地，通过并行配置源极控制电极3x(3y)以及栅极控制电极4x(4y)，并行配置对源极控制电极3x(3y)以及源极控制图案11x(11y)进行电连接的布线、和对栅极控制电极4x(4y)以及栅极控制图案10x(10y)进行电连接的布线，能够抑制由于主电路电流的振动的电磁感应引起的电压振动对半导体开关元件12x、12y的栅极电压(源极·栅极间电位差)造成的影响。
实施方式7.
在实施方式中，说明应用上述实施方式1～6所涉及的电力用半导体模块的电力变换装置。本发明不限定于特定的电力变换装置，但以下在实施方式7中说明在三相的逆变器中应用本实施方式所涉及的电力用半导体模块的情况。
图37是示出应用实施方式7所涉及的电力变换装置的电力变换系统的结构的框图。
参照图37，电力变换系统300具备电力变换装置310、电源320、以及负载330。电源320是直流电源，对电力变换装置310供给直流电力。电源320能够由各种例子构成，例如，能够由直流系统、太阳能电池、蓄电池构成。或者，还能够通过与交流系统连接的整流电路、AC/DC转换器构成电源320。另外，还能够通过将从直流系统输出的直流电力变换为预定的电力的DC/DC转换器构成电源320。
电力变换装置310是在电源320以及负载330之间连接的三相的逆变器，将从电源320供给的直流电力变换为交流电力，对负载330供给交流电力。电力变换装置310包括：主变换电路311，将直流电力变换为交流电力而输出；以及控制电路313，将控制主变换电路311的控制信号输出到主变换电路311。
负载330是通过从电力变换装置310供给的交流电力驱动的三相的电动机。此外，负载330不限于特定的用途，是搭载于各种电气设备的电动机、例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯、或者空调设备的电动机。
接下来，详细说明电力变换装置310。主变换电路311具有至少1个电力用半导体模块100。电力用半导体模块100具有实施方式1～5或者实施方式6所涉及的结构。
主变换电路311是2电平的三相全桥电路，能够由三相的上支路元件以及下支路元件、和与各支路元件逆并联的6个回流二极管构成。
通过电力用半导体模块100，构成三相的各相的上支路元件以及下支路元件。如公知那样，在三相逆变器中，通过各相的上支路元件以及下支路元件的导通截止，执行上述直流电力以及交流电力之间的电力变换。另外，能够通过电力用半导体模块100的并联连接的回流二极管13或者半导体开关元件12的内置二极管，构成三相逆变器的回流二极管。全桥电路的各相(U相、V相、W相)的上下支路元件的输出端子、即主变换电路311的3个输出端子与负载330连接。
例如，能够用实施方式1～4所涉及的电力用半导体模块100，构成各相的上支路元件以及下支路元件的各个。由此，能够通过并联连接的多个半导体开关元件12的并行动作，实现该上支路元件或者下支路元件的导通截止。
或者，能够用实施方式5、6所涉及的电力用半导体模块100，构成各相的上支路元件以及下支路元件的对。由此，能够通过并联连接的多个半导体开关元件12的并行动作，实现该上支路元件以及下支路元件的导通截止。
在实施方式7所涉及的电力变换系统中，通过使用实施方式1～6所涉及的电力用半导体模块构成电力变换装置310，能够减轻或者抑制并行动作的半导体开关元件中的栅极振荡。其结果，能够使电力变换装置310的动作稳定化，而稳定地驱动负载330。
此外，关于以上说明的多个实施方式，包括在说明书内未提到的组合在内，在不产生不匹配或矛盾的范围内，适宜地组合在各实施方式中说明的结构是在提申请时预定的，关于这一点也明确记载。
此外，在以上的说明中，将半导体开关元件12设为MOSFET(即场效应晶体管)，但在半导体开关元件12是IGBT的情况下，关于主电极，将漏极以及源极改写为集电极以及发射极，由此能够同样地应用各实施方式所涉及的结构。进而，在作为半导体开关元件12应用双极性晶体管的情况下，进而关于控制电极，将栅极改写为基极，由此能够同样地应用各实施方式所涉及的结构。
另外，在本实施方式中，说明了电力半导体模块的结构例，但关于其他用途的半导体模块，只要具有将多个半导体开关元件并联连接而并行动作的结构，则能够通过同样地应用各实施方式所涉及的结构，减轻或者抑制栅极振荡。
应认为本次公开的实施方式在所有方面仅为例示而不是限制性的。本发明的范围并非基于上述说明而基于权利要求书示出，意图包括与权利要求书均等的意义以及范围内的所有变更。

Claims (24)

1.一种半导体模块，具备并行动作的多个半导体开关元件，其中，
具备搭载有所述多个半导体开关元件的绝缘基板，
在所述绝缘基板上，对所述多个半导体开关元件共同地设置有与所述多个半导体开关元件的驱动电路电连接的主电极控制图案以及控制电极控制图案，
所述半导体模块具备：
主电极焊盘和第1导线，与所述多个半导体开关元件的各个对应地设置，该主电极焊盘与该半导体开关元件的主电极电连接，该第1导线将所述主电极焊盘及所述主电极控制图案进行电连接；以及
控制电极焊盘和第2导线，与所述多个半导体开关元件的各个对应地设置，该控制电极焊盘与该半导体开关元件的控制电极电连接，该第2导线将所述控制电极焊盘及所述控制电极控制图案进行电连接，
相对在所述多个半导体开关元件的各个半导体开关元件的所述主电极焊盘之间经由所述第1导线以及所述主电极控制图案形成的第1路径的布线电感，在所述多个半导体开关元件的各个半导体开关元件的所述控制电极焊盘之间经由所述第2导线以及所述控制电极控制图案形成的第2路径的布线电感更大。
2.根据权利要求1所述的半导体模块，其中，
在所述绝缘基板上，相对所述多个半导体开关元件的配置区域，隔着所述主电极控制图案而配置所述控制电极控制图案。
3.根据权利要求1所述的半导体模块，其中，
所述控制电极控制图案搭载于与搭载有所述半导体开关元件以及所述主电极焊盘的所述绝缘基板独立的绝缘基板，
所述第2导线将搭载于不同的所述绝缘基板的所述控制电极控制图案以及所述控制电极焊盘之间进行电连接。
4.根据权利要求1～3中的任意一项所述的半导体模块，其中，
所述控制电极控制图案的宽度比所述主电极控制图案的宽度窄。
5.根据权利要求4所述的半导体模块，其中，
所述控制电极控制图案的宽度在连接所述第2导线的部位处比所述主电极控制图案的宽度窄。
6.根据权利要求1所述的半导体模块，其中，
在所述绝缘基板上，针对所述多个半导体开关元件，所述控制电极控制图案比所述主电极控制图案更接近地配置，
所述控制电极控制图案中的至少连接所述第2导线的部位的宽度比所述主电极控制图案的宽度窄。
7.根据权利要求1～6中的任意一项所述的半导体模块，其中，
相对所述第1导线的剖面面积，所述第2导线的剖面面积更小。
8.根据权利要求1～7中的任意一项所述的半导体模块，其中，
使用单一的所述绝缘基板或者多个所述绝缘基板设置多个所述控制电极控制图案，
所述多个所述控制电极控制图案通过图案间导线电连接。
9.根据权利要求8所述的半导体模块，其中，
所述多个半导体开关元件关于自然数n配置2n个或者(2n+1)个，
所述多个控制电极控制图案包括：
第1控制电极控制图案，通过所述第2导线与所述2n个或者(2n+1)个半导体开关元件各自的所述控制电极焊盘连接；以及
第2控制电极控制图案，通过所述图案间导线与所述第1控制电极控制图案连接，
对所述第1控制电极控制图案中的与所述图案间导线的第1连接部位进行定位，以使得关于所述多个半导体开关元件，产生n个该第1连接部位和所述第1控制电极控制图案中的与所述第2导线的第2连接部位的距离相等的半导体开关元件的组。
10.根据权利要求1所述的半导体模块，其中，
所述多个半导体开关元件分散搭载到多个所述绝缘基板，
在各所述绝缘基板中，所述控制电极控制图案以及所述主电极控制图案是对搭载于该绝缘基板的所述半导体开关元件共同地设置的，
所述第1及第2导线在各所述绝缘基板中与搭载于该绝缘基板的所述半导体开关元件的各个对应地设置，
所述半导体模块还具备：
第3导线，在所述多个所述绝缘基板之间，将所述主电极控制图案彼此进行电连接；以及
第4导线，在所述多个所述绝缘基板之间，将所述控制电极控制图案彼此进行电连接，
相对第3路径的布线电感，第4路径的布线电感更大，其中，所述第3路径是在所述多个半导体开关元件中的分别搭载于所述多个绝缘基板中的第1及第2绝缘基板的第1及第2半导体开关元件的所述主电极焊盘之间经由所述第1及第3导线以及所述第1及第2绝缘基板的所述主电极控制图案形成的，所述第4路径是在所述第1及第2半导体开关元件的所述控制电极焊盘之间经由所述第2及第4导线以及所述第1及第2绝缘基板的所述控制电极控制图案形成的。
11.根据权利要求10所述的半导体模块，其中，还具备：
电极控制图案，形成于与搭载所述半导体开关元件的所述多个绝缘基板独立的绝缘基板上；以及
图案间导线，将所述电极控制图案和形成于所述多个绝缘基板上的所述控制电极控制图案进行电连接。
12.根据权利要求11所述的半导体模块，其中，
不配置所述第4导线，所述多个绝缘基板上的所述控制电极控制图案之间的电连接通过所述图案间导线以及所述电极控制图案确保。
13.根据权利要求1～12中的任意一项所述的半导体模块，其中，
相对所述第2导线的根数，所述第1导线的根数更多。
14.根据权利要求1～13中的任意一项所述的半导体模块，其中，
还具备第5导线，该第5导线将所述多个半导体开关元件的所述主电极焊盘之间直接进行电连接。
15.根据权利要求10所述的半导体模块，其中，
所述第3导线的根数比所述第4导线的根数多。
16.根据权利要求10所述的半导体模块，其中，
在所述多个绝缘基板的各个中，还具备与所述主电极控制图案独立地形成的主电极图案，
所述主电极图案在各所述绝缘基板中与搭载于该绝缘基板的所述半导体开关元件的所述主电极电连接，
还具备第6导线，该第6导线在所述第1及第2半导体开关元件之间将所述主电极图案彼此进行电连接。
17.根据权利要求10所述的半导体模块，其中，
还具备第7导线，该第7导线在所述第1及第2半导体开关元件之间将所述主电极焊盘彼此进行电连接。
18.根据权利要求10所述的半导体模块，其中，
搭载于所述多个所述绝缘基板中的所述第1绝缘基板而并联连接的所述多个半导体开关元件构成电力半导体装置的上下支路中的上支路，
搭载于所述多个所述绝缘基板中的所述第2绝缘基板而并联连接的所述多个半导体开关元件构成所述上下支路中的下支路。
19.根据权利要求18所述的半导体模块，其中，还具备：
第1控制电极，与所述第1及第2绝缘基板中的一方的绝缘基板的所述主电极控制图案电连接；以及
第2控制电极，与所述一方的绝缘基板的所述控制电极控制图案电连接，
连接所述第1控制电极以及所述主电极控制图案之间的布线、和连接所述第2控制电极以及所述控制电极控制图案之间的布线被并列地配置。
20.根据权利要求1所述的半导体模块，其中，
所述多个半导体开关元件搭载于单一的所述绝缘基板，具有并联连接的多个第1半导体开关元件、以及并联连接的多个第2半导体开关元件，
所述多个第1半导体开关元件构成电力半导体装置的上下支路中的上支路，另一方面，所述多个第2半导体开关元件构成所述上下支路中的下支路，
所述控制电极控制图案具有形成于所述单一的绝缘基板上的对所述多个第1半导体开关元件共同地形成的第1控制电极控制图案、和对所述多个第2半导体开关元件共同地形成的第2控制电极控制图案，
所述主电极控制图案具有形成于所述单一的绝缘基板上的对所述多个第1半导体开关元件共同地形成的第1主电极控制图案、和对所述多个第2半导体开关元件共同地形成的第2主电极控制图案，
所述第1导线被配置成针对所述多个第1及第2半导体开关元件的各个，电连接与各半导体开关元件的主电极电连接的主电极焊盘、以及所述主电极焊盘及所述第1或第2主电极控制图案，
所述第2导线被配置成针对所述多个第1及第2半导体开关元件的各个，电连接与各所述半导体开关元件的控制电极电连接的控制电极焊盘、以及所述控制电极焊盘及所述第1或第2控制电极控制图案，
在所述多个第1半导体开关元件的各个中，相对经由所述第1导线以及所述第1主电极控制图案形成的路径的布线电感，经由所述第2导线以及所述第1控制电极控制图案形成的路径的布线电感更大，并且
在所述多个第2半导体开关元件的各个中，相对经由所述第1导线以及所述第2主电极控制图案形成的路径的布线电感，经由所述第2导线以及所述第2控制电极控制图案形成的路径的布线电感更大。
21.根据权利要求20所述的半导体模块，其中，还具备：
第1控制电极，与所述第1及第2主电极控制图案中的一方的主电极控制图案电连接；以及
第2控制电极，与所述第1及第2控制电极控制图案中的一方的控制电极控制图案电连接，
连接所述第1控制电极以及所述一方的主电极控制图案之间的布线、和连接所述第2控制电极以及所述一方的控制电极控制图案之间的布线被并列地配置。
22.根据权利要求1～21中的任意一项所述的半导体模块，其中，
所述第2导线被磁性体覆盖或者由包含磁性体的材料构成。
23.根据权利要求1～22中的任意一项所述的半导体模块，其中，
所述半导体开关元件由宽隙半导体构成。
24.一种电力变换装置，具备：
主变换电路，具有权利要求1～23中的任意一项所述的电力半导体模块，该主变换电路变换输入的电力而输出；以及
控制电路，将控制所述主变换电路的控制信号输出到所述主变换电路。
CN201880052280.7A 2017-09-04 2018-08-27 半导体模块以及电力变换装置 Active CN111033735B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-169446 2017-09-04
JP2017169446 2017-09-04
PCT/JP2018/031521 WO2019044748A1 (ja) 2017-09-04 2018-08-27 半導体モジュール及び電力変換装置

Publications (2)

Publication Number Publication Date
CN111033735A true CN111033735A (zh) 2020-04-17
CN111033735B CN111033735B (zh) 2023-05-23

Family

ID=65525681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880052280.7A Active CN111033735B (zh) 2017-09-04 2018-08-27 半导体模块以及电力变换装置

Country Status (5)

Country Link
US (1) US11063025B2 (zh)
JP (1) JP6865838B2 (zh)
CN (1) CN111033735B (zh)
DE (1) DE112018004893T5 (zh)
WO (1) WO2019044748A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690151A (zh) * 2020-05-19 2021-11-23 三菱电机株式会社 半导体装置的制造方法及电力控制电路的制造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688722B2 (en) 2018-09-20 2023-06-27 Fuji Electric Co., Ltd. Semiconductor device
JP7195208B2 (ja) * 2019-04-12 2022-12-23 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7198168B2 (ja) * 2019-07-19 2022-12-28 株式会社 日立パワーデバイス パワー半導体モジュール
US11863166B2 (en) * 2019-08-27 2024-01-02 Mitsubishi Electric Corporation Power semiconductor module and power converter
JP2021145082A (ja) 2020-03-13 2021-09-24 富士電機株式会社 半導体モジュール及びワイヤボンディング方法
JP2021180234A (ja) 2020-05-13 2021-11-18 富士電機株式会社 半導体モジュール
EP3933913A1 (de) * 2020-06-30 2022-01-05 Siemens Aktiengesellschaft Leistungsmodul mit mindestens zwei leistungseinheiten
JP7361672B2 (ja) 2020-10-27 2023-10-16 三菱電機株式会社 半導体装置
WO2022158322A1 (ja) * 2021-01-19 2022-07-28 ローム株式会社 半導体装置
DE102021202174A1 (de) * 2021-03-05 2022-09-08 Robert Bosch Gesellschaft mit beschränkter Haftung Leistungsmodul, insbesondere für einen Wechselrichter für Elektromaschinen
JP2022143295A (ja) * 2021-03-17 2022-10-03 株式会社東芝 半導体装置
CN113114061B (zh) * 2021-03-26 2022-06-24 台达电子企业管理（上海）有限公司 变换器及抑制变换器的环流干扰的方法
WO2022255139A1 (ja) 2021-06-04 2022-12-08 富士電機株式会社 半導体装置
EP4102559A1 (en) * 2021-06-10 2022-12-14 Hitachi Energy Switzerland AG Power semiconductor module
EP4102558A1 (en) * 2021-06-10 2022-12-14 Hitachi Energy Switzerland AG Power semiconductor module
JP2023000131A (ja) * 2021-06-17 2023-01-04 株式会社 日立パワーデバイス パワー半導体モジュールおよび電力変換装置
JP7282147B1 (ja) 2021-12-01 2023-05-26 三菱電機株式会社 半導体装置および電力変換装置
WO2023149276A1 (ja) * 2022-02-07 2023-08-10 ローム株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187713A (ja) * 1997-07-15 1999-03-30 Toshiba Corp 電圧駆動型電力用半導体装置
JP2000323647A (ja) * 1999-05-12 2000-11-24 Toshiba Corp モジュール型半導体装置及びその製造方法
JP2002153079A (ja) * 2000-08-28 2002-05-24 Mitsubishi Electric Corp 半導体装置
JP2009021345A (ja) * 2007-07-11 2009-01-29 Mitsubishi Electric Corp パワー半導体モジュール
EP2725609A1 (en) * 2011-06-27 2014-04-30 Rohm Co., Ltd. Semiconductor module
CN104488078A (zh) * 2012-07-19 2015-04-01 三菱电机株式会社 功率用半导体模块

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344552B2 (ja) * 1997-09-17 2002-11-11 株式会社東芝 圧接型半導体装置
JP2000209846A (ja) 1999-01-11 2000-07-28 Toshiba Corp 電力変換装置
JP4138192B2 (ja) 1999-12-27 2008-08-20 三菱電機株式会社 半導体スイッチ装置
US6552429B2 (en) 2000-08-28 2003-04-22 Mitsubishi Denki Kabushiki Kaisha Power switching semiconductor device with suppressed oscillation
US20020024134A1 (en) 2000-08-28 2002-02-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2005129826A (ja) 2003-10-27 2005-05-19 Mitsubishi Electric Corp パワー半導体装置
US7547964B2 (en) * 2005-04-25 2009-06-16 International Rectifier Corporation Device packages having a III-nitride based power semiconductor device
US20110049580A1 (en) * 2009-08-28 2011-03-03 Sik Lui Hybrid Packaged Gate Controlled Semiconductor Switching Device Using GaN MESFET
JP5637944B2 (ja) 2011-06-29 2014-12-10 株式会社 日立パワーデバイス パワー半導体モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187713A (ja) * 1997-07-15 1999-03-30 Toshiba Corp 電圧駆動型電力用半導体装置
JP2000323647A (ja) * 1999-05-12 2000-11-24 Toshiba Corp モジュール型半導体装置及びその製造方法
JP2002153079A (ja) * 2000-08-28 2002-05-24 Mitsubishi Electric Corp 半導体装置
JP2009021345A (ja) * 2007-07-11 2009-01-29 Mitsubishi Electric Corp パワー半導体モジュール
EP2725609A1 (en) * 2011-06-27 2014-04-30 Rohm Co., Ltd. Semiconductor module
US20140124915A1 (en) * 2011-06-27 2014-05-08 Rohm Co., Ltd. Semiconductor module
CN104488078A (zh) * 2012-07-19 2015-04-01 三菱电机株式会社 功率用半导体模块

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113690151A (zh) * 2020-05-19 2021-11-23 三菱电机株式会社 半导体装置的制造方法及电力控制电路的制造方法
CN113690151B (zh) * 2020-05-19 2024-03-29 三菱电机株式会社 半导体装置的制造方法及电力控制电路的制造方法

Also Published As

Publication number Publication date
US20200185359A1 (en) 2020-06-11
DE112018004893T5 (de) 2020-06-10
JP6865838B2 (ja) 2021-04-28
JPWO2019044748A1 (ja) 2020-07-02
US11063025B2 (en) 2021-07-13
CN111033735B (zh) 2023-05-23
WO2019044748A1 (ja) 2019-03-07

Similar Documents

Publication Publication Date Title
CN111033735B (zh) 半导体模块以及电力变换装置
KR101755085B1 (ko) 전력용 반도체 모듈 및 전력 변환 장치
JP6685414B2 (ja) 電力用半導体モジュール及び電力用半導体装置
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US20200135702A1 (en) Semiconductor module
US20160336251A1 (en) Semiconductor device
US10256640B2 (en) Semiconductor device
JP6973406B2 (ja) 半導体モジュール
CN111788682A (zh) 半导体装置
US20220302075A1 (en) Power semiconductor module
JP2015018943A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2024008998A (ja) 電子回路、半導体モジュール及び半導体装置
JP2016195223A (ja) 半導体装置及びその製造方法
US20210366813A1 (en) Power semiconductor module
US20220139797A1 (en) Semiconductor module, power semiconductor module, and power electronic equipment using the semiconductor module or the power semiconductor module
US11251162B2 (en) Semiconductor device with reduced thermal resistance
US11430721B2 (en) Power module
US20240088796A1 (en) Semiconductor module
US20230411313A1 (en) Semiconductor device
CN115720684A (zh) 功率半导体模块以及电力变换装置
JP2023130544A (ja) 半導体装置
JP2022191866A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant