JP2022143295A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022143295A
JP2022143295A JP2021043742A JP2021043742A JP2022143295A JP 2022143295 A JP2022143295 A JP 2022143295A JP 2021043742 A JP2021043742 A JP 2021043742A JP 2021043742 A JP2021043742 A JP 2021043742A JP 2022143295 A JP2022143295 A JP 2022143295A
Authority
JP
Japan
Prior art keywords
chip
electrode
conductive plate
semiconductor device
maximum dimension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021043742A
Other languages
English (en)
Inventor
雅之 内田
Masayuki Uchida
哲也 山本
Tetsuya Yamamoto
利英 高橋
Toshihide Takahashi
克哉 佐藤
Katsuya Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2021043742A priority Critical patent/JP2022143295A/ja
Priority to US17/474,411 priority patent/US20220302074A1/en
Priority to CN202111073653.9A priority patent/CN115117038A/zh
Priority to EP21196541.3A priority patent/EP4060727A1/en
Publication of JP2022143295A publication Critical patent/JP2022143295A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】信頼性が高い半導体装置を提供する。【解決手段】半導体装置は、第１電極を有する第１チップと、前記第１チップから離隔した配線部材と、第２電極を有し、前記第１チップと前記配線部材との間に配置された第２チップと、前記第１電極上に配置され、前記第１チップから前記第２チップに向かう第１方向と交差する第２方向の最大寸法が、前記第１チップの前記第２方向の最大寸法よりも大きく、前記第１電極に電気的に接続された第１導電板と、前記第２電極上に配置され、前記第２方向の最大寸法が、前記第２チップの前記第２方向の最大寸法よりも大きく、前記第２電極に電気的に接続された第２導電板と、前記第１導電板において前記第１チップよりも前記第２方向に突出した部分、前記第２導電板において前記第２チップよりも前記第２方向に突出した部分、及び前記配線部材に接合された第１ワイヤと、を備える。【選択図】図２

Description

実施形態は、半導体装置に関する。
従来から、複数のチップをボンディングワイヤで電気的に接続した半導体装置が知られている。
特開２０１５－５５８３号公報
実施形態は、信頼性が高い半導体装置を提供することを目的とする。
実施形態に係る半導体装置は、第１電極を有する第１チップと、前記第１チップから離隔した配線部材と、第２電極を有し、前記第１チップと前記配線部材との間に配置された第２チップと、前記第１電極上に配置され、前記第１チップから前記第２チップに向かう第１方向と交差する第２方向の最大寸法が、前記第１チップの前記第２方向の最大寸法よりも大きく、前記第１電極に電気的に接続された第１導電板と、前記第２電極上に配置され、前記第２方向の最大寸法が、前記第２チップの前記第２方向の最大寸法よりも大きく、前記第２電極に電気的に接続された第２導電板と、前記第１導電板において前記第１チップよりも前記第２方向に突出した部分、前記第２導電板において前記第２チップよりも前記第２方向に突出した部分、及び前記配線部材に接合された第１ワイヤと、を備える。
実施形態に係る半導体装置を示す上面図である。 図１の破線Ａで囲まれた領域を拡大した上面図である。 図２のＢ－Ｂ’線における断面図である。 図１の破線Ａで囲まれた領域を拡大し、かつ、図１における導電板及びワイヤを省略した上面図である。 図１の破線Ａで囲まれた領域を拡大し、かつ、図１におけるワイヤを省略した上面図である。 参考例における半導体装置の一部を拡大して示す上面図である。
図１は、本実施形態に係る半導体装置を示す上面図である。
図２は、図１の破線Ａで囲まれた領域を拡大した上面図である。
図３は、図２のＢ－Ｂ’線における断面図である。
本実施形態に係る半導体装置１００は、パワー半導体装置である。半導体装置１００は、例えば、自動車や列車等の車両に搭載され、車両に搭載されたモータのスイッチング制御に用いられる。このような半導体装置１００は、大電流を出力することが要求される。ただし、半導体装置の適用対象は、上記に特に限定されない。
半導体装置１００は、図１に示すように、基板１１０と、基板１１０上に配置されたドレイン接続用のリードフレーム１２１と、基板１１０上に配置された複数のゲート接続用のリードフレーム１２２と、基板１１０上に配置された複数のソース接続用のリードフレーム１２３（配線部材）と、を備える。半導体装置１００は、図２及び図３に示すように、ドレイン接続用のリードフレーム１２１上に配置された複数のチップ１３０と、複数のチップ１３０のそれぞれの上に配置された複数の導電板１４０と、複数のワイヤ１５１、１５２、１５３、１５４と、を更に備える。
以下、半導体装置１００の各部について詳述する。以下では、説明をわかりやすくするために、ＸＹＺ直交座標系を用いる。基板１１０からチップ１３０に向かう方向を「Ｚ方向」とする。また、Ｚ方向を「上方向」とし、Ｚ方向の逆方向を「下方向」とするが、これらの方向は重力方向とは無関係である。また、Ｚ方向と直交する方向を「Ｘ方向」とする。また、Ｚ方向及びＸ方向と直交する方向を「Ｙ方向」とする。
基板１１０は、例えば絶縁材料からなる。基板１１０の形状は、平板状である。基板１１０の上面視における形状は、Ｘ方向を長手方向とし、角部を丸めた矩形状である。ただし、基板１１０の形状は、上記に限定されない。基板１１０の表面は、図３に示すように、Ｘ方向及びＹ方向に概ね平行な上面１１０ａ及び下面１１０ｂを有する。
基板１１０の上面１１０ａには、ドレイン接続用のリードフレーム１２１、ゲート接続用のリードフレーム１２２、及びソース接続用のリードフレーム１２３が配置されている。基板１１０の下には、金属板等の放熱部材を配置してもよい。
各リードフレーム１２１、１２２、１２３は、銅（Ｃｕ）等の金属材料からなる。各リードフレーム１２１、１２２、１２３の形状は、平板状である。
ドレイン接続用のリードフレーム１２１は、図１に示すように、複数の支持部１２１ａと、複数の接続部１２１ｂと、を有する。
各支持部１２１ａの上には、本実施形態では１０個のチップ１３０が配置されている。各支持部１２１ａ上において、１０個のチップ１３０は、Ｘ方向に２列、Ｙ方向に５行の行列をなすように配置されている。ただし、各支持部上に配置されるチップの数は、２以上である限り上記の数に限定されない。また、各支持部上におけるチップの配置は、上記に限定されない。
本実施形態では、半導体装置１００に設けられた支持部１２１ａの数は、８つである。８つの支持部１２１ａは、Ｙ方向に２つの支持部１２１ａが隣り合い、Ｘ方向に４つの支持部１２１ａが並ぶように配置されている。
本実施形態では、半導体装置１００に設けられた接続部１２１ｂの数は、４つである。４つの接続部１２１ｂのうちの一つは、最も－Ｘ側かつ最も＋Ｙ側に位置する支持部１２１ａと、最も＋Ｘ側かつ最も＋Ｙ側に位置する支持部１２１ａを接続している。４つの接続部１２１ｂのうちの他の一つは、最も－Ｘ側かつ最も－Ｙ側に位置する支持部１２１ａと、最も＋Ｘ側かつ最も－Ｙ側に位置する支持部１２１ａを接続している。４つの接続部１２１ｂのうちの他の一つは、最も－Ｘ側かつ最も＋Ｙ側に位置する支持部１２１ａと、最も－Ｘ側かつ最も－Ｙ側に位置する支持部１２１ａを接続している。４つの接続部１２１ｂのうちの他の一つは、最も＋Ｘ側かつ最も＋Ｙ側に位置する支持部１２１ａと、最も＋Ｘ側かつ最も－Ｙ側に位置する支持部１２１ａを接続している。ただし、支持部の数及び配置は、上記に限定されない。
半導体装置１００は、本実施形態では、ドレイン接続用のリードフレーム１２１の８つの支持部１２１ａに対応して、８つのゲート接続用のリードフレーム１２２を備える。各ゲート接続用のリードフレーム１２２は、対応する支持部１２１ａとＸ方向において隣り合うように配置されている。具体的には、各ゲート接続用のリードフレーム１２２は、Ｘ方向において対応する支持部１２１ａよりも内側に配置されている。各ゲート接続用のリードフレーム１２２は、Ｙ方向に延びている。ただし、ゲート接続用のリードフレームの形状及び位置は、上記に限定されない。
同様に、半導体装置１００は、本実施形態では、ドレイン接続用のリードフレーム１２１の８つの支持部１２１ａに対応して、８つのソース接続用のリードフレーム１２３を備える。各ソース接続用のリードフレーム１２３は、対応する支持部１２１ａとの間に、ゲート接続用のリードフレーム１２２を挟み込むように配置されている。具体的には、各ソース接続用のリードフレーム１２３は、Ｘ方向において対応するドレイン接続用のリードフレーム１２１及びゲート接続用のリードフレーム１２２よりも内側に配置されている。
最も－Ｘ側かつ最も＋Ｙ側に位置するソース接続用のリードフレーム１２３は、その＋Ｘ側に位置する支持部１２１ａに連なっている。最も＋Ｘ側かつ最も＋Ｙ側に位置するソース接続用のリードフレーム１２３は、その－Ｘ側に位置する支持部１２１ａに連なっている。最も－Ｘ側かつ最も－Ｙ側に位置するソース接続用のリードフレーム１２３は、その＋Ｘ側に位置する支持部１２１ａに連なっている。最も＋Ｘ側かつ最も－Ｙ側に位置するソース接続用のリードフレーム１２３は、その－Ｘ側に位置する支持部１２１ａに連なっている。他のソース接続用のリードフレーム１２３は、それぞれ、支持部１２１ａに連なっておらず、Ｙ方向に延びている。ただし、ソース接続用のリードフレームの形状及び位置は、上記に限定されない。
ゲート接続用のリードフレーム１２２は、ドレイン接続用のリードフレーム１２１及びソース接続用のリードフレーム１２３に対して離隔している。
図４は、図１の破線Ａで囲まれた領域を拡大し、かつ、図１における導電板及びワイヤを省略した上面図である。
各チップ１３０は、本実施形態では、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。各チップ１３０の形状は、概ね平板状である。各チップ１３０の上面視における形状は、矩形である。ただし、各チップの形状は、上記に限定されない。
各チップ１３０の表面は、図３に示すように、ドレイン接続用のリードフレーム１２１と対向する下面１３０ａと、下面１３０ａの反対側に位置する上面１３０ｂと、を有する。下面１３０ａには、ドレイン電極１３１が設けられている。ドレイン電極１３１は、ドレイン接続用のリードフレーム１２１に電気的に接続されている。上面１３０ｂには、図４に示すように、ゲート電極１３２及びソース電極１３３が設けられている。
ドレイン電極１３１、ゲート電極１３２、及びソース電極１３３のそれぞれは、本実施形態ではアルミニウム（Ａｌ）を主材として含む。ドレイン電極、ゲート電極１３２、及びソース電極１３３のそれぞれは、純度が９５％以上１００以下のアルミニウム（Ａｌ）からなる。ただし、ドレイン電極、ゲート電極、及びソース電極のそれぞれを構成する材料は、金属等の導電性材料である限り、上記に限定されない。
上面視におけるゲート電極１３２の形状は、略矩形である。ゲート電極１３２は、上面１３０ｂのＸ方向における端部であって、Ｙ方向における中央部に配置されている。ただし、ゲート電極の形状及び位置は、上記に限定されない。
上面視においてソース電極１３３は、略矩形の第１領域１３３ａと、第１領域１３３ａからＸ方向に突出し、Ｙ方向に相互に離隔した一対の第２領域１３３ｂと、を有する。一対の第２領域１３３ｂの間にゲート電極１３２が配置されている。各チップ１３０において、ゲート電極１３２とソース電極１３３との間は、電気的に絶縁されている。
図５は、図１の破線Ａで囲まれた領域を拡大し、かつ、図１におけるワイヤを省略した上面図である。
各チップ１３０のソース電極１３３上には、導電板１４０が配置されている。導電板１４０は、例えば銅（Ｃｕ）等の金属材料からなる。導電板１４０の形状は、概ね平板状である。
導電板１４０は、ゲート電極１３２を露出しており、ゲート電極１３２に対して電気的に絶縁されている。具体的には、導電板１４０の側面には、ゲート電極１３２を露出するようにＸ方向に凹んだ凹み１４１が形成されている。ただし、導電板の形状は、上記に限定されない。例えば、導電板の上面視における形状は、矩形であり、導電板は、Ｘ方向においてゲート電極から離隔していてもよい。
導電板１４０のＹ方向の最大寸法Ｌ１は、チップ１３０のＹ方向の最大寸法Ｌ２よりも大きい。そのため、導電板１４０のＹ方向の両端部は、チップ１３０から突出している。ただし、導電板のＹ方向の一端部がチップから突出し、Ｙ方向の他端部はチップから突出していなくてもよい。また、導電板１４０のＸ方向の最大寸法Ｌ３は、チップ１３０のＸ方向の最大寸法Ｌ４よりも小さい。ただし、導電板のＸ方向の最大寸法とチップのＸ方向の最大寸法との大小関係は、上記に限定されない。
図３に示すように、導電板１４０は、金属層１６０及び接合部材１７０を介して、チップ１３０のソース電極１３３に電気的に接続されている。具体的には、ソース電極１３３の上には、金（Ａｕ）を含む金属層１６０が設けられている。そして、金属層１６０と導電板１５０とが、半田又は焼結材等から成る接合部材１７０により、接合されている。前述したように、ソース電極１３３は、アルミニウム（Ａｌ）を主材としているため、半田又は焼結材等により、導電板１５０を直接ソース電極１３３に接合することは難しい。これに対して、本実施形態では、金（Ａｕ）を含む金属層１６０でソース電極１３３を被覆することで、金属層１６０を介して導電板１５０をソース電極１３３に接合できる。ただし、導電板とソース電極との接続構造は、上記に限定されない。
図２に示すように、Ｘ方向に隣り合うチップ１３０は、並列に接続される。以下、Ｘ方向に隣り合うチップ１３０のうち、ソース接続用のリードフレーム１２３から遠い方のチップ１３０を「第１チップ１３０Ａ」という。また、Ｘ方向に隣り合うチップ１３０のうち、ソース接続用のリードフレーム１２３に近い方のチップ１３０を「第２チップ１３０Ｂ」という。換言すれば、第２チップ１３０Ｂは、ソース接続用のリードフレーム１２３と第１チップ１３０Ａとの間に位置するチップ１３０である。また、第１チップ１３０Ａ上の導電板１４０を「第１導電板１４０Ａ」といい、第２チップ１３０Ｂ上の導電板１４０を「第２導電板１４０Ｂ」という。
第１チップ１３０Ａ及び第２チップ１３０Ｂのゲート電極１３２は、ゲート接続用のリードフレーム１２２と、ワイヤ１５１（第２ワイヤ）を介して電気的に接続されている。具体的には、ワイヤ１５１の一端部は、第１チップ１３０Ａのゲート電極１３２にワイヤーボンディングにより接合されている。また、ワイヤ１５１の他端部は、ゲート接続用のリードフレーム１２２にワイヤーボンディングにより接合されている。また、ワイヤ１５１の中間部は、第２チップ１３０Ｂのゲート電極１３２にワイヤーボンディングにより接合されている。なお、図２では、説明をわかりやすくするために、各ワイヤ１５１～１５４のチップ１３０への接合部を黒く塗りつぶした円で示している。
また、第１チップ１３０Ａ及び第２チップ１３０Ｂのソース電極１３３は、ソース接続用のリードフレーム１２２と、２本のワイヤ１５２（第１ワイヤ）を介して電気的に接続されている。具体的には、各ワイヤ１５２の一端部は、第１導電板１４０Ａにおいて第１チップ１３０ＡからＹ方向に突出した部分に、ワイヤーボンディングにより接合されている。また、各ワイヤ１５２の他端部は、ソース接続用のリードフレーム１２３にワイヤーボンディングにより接合されている。また、各ワイヤ１５２の中間部は、第２導電板１４０Ｂにおいて第２チップ１３０ＢからＹ方向に突出した部分に、ワイヤーボンディングにより接合されている。
２本のワイヤ１５２のうちの一方は、第１導電板１４０ＡのＹ方向における一端部及び第２導電板１４０ＢのＹ方向における一端部に接続されている。２本のワイヤ１５２のうちの他方は、第１導電板１４０ＡのＹ方向における他端部及び第２導電板１４０ＢのＹ方向における他端部に接続されている。
また、第１チップ１３０Ａ及び第２チップ１３０Ｂのソース電極１３３は、ソース接続用のリードフレーム１２２と、更に２本のワイヤ１５３（第３ワイヤ）を介して電気的に接続されている。具体的には、各ワイヤ１５３の一端部は、第１導電板１４０Ａにおいて第１チップ１３０Ａの直上に位置する部分に、ワイヤーボンディングにより接合されている。また、各ワイヤ１５３の他端部は、ソース接続用のリードフレーム１２３にワイヤーボンディングにより接合されている。また、各ワイヤ１５３の中間部は、第２導電板１４０Ｂにおいて第２チップ１３０Ｂの直上に位置する部分に、ワイヤーボンディングにより接合されている。
また、第２チップ１３０Ｂのソース電極１３３は、ソース接続用のリードフレーム１２２と、２本のワイヤ１５４を介して電気的に接続されている。具体的には、各ワイヤ１５４の一端部は、第２導電板１４０Ｂにおいて第２チップ１３０Ｂの直上に位置する部分に、ワイヤーボンディングにより接合されている。また、各ワイヤ１５４の他端部は、ソース接続用のリードフレーム１２３にワイヤーボンディングにより接合されている。
２本のワイヤ１５４は、上面視でＹ方向にワイヤ１５１を挟み込むように配置されている。また、２本のワイヤ１５３は、上面視でＹ方向にワイヤ１５１、１５４を挟み込むように配置されている。
ワイヤ１５２、１５３、１５４の第１チップ１３０Ａへの接合部のＸ方向における位置は、相互に異なる。同様に、ワイヤ１５２、１５３、１５４の第２チップ１３０Ｂへの接合部のＸ方向における位置は、相互に異なる。ただし、ワイヤ１５２、１５３、１５４の第１チップ１３０Ａへの接合部の位置は同じであってもよいし、ワイヤ１５２、１５３、１５４の第２チップ１３０Ｂへの接合部のＸ方向における位置は、同じであってもよい。また、図１及び図２では、上面視においてワイヤ１５３とワイヤ１５４が重ならない状態を示しているが、上面視においてワイヤ１５３とワイヤ１５４が部分的に重なっていてもよい。
このように、複数のワイヤ１５２、１５３により、Ｘ方向に隣り合うチップ１３０が並列に接続される。これにより、半導体装置１００が出力可能な電流量を増加させることができる。なお、Ｘ方向に隣り合うチップ１３０とソース接続用のリードフレーム１２３との電気的な接続に用いられるワイヤの数は、６本に限定されない。また、ワイヤは、３以上のチップと、ソース接続用のリードフレームと、並列に接続してもよい。また、各導電板においてチップから突出した部分には、２本以上のワイヤが接合されていてもよい。
図６は、参考例における半導体装置の一部を拡大して示す上面図である。
参考例における半導体装置１００Ａは、導電板１４０が設けられていない点で本実施形態における半導体装置１００と相違する。導電板１４０が設けられていない場合、チップ１３０のソース電極１３３に接合できるワイヤの数は、ソース電極１３３の面積に依存する。
特に、第２チップ１３０Ｂのソース電極１３３に接合できるワイヤの数は、第１チップ１３０Ａのソース電極１３３に接合できるワイヤの数よりも少ない場合がある。具体的には、第１チップ１３０Ａのソース電極１３３には、ワイヤ１５３とＸ方向に延びる同一直線上に、ワイヤ１５２Ａの一端部を接合できたとしても、第２チップ１３０Ｂのソース電極１３３には、ワイヤ１５３、１５４が接合されているため、ワイヤ１５２Ａの中間部を接合する場所がない場合がある。このような場合、ワイヤ１５２Ａは、第１チップ１３０Ａのソース電極１３３及びソース接続用のリードフレーム１２３に接合され、第２チップ１３０Ｂのソース電極１３３には接合されない。
そのため、参考例における半導体装置１００Ａのような形態では、ワイヤ１５２Ａの接合部間の長さは、本実施形態におけるワイヤ１５２の接合部間の長さよりも長くなる。ワイヤ１５２Ａの接合部間の長さが長くなるほど、温度変化が生じた際の変形量が大きくなる。変形量が大きいほど、ワイヤ１５２Ａの接合部に作用する応力が大きくなるため、接合部が破断し易くなる。
これに対して、本実施形態に係る半導体装置１００においては、図２に示すように、各チップ１３０の上には、導電板１４０が設けられている。そして、ワイヤ１５２の中間部は、ソース接続用のリードフレーム１２３に近い方のチップ１３０のソース電極１３３の上の導電板１４０に接合されている。そのため、ワイヤ１５２の接合部間の長さが長くなることを抑制できる。これにより、ワイヤ１５２の接合部が破断することを抑制できる。その結果、信頼性が高い半導体装置１００を提供できる。
次に、本実施形態の効果を説明する。
本実施形態に係る半導体装置１００においては、第１チップ１３０Ａ上に第１導電板１４０Ａが配置されており、第２チップ１３０Ｂ上に第２導電板１４０Ｂが配置されている。そして、第１導電板１４０Ａの、第１チップ１３０Ａから第２チップ１３０Ｂに向かう第１方向（Ｘ方向）と交差する第２方向（Ｙ方向）の最大寸法Ｌ１は、第１チップ１３０ＡのＹ方向の最大寸法Ｌ２よりも大きい。同様に、第２導電板１４０ＢのＹ方向の最大寸法Ｌ１は、第２チップのＹ方向の最大寸法Ｌ２よりも大きい。そして、ワイヤ１５２は、第１導電板１４０Ａにおいて第１チップ１３０ＡよりもＹ方向に突出した部分、第２導電板１４０Ｂにおいて第２チップ１３０ＢよりもＹ方向に突出した部分、及びソース接続用のリードフレーム１２３に接合されている。そのため、ワイヤ１５２の長さが長くなることを抑制できる。これにより、ワイヤ１５２の温度変化による変形量が大きくなることを抑制できる。その結果、温度変化によりワイヤ１５２の接合部が破断することを抑制できる。以上により、信頼性が高い半導体装置１００を提供できる。
また、各導電板１４０は、各チップ１３０のゲート電極１３２を露出している。そのため、第１チップ１３０Ａのゲート電極１３２と、第２チップ１３０Ｂのゲート電極１３２を、ワイヤ１５１で電気的に接続できる。
また、半導体装置１００は、第１導電板１４０Ａにおいて第１チップ１３０Ａの直上に位置する部分、第２導電板１４０Ｂにおいて第２チップ１３０Ｂの直上に位置する部分、及びソース接続用のリードフレーム１２３に接合されたワイヤ１５３を更に備える。そのため、半導体装置１００が出力可能な電流量を増加させることができる。
また、第１導電板１４０ＡのＸ方向の最大寸法Ｌ３は、第１チップ１３０ＡのＸ方向の最大寸法Ｌ４よりも小さく、第２導電板１４０ＢのＸ方向の最大寸法Ｌ３は、第２チップ１３０ＢのＸ方向の最大寸法Ｌ４よりも小さい。そのため、第１導電板１４０Ａと第２導電板１４０Ｂとが近接することを抑制できる。
また、ソース電極１３３は、アルミニウム（Ａｌ）を含み、ソース電極１３３上には、金（Ａｕ）を含む金属層１６０が設けられている。そのため、半田又は焼結材等の接合部材１７０により、ソース電極１３３と導電板１４０とを接合できる。
上記実施形態では、配線部材がリードフレームである例を説明した。ただし、配線部材は、第１チップの第１電極及び第２チップの第２電極に電気的に接続され、半導体装置の配線を構成する部材であればよい。したがって、配線部材は、例えば端子や基板に設けられた配線層であってもよい。
以上、本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
１００ ：半導体装置
１１０ ：基板
１１０ａ ：上面
１１０ｂ ：下面
１２１ ：ドレイン接続用のリードフレーム
１２１ａ ：支持部
１２１ｂ ：接続部
１２２ ：ゲート接続用のリードフレーム
１２３ ：ソース接続用のリードフレーム
１３０ ：チップ
１３０Ａ ：第１チップ
１３０Ｂ ：第２チップ
１３０ａ ：下面
１３０ｂ ：上面
１３１ ：ドレイン電極
１３２ ：ゲート電極
１３３ ：ソース電極
１３３ａ ：第１領域
１３３ｂ ：第２領域
１４０ ：導電板
１４０Ａ ：第１導電板
１４０Ｂ ：第２導電板
１４１ ：凹み
１５０ ：導電板
１５１ ：ワイヤ
１５２ ：ワイヤ
１５３ ：ワイヤ
１５４ ：ワイヤ
１６０ ：金属層
１７０ ：接合部材
Ｌ１ ：導電板のＹ方向の最大寸法
Ｌ２ ：チップのＹ方向の最大寸法
Ｌ３ ：導電板のＸ方向の最大寸法
Ｌ４ ：チップのＸ方向の最大寸法

Claims (6)

  1. 第１電極を有する第１チップと、
    前記第１チップから離隔した配線部材と、
    第２電極を有し、前記第１チップと前記配線部材との間に配置された第２チップと、
    前記第１電極上に配置され、前記第１チップから前記第２チップに向かう第１方向と交差する第２方向の最大寸法が、前記第１チップの前記第２方向の最大寸法よりも大きく、前記第１電極に電気的に接続された第１導電板と、
    前記第２電極上に配置され、前記第２方向の最大寸法が、前記第２チップの前記第２方向の最大寸法よりも大きく、前記第２電極に電気的に接続された第２導電板と、
    前記第１導電板において前記第１チップよりも前記第２方向に突出した部分、前記第２導電板において前記第２チップよりも前記第２方向に突出した部分、及び前記配線部材に接合された第１ワイヤと、
    を備える半導体装置。
  2. 前記第１チップは、前記第１電極が設けられた面に配置された第３電極を更に有し、
    前記第１導電板は、前記第３電極を露出しており、
    前記第２チップは、前記第２電極が設けられた面に配置された第４電極を更に有し、
    前記第２導電板は、前記第４電極を露出しており、
    前記第３電極に接合され、前記第３電極から前記第４電極に向かって延び、前記第４電極に接合された第２ワイヤを更に備える請求項１に記載の半導体装置。
  3. 前記第１チップ及び前記第２チップは、それぞれＭＯＳＦＥＴであり、
    前記第１電極は、前記第１チップのソース電極であり、
    前記第３電極は、前記第１チップのゲート電極であり、
    前記第２電極は、前記第２チップのソース電極であり、
    前記第４電極は、前記第２チップのゲート電極である請求項２に記載の半導体装置。
  4. 前記第１導電板において前記第１チップの直上に位置する部分、前記第２導電板において前記第２チップの直上に位置する部分、及び前記配線部材に接合された第３ワイヤを更に備える請求項１～３のいずれか１つに記載の半導体装置。
  5. 前記第１導電板の前記第１方向の最大寸法は、前記第１チップの前記第１方向の最大寸法よりも小さく、
    前記第２導電板の前記第１方向の最大寸法は、前記第２チップの前記第１方向の最大寸法よりも小さい請求項１～４のいずれか１つに記載の半導体装置。
  6. 前記第１電極及び前記第２電極は、それぞれアルミニウムを含み、
    前記第１電極上に配置され、金を含む第１金属層と、
    前記第２電極上に配置され、金を含む第２金属層と、
    前記第１金属層と前記第１導電板との間に位置し、前記第１金属層と前記第１導電板を接合する導電性の第１接合部材と、
    前記第２金属層と前記第１導電板との間に位置し、前記第２金属層と前記第２導電板を接合する導電性の第２接合部材と、
    を更に備える請求項１～５のいずれか１つに記載の半導体装置。
JP2021043742A 2021-03-17 2021-03-17 半導体装置 Pending JP2022143295A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021043742A JP2022143295A (ja) 2021-03-17 2021-03-17 半導体装置
US17/474,411 US20220302074A1 (en) 2021-03-17 2021-09-14 Semiconductor device
CN202111073653.9A CN115117038A (zh) 2021-03-17 2021-09-14 半导体装置
EP21196541.3A EP4060727A1 (en) 2021-03-17 2021-09-14 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021043742A JP2022143295A (ja) 2021-03-17 2021-03-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2022143295A true JP2022143295A (ja) 2022-10-03

Family

ID=77864347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021043742A Pending JP2022143295A (ja) 2021-03-17 2021-03-17 半導体装置

Country Status (4)

Country Link
US (1) US20220302074A1 (ja)
EP (1) EP4060727A1 (ja)
JP (1) JP2022143295A (ja)
CN (1) CN115117038A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116544127B (zh) * 2023-07-07 2023-09-22 赛晶亚太半导体科技(浙江)有限公司 一种具有大电流的功率器件的制备方法及连接结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP5141076B2 (ja) * 2006-06-05 2013-02-13 株式会社デンソー 半導体装置
JP5542567B2 (ja) * 2010-07-27 2014-07-09 三菱電機株式会社 半導体装置
JP5325917B2 (ja) * 2011-03-17 2013-10-23 株式会社東芝 半導体装置及びその製造方法
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
US11063025B2 (en) * 2017-09-04 2021-07-13 Mitsubishi Electric Corporation Semiconductor module and power conversion device
JP6881238B2 (ja) * 2017-10-31 2021-06-02 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置

Also Published As

Publication number Publication date
EP4060727A1 (en) 2022-09-21
CN115117038A (zh) 2022-09-27
US20220302074A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
US9196577B2 (en) Semiconductor packaging arrangement
US10763240B2 (en) Semiconductor device comprising signal terminals extending from encapsulant
US8575744B2 (en) Semiconductor device and lead frame thereof
US20070176266A1 (en) Semiconductor device
CN109473415B (zh) 具有顶侧冷却部的smd封装
JP2005064479A (ja) 回路モジュール
JP2022143295A (ja) 半導体装置
JP2012212712A (ja) 半導体装置の実装構造及び半導体装置の実装方法
US11410914B2 (en) Power module
JP2006203048A (ja) 半導体装置
US6664629B2 (en) Semiconductor device
WO2022059272A1 (ja) 半導体装置
US10490489B2 (en) Conductive clip connection arrangements for semiconductor packages
US11978683B2 (en) Semiconductor apparatus
JP2021082794A (ja) 電子部品および電子装置
JP6521754B2 (ja) 半導体装置
US20230187405A1 (en) Semiconductor device
US20200266130A1 (en) Semiconductor device
WO2024095597A1 (ja) 半導体モジュール
CN111602240B (zh) 树脂封装型半导体装置
WO2022255053A1 (ja) 半導体装置
CN115411008A (zh) 开关装置、半导体装置及开关装置的制造方法
JP6462609B2 (ja) 半導体装置
JP4583945B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230922