JP5542567B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5542567B2
JP5542567B2 JP2010168079A JP2010168079A JP5542567B2 JP 5542567 B2 JP5542567 B2 JP 5542567B2 JP 2010168079 A JP2010168079 A JP 2010168079A JP 2010168079 A JP2010168079 A JP 2010168079A JP 5542567 B2 JP5542567 B2 JP 5542567B2
Authority
JP
Japan
Prior art keywords
buffer plate
linear expansion
expansion coefficient
semiconductor element
wiring member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010168079A
Other languages
English (en)
Other versions
JP2012028674A (ja
Inventor
耕 佐野
建一 林
利彰 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010168079A priority Critical patent/JP5542567B2/ja
Publication of JP2012028674A publication Critical patent/JP2012028674A/ja
Application granted granted Critical
Publication of JP5542567B2 publication Critical patent/JP5542567B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45025—Plural core members
    • H01L2224/4503—Stacked arrangements
    • H01L2224/45032—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

本発明は、半導体装置に関し、特に、半導体素子上にワイヤ接合のための電極部材を配置した半導体装置およびその製造方法に関する。
半導体装置の中でも電力用半導体装置は、鉄道車両、ハイブリッドカー、電気自動車等の車両、家電機器、産業用機械等において、比較的大きな電力を制御、整流するために利用されている。従って、電力用半導体装置に使用される半導体素子は４００Ｖ以上の耐電圧を確保しながら、１００Ａ／ｃｍ２を超える高い電流密度で通電することが求められる。そのため、近年はシリコン（Ｓｉ）に代わる半導体材料としてワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）が注目されており、ＳｉＣからなる半導体素子は５００Ａ／ｃｍ２を超える電流密度での動作が可能である。また、ＳｉＣは１５０℃〜３００℃の高温状態でも安定動作が可能であり、高電流密度動作と高温動作の両立が可能な半導体材料として期待されている。
一方、電力用を含め半導体装置では、半導体素子の下面の電極面を絶縁基板上の回路パターンにはんだ接合し、上面の電極面にアルミニウムのワイヤを超音波接合して半導体素子の給電経路を形成することが一般的に行われてきた。しかし、アルミニウムの線膨張係数は２３〜２４ｐｐｍ／Ｋ程度であり、半導体素子として使用されるＳｉやＳｉＣなどの線膨張係数が３〜５ｐｐｍ／Ｋと較べて異なるので、オン（通電）、オフ（遮断）の繰り返しの熱応力によって、ワイヤ内部に亀裂が進展し、やがて破断に到ることが知られている。これは、パワーサイクル試験と呼ばれる断続的なパルス電流負荷を与えることで破断に対する耐久性を評価することが出来ることから、以降パワーサイクル寿命と呼ぶことにする。
パワーサイクル寿命は、熱応力に起因した亀裂に関する現象であることから、半導体素子の温度変化量に大きく依存する。また、半導体素子の最高到達温度が高くなるとパワーサイクル寿命は短い傾向となる。上述したように、ワイドバンドギャップ半導体においては、高温での動作が期待されるため、Ｓｉデバイスと比較すると、高い最高到達温度と大きな温度変化量に耐えうる配線構造が必須となる。これは、たとえば従来のＳｉ半導体に対して最高到達温度を１２５℃、温度変化量を８０Ｋと設定して設けられた配線構造を、ワイドバンドギャップ半導体における動作条件である最高到達温度が１７５℃、温度変化量が１３０Ｋの条件で使用すると、パワーサイクル寿命が１／１０以下まで低下することになる。つまり、電力用半導体装置のような大電流を扱う半導体装置では、ワイドバンドギャップ半導体の機能を発揮できるような厳しい温度条件に対しては、従来のＳｉ半導体に対して用いられてきたアルミニウムワイヤの超音波接合のような配線構造では十分な寿命を得ることができなかった。
そこで、ワイヤに代わって平板状のリード部材と半導体素子との接合部に半導体素子の線膨張係数に近い応力緩衝板を挿入し、熱サイクル時の接合部に生じる熱応力を緩和する半導体装置が提案されている（例えば、特許文献１または特許文献２参照。）。また、ワイヤを接合するための電極を弾性率の低い導電性樹脂を介して半導体素子上に配置し、半導体素子と電極間にかかる熱応力を緩和するようにしたパワー半導体モジュールが提案されている（例えば、特許文献３参照。）。
特開平１１−１６３０４５号公報（段落００３４、図２） 特開２０００−３３２０６７号公報（段落０００７、００１２〜００１４、図１） 特開平１１−１６３０４５号公報（段落００１８〜００１９、図１）
しかしながら、緩衝部材の線膨張係数を半導体素子に近づければ、半導体素子と緩衝部材と接合部の繰り返し熱応力に対する寿命は長くなるが、緩衝部材とリード部材との熱応力を抑制することは困難となる。逆に、緩衝部材の線膨張係数をリード部材に近づけるとリード部材接合部の繰り返し熱応力寿命は長くなるが、半導体素子と緩衝部材との熱応力を抑制することは困難となる。つまり、パワーサイクル寿命を最適化するには、このトレードオフ関係から両者の寿命がほぼ等しくなる点を選ぶ必要がある。これはすなわち、パワーサイクル寿命が線膨張係数のトレードオフによって限界点を持っていることを意味している。このような状況にあっては、ワイドバンドギャップ半導体における高温動作で必要な、１０倍以上のパワーサイクル性能を得ることは不可能であった。また、弾性率の低い導電性樹脂を挿入する場合、樹脂は高温で劣化しやすいので信頼性が低下するとともに、金属部材と比較して抵抗が高いために電力ロスが発生して効率が低下するという問題があった。
本発明は、上記のような課題を解決するためになされたもので、最高到達温度が高く、温度変化量が大きくなっても、信頼性の高い半導体装置を得ることを目的としている。
本発明の半導体装置は、絶縁基板の回路面に一方の面が接合された半導体素子と、前記半導体素子の他方の面に形成された電極に、接合材を介して、一方の面が接合された第１の緩衝板と、前記第１の緩衝板の他方の面に、接合材を介して、一方の面が接合された第２の緩衝板と、前記第２の緩衝板の他方の面に接合された配線部材と、を備え、前記第１の緩衝板は、前記半導体素子の線膨張係数と前記配線部材の線膨張係数の間であって、前記半導体素子の線膨張係数との差が第１の所定値より小さい線膨張係数を有し、前記第２の緩衝板は、前記第１の緩衝板の線膨張係数と前記配線部材の線膨張係数の間であって、前記配線部材の線膨張係数との差が、前記第１の所定値より大きな第２の所定値より小さい線膨張係数を有し、前記半導体素子と前記第１の緩衝板とを接合する接合材の接合後の降伏応力は、前記第１の緩衝板と前記第２の緩衝板とを接合する接合材の接合後の降伏応力よりも小さいことを特徴とする。
本発明の半導体装置によれば、半導体素子と配線部材間に配置する２枚の応力緩衝板のうち、半導体素子側の応力緩衝板の線膨張係数は半導体素子の線膨張係数に応じて設定し、配線部材側の応力緩衝板の線膨張係数は、半導体素子の線膨張係数と独立して配線部材の線膨張係数に応じて設定するので、接合部にかかる熱応力を適切に緩和し、最高到達温度が高く、温度変化量が大きくなっても、信頼性の高い半導体装置を得ることができる。
本発明の実施の形態１にかかる電力用半導体装置および電極部材の構成を説明するための図である。 本発明の実施の形態２にかかる電力用半導体装置および電極部材の構成を説明するための図である。 本発明の実施の形態２にかかる電力用半導体装置を製造する方法を説明するための部分断面図である。 本発明の実施の形態３にかかる電力用半導体装置および電極部材の構成を説明するための図である。 本発明の実施の形態３にかかる電力用半導体装置における接合材の構成を説明するための断面図である。
実施の形態１．
図１は、本発明の実施の形態１にかかる電力用半導体装置を説明するためのもので、電力用半導体装置のうちの、絶縁基板の回路パターンに接合、つまり実装されるとともに、上面に応力緩衝機能を有する電極部材が接合された半導体素子と、電極部材を介して半導体素子と絶縁基板の他の回路パターン部分とを電気接続する１本のボンディングワイヤ部分を示しており、図１（ａ）は上面図、図１（ｂ）は図１（ａ）のＡ−Ａ線による断面図である。なお、２つの応力緩衝板を接合材を介して層状に張り合わされたものを電極部材と呼んでいるが、必ずしも電極部材単体として存在する必要はなく、半導体装置内で電極部材に相当する部分が構成されていればよい。また、表裏に回路パターンを有する絶縁性セラミックス板全体を絶縁基板と呼ぶことにする。
電力用半導体装置１０は、図１に示すように、窒化アルミニウム、窒化ケイ素、アルミナなどのセラミックス材料からなる絶縁基板１の回路面１ｆ上に図示しないろう材などで接合された回路パターン２ａ、２ｂ（後述する２ｒも含め、まとめて２）が配置されている。回路パターンは銅、アルミニウムなどの導電性材料またはそれらを主成分とする合金材料からなる。さらに、回路パターン２の表面は、酸化防止やはんだ材料の濡れ性を考慮して、ニッケルなどのめっき被膜が形成されている。また、図示しないが絶縁基板１の回路面１ｆの反対側の面（図では回路パターン２ｒが形成されている面）には放熱板が形成されていても良い。
図１では、回路パターン２ａ上にダイボンド用はんだ５を介して半導体素子（チップ）３が接続されている。半導体素子３は、シリコンウエハを基材とした一般的な素子でも良いが、本発明においては炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ）、またはダイヤモンドといったシリコンと較べてバンドギャップが広い、いわゆるワイドバンドギャップ半導体材料への適用を目的としており、特に炭化ケイ素を用いた半導体素子に適用される。デバイス種類としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）のようなスイッチング素子、またはダイオードのような整流素子である。ＭＯＳＦＥＴの場合、半導体素子３の回路パターン２ａ側の面にはドレイン電極が形成されている。そして、ドレイン電極と反対側（図で上側）の面には、ゲート電極やソース電極が、領域を分けて形成されているが、本発明の実施の形態の特徴を分かりやすくするため、上側の面には、大電流が流れるソース電極に着目して説明する。なお、ドレイン電極の表面には、はんだ６ａとの接合を良好とするための複合金属膜が形成されている。ソース電極の表面にも、図示しない厚さ数μｍの薄いアルミニウム、銅などの電極膜やチタン、モリブデン、ニッケル、金などの薄膜層が形成されている。
そして、半導体素子３の上側の面には、接合材であるはんだ６ａを介して第１の緩衝板である応力緩衝板７Ａが接続されている。応力緩衝板７Ａは、ワイヤ等の配線部材よりも半導体素子３と線膨張係数が近い低熱膨張性の金属材料からなる。応力緩衝板７Ａの上（半導体素子３の反対側面）には、接合材であるはんだ６ｂを介して第２の緩衝板である応力緩衝板７Ｂが接続されている。そして、応力緩衝板７Ｂの上面には、配線部材であるアルミないし銅のワイヤ４またはリボンが超音波接合される。応力緩衝板７Ｂは半導体素子３よりもワイヤ４またはリボンに線膨張係数が近い金属材料からなる。つまり、半導体素子３は、線膨張係数が異なる２枚の応力緩衝板７Ａ、７Ｂが接合材によって接合されることによって構成された電極部材７を介してワイヤ４と接合されている。なお、図１では、説明を簡略化するため、１本のワイヤ４しか示していないが、ワイヤは通常、電流容量を確保するため、複数本を並べて配置する。また、図示していないが、ワイヤのループ形状の大きさを変えて、多数のワイヤを配置することも一般的に行われる。
電極部材７を構成する応力緩衝板７Ａ、７Ｂのうち、ワイヤ４側に配置される第２の緩衝板である応力緩衝板７Ｂは、例えば、銅、アルミまたはそれらを含む合金材料、または低膨張係数材を含むクラッド材などからなる。また、半導体素子３側に配置される第１の緩衝板である応力緩衝板７Ａは、例えばモリブデン、ないしモリブデンを含有する合金またはクラッド材、及びインバー合金を含むクラッド材などからなる。なお、半導体素子３と応力緩衝板７Ａとを接合するはんだ６ａ、および応力緩衝板７Ａと応力緩衝板７Ｂとを接合するはんだ６ｂ（まとめて６）は、例えば銀を主成分とする焼結性フィラーやろう材といった、はんだに分類されない接合材であっても良い。基本的には、接合後の剛性や降伏応力が被接合材（半導体素子３、応力緩衝板７Ａ、７Ｂ）よりも低く、接合後も被接合材が元の機械特性（線膨張係数）を維持できるような一般的な導電性の接合材料であればよい。
ここで、半導体素子３からワイヤ４にかけて層状に重なった各部材の線膨張係数を整理する。
半導体素子３の線膨張係数をαＣ、応力緩衝板７Ａの線膨張係数をαＢＡ、応力緩衝板７Ｂの線膨張係数をαＢＢ、ワイヤ４の線膨張係数をαＷとすると、各部材の線膨張係数が、式（１）に示すように、半導体素子３からワイヤ４にかけて順次大きくなるように応力緩衝板７Ａ、７Ｂの線膨張係数を調整している。
αＣ＜αＢＡ＜αＢＢ＜αＷ ・・・（１）
ただし、ここでは応力緩衝板によく用いられるインバー合金の線膨張係数の温度依存性を考慮して、常温である２０℃での線膨張係数を基準とする。
このような構成にした理由、およびさらに詳細な設定について述べる。
電極部材７の接合に用いるはんだ６内では、パワーサイクルにともなう繰り返し熱疲労により、クラックが進展する。はんだ６が接合する部材間の線膨張係数の差が大きい場合は、接合面に平行な水平方向に亀裂が進展して応力緩衝板７Ａ、７Ｂが剥離してしまうが、線膨張係数の差が小さい場合は、接合面に垂直な方向に亀裂が進展する現象がみられる。すなわち、半導体素子側の応力緩衝板７Ａの線膨張係数αＢＡを半導体素子３の線膨張係数αＣに近づけることにより、オン、オフを繰り返すことで生じる温度サイクルにともなうはんだ６ａにかかる水平方向の亀裂を生じさせる熱応力を小さくすることができる。使用温度範囲内で両者の線膨張係数差（αＢＡ−αＣ）が５ｐｐｍ／Ｋを下回るようにすると、はんだ６ａの接合面に平行なせん断応力が著しく低下し、接合面に平行に進展する亀裂が発生しにくくなる。その場合は、はんだ６ａの厚み方向（接合面に垂直）に亀裂を生じることがあるが、厚み方向の亀裂は接合面方向と異なり、電気抵抗と熱伝導に対する影響が小さくて済む。すなわち、半導体素子３の固定、通電、放熱の各機能が損なわれる割合が少ないため、亀裂が生じてもただちに半導体装置の動作が停止することがなく、信頼性の高い接合を得ることが出来る。
すなわち、以下の式（２）に示すように設定すると、半導体素子３と応力緩衝板７Ａ間の接合信頼性を著しく向上させることができる。
αＢＡ−αＣ＜５ [ｐｐｍ／Ｋ ＠２０℃] ・・・（２）
しかしながら、式（２）が成立するように調整した場合でも、例えば半導体素子３上面の電極（たとえばＭＯＳ−ＦＥＴのソース電極）がアルミニウムである場合は、はんだの縦割れ（接合面に垂直な割れ）に伴う変形の影響を受ける可能性がある。具体的には、アルミ層がスライドする現象や、アルミ層がはんだ中にめり込む現象である。また、半導体素子３内のゲート配線構造に応力が掛かって、半導体素子３内部が損傷を受ける可能性がある。そのため、半導体素子３と応力緩衝板７Ａとを接合するはんだ６ａに降伏応力ないし耐力の小さい材料を用いるようにする。これにより、縦割りが生じても半導体素子３の電極への影響を抑制することができる。しかし、降伏応力の小さいはんだ材料は、縦割れ現象をむしろ増大させることがあるため、長期的な信頼性を考慮すると、こうしたはんだ材料を２層用いることは不利である。そこで、応力緩衝板７Ａと応力緩衝板７Ｂとを接合するはんだ６ｂには、はんだ６ａと異なり降伏応力の大きな材料を用いることとする。これは、はんだ６ａと６ｂは同じ材料を用いる必要はなく、応力緩衝板７Ａと応力緩衝板７Ｂとの間ではアルミ層変形およびゲート配線構造の損傷を考慮する必要がないため、はんだ６ｂには、はんだ６ａより降伏応力の大きい材料を用いることが出来るからである。すなわち、半導体素子３と応力緩衝板７Ａとを接合するはんだ６ａの降伏応力をＹａ、応力緩衝板７Ａと応力緩衝板７Ｂとを接合するはんだ６ｂの降伏応力をＹｂとすると、式（３）のような関係にすればよい。
Ｙｂ＞Ｙａ ・・・（３）
降伏応力Ｙは０．２％耐力（応力−ひずみ線図において、除荷時の永久ひずみが０．２％になる応力）に置き換えて考えることが可能であり、定量的には、半導体素子３と応力緩衝板７Ａとを接合するはんだ６ａの２０℃における０．２％耐力が２８ＭＰａ以下であることが好ましい。
なお、半導体素子３の上面電極がアルミニウムではなく、銅などの高強度金属材料であっても、ＭＯＳＦＥＴのゲート構造の損傷などを考慮すると、上記の式（３）を満たすことで信頼性向上を図ることが可能になる。
さらに、本発明の実施の形態１にかかる電力用半導体装置１０では、半導体素子３と直接接合しない応力緩衝板７Ｂ上にワイヤ４を接合するようにした。そのため、応力緩衝板７Ｂと配線部材であるワイヤ４との線膨張係数差を半導体素子３と応力緩衝板７Ａとの線膨張係数と独立して調整することができ、ワイヤボンディングの条件も半導体素子３への影響を考慮せず設定できる。そのため、さらに接合信頼性を向上させることができた。
以下、詳細に説明する。
一例として応力緩衝板７Ｂに銅を用い、酸化防止のためニッケルめっきを施して一般的なアルミワイヤを接合させる場合、応力緩衝板７Ｂとアルミワイヤ４の線膨張係数差（αＷ−αＢＢ）は、式（４）に示すように、８ｐｐｍ／Ｋ未満に抑えることができる。
αＷ−αＢＢ＜８ [ｐｐｍ／Ｋ ＠２０℃] ・・・（４）
この場合、応力緩衝板７Ｂの物性は、上述した式（２）、（３）に独立して設定できるので、式（２）、（３）を満足させた状態で式（４）を満足させるように応力緩衝板７Ｂの線膨張係数を調整すれば、応力が低減され、半導体素子３上に直接ワイヤ４を接合する場合に比べて４０倍以上のパワーサイクル寿命を実現することが出来る。実際には、直径４００μｍ以下のアルミワイヤであれば、はんだ等の接合材の寿命を考慮して、式（５）を満たすような範囲であれば、ワイヤ４の接合部寿命として十分な性能を得ることができる。
αＷ−αＢＢ＜１３ [ｐｐｍ／Ｋ ＠２０℃] ・・・（５）
さらに、ワイヤボンディングの際の超音波接合を半導体素子３に直接行うのではないため、超音波エネルギーが半導体素子３の一部分に集中して伝播したり、一部分に荷重がかかったりすることによる素子破壊現象を考慮する必要がない。したがって、超音波エネルギーを素子のダメージを気にせず大きく（最適化）することでワイヤ４を大きく変形させ、ワイヤ接合面積を十分に拡大することができるので、さらにパワーサイクル寿命を向上させることができる。このことは、大きい超音波エネルギーを要する太いワイヤの接合が可能になることも意味している。そのため、半導体素子３へ直接接合する場合、ゲート配線を有する電極面に対して適用に制約のあった、例えば直径５００μｍ以上のアルミワイヤでも電極部材７を介することで適用可能となり、大電流通電を行うことが出来る。同様に、接合時の超音波エネルギーの大きい幅２ｍｍ以上、厚み２００μｍ以上のアルミリボンを接合することも可能になる。リボン材料はアルミのほか、銅や銅とアルミのクラッド材を用いてもよい。
また、半導体素子の動作可能な最高温度に達する時間は短いため、熱伝導による温度分布は定常的なものではなく過渡的なものになる。したがって、ワイヤ４の接合部が発熱原である半導体素子３の表面から距離をおいた構造では、動作時の半導体素子３の発熱によるワイヤ接合部の温度上昇が抑制される。このため、半導体素子３の直上にワイヤ接合する場合や、半導体素子３上に接合された緩衝板に直接ワイヤを接合する場合に較べて熱応力が低減される。特に、応力緩衝板に熱伝導率の低いインバー合金を含む材料を用いると、この効果が顕著となる。
応力緩衝板７Ａ、７Ｂには、前述の通り比較的安価な、銅、インバー合金、銅の三層構成のクラッド材を用いることが可能であり、各応力緩衝板の線膨張係数は、クラッド材の構成により調整でき、低熱膨張材と高熱膨張材の厚みの比率を変えることで制御することが出来る。たとえば、低熱膨張材であるインバー合金を高熱膨張材である銅で挟んだクラッド材中の厚み比率を１：３：１とすると、クラッド材全体の線膨張係数はおよそ７ｐｐｍ／Ｋとなり、式（２）を満足する応力緩衝板７Ａを得ることができる。同様に、高熱膨張材の比率を上げるように厚み比率を調整することで、式（４）を満足する応力緩衝板７Ｂを得ることができる。銅とインバーの組み合わせで応力緩衝板７Ａ、７Ｂを製作する場合、応力緩衝板７Ａにおける銅の総厚みに対するインバー合金の厚みの比率をＲＡ、応力緩衝板７Ｂにおける銅の総厚みに対するインバー合金の厚みの比率をＲＢとすると、ＲＢ＜ＲＡとなるようにすれば、αＢＡ＜αＢＢの関係が成り立つように調整することができる。
なお、図１では応力緩衝板７Ｂの平面サイズを応力緩衝板７Ａより小さくなるように構成している。この構成により、応力緩衝板７Ｂ下の緩衝板用はんだ６ｂがフィレットを形成することが可能となっている。フィレットを形成することによってはんだ接合の信頼性を高め、外観検査による接合確認も容易になるので、緩衝板用はんだ６ｂ、緩衝板用はんだ６ａ、ダイボンド用はんだ５の３段からなる接合層を一括リフローにて接合することが可能になる。
つぎに動作について説明する。
電力用半導体装置１０を駆動させると、半導体素子３をはじめとする電力用半導体装置１０内の様々な素子に電流が流れ、その際、電気抵抗分の電力ロスが熱へと変換され、発熱が生ずる。例えば、半導体素子３に、ＳｉＣのような高性能のワイドバンドギャップ半導体素子が用いられているような場合、電流が大きく、動作時の温度は３００℃にまで達する。このとき、半導体素子３とワイヤ４間の線膨張係数に差があるので、半導体素子３と電極部材７とワイヤ４間の接合界面に熱応力が発生する。
しかし、本実施の形態１にかかる電力用半導体装置１０では、半導体素子３とワイヤ５間に設けた電極部材７を構成する２枚の応力緩衝板７Ａ、７Ｂのうち、半導体素子３側の応力緩衝板７Ａの線膨張係数αＢＡを半導体素子３の線膨張係数αＣとの差が第１の所定値である５ｐｐｍ／Ｋ未満（式（２））になるように設定し、ワイヤ４側の応力緩衝板７Ｂの線膨張係数αＢＢを、半導体素子３の線膨張係数αＣまたは応力緩衝板７Ａの線膨張係数αＢＡと独立して、ワイヤ４の線膨張係数αＷとの差が第２の所定値である１３ｐｐｍ／Ｋ未満（式（５））になるように設定した。そのため、半導体素子３側では、はんだ６ａを用いて接合された応力緩衝板７Ａと半導体素子３間の熱応力をはんだ接合や半導体素子３の電極に対応した許容範囲内に抑えることにより接合信頼性が向上する。また、ワイヤ４側でも、ワイヤボンディングにより直接接合された応力緩衝板７Ｂとワイヤ４間の熱応力をボンディングに対応した許容範囲内に抑えることにより接合信頼性が向上する。
また、電流は時間的に大きく変化するので、発熱および熱伝導にともなう温度分布は定常的なものではなく過渡的であり、半導体素子３が最高到達温度に達している時間も短時間である。そのため、本実施の形態１にかかる電極部材７のように板材を接合材であるはんだ６ｂを介して層状に重ねた電極部材７がワイヤ４と半導体素子３間に介在することにより、発熱源である半導体素子３の表面から離れたワイヤ４では、熱伝導遅れのために温度上昇が抑制される。このため、半導体素子３の直上にワイヤ４等の配線部材を接合する場合に較べてワイヤ４との接合部の温度変化量および最高到達温度が抑制され、熱応力を低減できる。すなわち、最高到達温度が高く、温度変化量の大きなパワーサイクル負荷にも耐えることが可能になる。
以上のように、本発明の実施の形態１にかかる（電力用）半導体装置１０によれば、絶縁基板１の回路面１ｆに一方の面が接合された半導体素子３と、半導体素子３の他方の面に形成された電極に、接合材６ａを介して、一方の面が接合された第１の緩衝板である応力緩衝板７Ａと、第１の緩衝板７Ａの他方の面に、接合材６ｂを介して、一方の面が接合された第２の緩衝板である応力緩衝板７Ｂと、第２の緩衝板７Ｂの他方の面に接合された配線部材であるワイヤ４と、を備え、第１の緩衝板７Ａは、半導体素子の線膨張係数αＣと配線部材４の線膨張係数αＷの間であって、半導体素子３の線膨張係数αＣとの差が第１の所定値より小さい線膨張係数αＢＡを有し（式（２））、第２の緩衝板７Ｂは、第１の緩衝板７Ａの線膨張係数αＢＡと配線部材４の線膨張係数αＷの間であって、配線部材４の線膨張係数αＷとの差が第１の所定値より大きな第２の所定値より小さい線膨張係数αＢＢを有する（式（４））、ように構成したので、半導体素子３と第１の緩衝板７Ａ間の熱応力を適切に抑制するとともに、第２の緩衝板７Ｂと配線部材４間の熱応力も半導体素子３側の状況と独立して適切に抑制することができるので、最高到達温度が高く、温度変化量が大きくなっても、パワーサイクル寿命が飛躍的に伸びる。また、ワイヤボンディング時の超音波振動が半導体素子３に直接伝わることがなく、半導体素子への影響を最小限にして強力なボンディングが可能となる。
とくに、配線部材であるワイヤ４と第２の緩衝板７Ｂとの接合が超音波接合によりなされたとき、第１の所定値を式（２）に示すように５ｐｐｍ／Ｋとし、第２の所定値を式（５）に示すように１３ｐｐｍ／Ｋであるようにしたので、最高到達温度が３００℃に達しても、半導体素子３と第１の緩衝板７Ａ間の熱応力を確実に抑制し、さらに超音波接合した第２の緩衝板７Ｂと配線部材４間の熱応力も確実に抑制することができる。
さらに、半導体素子３と第１の緩衝板７Ａとを接合する接合材６ａの接合後の降伏応力Ｙａは、第１の緩衝板７Ａと第２の緩衝板７Ｂとを接合する接合材６ｂの接合後の降伏応力Ｙｂよりも小さいように構成したので、接合力を損なうことなく、半導体素子に形成された電極への損傷を抑制することができる。
接合材６に焼結性の銀微粒子を含む接合材、またははんだを用いると、半導体素子３、緩衝板７Ａ、７Ｂ、ワイヤ４自体に損傷を与えず、信頼性の高い接合が得られる。
実施の形態２．
本実施の形態２にかかる電力用半導体装置においては、電極部材を構成する応力緩衝板の平面サイズを実施の形態１にかかる電極部材と異なり、ワイヤ側のサイズを半導体素子側より大きくするようにしたものである。その他の構成部分については、実施の形態１と同様であるので説明を省略する。
図２および図３は本実施の形態２にかかる電力用半導体装置を説明するためのもので、図２は実施の形態１における図１（ｂ）に対応する部分から半導体素子の近傍部分に限定した電力用半導体装置の構成を説明するための部分断面図である。図３は本実施の形態２における電力用半導体装置の製造方法を説明するための工程ごとの断面図である。図２に示すように、電極部材２０７を構成する２枚の応力緩衝板のうち、半導体素子３側の応力緩衝板７Ａは実施の形態１における応力緩衝板７Ａと同じものを用いたが、ワイヤ４側の応力緩衝板２０７Ｂは、実施の形態１における応力緩衝板７Ｂと同じ材質であるが、平面寸法を応力緩衝板７Ａより大きいものを使用した。
このような構成をとることができるのは、２枚の応力緩衝板のうち、ワイヤ４側の応力緩衝板２０７Ｂが半導体素子３から空間的に離れた位置に配置されることになり、原理的に、半導体素子３の形状（電極サイズ）の制約を受けなくなるので、半導体素子３の電極面積を越えて拡大することが可能となるからである。これにより、半導体素子３のチップ面積と、チップ外周の絶縁部で制約を受けていた接合ワイヤ本数を図２に示すように、ワイヤ４ａ，４ｂのように増やすことが可能になるため、同じ電流に対してワイヤ１本あたりの通電量が低減し、通電によるワイヤの発熱を低減し、ワイヤ発熱に因るチップ温度上昇を抑制することで、パワーサイクル寿命を改善することが可能となる。このことは、ワイヤのループ長に比例するワイヤの電気抵抗の許容値が高くなることを意味しており、長いワイヤループにより、パワーモジュールの設計を容易にすることが出来る。さらに、ワイヤループを長くすることで、パワーサイクル寿命の第２のファクターであるワイヤの通電／非通電サイクルでのループ変形による疲労破壊の寿命を延ばすことにもつながる。
なお、図２では、実施の形態１との違いとして、ワイヤ本数を増加させることを説明するために、図１で示した本数（一本）より本数の多い２本のワイヤを示しているのであって、実際に用いる本数や配置を限定するものではない。
つぎに製造方法について説明する。
本実施の形態２にかかる電力用半導体装置のアセンブリ工程においてポイントとなるのは、応力緩衝板７Ａと応力緩衝板２０７Ｂの接合工程である。ワイヤ４側の応力緩衝板２０７Ｂを半導体素子３の電極面積等の制約を越えて拡大すると、半導体素子３の電極面積等に大きさを制約される半導体素子３側の応力緩衝板７Ａは、応力緩衝板２０７Ｂに較べて平面寸法が小さくなることになる。したがって、実施の形態１で説明したように、電力用半導体装置の回路面の上側から外観検査しただけでは、接合確認を容易に行うことができない。そのため、本実施の形態２においては、図３に示すようにして電力用半導体装置２１０を製造した。
本実施の形態２においては、図３（ａ）、図３（ｂ）に示すように、はじめに面積の広い応力緩衝板２０７Ｂ上に、応力緩衝板７Ａとの接合材であるはんだ材の膜６ｂＭを形成する。そして、図３（ｃ）に示すように、応力緩衝板２０７Ｂ上に形成したはんだの膜６ｂＭの上に応力緩衝板７Ａを重ね、リフローにより応力緩衝板２０７Ｂと７Ａを接合して電極部材２０７を単独で形成する。そして、図３（ｄ）に示すように、絶縁基板１に実装された半導体素子３上に形成された接合材であるはんだの膜６ａＭ上に、上下を反転させた電極部材２０７を重ね、リフローにより電極部材２０７を接合する。最後に、図３（ｅ）に示すように、ワイヤ４ａ，４ｂを超音波接合によりボンディングして電力用半導体装置２１０が完成する。
上記製造方法では、リフロー時に面積の大きな部材が下に位置するようになるので、面積の大きな部材側に広がるフィレットを容易に形成する事ができる。また、応力緩衝板７Ａは３層構造のうち、中間層には、はんだとの濡れ性が銅より低いインバーが配置されているので、応力緩衝板７Ａから半導体素子３側および応力緩衝板２０７Ｂ側に形成したそれぞれのフィレットは、応力緩衝板７Ａの厚さ方向の中間部分で一体化することなく分離することができる。したがって、フィレット形成により接合部の信頼性が向上するとともに、応力緩衝板７Ａの厚み方向のそれぞれ反対側に配置される接合材６ａと６ｂは、それぞれ独立することになるので、それぞれに加わる応力が互いに影響を及ぼしあうことを防止する事ができる。
なお、先に電極部材として２枚の応力緩衝板７Ａと２０７Ｂの一体化に用いるはんだ材料６ｂの融点を、半導体素子３との接合に用いるはんだ材６ａの融点より高くすることで、さらに製造が容易になる。また、２枚の応力緩衝板の接合材料として、焼結性の銀粒子を用いたり、銅などを拡散させる錫材を用いたりする場合には、上記のように、電極部材２０７部分を単独で接合するようにすれば、応力緩衝板７Ａと２０７Ｂの接合時に最適な圧力を掛けることが可能になるため、緻密な接合構造（銀粒子の場合、緻密な銀焼結体）を得ることができる。その際、圧力を掛けることで応力緩衝板７Ａの端部からはみ出して応力緩衝板２０７Ｂ上に広がる領域が生じても応力緩衝板２０７Ｂ上に広がるだけで問題を生じない。
以上のように、本発明の実施の形態２にかかる（電力用）半導体装置２１０によれば、第２の緩衝板である応力緩衝板２０７Ｂの面積（平面寸法）は、第１の緩衝板である応力緩衝板７Ａの面積よりも大きいように構成したので、半導体素子３の電極面積の制約を超えてワイヤ本数を増加させることができ、抵抗ロスによる発熱を低減し、さらに信頼性の高い半導体装置を得ることができる。
以上のように、本発明の実施の形態２にかかる電力用半導体装置２１０の製造方法によれば、第１の緩衝板７Ａの他方の面と第２の緩衝板２０７Ｂの一方の面とを接合材６ｂを介して接合した電極部材７を形成する工程と、電極部材７の第１の緩衝板７Ａ側の面を、絶縁基板１に接合された半導体素子３の電極に接合材６ａを介して接合する工程と、電極部材７の第２の緩衝板２０７Ｂ側の面に、超音波接合により配線部材４を接合する工程と、を備えるように構成したので、フィレットが適切に形成されて接合部の信頼性が向上する。
実施の形態３．
本実施の形態３にかかる電力用半導体装置においては、実施の形態２と同様にワイヤ側の応力緩衝板が半導体素子側の応力緩衝板より大きくなっており、ワイヤ側の応力緩衝板の端部は半導体素子（チップ）の外周部を乗り越える構成となっている。このような、大面積の応力緩衝板を備えた電極部材を半導体素子上に接合する際に、電極部材（とくに上側に位置する大面積の応力緩衝板）の自重による傾きを抑制するため、本実施の形態３における電力用半導体装置では、少なくとも電極部材を半導体素子に接合するときにスペーサを設置するようにした。その他の構成については、上記実施の形態２と同様であるので説明を省略する。
図４は本実施の形態３にかかる電力用半導体装置の構成を説明するための部分断面図である。また、図５は本実施の形態３にかかる電力用半導体装置において使用する接合材の一例の構成を説明するための半導体素子と応力緩衝板との接合部分の断面図である。図４に示すように、電極部材３０７を構成する２枚の応力緩衝板のうち、半導体素子３側の応力緩衝板７Ａは実施の形態１および２における応力緩衝板７Ａと同じものを用いたが、ワイヤ４側の応力緩衝板３０７Ｂは、実施の形態２における応力緩衝板２０７Ｂよりもさらに大きなものを使用した。さらに、応力緩衝板３０７Ｂの面に平行な方向における応力緩衝板７Ａからのはみ出し長さを、他端Ｅ２側よりも一端Ｅ１側の方が大きくなるように面方向で中心から偏って接合するようにした。そして、応力緩衝板７Ａに対してはみ出し量が大きな一端１Ｅ側の面と絶縁基板１との間には、例えば、実施の形態２のように電極部材３０７自体を予め形成する場合は、少なくとも電極部材３０７を半導体素子３に接合するときに、スペーサ８を設置するようにした。あるいは、応力緩衝板７Ａ、３０７Ｂを順次半導体素子３上に接合していく場合は、少なくとも応力緩衝板３０７Ｂを応力緩衝板７Ａに接合するときに、一端１Ｅ側の面と絶縁基板１との間にスペーサ８を設置するようにした。
なお、スペーサ８は、電極部材３０７あるいは、応力緩衝板３０７Ｂの接合完了後、除去すればよい。また、スペーサ９を絶縁性の部材として絶縁基板１の銅パターン２ａ上に接合してもよい。もちろん、スペーサ８の接合対象は、半導体素子３が接合された配線パターンと同じ配線パターンである必要はない。また絶縁基板１に直接接合し、配線パターンに接触しないのであれば、スペーサ８に導電性の部材を使用してもよい。
この構成によれば、ワイヤの本数をさらに増大させることができ、電流容量を確保するとともに、パワーサイクル寿命の長い半導体装置を得ることが出来る。なお、この構成においては、図に示すように、例えばＭＯＳＦＥＴの場合、制御信号を入力するためのゲートワイヤ３４が必要であり、応力緩衝板３０７Ｂの張り出す（偏る）方向およびスペーサ８の位置をゲートワイヤ３４の無い方向（Ｅ１側）に設定すればよい。
また、上記のように一端Ｅ１側のみにスペーサ８を配置した場合でも、接合材６ａあるいは６ｂにはんだを使用し、はんだの量および加圧力を適切に調整すれば、はんだの表面張力によって、他端Ｅ２側の接合面間の距離（例えば、７Ａ−３間、あるいは７Ａ−３０７Ｂ間）、つまりはんだ厚みはほぼ一定に保つことができる。しかし、確実に接合面間の距離を保つため、図５に示すように、接合材６ａＶとして、基本的には設定したいはんだ厚みと同じ径Ｄｇの厚み保持材として機能するビーズ材料９を含む接合材を用いるようにしてもよい。この場合、はんだリフロー時に接合面間の距離がビーズ径に等しくなるように所定圧をかけるとよい。接合材に焼結性の銀を用いた場合でも、ビーズ９を混入させると同様に厚みを所定厚みに保持することができる。接合材６ａＶのベースがはんだ材料の場合、ビーズ９には、たとえば、はんだ材料でコーティングされた耐熱性樹脂材料からなる粒子や、銅、ニッケルなど、はんだとのなじみのよい金属粒子を用いるとよい。また、ビーズ９に替えて、ワイヤボンダを利用して銅ワイヤ等のワイヤバンプを用いても良い。
以上のように、本発明の実施の形態３にかかる電力用半導体装置３１０によれば、第２の緩衝板３０７Ｂの面積は、第１の緩衝板７Ａの面積よりも大きく、第１の緩衝板７Ａは、第２の緩衝板３０７Ｂに対して偏った位置（Ｅ２側）に接合され、第２の緩衝板３０７Ｂの第１の緩衝板７Ａからはみ出た部分（Ｅ１側の面）と、絶縁基板１との間にスペーサ８が挿入されているように構成したので、電極部材３０７を形成してから半導体素子３に接合するときは、半導体素子３と第１の緩衝板７Ａ間、半導体素子３に接合された第１の緩衝板７Ａに第２の緩衝板３０７Ｂを接合するときは、第１の緩衝板７Ａと第２の緩衝板３０７Ｂ間の接合面間の距離を所定範囲に制御する事ができる。
とくに、電極部材３０７を形成してから半導体素子３に接合するときは、接合材６ａに、半導体素子３に接合された第１の緩衝板７Ａに第２の緩衝板３０７Ｂを接合するときは、接合材６ｂに、当該接合材の厚みを保持する厚み保持材９が混入されているようにすれば、接合面間の距離をさらに確実に所定範囲に制御する事ができる。
なお、上記各実施の形態においては、スイッチング素子（トランジスタ）や整流素子（ダイオード）として機能する半導体素子３には、炭化ケイ素によって形成されたものを示したが、これに限られることはなく、一般的に用いられているケイ素（Ｓｉ）で形成されたものであってもよい。しかし、ケイ素よりもバンドギャップが大きい、いわゆるワイドギャップ半導体を形成できる炭化ケイ素や、窒化ガリウム系材料又はダイヤモンドを用いた時の方が、以下に述べるように本発明による効果をより一層発揮することができる。
ワイドバンドギャップ半導体によって形成されたスイッチング素子や整流素子（各実施の形態における半導体素子３）は、ケイ素で形成された素子よりも電力損失が低いため、スイッチング素子や整流素子における高効率化が可能であり、ひいては、電力用半導体装置１０、２１０、３１０（以下代表して１０のみ記す）の高効率化が可能となる。さらに、耐電圧性が高く、許容電流密度も高いため、スイッチング素子や整流素子の小型化が可能であり、これら小型化されたスイッチング素子や整流素子を用いることにより、電力用半導体装置１０も小型化が可能となる。また耐熱性が高いので、高温動作が可能であり、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化も可能となるので、電力用半導体装置１０の一層の小型化が可能になる。
一方、上記のように高温動作する場合は停止・駆動時の温度差が大きくなり、さらに、高効率・小型化によって、単位体積当たりに扱う電流量が大きくなる。そのため経時的な温度変化や空間的な温度勾配が大きくなり、半導体素子と配線部材との熱応力も大きくなる可能性がある。しかし、本発明の各実施の形態に示すように、面どうし接合した２枚の応力緩衝板のうち半導体素子側の応力緩衝板は、半導体素子の線膨張係数に応じて材料を調整し、ワイヤのような配線部材側の応力緩衝板は、配線部材の線膨張係数に応じて材料を調整したので、各接合部での熱応力をそれぞれ適切に緩和されるので、ワイドバンドギャップ半導体の特性を活かして、小型化や高効率化を進めてもパワーサイクル寿命が長く、信頼性の高い電力用半導体装置１０を得ることが容易となる。つまり、本発明による効果を発揮することで、ワイドバンドギャップ半導体の特性を活かすことができるようになる。
なお、スイッチング素子及び整流素子の両方がワイドバンドギャップ半導体によって形成されていても、いずれか一方の素子がワイドバンドギャップ半導体によって形成されていてもよい。また、ワイヤやリードといった配線部材も異なる材料を使ってもよい。その場合、素子や配線部材の種類や材料に応じて、つまり、半導体素子と配線部材の線膨張係数に応じて半導体素子側の応力緩衝板と配線部材側の応力緩衝板の線膨張係数を変えるようにすれば、よりパワーサイクル寿命を向上させることができる。
１ 絶縁基板（１ｆ 回路面）、 ２ 回路パターン（２ａ，２ｂ、２ｒ）、 ３ 半導体素子、 ４ ワイヤ（配線部材）、 ６ はんだ（６ａ，６ｂ）、
７ 電極部材（７Ａ 第１の緩衝板、７Ｂ 第２の緩衝板）、 ８ スペーサ、 ９ ビーズ（厚み保持材）、 １０ （電力用）半導体装置 。
百位の数字は実施の形態による構成の相違を示す。

Claims (8)

  1. 絶縁基板の回路面に一方の面が接合された半導体素子と、
    前記半導体素子の他方の面に形成された電極に、接合材を介して、一方の面が接合された第１の緩衝板と、
    前記第１の緩衝板の他方の面に、接合材を介して、一方の面が接合された第２の緩衝板と、
    前記第２の緩衝板の他方の面に接合された配線部材と、を備え、
    前記第１の緩衝板は、前記半導体素子の線膨張係数と前記配線部材の線膨張係数の間であって、前記半導体素子の線膨張係数との差が第１の所定値より小さい線膨張係数を有し、
    前記第２の緩衝板は、前記第１の緩衝板の線膨張係数と前記配線部材の線膨張係数の間であって、前記配線部材の線膨張係数との差が、前記第１の所定値より大きな第２の所定値より小さい線膨張係数を有し、
    前記半導体素子と前記第１の緩衝板とを接合する接合材の接合後の降伏応力は、前記第１の緩衝板と前記第２の緩衝板とを接合する接合材の接合後の降伏応力よりも小さいことを特徴とする半導体装置。
  2. 絶縁基板の回路面に一方の面が接合された半導体素子と、
    前記半導体素子の他方の面に形成された電極に、接合材を介して、一方の面が接合された第１の緩衝板と、
    前記第１の緩衝板の他方の面に、接合材を介して、一方の面が接合された第２の緩衝板と、
    前記第２の緩衝板の他方の面に接合された配線部材と、を備え、
    前記第１の緩衝板は、前記半導体素子の線膨張係数と前記配線部材の線膨張係数の間であって、前記半導体素子の線膨張係数との差が第１の所定値より小さい線膨張係数を有し、
    前記第２の緩衝板は、前記第１の緩衝板の線膨張係数と前記配線部材の線膨張係数の間であって、前記配線部材の線膨張係数との差が、前記第１の所定値より大きな第２の所定値より小さい線膨張係数を有し、
    前記第２の緩衝板の面積は、前記第１の緩衝板の面積よりも大きいことを特徴とする半導体装置。
  3. 前記第１の緩衝板は、前記第２の緩衝板に対して偏った位置に接合され、
    前記第２の緩衝板の前記第１の緩衝板からはみ出た部分と、前記絶縁基板との間にスペーサが挿入されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記接合材に、当該接合材の厚みを保持する厚み保持材が混入されていることを特徴とする請求項３に記載の半導体装置。
  5. 絶縁基板の回路面に一方の面が接合された半導体素子と、
    前記半導体素子の他方の面に形成された電極に、接合材を介して、一方の面が接合された第１の緩衝板と、
    前記第１の緩衝板の他方の面に、接合材を介して、一方の面が接合された第２の緩衝板と、
    前記第２の緩衝板の他方の面に接合された配線部材と、を備え、
    前記第１の緩衝板は、前記半導体素子の線膨張係数と前記配線部材の線膨張係数の間であって、前記半導体素子の線膨張係数との差が第１の所定値より小さい線膨張係数を有し、
    前記第２の緩衝板は、前記第１の緩衝板の線膨張係数と前記配線部材の線膨張係数の間であって、前記配線部材の線膨張係数との差が、前記第１の所定値より大きな第２の所定値より小さい線膨張係数を有し、
    前記接合材がはんだであることを特徴とする半導体装置。
  6. 絶縁基板の回路面に一方の面が接合された半導体素子と、
    前記半導体素子の他方の面に形成された電極に、接合材を介して、一方の面が接合された第１の緩衝板と、
    前記第１の緩衝板の他方の面に、接合材を介して、一方の面が接合された第２の緩衝板と、
    前記第２の緩衝板の他方の面に接合された配線部材と、を備え、
    前記第１の緩衝板は、前記半導体素子の線膨張係数と前記配線部材の線膨張係数の間であって、前記半導体素子の線膨張係数との差が第１の所定値より小さい線膨張係数を有し、
    前記第２の緩衝板は、前記第１の緩衝板の線膨張係数と前記配線部材の線膨張係数の間であって、前記配線部材の線膨張係数との差が、前記第１の所定値より大きな第２の所定値より小さい線膨張係数を有し、
    前記接合材が焼結性の銀微粒子を含有する材料であることを特徴とする半導体装置。
  7. 前記半導体素子がワイドバンドギャップ半導体材料により形成されていることを特徴とする請求項１ないし６のいずれか１項に記載の半導体装置。
  8. 前記ワイドバンドギャップ半導体材料は、炭化ケイ素、窒化ガリウム、またはダイヤモンド、のうちのいずれかであることを特徴とする請求項７に記載の半導体装置。
JP2010168079A 2010-07-27 2010-07-27 半導体装置 Active JP5542567B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010168079A JP5542567B2 (ja) 2010-07-27 2010-07-27 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010168079A JP5542567B2 (ja) 2010-07-27 2010-07-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2012028674A JP2012028674A (ja) 2012-02-09
JP5542567B2 true JP5542567B2 (ja) 2014-07-09

Family

ID=45781228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010168079A Active JP5542567B2 (ja) 2010-07-27 2010-07-27 半導体装置

Country Status (1)

Country Link
JP (1) JP5542567B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017002961T5 (de) 2016-06-14 2019-02-28 Mitsubishi Electric Corporation Leistungs-halbleitereinheit

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013124989A1 (ja) * 2012-02-22 2013-08-29 三菱電機株式会社 半導体装置
JP2015142059A (ja) 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
CN110120375A (zh) * 2014-05-20 2019-08-13 三菱电机株式会社 功率用半导体装置
CN106575628B (zh) * 2014-10-20 2019-02-15 三菱电机株式会社 功率模块
DE102015200485A1 (de) * 2015-01-14 2016-07-14 Robert Bosch Gmbh Kontaktanordnung und Leistungsmodul
US10290602B2 (en) 2015-07-08 2019-05-14 Sumitomo Electric Industries, Ltd. Semiconductor device and method of making semiconductor device
US10153236B2 (en) 2015-08-31 2018-12-11 Hitachi, Ltd. Semiconductor device and power electronics apparatus
JP6818500B2 (ja) * 2016-10-19 2021-01-20 三菱電機株式会社 半導体装置および電力変換装置
JP6643975B2 (ja) * 2016-12-28 2020-02-12 三菱電機株式会社 半導体装置の製造方法
JP6726112B2 (ja) 2017-01-19 2020-07-22 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP7000871B2 (ja) * 2018-01-16 2022-01-19 三菱電機株式会社 半導体装置および電力変換装置
JP7437582B2 (ja) 2018-04-11 2024-02-26 ヒタチ・エナジー・リミテッド パワー半導体チップ上の材料減少金属板
JP7298679B2 (ja) 2019-03-12 2023-06-27 住友電気工業株式会社 炭化珪素半導体装置
JP6562436B1 (ja) * 2019-04-19 2019-08-21 ハイソル株式会社 ワイヤボンディング方法、及び半導体チップ配線構造
DE102019124953B4 (de) * 2019-09-17 2023-09-07 Danfoss Silicon Power Gmbh Verfahren zum Herstellen einer kohäsiven Verbindung zwischen einem Halbleiter und einem Metallformkörper
JP2022143295A (ja) * 2021-03-17 2022-10-03 株式会社東芝 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0964258A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 大電力半導体デバイス
JP4000877B2 (ja) * 2002-03-19 2007-10-31 松下電器産業株式会社 チップ型半導体素子とその製造方法
JP4022758B2 (ja) * 2003-03-31 2007-12-19 株式会社デンソー 半導体装置
JP4171355B2 (ja) * 2003-06-23 2008-10-22 株式会社デンソー モールド型パワーデバイス
JP4228926B2 (ja) * 2003-10-03 2009-02-25 富士電機デバイステクノロジー株式会社 半導体装置
JP2006269848A (ja) * 2005-03-25 2006-10-05 Hitachi Ltd 半導体装置
JP4645406B2 (ja) * 2005-10-13 2011-03-09 富士電機システムズ株式会社 半導体装置
JP2008147469A (ja) * 2006-12-12 2008-06-26 Hitachi Ltd 半導体装置
JP3150292U (ja) * 2009-02-23 2009-05-07 サンケン電気株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017002961T5 (de) 2016-06-14 2019-02-28 Mitsubishi Electric Corporation Leistungs-halbleitereinheit
DE112017002961B4 (de) 2016-06-14 2022-06-09 Mitsubishi Electric Corporation Leistungs-halbleitereinheit

Also Published As

Publication number Publication date
JP2012028674A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
JP5542567B2 (ja) 半導体装置
JP6366857B2 (ja) 電力用半導体装置
JP6487122B2 (ja) 電力用半導体装置
CN108735692B (zh) 半导体装置
JP6576108B2 (ja) 電力用半導体装置
JP5863602B2 (ja) 電力用半導体装置
JP6054009B1 (ja) 半導体装置
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP4645406B2 (ja) 半導体装置
JP2013069782A (ja) 半導体装置
JP2013219139A (ja) 半導体装置
JP2017107937A (ja) 電力用半導体装置
JP5368357B2 (ja) 電極部材およびこれを用いた半導体装置
WO2018198747A1 (ja) 半導体装置
WO2017037837A1 (ja) 半導体装置およびパワーエレクトロニクス装置
US20210407954A1 (en) Semiconductor device
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
CN107611111B (zh) 半导体模块、电力转换装置
JP2016086003A (ja) パワー半導体装置の製造方法
JP2015026667A (ja) 半導体モジュール
JP2014041876A (ja) 電力用半導体装置
JP2012009736A (ja) 半導体素子、半導体素子の製造方法および半導体装置
JP7230419B2 (ja) 半導体装置、半導体装置の製造方法
JP2022133480A (ja) 半導体装置
WO2021240944A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140507

R151 Written notification of patent or utility model registration

Ref document number: 5542567

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250