JP7298679B2 - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP7298679B2
JP7298679B2 JP2021504956A JP2021504956A JP7298679B2 JP 7298679 B2 JP7298679 B2 JP 7298679B2 JP 2021504956 A JP2021504956 A JP 2021504956A JP 2021504956 A JP2021504956 A JP 2021504956A JP 7298679 B2 JP7298679 B2 JP 7298679B2
Authority
JP
Japan
Prior art keywords
electrode
silicon carbide
carbide semiconductor
metal plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021504956A
Other languages
English (en)
Other versions
JPWO2020184304A1 (ja
Inventor
久人 道越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2020184304A1 publication Critical patent/JPWO2020184304A1/ja
Application granted granted Critical
Publication of JP7298679B2 publication Critical patent/JP7298679B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本開示は、炭化珪素半導体装置に関する。
本出願は、２０１９年３月１２日出願の日本出願第２０１９－０４５１７１号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。
ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等の炭化珪素半導体装置は、通常、半導体チップと電極端子とが接続されている状態でモールド樹脂等により固められている。半導体チップに用いられる半導体材料としては、シリコンが一般的であるが、耐圧の向上のため、Ｓｉ（シリコン）よりもバンドギャップの広いＳｉＣ（炭化珪素）等を用い、厚さ方向に電流の流れる構造の縦型トランジスタがある。
日本国特開２００５－１２９８８６号公報 日本国特開２０１２－０２８６７４号公報
本開示の炭化珪素半導体装置は、第１主面と、第１主面とは反対側に第２主面を有する金属板と、金属板の第１主面の一部に設けられた絶縁膜と、絶縁膜の上に設けられた第１の導電層と、第１面に第１の電極及び第２の電極を有する。また、第１面とは反対側の第２面に第３の電極を有する炭化珪素半導体チップと、を有する。更に、炭化珪素半導体チップの第１面と金属板の第１主面とが対向して、第１の電極と第１の導電層とは第１の接合材により接合されており、第２の電極と金属板の第１主面とは第２の接合材により接合されている。
図１は半導体チップの第１面の平面図である。 図２は半導体チップの第２面の平面図である。 図３は炭化珪素半導体装置の断面構造図である。 図４は本開示の一態様に係る炭化珪素半導体装置の構造の上面図である。 図５は本開示の一態様に係る炭化珪素半導体装置の構造の斜視図である。 図６は本開示の一態様に係る炭化珪素半導体装置の構造の断面図である。 図７は本開示の一態様に係る炭化珪素半導体装置の製造工程の説明図（１）である。 図８は本開示の一態様に係る炭化珪素半導体装置の製造工程の説明図（２）である。 図９は本開示の一態様に係る炭化珪素半導体装置の製造工程の説明図（３）である。 図１０は本開示の一態様に係る炭化珪素半導体装置の製造工程の説明図（４）である。 図１１は本開示の一態様に係る炭化珪素半導体装置の製造工程の説明図（５）である。 図１２は本開示の一態様に係る炭化珪素半導体装置の製造工程の説明図（６）である。 図１３は本開示の一態様に係る炭化珪素半導体装置の斜視図（１）である。 図１４は本開示の一態様に係る炭化珪素半導体装置の斜視図（２）である。
［本開示が解決しようとする課題］
従来のＳｉＣを用いた縦型トランジスタにすることにより、耐圧が向上し、大電流を流すことが可能となるが、半導体チップに大電流が流れると、発熱するため、効率よく放熱することが必要となる。
よって、ＳｉＣを用いた縦型トランジスタにおいて、効率よく放熱することのできる構造の炭化珪素半導体装置が求められている。
［本開示の効果］
本開示によれば、ＳｉＣを用いた縦型トランジスタにおいて、効率よく放熱できる構造の炭化珪素半導体装置を提供できる。
実施するための形態について、以下に説明する。
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
〔１〕 本開示の一態様に係る炭化珪素半導体装置は、第１主面と、前記第１主面とは反対側に第２主面を有する金属板と、前記金属板の前記第１主面の一部に設けられた絶縁膜と、前記絶縁膜の上に設けられた第１の導電層と、第１面に第１の電極及び第２の電極を有し、前記第１面とは反対側の第２面に第３の電極を有する炭化珪素半導体チップと、を有し、前記炭化珪素半導体チップの前記第１面と前記金属板の前記第１主面とが対向して、前記第１の電極と前記第１の導電層とは第１の接合材により接合されており、前記第２の電極と前記金属板の前記第１主面とは第２の接合材により接合されている。
炭化珪素を用いた縦型トランジスタでは、大電流を流すことが可能である。しかしながら、縦型トランジスタが形成されている半導体チップに大電流を流すと発熱し、効率よく放熱することができないと、半導体チップの温度が上昇するため、特性が低下してしまう。一般的な炭化珪素を用いた縦型トランジスタでは、リードフレームに半導体チップのドレイン電極が接合されており、リードフレームの反対側の面には、絶縁シートを介し、ヒートシンクが接続されている。このような構造の場合、絶縁シートの熱伝導率は極めて低いことから、半導体チップにおいて生じた熱をヒートシンクに効率よく伝えることができないため、放熱が効率よくなされない。
このため、本願発明者は、縦型トランジスタにおいて生じた熱を効率よくヒートシンクに伝える方法について検討を行った。この結果、半導体チップのソース電極が形成されている面をリードフレームに直接接続することにより、リードフレームの反対側の面に、絶縁シート等を設けることなく、ヒートシンクを接続することができることを見出した。これにより、半導体チップとヒートシンクとの間の熱抵抗を低くし、半導体チップにおいて生じた熱を効率よくヒートシンクに伝え、放熱することが可能となる。
〔２〕 前記炭化珪素半導体チップの前記第３の電極の上に、第３の接合材により接合された第２の導電層を有してもよい。この場合、第２の導電層に電極端子を接続できる。
〔３〕 前記第１の電極は、ゲート電極であり、前記第２の電極は、ソース電極であり、前記第３の電極は、ドレイン電極であり、前記ゲート電極と、ゲート電極端子とは、ボンディングワイヤにより接続されており、前記ソース電極と、ソース電極端子とは、ボンディングワイヤにより接続されており、前記ドレイン電極と、ドレイン電極端子とは、ボンディングワイヤにより接続されていてもよい。この場合、例えば電界効果トランジスタを構成できる。
〔４〕 前記第１の電極は、ゲート電極であり、前記第２の電極は、エミッタ電極であり、前記第３の電極は、コレクタ電極であり、前記ゲート電極と、ゲート電極端子とは、ボンディングワイヤにより接続されており、前記エミッタ電極と、エミッタ電極端子とは、ボンディングワイヤにより接続されており、前記コレクタ電極と、コレクタ電極端子とは、ボンディングワイヤにより接続されていてもよい。この場合、例えば絶縁ゲートバイポーラトランジスタ（insulated gate bipolar transistor：ＩＧＢＴ）を構成できる。
〔５〕 前記第１の電極は、ゲート電極であり、前記第２の電極は、ソース電極であり、前記第３の電極は、ドレイン電極であり、前記ゲート電極と、ゲート電極端子とは、ボンディングワイヤにより接続されており、前記ソース電極と、ソース電極端子とは、ボンディングワイヤにより接続されており、前記第２の導電層と、ドレイン電極端子とは、ボンディングワイヤにより接続されていてもよい。この場合、例えば電界効果トランジスタを構成できる。
〔６〕 前記第１の電極は、ゲート電極であり、前記第２の電極は、エミッタ電極であり、前記第３の電極は、コレクタ電極であり、前記ゲート電極と、ゲート電極端子とは、ボンディングワイヤにより接続されており、前記エミッタ電極と、エミッタ電極端子とは、ボンディングワイヤにより接続されており、前記第２の導電層と、コレクタ電極端子とは、ボンディングワイヤにより接続されていてもよい。この場合、例えばＩＧＢＴを構成できる。
〔７〕 前記金属板は、熱伝導率が１０Ｗ／ｍ・Ｋ以上であり、線膨張係数は１７．０ｐｐｍ／Ｋ以下であり、体積抵抗率１μΩ・ｍ以下であってもよい。この場合、熱抵抗を低くしやすく、剥離を生じにくくしやすい。
〔８〕 前記絶縁膜の膜厚は、１０μｍ以上、４０μｍ以下であってもよい。この場合、絶縁性を確保しながら、第１主面との間の段差を小さくしやすい。
〔９〕 前記第１の導電層の膜厚は、５μｍ以上、２０μｍ以下であってもよい。この場合、導電性を確保しながら、第１主面との間の段差を小さくしやすい。
〔１０〕 前記第１の接合材及び前記第２の接合材は、銅または銀を含んでもよい。この場合、熱抵抗を更に低くしやすい。
〔１１〕 前記金属板の前記第２主面には、ヒートシンクが接続されていてもよい。この場合、放熱性を更に向上できる。
〔１２〕 本開示の他の一態様に係る炭化珪素半導体装置は、第１主面と、前記第１主面とは反対側に第２主面を有する金属板と、前記金属板の前記第１主面の一部に設けられた絶縁膜と、前記絶縁膜の上に設けられた第１の導電層と、第１面に第１の電極及び第２の電極を有し、前記第１面とは反対側の第２面に第３の電極を有する炭化珪素半導体チップと、前記炭化珪素半導体チップの前記第３の電極の上に、第３の接合材により接合された第２の導電層と、を有し、前記炭化珪素半導体チップの前記第１面と前記金属板の前記第１主面とが対向して、前記第１の電極と前記第１の導電層とは第１の接合材により接合されており、前記第２の電極と前記金属板の前記第１主面とは第２の接合材により接合されており、前記金属板は、熱伝導率が１０Ｗ／ｍ・Ｋ以上であり、線膨張係数は１７．０ｐｐｍ／Ｋ以下であり、体積抵抗率１μΩ・ｍ以下であり、前記絶縁膜の膜厚は、１０μｍ以上、４０μｍ以下であり、前記第１の導電層の膜厚は、５μｍ以上、２０μｍ以下であり、前記第１の接合材及び前記第２の接合材は、銅または銀を含む。
［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」と記す）について詳細に説明するが、本実施形態はこれらに限定されるものではない。また、図面における長さや大きさ等は、説明のための便宜上、実際のものとは異なる場合がある。
本実施形態で用いられる半導体チップは、ＳｉＣ基板に縦型トランジスタが形成されている構造のものである。具体的には、図１に示されるように、炭化珪素半導体チップ１０の一方の面となる第１面１０ａには、ゲート電極１１及びソース電極１２が形成されており、第１面１０ａとは反対の他方の面となる第２面１０ｂには、ドレイン電極１３が形成されている。本願においては、ゲート電極１１を第１の電極と記載し、ソース電極１２を第２の電極と記載し、ドレイン電極１３を第３の電極と記載する場合がある。
次に、リードフレームの一部となる金属板の上に、炭化珪素半導体チップ１０のドレイン電極１３側を搭載した構造の炭化珪素半導体装置について、図３に基づき説明する。
図３に示される構造の炭化珪素半導体装置は、リードフレームの一部である金属板２０の一方の面となる第１主面２０ａに、炭化珪素半導体チップ１０のドレイン電極１３が、Ｓｎ－Ｃｕハンダ等の接合材３１により接合されている。また、金属板２０の第１主面２０ａとは反対の他方の面となる第２主面２０ｂには、絶縁シート４０を介し、ヒートシンク５０が取り付けられている。
炭化珪素半導体チップ１０は、ＳｉＣの縦型トランジスタであるため、高耐圧であって、大電流を流すことが可能であるが、炭化珪素半導体チップ１０に大電流が流れると発熱する。半導体デバイスは、温度により特性が変化することから、炭化珪素半導体チップ１０が高温になることは好ましくない。このため、図３に示されるように、金属板２０の側に放熱のためヒートシンク５０が設けられている。しかしながら、ドレイン電極１３には高電圧が印加されるため、Ａｌ（アルミニウム）やＣｕ（銅）等により形成されているヒートシンク５０を金属板２０に直接接続すると、ヒートシンク５０も高電圧となってしまう。このため、金属板２０の第２主面２０ｂとヒートシンク５０との間に絶縁シート４０を設け、金属板２０とヒートシンク５０との間の絶縁がとられている。
しかしながら、金属板２０とヒートシンク５０との間に、絶縁シート４０を設けた場合、絶縁シート４０を形成している絶縁体は、極めて熱伝導率が低いことから、炭化珪素半導体チップ１０において発生した熱を効率よくヒートシンク５０に伝えることができない。即ち、炭化珪素半導体チップ１０において発生した熱は、金属板２０に伝導するが、金属板２０とヒートシンク５０との間に設けられた絶縁シート４０は熱抵抗が高く、熱伝導が妨げられる。よって、炭化珪素半導体チップ１０が高温となってしまう。
このため、絶縁シート４０の厚さを薄くして、熱抵抗を減らす方法が考えられる。しかしながら、ドレイン電極１３に印加される電圧は高電圧であるため、絶縁シート４０の厚さを薄くしすぎると、高電圧が印加された際に破壊される場合がある。よって、絶縁シート４０は、所定の厚さ以上の厚さが必要であることから、絶縁シート４０の厚さを薄くすることには限界がある。
また、他には、金属板２０の第２主面２０ｂに面積の大きな熱拡散板を設け、熱拡散板、絶縁シート４０を介し、ヒートシンク５０に熱を伝える方法が考えられる。しかしながら、この場合には、熱拡散板の大きさに対応して、絶縁シート４０やヒートシンク５０を大きくする必要があるため、炭化珪素半導体装置が大型化してしまう。
（炭化珪素半導体装置）
次に、本実施形態における炭化珪素半導体装置について、図４～図６に基づき説明する。図４は、本実施形態における炭化珪素半導体装置の上面図であり、図５は斜視図であり、図６は要部の断面図である。
本実施形態における炭化珪素半導体装置は、炭化珪素半導体チップ１０のゲート電極１１及びソース電極１２が形成されている第１面１０ａ側が、リードフレームの一部となる金属板１２０の一方の面となる第１主面１２０ａに、接合材により接合されている。また、金属板１２０の第１主面１２０ａとは反対側の他方の面となる第２主面１２０ｂには、ヒートシンク５０が接続されている。従って、炭化珪素半導体チップ１０とヒートシンク５０との間には絶縁シート等の熱伝導を遮る部材は設けられていないため、炭化珪素半導体チップ１０において発生した熱を金属板１２０を介しヒートシンク５０に効率よく伝導させることができる。
本実施の形態においては、金属板１２０は、熱伝導率が１０Ｗ／ｍ・Ｋ以上であり、線膨張係数は１７．０ｐｐｍ／Ｋ以下であり、体積抵抗率１μΩ・ｍ以下であることが好ましい。熱伝導率は１５０Ｗ／ｍ・Ｋ以上であることがより好ましい。線膨張係数は７．５ｐｐｍ／Ｋ以下であることがより好ましい。体積抵抗率は５．７×１０－８Ω・ｍ以下であることがより好ましい。炭化珪素半導体チップ１０とヒートシンク５０との間の熱抵抗を低くするためには、金属板１２０の熱伝導率は高い方が好ましい。また、金属板１２０の線膨張係数と炭化珪素半導体チップ１０を形成しているＳｉＣの熱膨張係数４．０ｐｐｍ／Ｋとの差が大きいと、金属板１２０と炭化珪素半導体チップ１０との間で剥離等が生じる場合がある。よって、金属板１２０の線膨張係数は、炭化珪素半導体チップ１０を形成しているＳｉＣの熱膨張係数４．０ｐｐｍ／Ｋに近い値であることが好ましい。また、金属板１２０は、炭化珪素半導体チップ１０のソース電極１２と接続され、ソース配線の一部となるため、低抵抗、即ち、体積抵抗率が低い方が好ましい。
具体的には、本実施形態における炭化珪素半導体装置は、金属板１２０の第１主面１２０ａの炭化珪素半導体チップ１０のゲート電極１１と接続される領域には、絶縁膜１２１が設けられており、絶縁膜１２１の上には、第１の導電層１２２が形成されている。金属板１２０は、銅、鉄ニッケル（Ｆｅ－Ｎｉ）合金、銅タングステン合金（Ｃｕ－Ｗ合金）、モリブデン、銅／鉄ニッケル合金／銅が厚み方向に積層された積層材等により形成されており、導電性を有している。絶縁膜１２１は、絶縁体材料、例えば、ポリイミド等により形成されており、第１の導電層１２２は、Ｃｕ等の導電材料により形成されている。
本実施形態においては、炭化珪素半導体チップ１０の第１面１０ａと、金属板１２０の第１主面１２０ａとが対向して接合されている。即ち、ゲート電極１１は、金属板１２０に設けられた第１の導電層１２２に、第１の接合材１３１により接合されており、炭化珪素半導体チップ１０のソース電極１２は、金属板１２０の第１主面１２０ａに、第２の接合材１３２により接合されている。
炭化珪素半導体チップ１０の第２面１０ｂのドレイン電極１３は、第３の接合材１３３により、第２の導電層１６０が接合されている。第２の導電層１６０は、Ｃｕ等により形成されており、例えば、厚さが５０μｍ～１００μｍの金属膜であってもよく、厚さが約１．５ｍｍの金属板であってもよい。第２の導電層１６０は、炭化珪素半導体チップ１０のドレイン電極１３の厚さが薄いと、面内方向における抵抗が高くなることから、面内方向における抵抗を低くするために設けられている。従って、炭化珪素半導体チップ１０のドレイン電極１３が厚く、面内方向における抵抗が十分低い場合には、第２の導電層１６０を設ける必要はなく、炭化珪素半導体チップ１０のドレイン電極１３に直接ボンディングワイヤ１８３を接続してもよい。第１の接合材１３１、第２の接合材１３２、第３の接合材１３３は、Ｓｎ－Ｃｕハンダ等により形成されているが、熱伝導率の高いＣｕを含む銅焼結接合材や、Ａｇ（銀）を含む銀焼結接合材を用いることにより、より一層熱抵抗を低くすることができる。
本実施の形態においては、第１の導電層１２２は、ゲート電極端子１７１とボンディングワイヤ１８１により接続されている。金属板１２０の第１主面１２０ａは、ソース電極端子１７２とボンディングワイヤ１８２により接続されている。第２の導電層１６０は、ドレイン電極端子１７３とボンディングワイヤ１８３により接続されている。
炭化珪素半導体チップ１０においては、ドレイン電極１３に印加される電圧と比べて、ソース電極１２に印加される電圧は、ゲート電極１１に印加される電圧に比較的近い電圧である。従って、金属板１２０の第１主面１２０ａに形成される絶縁膜１２１の膜厚を薄くすることが可能であり、膜厚は、１０μｍ以上、４０μｍ以下が好ましい。また、第１の導電層１２２の膜厚は、５μｍ以上、２０μｍ以下が好ましい。絶縁膜１２１及び第１の導電層１２２は薄い方が、金属板１２０の第１主面１２０ａとの段差が小さくなるため、炭化珪素半導体チップ１０の第１面１０ａと第１の接合材１３１及び第２の接合材１３２により接合する際に接合がしやすくなる。一方、絶縁膜１２１の膜厚が薄すぎると絶縁性が低下する。また、第１の導電層１２２が薄すぎると導電性が低下する。従って、絶縁膜１２１及び第１の導電層１２２の膜厚は、上記範囲であることが好ましい。
ところで、炭化珪素半導体チップ１０の第１面１０ａに形成されるゲート電極１１の面積は、ソース電極１２の面積と比べて極めて小さい。これは、ソース電極１２は電流を流すため、面積が広い方が好ましいが、ゲート電極１１は制御のための電極であるため、面積が狭くても特性上問題が生じることはないからである。
本実施形態においては、炭化珪素半導体チップ１０において生じた熱は、ソース電極１２及び第２の接合材１３２を介し、金属板１２０に伝導し、更に、金属板１２０の第２主面１２０ｂに接続されているヒートシンク５０に伝導し放熱される。よって、炭化珪素半導体チップ１０とヒートシンク５０との間には、熱伝導の障害となる絶縁シート等が存在していないため、効率よくヒートシンク５０に熱を伝えて、放熱することができる。
（炭化珪素半導体装置の製造方法）
次に、本実施形態における炭化珪素半導体装置の製造方法について、図７～図１４に基づき説明する。
最初に、図７及び図８に示されるように、金属板１２０、ゲート電極端子１７１、ソース電極端子１７２、ドレイン電極端子１７３が形成されているリードフレームを用意する。リードフレームは、Ｃｕ等により形成されている金属板を打ち抜き加工することにより形成されており、金属板１２０、ゲート電極端子１７１、ソース電極端子１７２、ドレイン電極端子１７３は、不図示のリードフレームの枠に接続されている。リードフレームの枠は半導体装置の製造工程の最後で切り取られるため、製造される半導体装置には枠が残ることはないことから、本実施形態における説明では、便宜上、リードフレームの枠を省略して説明する。尚、図７は、金属板１２０、ゲート電極端子１７１、ソース電極端子１７２、ドレイン電極端子１７３の上面図であり、図８は斜視図である。この後の工程の説明では、斜視図に基づき説明する。
次に、図９に示されるように、金属板１２０の第１主面１２０ａの炭化珪素半導体チップ１０のゲート電極１１と接続される領域を含む領域に絶縁膜１２１を形成し、更に、絶縁膜１２１の上に第１の導電層１２２を形成する。絶縁膜１２１は、膜厚が約３０μｍのポリイミド等により形成し、第１の導電層１２２は、膜厚が５μｍ～２０μｍのＣｕ膜により形成する。
次に、図１０に示されるように、金属板１２０の第１主面１２０ａと炭化珪素半導体チップ１０の第１面１０ａとを対向させ、第１の接合材１３１及び第２の接合材１３２により接合する。具体的には、金属板１２０の第１主面１２０ａに形成されている第１の導電層１２２と炭化珪素半導体チップ１０の第１面１０ａのゲート電極１１とを第１の接合材１３１により接合する。同時に、金属板１２０の第１主面１２０ａと炭化珪素半導体チップ１０の第１面１０ａのソース電極１２とを第２の接合材１３２により接合する。
具体的には、第１の接合材１３１及び第２の接合材１３２を形成するための接合材を第１の導電層１２２及び金属板１２０に供給し、この接合材の上に炭化珪素半導体チップ１０を載置し、加熱して接合材を溶融させる。これにより、溶融した接合材が流動し、第２の接合材１３２よりも第１の接合材１３１が薄くなり、この後、凝固させる。尚、絶縁膜１２１が露出しているゲート電極１１とソース電極１２との間の長さよりも、第１の接合材１３１及び第２の接合材１３２の厚さは十分薄く、溶融した状態の接合材は、絶縁膜１２１の上ではじかれる。よって、第１の接合材１３１と第２の接合材１３２とは分離して形成される。
次に、図１１に示されるように、炭化珪素半導体チップ１０の第２面１０ｂのドレイン電極１３に、第２の導電層１６０を第３の接合材１３３により接合する。
次に、図１２に示されるように、ワイヤボンディングにより、ゲート電極端子１７１、ソース電極端子１７２、ドレイン電極端子１７３を接続する。具体的には、金属板１２０の第１主面１２０ａに形成された第１の導電層１２２とゲート電極端子１７１とをボンディングワイヤ１８１により接続する。炭化珪素半導体チップ１０のゲート電極１１は、第１の接合材１３１により第１の導電層１２２と接続されているため、ボンディングワイヤ１８１の接続により、炭化珪素半導体チップ１０のゲート電極１１とゲート電極端子１７１とが電気的に接続される。
同様に、金属板１２０の第１主面１２０ａとソース電極端子１７２とをボンディングワイヤ１８２により接続する。炭化珪素半導体チップ１０のソース電極１２は、第２の接合材１３２により金属板１２０の第１主面１２０ａと接続されているため、ボンディングワイヤ１８２の接続により、炭化珪素半導体チップ１０のソース電極１２とソース電極端子１７２とが電気的に接続される。
同様に、炭化珪素半導体チップ１０の第２面１０ｂの上の第２の導電層１６０とドレイン電極端子１７３とをボンディングワイヤ１８３により接続する。炭化珪素半導体チップ１０のドレイン電極１３は、第３の接合材１３３により第２の導電層１６０と接続されているため、ボンディングワイヤ１８３の接続により、炭化珪素半導体チップ１０のドレイン電極１３とドレイン電極端子１７３とが電気的に接続される。
次に、図１３及び図１４に示されるように、金属板１２０の第１主面１２０ａ、炭化珪素半導体チップ１０、ゲート電極端子１７１の一部、ソース電極端子１７２の一部、ドレイン電極端子１７３の一部をトランスファモールド成形しモールド樹脂１９０により固める。これにより、金属板１２０の第１主面１２０ａ、炭化珪素半導体チップ１０、ゲート電極端子１７１の一部、ソース電極端子１７２の一部、ドレイン電極端子１７３の一部がモールド樹脂１９０により覆われる。金属板１２０の第２主面１２０ｂは、モールド樹脂１９０により覆われることはなく、露出させる。これは、金属板１２０の第２主面１２０ｂを不図示のヒートシンクに接触させて放熱するためである。尚、図１３は、金属板１２０の第１主面１２０ａ側の斜視図であり、図１４は、第２主面１２０ｂ側の斜視図である。
以上の工程により、本実施形態における炭化珪素半導体装置を製造することができる。
（シミュレーション）
次に、図３に示される炭化珪素半導体装置と、本実施形態における炭化珪素半導体装置とにおける放熱の効果を説明するために行ったシミュレーションについて説明する。シミュレーションでは、接合材となるＳｎ－Ｃｕハンダの熱伝導率を６３Ｗ／ｍ・Ｋとし、金属板２０の熱伝導率を３９８Ｗ／ｍ・Ｋとし、絶縁シート４０の熱伝導率を１２Ｗ／ｍ・Ｋとした。これらの値より、炭化珪素半導体チップ１０とヒートシンク５０との間の熱抵抗を算出した。
表１は、図３に示される構造の炭化珪素半導体装置をモデルとしてシミュレーションを行った結果である。炭化珪素半導体チップ１０は一辺の長さが６ｍｍの略正方形とした。接合材３１となるＳｎ－Ｃｕハンダは、炭化珪素半導体チップ１０の第２面１０ｂの全面で接しているものとし、一辺の長さが６ｍｍの略正方形で、厚さを０．１ｍｍとした。金属板２０は一辺の長さが１２ｍｍの略正方形で、厚さを１．５ｍｍとし、絶縁シート４０は一辺の長さが１２ｍｍの略正方形で、厚さを２．０ｍｍとした。この結果、接合材３１の熱抵抗は０．０４４Ｋ／Ｗ、金属板２０の熱抵抗は０．０２６Ｋ／Ｗ、絶縁シート４０の熱抵抗は１．１５７Ｋ／Ｗとなるため、炭化珪素半導体チップ１０とヒートシンク５０との間の熱抵抗は１．２２８Ｋ／Ｗとなる。これら接合材３１、金属板２０及び絶縁シート４０の熱抵抗の値は小数第４位を四捨五入して得られる値である。四捨五入をしていない熱抵抗の値の和をとり、その小数第４位を四捨五入すると、１．２２８Ｋ／Ｗが得られる。
Figure 0007298679000001
表２は、図６に示される本実施形態の炭化珪素半導体装置をモデルとしてシミュレーションを行った結果である。炭化珪素半導体チップ１０は一辺の長さが６ｍｍの略正方形とした。第２の接合材１３２となるＳｎ－Ｃｕハンダは、炭化珪素半導体チップ１０の第２面１０ｂの３／４の面積で接しているものとし、厚さを０．１ｍｍとした。金属板２０は一辺の長さが１２ｍｍの略正方形で、厚さを１．５ｍｍとした。この結果、第２の接合材１３２の熱抵抗は０．０５９Ｋ／Ｗとなり、金属板２０の熱抵抗は０．０２６Ｋ／Ｗであるため、炭化珪素半導体チップ１０とヒートシンク５０との間の熱抵抗は０．０８５Ｋ／Ｗとなる。この値は、図３に示される構造の炭化珪素半導体装置における熱抵抗の約７％であり、熱伝導性を約１４倍向上させることができる。尚、図３に示される炭化珪素半導体装置において、金属板２０の第２主面２０ｂに熱拡散板を用いて、同様の放熱をしようとした場合には、金属板２０に対し約５０倍の面積の熱拡散板を設けることが必要となり、半導体装置が大型化してしまう。
Figure 0007298679000002
表３は、図６に示される本実施形態の炭化珪素半導体装置をモデルとしてシミュレーションを行った結果であり、第２の接合材１３２にＣｕ焼結接合材を用いた場合である。接合材となるＣｕ焼結接合材の熱伝導率を３００Ｗ／ｍ・Ｋとし、厚さを０．０５ｍｍとしたこと以外は、表２の場合と同じである。この結果、第２の接合材１３２の熱抵抗は０．００６Ｋ／Ｗとなり、金属板２０の熱抵抗は０．０２６Ｋ／Ｗであるため、炭化珪素半導体チップ１０とヒートシンク５０との間の熱抵抗は０．０３２Ｋ／Ｗとなる。この値は、図３に示される構造の炭化珪素半導体装置における熱抵抗の約２．６％であり、熱伝導性を約３８倍向上させることができる。
Figure 0007298679000003
尚、上記のおける説明では、炭化珪素半導体チップ１０をＭＯＳＦＥＴとし、ゲート電極１１、ソース電極１２、ドレイン電極１３が形成されているものについて説明したが、炭化珪素半導体チップ１０は、ＳｉＣにより形成された他の形式のトランジスタであってもよい。例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）の場合、炭化珪素半導体チップ１０の第１の電極がゲート電極となり、第２の電極がエミッタ電極となり、第３の電極がコレクタ電極となる。また、ゲート電極端子１７１がゲート電極端子となり、ソース電極端子１７２がエミッタ電極端子となり、ドレイン電極端子１７３がコレクタ電極端子となる。
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
１０ 炭化珪素半導体チップ
１０ａ 第１面
１０ｂ 第２面
１１ ゲート電極（第１の電極）
１２ ソース電極（第２の電極）
１３ ドレイン電極（第３の電極）
２０ 金属板
２０ａ 第１主面
２０ｂ 第２主面
３１ 接合材
４０ 絶縁シート
５０ ヒートシンク
１２０ 金属板
１２０ａ 第１主面
１２０ｂ 第２主面
１２１ 絶縁膜
１２２ 第１の導電層
１３１ 第１の接合材
１３２ 第２の接合材
１３３ 第３の接合材
１６０ 第２の導電層
１７１ ゲート電極端子
１７２ ソース電極端子
１７３ ドレイン電極端子
１８１ ボンディングワイヤ
１８２ ボンディングワイヤ
１８３ ボンディングワイヤ
１９０ モールド樹脂

Claims (12)

  1. 第１主面と、前記第１主面とは反対側に第２主面を有する金属板と、
    前記金属板の前記第１主面の一部に設けられた絶縁膜と、
    前記絶縁膜の上に設けられた第１の導電層と、
    第１面に第１の電極及び第２の電極を有し、前記第１面とは反対側の第２面に第３の電極を有する炭化珪素半導体チップと、
    を有し、
    前記炭化珪素半導体チップの前記第１面と前記金属板の前記第１主面とが対向して、前記第１の電極と前記第１の導電層とは第１の接合材により接合されており、前記第２の電極と前記金属板の前記第１主面とは第２の接合材により接合されている炭化珪素半導体装置。
  2. 前記炭化珪素半導体チップの前記第３の電極の上に、第３の接合材により接合された第２の導電層を有する請求項１に記載の炭化珪素半導体装置。
  3. 前記第１の電極は、ゲート電極であり、
    前記第２の電極は、ソース電極であり、
    前記第３の電極は、ドレイン電極であり、
    前記ゲート電極と、ゲート電極端子とは、ボンディングワイヤにより接続されており、
    前記ソース電極と、ソース電極端子とは、ボンディングワイヤにより接続されており、
    前記ドレイン電極と、ドレイン電極端子とは、ボンディングワイヤにより接続されている請求項１に記載の炭化珪素半導体装置。
  4. 前記第１の電極は、ゲート電極であり、
    前記第２の電極は、エミッタ電極であり、
    前記第３の電極は、コレクタ電極であり、
    前記ゲート電極と、ゲート電極端子とは、ボンディングワイヤにより接続されており、
    前記エミッタ電極と、エミッタ電極端子とは、ボンディングワイヤにより接続されており、
    前記コレクタ電極と、コレクタ電極端子とは、ボンディングワイヤにより接続されている請求項１に記載の炭化珪素半導体装置。
  5. 前記第１の電極は、ゲート電極であり、
    前記第２の電極は、ソース電極であり、
    前記第３の電極は、ドレイン電極であり、
    前記ゲート電極と、ゲート電極端子とは、ボンディングワイヤにより接続されており、
    前記ソース電極と、ソース電極端子とは、ボンディングワイヤにより接続されており、
    前記第２の導電層と、ドレイン電極端子とは、ボンディングワイヤにより接続されている請求項２に記載の炭化珪素半導体装置。
  6. 前記第１の電極は、ゲート電極であり、
    前記第２の電極は、エミッタ電極であり、
    前記第３の電極は、コレクタ電極であり、
    前記ゲート電極と、ゲート電極端子とは、ボンディングワイヤにより接続されており、
    前記エミッタ電極と、エミッタ電極端子とは、ボンディングワイヤにより接続されており、
    前記第２の導電層と、コレクタ電極端子とは、ボンディングワイヤにより接続されている請求項２に記載の炭化珪素半導体装置。
  7. 前記金属板は、熱伝導率が１０Ｗ／ｍ・Ｋ以上であり、線膨張係数は１７．０ｐｐｍ／Ｋ以下であり、体積抵抗率１μΩ・ｍ以下である請求項１から請求項６のいずれか一項に記載の炭化珪素半導体装置。
  8. 前記絶縁膜の膜厚は、１０μｍ以上、４０μｍ以下である請求項１から請求項７のいずれか一項に記載の炭化珪素半導体装置。
  9. 前記第１の導電層の膜厚は、５μｍ以上、２０μｍ以下である請求項１から請求項８のいずれか一項に記載の炭化珪素半導体装置。
  10. 前記第１の接合材及び前記第２の接合材は、銅または銀を含む請求項１から請求項９のいずれか一項に記載の炭化珪素半導体装置。
  11. 前記金属板の前記第２主面には、ヒートシンクが接続されている請求項１から請求項１０のいずれか一項に記載の炭化珪素半導体装置。
  12. 第１主面と、前記第１主面とは反対側に第２主面を有する金属板と、
    前記金属板の前記第１主面の一部に設けられた絶縁膜と、
    前記絶縁膜の上に設けられた第１の導電層と、
    第１面に第１の電極及び第２の電極を有し、前記第１面とは反対側の第２面に第３の電極を有する炭化珪素半導体チップと、
    前記炭化珪素半導体チップの前記第３の電極の上に、第３の接合材により接合された第２の導電層と、
    を有し、
    前記炭化珪素半導体チップの前記第１面と前記金属板の前記第１主面とが対向して、前記第１の電極と前記第１の導電層とは第１の接合材により接合されており、前記第２の電極と前記金属板の前記第１主面とは第２の接合材により接合されており、
    前記金属板は、熱伝導率が１０Ｗ／ｍ・Ｋ以上であり、線膨張係数は１７．０ｐｐｍ／Ｋ以下であり、体積抵抗率１μΩ・ｍ以下であり、
    前記絶縁膜の膜厚は、１０μｍ以上、４０μｍ以下であり、
    前記第１の導電層の膜厚は、５μｍ以上、２０μｍ以下であり、
    前記第１の接合材及び前記第２の接合材は、銅または銀を含む炭化珪素半導体装置。
JP2021504956A 2019-03-12 2020-03-03 炭化珪素半導体装置 Active JP7298679B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019045171 2019-03-12
JP2019045171 2019-03-12
PCT/JP2020/008952 WO2020184304A1 (ja) 2019-03-12 2020-03-03 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020184304A1 JPWO2020184304A1 (ja) 2020-09-17
JP7298679B2 true JP7298679B2 (ja) 2023-06-27

Family

ID=72426376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021504956A Active JP7298679B2 (ja) 2019-03-12 2020-03-03 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US11715767B2 (ja)
JP (1) JP7298679B2 (ja)
WO (1) WO2020184304A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179735A (ja) 2004-12-24 2006-07-06 Renesas Technology Corp 半導体装置およびその製造方法
WO2013061392A1 (ja) 2011-10-24 2013-05-02 トヨタ自動車株式会社 半導体モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4228926B2 (ja) 2003-10-03 2009-02-25 富士電機デバイステクノロジー株式会社 半導体装置
JP5542567B2 (ja) 2010-07-27 2014-07-09 三菱電機株式会社 半導体装置
US9673163B2 (en) 2011-10-18 2017-06-06 Rohm Co., Ltd. Semiconductor device with flip chip structure and fabrication method of the semiconductor device
JP6488938B2 (ja) 2015-08-04 2019-03-27 株式会社デンソー 電子装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179735A (ja) 2004-12-24 2006-07-06 Renesas Technology Corp 半導体装置およびその製造方法
WO2013061392A1 (ja) 2011-10-24 2013-05-02 トヨタ自動車株式会社 半導体モジュール

Also Published As

Publication number Publication date
US20220165851A1 (en) 2022-05-26
JPWO2020184304A1 (ja) 2020-09-17
US11715767B2 (en) 2023-08-01
WO2020184304A1 (ja) 2020-09-17

Similar Documents

Publication Publication Date Title
JP5374831B2 (ja) 複数の半導体チップおよび電子部品を備える２枚の基板を有するパワーエレクトロニックパッケージ
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
TWI450373B (zh) 雙側冷卻整合功率裝置封裝及模組，以及製造方法
CN107210241B (zh) 功率半导体装置
US7957158B2 (en) Circuit device
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
TW200818418A (en) Semiconductor die package including stacked dice and heat sink structures
JPH11354702A (ja) 直付リ―ド線を備えるｉｃチップパッケ―ジ
TW201240031A (en) Microelectronic packages with enhanced heat dissipation and methods of manufacturing
WO2018135239A1 (ja) 半導体装置および電力変換装置
JP2019186326A (ja) 半導体装置およびその製造方法
JP2019216214A (ja) 半導体装置、リードフレーム及び半導体装置の製造方法
US20140374926A1 (en) Semiconductor device
US6727585B2 (en) Power device with a plastic molded package and direct bonded substrate
JP7298679B2 (ja) 炭化珪素半導体装置
JP6472568B2 (ja) 半導体装置の製造方法
JP7294403B2 (ja) 半導体装置
JP6317178B2 (ja) 回路基板および電子装置
JP2005116963A (ja) 半導体装置
US11798868B2 (en) Metal tab for chip assembly
JP2005150419A (ja) 半導体装置
TWI823480B (zh) 半導體裝置
EP4258346A1 (en) Thermal performance improvement and stress reduction in semiconductor device modules
WO2021182016A1 (ja) 半導体装置
JP7017098B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230529

R150 Certificate of patent or registration of utility model

Ref document number: 7298679

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150