JP6472568B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6472568B2
JP6472568B2 JP2018503866A JP2018503866A JP6472568B2 JP 6472568 B2 JP6472568 B2 JP 6472568B2 JP 2018503866 A JP2018503866 A JP 2018503866A JP 2018503866 A JP2018503866 A JP 2018503866A JP 6472568 B2 JP6472568 B2 JP 6472568B2
Authority
JP
Japan
Prior art keywords
insulating resin
lead frame
semiconductor device
sheet
lower mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018503866A
Other languages
English (en)
Other versions
JPWO2017154072A1 (ja
Inventor
孝信 梶原
孝信 梶原
大前　勝彦
勝彦 大前
俊祐 伏江
俊祐 伏江
芳典 金藤
芳典 金藤
淳也 鈴木
淳也 鈴木
有紀 岡部
有紀 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017154072A1 publication Critical patent/JPWO2017154072A1/ja
Application granted granted Critical
Publication of JP6472568B2 publication Critical patent/JP6472568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

この発明は、樹脂モールド型の半導体装置の製造方法に関し、半導体素子を絶縁樹脂で封止した半導体装置の製造方法に関するものである。
半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップ、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップ等の半導体素子を外部端子用リードフレームにダイボンドした後、半導体素子の電極と外部端子をワイヤまたはインナーリードで電気的に接続し、外部との信号の入出力を行っている。
また、樹脂モールド型の半導体装置は、トランスファー成形により、リードフレームの半導体素子が実装された側の面（実装面）とその反対側の放熱面を、絶縁樹脂で封止している。特に、電力用の半導体装置は、内部に高発熱の半導体素子を備えているため、封止する絶縁樹脂には高熱伝導性が要求される。
従来、この種の半導体装置として、表面と裏面を備えダイパッドを含むフレームと、ダイパッドの表面に載置されたパワーチップと、対向する第１面と第２面とを備えダイパッドの裏面がその第１面と接するように配置された絶縁性の樹脂シートと、樹脂シートの第１面上にパワーチップを封止するように設けられた絶縁樹脂とを含むものがあった。そして、樹脂シートを用いることにより、放熱特性に優れた半導体装置を得ることができ、半導体装置の小型化が図れる（特許文献１参照）。
また、この種の半導体装置の製造方法として、パワー用半導体素子チップを封止する第２のモールド樹脂の熱伝導率を、制御用ＩＣチップを封止する第１のモールド樹脂よりも高くし、大電流の流れるパワー用半導体素子チップから発生する熱を、高熱伝導の第２のモールド樹脂から有効に放熱することが可能な半導体装置を製造するものがあった（特許文献２参照）。
特開２００５−１０９１００号公報 特許第４４６３１４６号公報
上記特許文献１では、厚みを予め規定できる絶縁性の樹脂シートを用いることができるので、樹脂シートの厚さを調整することにより、絶縁特性と放熱特性が両立するように制御できるとする。
しかしながら、樹脂シートを製造および搬送する中で、樹脂シートの欠けまたは割れを防止するために剛性を高める必要があり、樹脂シートとしてある程度の厚みが必要となる。特に、樹脂シートに熱伝導性の良好なフィラーを含ませる場合は、樹脂シートの厚みはフィラーの最大径の３倍程度の厚みが必要となっていた。また、樹脂シートを搬送または取り扱いを行う上で剛性を高めるため、銅箔等の金属板に樹脂シートを貼り付ける必要があった。
また、上記特許文献２では、樹脂注入工程（トランスファー成形工程）により第２のモールド樹脂を成形するのであるが、この場合も、第２のモールド樹脂に熱伝導性の良好なフィラーを含ませる場合は、第２のモールド樹脂の厚みはフィラーの最大径の３倍程度の厚みが必要となっていた。
この発明は上記の課題を解決するためになされたもので、リードフレームの実装面と反対側の面である放熱面を樹脂シートを用いて成形するものにおいて、樹脂シートで形成される絶縁樹脂部の厚さを従来より薄くすることにより、放熱性を高めることができる半導体装置およびその製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、
樹脂成形器によりパウダー状第二絶縁樹脂をシート状第二絶縁樹脂に成形する工程と、
前記シート状第二絶縁樹脂を前記樹脂成形器に配置された状態で下金型の上部に搬送して前記下金型に配置する工程と、
前記下金型に配置された前記シート状第二絶縁樹脂の上に半導体素子を実装したリードフレームを配置する工程と、
前記下金型に上金型を設置して、トランスファー成形を行い、前記リードフレームの前記半導体素子が実装された面である実装面を封止する第一絶縁樹脂部、および前記リードフレームの前記実装面と反対側の面である放熱面を封止する第二絶縁樹脂部を形成する工程を備えたものである。
本発明に係る半導体装置の製造方法は、
樹脂成形器によりヒートシンクの上でパウダー状第二絶縁樹脂をシート状第二絶縁樹脂に成形する工程と、
前記ヒートシンクの上で成形された前記シート状第二絶縁樹脂を前記ヒートシンクとともに前記樹脂成形器に配置された状態で下金型の上部に搬送して前記下金型に配置する工程と、
前記下金型に配置された前記ヒートシンクおよび前記シート状第二絶縁樹脂の上に半導体素子を実装したリードフレームを配置する工程と、
前記下金型に上金型を設置して、トランスファー成形を行い、前記リードフレームの前記半導体素子が実装された面である実装面を封止する第一絶縁樹脂部、および前記リードフレームの前記実装面と反対側の面である放熱面を封止する第二絶縁樹脂部を形成するとともに、前記第二絶縁樹脂部に前記ヒートシンクを接合する工程を備えたものである。
本発明によれば、リードフレームの半導体素子が実装された面である実装面を封止する第一絶縁樹脂部、リードフレームの実装面と反対側の面である放熱面を封止する第二絶縁樹脂部を備えたものにおいて、第二絶縁樹脂部のリードフレームの放熱面に接して形成される薄肉成形部の厚さを従来より薄くすることができ、放熱性を高めることができる効果がある。
本発明の実施の形態１に係る半導体装置を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態１に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態１に係る半導体装置の薄肉成形部を示す部分断面図である。 本発明の実施の形態２に係る半導体装置を示す断面図である。 本発明の実施の形態２に係る半導体装置を示す部分断面図である。 本発明の実施の形態３に係る半導体装置のリードフレームの表面状態を示す走査電子顕微鏡写真による図である。 本発明の実施の形態４に係る半導体装置を示す断面図である。 本発明の実施の形態４に係る半導体装置における鱗状部の形態を示す走査電子顕微鏡写真による図である。 本発明の実施の形態４に係る半導体装置における鱗状部の形態を示す走査電子顕微鏡写真による図である。 本発明の実施の形態４に係る半導体装置における鱗状部の配置例を示す図である。 本発明の実施の形態４に係る半導体装置における鱗状部の配置例を示す図である。 本発明の実施の形態４に係る半導体装置における鱗状部の配置例を示す図である。 本発明の実施の形態５に係る半導体装置を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態５に係る半導体装置の製造工程を示す断面図である。 本発明の実施の形態５に係る半導体装置の他の例を示す断面図である。 本発明の実施の形態６に係る半導体装置を示す断面図である。 本発明の実施の形態７に係る半導体装置を示す断面図である。
実施の形態１．
以下、この発明の実施の形態１に係る半導体装置について、図面に基づいて説明する。図１は、本実施の形態１に係る半導体装置の構成を示す断面図である。
図１に示すように、本実施の形態１に係る半導体装置１００は、半導体素子１、リードフレーム２、外部端子４、ワイヤ５、インナーリード６、第一絶縁樹脂部７、第二絶縁樹脂部８を備えている。図１において、リードフレーム２の図示上側の面（以下、実装面２ａと称す）には、例えばＩＧＢＴ、ＭＯＳＦＥＴ、ＩＣチップ、ＬＳＩチップ等の半導体素子１が、はんだ、銀等の接合部材３を介して実装されている。リードフレーム２は、銅板、銅合金板等であり、リードフレーム２の表面は、金、銀、ニッケル、スズ等の金属めっき（図示省略）で被膜されている。
半導体素子１の電極パッドは、ワイヤボンディングで接続されたワイヤ５、または、銅板、銅合金板等の材料で作成されたインナーリード６を介して外部端子４と電気的に接続されており、半導体素子１は外部端子４を介して外部機器と信号の入出力を行っている。ワイヤ５とインナーリード６は互いに置き換えが可能である。ワイヤ５は、金、銀、アルミ、銅等からなり、ワイヤ線径は２０μｍから５００μｍ程度である。
リードフレーム２は、その実装面２ａ側に第一絶縁樹脂から成る第一絶縁樹脂部７が形成されている。また、リードフレーム２の実装面２ａと反対側の面である放熱面２ｂ側には第二絶縁樹脂から成る第二絶縁樹脂部８が形成されている。そして、本実施の形態１では、リードフレーム２の離間された二つの領域の間（以下、ダイパッド間９と称す）には、第一絶縁樹脂が充填され、第一絶縁樹脂部７となっている。
第二絶縁樹脂部８は、リードフレーム２の放熱面２ｂに接して形成される薄肉成形部１０を有している。薄肉成形部１０は、厚さＨが０．０２２ｍｍ〜０．１５ｍｍ程度であり、第二絶縁樹脂により形成されている。薄肉成形部１０は、グリース等の放熱部材を介して銅、アルミ製等のヒートシンク（図示せず）と接合される。
第一絶縁樹脂部７および第二絶縁樹脂部８を形成する樹脂は、いずれも熱硬化性のエポキシ樹脂等である。ただし、リードフレーム２の放熱面２ｂ側の第二絶縁樹脂部８には、実装面２ａ側の第一絶縁樹脂部７よりも熱伝導率が高い樹脂が用いられる。後述するように、第二絶縁樹脂部８を形成する第二絶縁樹脂は、熱伝導率の良好なシリカ、アルミナ、ボロンナイトライド、アルミナイトライド等のフィラー１８を含有している。第二絶縁樹脂部８の熱伝導率は、３Ｗ／ｍ・Ｋ〜１２Ｗ／ｍ・Ｋである。実装面２ａ側の第一絶縁樹脂部７には、一般的な半導体装置に用いられる流動性の良い低応力樹脂が用いられる。例えば、熱硬化性のエポキシ樹脂等にシリコーンを添加した低応力樹脂や、熱膨張率をリードフレームに近づけた低応力樹脂が用いられる。
次に、実施の形態１に係る半導体装置の製造方法について、図２〜図７を用いて説明する。
図２は、実施の形態１の半導体装置１００の製造工程を示すフローチャートである。図３は、パウダー状第二絶縁樹脂８ａを所望の形状のシート状第二絶縁樹脂８ｂに形成するための樹脂成形器１１の断面図であり、パウダー状第二絶縁樹脂８ａをシート状第二絶縁樹脂８ｂに圧縮する杵１３も併せて示している。図４は、パウダー状第二絶縁樹脂８ａが杵１３で圧縮され、シート状第二絶縁樹脂８ｂに形成されたところを示す樹脂成形器１１の断面図である。図５は、樹脂成形器１１上のシート状第二絶縁樹脂８ｂが杵１３に押し出されて、トランスファー成形金型の下金型１４の下型キャビティ１５へ落とされてはめ込まれる様子を示した断面図である。図６は、シート状第二絶縁樹脂８ｂと半導体素子１が実装されたリードフレーム２とを下金型１４に配置した断面図である。図７は、トランスファー成形金型にシート状第二絶縁樹脂８ｂと半導体素子１が実装されたリードフレーム２を配置し、トランスファー成形を行うところを示す断面図である。
本実施の形態１の半導体装置１００の製造方法について、更に詳しく説明する。
図３および図４は、図２のステップＳ１０の「樹脂成形器によりパウダー状第二絶縁樹脂をシート状第二絶縁樹脂に成形する工程」を説明する図である。図３において、樹脂成形器１１は、パウダー状第二絶縁樹脂８ａをシート状第二絶縁樹脂８ｂに形成するためのものであり、基底部１２を備えている。そして、樹脂成形器１１の基底部１２上にパウダー状第二絶縁樹脂８ａが散布される。その後、杵１３が、基底部１２上に散布されたパウダー状第二絶縁樹脂８ａへ向かって下降し、パウダー状第二絶縁樹脂８ａを所望の形状のシート状第二絶縁樹脂８ｂに圧縮成形する。その後、杵１３によりパウダー状第二絶縁樹脂８ａが圧縮されてシート状第二絶縁樹脂８ｂに形成されると、図４に示すように杵１３は一旦上昇する。
図５は、図２のステップＳ１１の「シート状第二絶縁樹脂を樹脂成形器に配置した状態で下金型の上部に搬送して下金型に配置する工程」を説明する図である。図５において、まず、シート状第二絶縁樹脂８ｂは、樹脂成形器１１に配置された状態のまま、トランスファー成形金型の下金型１４の上部まで搬送される。そして、下金型１４の下型キャビティ１５の上部に到達すると、シート状第二絶縁樹脂８ｂの下部の基底部１２が取り除かれて、杵１３が再び下降することによりシート状第二絶縁樹脂８ｂが下型キャビティ１５内にはめ込まれる。
図６は、図２のステップＳ１２の「下金型に配置されたシート状第二絶縁樹脂の上に半導体素子を実装したリードフレームを配置する工程」を説明する図である。図６において、下金型１４に配置されたシート状第二絶縁樹脂８ｂの上に、当該第二絶縁樹脂８ｂとリードフレーム２の放熱面２ｂとが向い合せになるように、半導体素子１を実装したリードフレーム２を下金型１４に設置する。なお、このとき、シート状第二絶縁樹脂８ｂとリードフレーム２は接触してもしなくても良い。
図７は、図２のステップＳ１３の「下金型に上金型を設置してトランスファー成形を行う工程」を説明する図である。図７において、下金型１４にシート状第二絶縁樹脂８ｂと半導体素子１を実装したリードフレーム２とを配置した状態で、トランスファー成形金型の上金型１６を設置し、トランスファー成形を行う。第一絶縁樹脂７ａは、トランスファー成形の下金型１４および上金型１６で加える熱と圧力により溶融され、ゲートを通って上型キャビティ１７に注入されて、リードフレーム２の実装面２ａに第一絶縁樹脂部７が形成される。それと同時に、シート状第二絶縁樹脂８ｂは、下金型１４および上金型１６で加える熱と圧力により溶融され、リードフレーム２と第一絶縁樹脂７ａに密着して、リードフレーム２の放熱面２ｂに第二絶縁樹脂部８が形成される。このとき、第一絶縁樹脂７ａとシート状第二絶縁樹脂８ｂとは同時に溶融するため、その接触部分で２種の樹脂同士が混合することとなり、結果として、第一絶縁樹脂部７と第一絶縁樹脂部８との界面には互いの樹脂が混合されている混合層が形成される。
上記のように、リードフレーム２の実装面２ａと放熱面２ｂが、１回のトランスファー成形により第一絶縁樹脂部７および第二絶縁樹脂部８が形成され、トランスファー成形工程は完了する。
図８は、トランスファー成形後の半導体装置１００の薄肉成形部１０を示す拡大断面図である。第二絶縁樹脂部８を形成するシート状第二絶縁樹脂８ｂには、シリカ、アルミナ、ボロンナイトライド、アルミナイトライド等の熱伝導性のフィラー１８を含有するエポキシ樹脂等の絶縁樹脂が使用されている。そして、フィラー１８の最大フィラー径（フィラーカットポイント）を０．０２ｍｍ〜０．７５ｍｍとし、トランスファー成形後の薄肉成形部１０の厚さＨを、最大フィラー径の１．１倍〜２倍である０．０２２ｍｍ〜０．１５ｍｍとしている。
以上のように、本実施の形態１によれば、樹脂成形器によりパウダー状第二絶縁樹脂をシート状第二絶縁樹脂に成形し、シート状第二絶縁樹脂を樹脂成形器に配置された状態で下金型の上部に搬送して下金型に配置し、下金型に配置されたシート状第二絶縁樹脂の上に半導体素子を実装したリードフレームを配置し、下金型に上金型を設置してトランスファー成形を行い、リードフレームの半導体素子が実装された面である実装面を封止する第一絶縁樹脂部と、リードフレームの実装面と反対側の面である放熱面を封止する第二絶縁樹脂部を形成するようにしたので、シート状第二絶縁樹脂の厚さが薄くして、トランスファー成形後の薄肉成形部１０の厚さを０．０２２ｍｍ〜０．１５ｍｍとしても、半導体装置の製品として不良とならず、従来より放熱性が優れた半導体装置を得ることができる。
すなわち、シート状第二絶縁樹脂の厚さは、０．０２２ｍｍ〜０．１５ｍｍと薄く剛性が低いが、樹脂成形器に配置された状態で下金型まで搬送されるため、搬送による欠け又は割れを防止することが可能となる。また、従来、製造または搬送上でシート状第二絶縁樹脂の剛性を高めるために、銅箔等の金属板に貼り付ける必要があったが、このような金属板が不要となり安価で絶縁性が向上する。さらに、シート状第二絶縁樹脂の製造中および搬送中に欠け又は割れがあったとしても、樹脂成形器に配置された状態で下金型まで搬送されるので、薄肉成形部を形成するための必要体積は下金型に配置される。そして、トランスファー成形工程で、シート状第二絶縁樹脂は溶融して流動するため、欠け又は割れを樹脂流動により補うことができ、製品として不良とならず、生産性が向上する。
また、リードフレームの放熱面にシート状第二絶縁樹脂を配置した状態で、トランスファー成形工程によりリードフレームの実装面に第一絶縁樹脂を形成するようにしたので、シート状第二絶縁樹脂の流動性が向上し、リードフレームに対して濡れ易くなるため、薄肉成形部とリードフレームの密着性が高くなる。
さらに、第一絶縁樹脂とシート状第二絶縁樹脂が同時に溶融するため、第一絶縁樹脂部と第二絶縁樹脂部の界面で互いの樹脂が混合される混合層が形成され、第一絶縁樹脂部と第二絶縁樹脂部との密着性が向上する。
以上のように、第一絶縁樹脂部と第二絶縁樹脂部の密着性が向上し、リードフレームと第二絶縁樹脂部の密着性が向上するとともに、薄肉成形部の剥離や欠けが発生しにくく、安価で生産性が高く、放熱性と絶縁性に優れた信頼性の高い半導体装置が得られる。
なお、本実施の形態１では、リードフレーム２の表面は、金、銀、ニッケル、スズ等の金属めっきで被膜されているが、被膜されていない場合もある。また、本実施の形態１では、厚さが均一のリードフレーム２を用いたが、部分的に厚さが異なるリードフレームを用いても良い。また、本実施の形態１では、薄肉成形部１０にグリース等の放熱部材を介してヒートシンクを接合するが、放熱部材を用いない場合もある。
また、本実施の形態１では、リードフレーム２の放熱面２ｂ側の第二絶縁樹脂部８には、実装面２ａ側の第一絶縁樹脂部７よりも熱伝導率が高い樹脂が用いられるとしたが、実装面２ａ側の第一絶縁樹脂部７にも同様の放熱性を持たせるようにしても良い。例えば、第一絶縁樹脂部７に、第二絶縁樹脂部８と同様の、熱伝導率が３Ｗ／ｍ・Ｋ〜１２Ｗ／ｍ・Ｋの高熱伝導樹脂を用いても良い。発熱部品である半導体素子１の周りを高熱伝導樹脂で封止することにより、半導体素子１の全周囲から放熱されるため、放熱性が向上する。
実施の形態２．
図９は、本発明の実施の形態２に係る半導体装置の構成を示す断面図である。本実施の形態２に係る半導体装置１０１は、上記実施の形態１に係る半導体装置１００の変形例であり、全体的な構成は同様であるため、実施の形態１との相違点について説明する。
実施の形態１に係る半導体装置１００では、リードフレーム２のダイパッド間９には、第一絶縁樹脂が充填され第一絶縁樹脂部７の一部が形成されている。これに対し、本実施の形態２に係る半導体装置１０１は、リードフレーム２のダイパッド間９のうち、少なくとも一部のダイパッド間９に、第二絶縁樹脂により成形されたリードフレーム間充填部８ｄが形成されている。すなわち、本実施の形態２では、第二絶縁樹脂部８は、リードフレーム間充填部８ｄと、薄肉成形部１０を有している。
上記のリードフレーム間充填部８ｄがリードフレーム２の側面と密着することにより、第二絶縁樹脂部８とリードフレーム２が密着する面積が拡大し、結果として薄肉成形部１０とリードフレーム２の密着性が向上する。
また、リードフレーム間充填部８ｄを有することにより第二絶縁樹脂部８が部分的に厚くなるため、薄肉成形部１０の強度が向上し、欠けや割れが発生しにくくなる。さらに、放熱経路となっているリードフレーム２と高熱伝導性の第二絶縁樹脂部８が密着する面積が拡大することにより、放熱性が向上する効果がある。さらに、本実施の形態２において、リードフレーム２の側面全体を高熱伝導性の第二絶縁樹脂部８で覆うことにより、放熱性がさらに向上する。
図１０に示すように、リードフレーム間充填部８ｄが配置されたリードフレーム２の側面の一部に、凹凸部、特にカエリ部１９を形成するようにしてもよい。リードフレーム２の側面にプレスで凹凸部、特にカエリ部１９を形成することにより、アンカー効果によりリードフレーム２とリードフレーム間充填部８ｄとの密着力がさらに向上する。
本実施の形態２に係る半導体装置１０１は、上記実施の形態１と同様のトランスファー成形工程を有する製造方法で製造される。ここで、第二絶縁樹脂部８に使用される第二絶縁樹脂は、上記実施の形態１の第二絶縁樹脂よりも溶融時に粘度が低く流動性の良い樹脂が使用される。因みに、トランスファー成形時の圧力は８〜２０ＭＰａであり、金型温度は１６５〜１８０度であり、第一絶縁樹脂および第二絶縁樹脂の最低粘度は１０〜１００Ｐａ・ｓである。
本実施の形態２では、トランスファー成形工程において、第一絶縁樹脂７ａとシート状第二絶縁樹脂８ｂがそれぞれ同時に溶融されて、リードフレーム２のダイパッド間９に、第二絶縁樹脂の一部もしくは全部が充填され、リードフレーム間充填部８ｄおよび薄肉成形部１０が成形される。
本実施の形態２によれば、上記実施の形態１と同様の効果に加え、リードフレームの少なくとも一部のダイパッド間に、薄肉成形部と一体成形されたリードフレーム間充填部を形成することにより、薄肉成形部とリードフレームとの密着性が向上する。また、リードフレーム間充填部が配置されたリードフレームの側面に凹凸部、特にカエリ部を形成することにより、アンカー効果により密着性がさらに向上する。
実施の形態３．
図１１は、本発明の実施の形態３に係る半導体装置のリードフレームの表面状態を示す走査電子顕微鏡写真による図である。なお、本実施の形態３に係る半導体装置の全体的な構成は、上記実施の形態１又は実施の形態２と同様であるので、実施の形態１又は実施の形態２との相違点のみを説明する。また、本実施の形態３に係る半導体装置の製造方法は、上記実施の形態１と同様であるので説明を省略する。
本実施の形態３に係る半導体装置は、上記実施の形態１で用いたリードフレーム２の代わりに、粗化金属めっきリードフレーム２０を用いたものである。粗化金属めっきリードフレーム２０とは、銅または銅合金製のリードフレーム２１の表面を、表面粗さＲａ０．０６〜０．２程度のニッケル、すず、銀、金等の粗化金属めっき２２により被膜したものである。
本実施の形態３によれば、上記実施の形態１又は実施の形態２と同様の効果に加え、粗化金属めっきリードフレームを用いることにより、粗化金属めっきのアンカー効果により、リードフレームと第一絶縁樹脂部および第二絶縁樹脂部との密着力が向上する。さらに、粗化金属めっきリードフレームは、通常のリードフレームに比べ表面積が大きいことから、放熱性が向上する。
実施の形態４．
図１２は、本発明の実施の形態４に係る半導体装置の構成を示す断面図である。本実施の形態４に係る半導体装置１０２は、上記実施の形態１または実施の形態２に係る半導体装置と全体的な構成は同様であるので、上記実施の形態１または実施の形態２との相違点のみを説明する。また、本実施の形態４に係る半導体装置１０２の製造方法は、上記実施の形態１と同様であるので説明を省略する。
半導体装置１０２のリードフレーム２は、金属めっき（図示省略）により被膜されており、金属めっきの表面を鱗状に変形させた鱗状部２３を備えている。図１２に示す例では、鱗状部２３は、リードフレーム２の実装面２ａおよび放熱面２ｂの外周部に配置されている。この鱗状部２３のアンカー効果により、第一絶縁樹脂部７および第二絶縁樹脂部８がリードフレーム２から剥離するのを抑制している。
図１３および図１４は、鱗状部２３の形態を示す走査電子顕微鏡写真による図である。図１３は上面からの走査電子顕微鏡写真による図であり、図１４は図１３のＢ−Ｂ線で示す断面の上面斜視図である。鱗状部２３は、例えばレーザーによるスポット照射を連続的に行うことにより、リードフレーム２を被膜する金属めっきを溶融させ、鱗状に変形させたものである。鱗状部２３は、鱗片状の突起が連続的に配置されており、その両側が高く盛り上がっている。
鱗状部２３は、レーザー照射により形成されるため、リードフレーム２の任意の箇所に配置することができる。例えば半導体装置を成形金型から排出する際またはゲートブレイク時に応力がかかり初期的な剥離が生じやすい箇所、あるいは第一絶縁樹脂部７又は第二絶縁樹脂部８との密着性が低い箇所に、選択的に配置することができる。また、鱗状部２３の幅や高さは、レーザーの出力や走査スピード等により調整することができる。鱗状部２３の幅（図１３の鱗状部２３の示す幅）は６０μｍ以上が望ましく、配置される箇所の面積に応じて幅を大きくすることにより、密着性がさらに向上する。
鱗状部２３のリードフレーム２の配置例とその効果について、図１５、図１６および図１７を用いて説明する。なお、各図は、リードフレーム２を上面から見た図であり、簡略化のためリードフレーム２の上面形状を長方形としている。
まず、図１５に示す例は、第一絶縁樹脂部７および第二絶縁樹脂部８の少なくとも一方は、トランスファー成形工程で用いられた成形金型のゲート内に残った樹脂の痕跡であるゲートブレイク跡２４を有している。そして、鱗状部２３は、ゲートブレイク跡２４に近接したリードフレーム２の表面に配置されている。
これにより、初期的な剥離が生じやすいゲートブレイク跡２４に近接したリードフレーム２と第一絶縁樹脂部７又は第二絶縁樹脂部８との密着力を向上させることができる。
また、図１６に示す例では、鱗状部２３は、リードフレーム２の実装面２ａおよび放熱面２ｂの少なくとも一方の外周部に配置されている。これにより、半導体装置１０２を成形金型から排出する際の応力による初期的な剥離や、その他の外部からの応力による剥離を抑制することができ、第一絶縁樹脂部７および第二絶縁樹脂部８の内部への水分や汚染物質の侵入を防止する効果がある。
また、図１７に示す例では、鱗状部２３は、リードフレーム２の実装面２ａおよび放熱面２ｂの少なくとも一方の全面に配置されている。これにより、全面にわたって剥離を抑制することが可能となる。
本実施の形態４によれば、上記実施の形態１〜実施の形態３と同様の効果に加え、リードフレームの任意の箇所に鱗状部を設けることにより、リードフレームと第一絶縁樹脂部または第二絶縁樹脂部との密着性が向上する。
実施の形態５．
図１８は、本発明の実施の形態５に係る半導体装置を示す断面図、図１９〜図２１は、本実施の形態５に係る半導体装置の製造方法を示す断面図である。本実施の形態５に係る半導体装置１０３は、上記実施の形態１〜実施の形態４の半導体装置と全体的な構成は同様であるため、上記実施の形態１〜実施の形態４との相違点のみを説明する。
本実施の形態５に係る半導体装置１０３は、薄肉成形部１０のリードフレーム２の放熱面２ｂと反対側の面にヒートシンク２５を設置している。
図１９に示すように、樹脂成形器１１Ａは、パウダー状第二絶縁樹脂８ａをシート状第二絶縁樹脂８ｂに形成するためのものであり、基底部１２Ａを備えている。そして、樹脂成形器１１Ａの基底部１２Ａ上にヒートシンク２５が配置され、その上にパウダー状第二絶縁樹脂８ａが散布される。その後、杵１３Ａが、パウダー状第二絶縁樹脂８ａへ向かって下降し、パウダー状第二絶縁樹脂８ａを所望の形状のシート状第二絶縁樹脂８ｂに圧縮成形する。その後、杵１３Ａは一旦上昇する。
図２０に示すように、シート状第二絶縁樹脂８ｂは、樹脂成形器１１Ａのヒートシンク２５上に配置された状態のまま、トランスファー成形金型の下金型１４Ａの上部まで搬送される。そして、下金型１４Ａの下型キャビティ１５Ａの上部に到達すると、ヒートシンク２５の下部の基底部１２Ａが取り除かれて、杵１３Ａが再び下降することによりシート状第二絶縁樹脂８ｂおよびヒートシンク２５が下型キャビティ１５Ａ内にはめ込まれる。
図２１に示すように、下金型１４Ａに配置されたシート状第二絶縁樹脂８ｂおよびヒートシンク２５の上に、当該第二絶縁樹脂８ｂとリードフレーム２の放熱面２ｂとが向い合せになるように、半導体素子１を実装したリードフレーム２を下金型１４Ａに設置する。そして、下金型１４Ａにシート状第二絶縁樹脂８ｂ、ヒートシンク２５、および半導体素子１を実装したリードフレーム２を配置した状態で、トランスファー成形金型の上金型１６Ａを設置し、トランスファー成形を行う。第一絶縁樹脂７ａは、トランスファー成形の下金型１４Ａおよび上金型１６Ａで加える熱と圧力により溶融され、ゲートを通って上型キャビティ１７Ａに注入されて、リードフレーム２の実装面２ａに第一絶縁樹脂部７が形成される。それと同時に、シート状第二絶縁樹脂８ｂは、下金型１４および上金型１６で加える熱と圧力により溶融され、リードフレーム２の放熱面２ｂに第二絶縁樹脂部８が形成されるとともに、薄肉成形部１０にヒートシンク２５が接合される。このとき、薄肉成形部１０に該当する硬化前のシート状第二絶縁樹脂８ｂが接着剤を兼ねるため、ヒートシンク２５を接着するためのグリース等の放熱部材が不要となる。
本実施の形態５によれば、上記実施の形態１〜実施の形態４と同様の効果に加え、薄肉成形部１０がヒートシンク２５と直接接合されるため、放熱性がさらに向上する。また、トランスファー成形工程後、薄肉成形部１０にグリース等の放熱部材を介してヒートシンク２５を接合する工程を省略することができる。
図２２に示すように、薄肉成形部１０のリードフレーム２の放熱面２ｂと反対側の面に、薄肉成形部１０の放熱側面積より、接合面積の小さなヒートシンク２５Ａを設置しても良い。ヒートシンク２５Ａを薄肉成形部１０よりサイズを小さくすることで、半導体素子１の絶縁耐圧性能やヒートシンク２５Ａの加工精度に応じて沿面距離を大きくすることが可能となる。
実施の形態６．
図２３は、本発明の実施の形態６に係る半導体装置を示す断面図である。本実施の形態５に係る半導体装置１０５は、上記実施の形態１〜実施の形態５の半導体装置と全体的な構成は同様であるため、上記実施の形態１〜実施の形態５との相違点のみを説明する。
図２３に示すように、リードフレーム２の放熱面２ｂには第二絶縁樹脂部８が形成され、第二絶縁樹脂部８の外周端部には、厚さ０．１５ｍｍ〜２ｍｍ程度の枠状突起部であるスカート部２６が設けられている。
また、スカート部２６に囲まれた内側には、厚さ０．０２２ｍｍ〜０．１５ｍｍ程度の薄肉成形部１０が、スカート部２６と一体成形されている。また、薄肉成形部１０は、グリース等の放熱部材を介して銅、アルミ製のヒートシンク（図示せず）と接合される。
本実施の形態６によれば、第二絶縁樹脂部８の外周端部に枠状突起部であるスカート部２６を設けることにより、ゲートブレイク時に応力がかかるリードフレーム２の外周端部の強度を確保することができる。また、沿面距離が長くなり絶縁性が向上するため、半導体素子１としてＩＧＢＴを使用する高圧モジュールには有利となる。なお、スカート部２６は、直交する方向に切断した断面形状が、長方形、正方形または台形等としている。
実施の形態７．
図２４は、本発明の実施の形態７に係る半導体装置を示す断面図である。本実施の形態５に係る半導体装置１０６は、上記実施の形態１〜実施の形態６に係る半導体装置の変形例であり、上記実施の形態１〜実施の形態６との相違点について説明する。
上記実施の形態１〜実施の形態６では、リードフレーム２の実装面２ａに第一絶縁樹脂部７を形成し、放熱面２ｂに第二絶縁樹脂部８を形成する構成としたが、本実施の形態７では、リードフレーム２の実装面２ａ側にも第二絶縁樹脂部８Ｂを形成して放熱部を設けるようにする。すなわち、本実施の形態７に係る半導体装置１０６は、第一絶縁樹脂部７の、リードフレーム２の半導体素子１が実装された実装面２ａと対向する面に、第二絶縁樹脂部８Ｂを形成し、さらに、第二絶縁樹脂部８Ｂにヒートシンク２５Ｂを配置するようにした。
以上のように、本実施の形態７によれば、リードフレーム２の実装面２ａ側の第一絶縁樹脂部７に放熱性を持たせることにより、発熱部品である半導体素子１の周りを高熱伝導樹脂で封止することができ、半導体素子１の全周囲から放熱されるため、放熱性が向上する。
また、上記各実施の形態において、樹脂成形器１１は、成形金型を用いてトランスファー成形可能な成形設備に組み込まれてもよいし、別設備であってもよい。
さらに、上記各実施の形態において、第一絶縁樹脂部７および第二絶縁樹脂部８のリードフレーム２への密着性を高めるため、トランスファー成形工程前、リードフレーム２の表面に紫外線（ＵＶ）処理やプラズマ処理を実施しても良い。
なお、上記各実施の形態に係る半導体装置の各構成要素、例えば半導体素子１、外部端子４、ワイヤ５、インナーリード６等の形状、個数、および配置は、特に限定されるものではなく、半導体装置の求められる機能に応じて適宜選択される。
また、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (3)

  1. 樹脂成形器によりパウダー状第二絶縁樹脂をシート状第二絶縁樹脂に成形する工程と、
    前記シート状第二絶縁樹脂を前記樹脂成形器に配置された状態で下金型の上部に搬送して前記下金型に配置する工程と、
    前記下金型に配置された前記シート状第二絶縁樹脂の上に半導体素子を実装したリードフレームを配置する工程と、
    前記下金型に上金型を設置して、トランスファー成形を行い、前記リードフレームの前記半導体素子が実装された面である実装面を封止する第一絶縁樹脂部、および前記リードフレームの前記実装面と反対側の面である放熱面を封止する第二絶縁樹脂部を形成する工程を備えた半導体装置の製造方法。
  2. 樹脂成形器によりヒートシンクの上でパウダー状第二絶縁樹脂をシート状第二絶縁樹脂に成形する工程と、
    前記ヒートシンクの上で成形された前記シート状第二絶縁樹脂を前記ヒートシンクとともに前記樹脂成形器に配置された状態で下金型の上部に搬送して前記下金型に配置する工程と、
    前記下金型に配置された前記ヒートシンクおよび前記シート状第二絶縁樹脂の上に半導体素子を実装したリードフレームを配置する工程と、
    前記下金型に上金型を設置して、トランスファー成形を行い、前記リードフレームの前記半導体素子が実装された面である実装面を封止する第一絶縁樹脂部、および前記リードフレームの前記実装面と反対側の面である放熱面を封止する第二絶縁樹脂部を形成するとともに、前記第二絶縁樹脂部に前記ヒートシンクを接合する工程を備えた半導体装置の製造方法。
  3. 前記リードフレームの前記実装面に前記半導体素子を実装する前に、前記リードフレームの表面に金属めっきを形成し、前記金属めっきにレーザー照射を行うことにより前記金属めっきの表面を鱗状に変形させた鱗状部を形成する工程を備えた請求項１または請求項２に記載の半導体装置の製造方法。
JP2018503866A 2016-03-07 2016-03-07 半導体装置の製造方法 Active JP6472568B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/056975 WO2017154072A1 (ja) 2016-03-07 2016-03-07 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017154072A1 JPWO2017154072A1 (ja) 2018-05-10
JP6472568B2 true JP6472568B2 (ja) 2019-02-20

Family

ID=59789124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018503866A Active JP6472568B2 (ja) 2016-03-07 2016-03-07 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11152275B2 (ja)
EP (1) EP3428962B1 (ja)
JP (1) JP6472568B2 (ja)
CN (1) CN108701661A (ja)
WO (1) WO2017154072A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020049672A1 (ja) * 2018-09-06 2020-03-12 三菱電機株式会社 半導体装置
US20230260861A1 (en) * 2022-02-11 2023-08-17 Wolfspeed, Inc. Semiconductor packages with increased power handling

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215738U (ja) * 1988-07-15 1990-01-31
JPH0927579A (ja) 1995-07-10 1997-01-28 Apic Yamada Kk リードフレーム製造装置
JP3130239B2 (ja) * 1995-08-02 2001-01-31 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP3516789B2 (ja) * 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP2001170928A (ja) * 1999-12-22 2001-06-26 Matsushita Electric Works Ltd 成形材料、電子部品、成形材料の製造方法
JP4220641B2 (ja) 2000-01-13 2009-02-04 電気化学工業株式会社 樹脂モールド用回路基板と電子パッケージ
JP4286465B2 (ja) 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
US6882048B2 (en) 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
JP2002299538A (ja) 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
KR100677651B1 (ko) * 2001-04-13 2007-02-01 야마하 가부시키가이샤 반도체 소자 및 패키지와 그 제조방법
JP2005109100A (ja) 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3854957B2 (ja) * 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2006222406A (ja) * 2004-08-06 2006-08-24 Denso Corp 半導体装置
DE102005043928B4 (de) * 2004-09-16 2011-08-18 Sharp Kk Optisches Halbleiterbauteil und Verfahren zu dessen Herstellung
JP4463146B2 (ja) 2005-05-18 2010-05-12 三菱電機株式会社 半導体装置の製造方法
JP2008187045A (ja) 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置
CN101241890B (zh) * 2007-02-06 2012-05-23 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法
JP4855329B2 (ja) * 2007-05-08 2012-01-18 Ｔｏｗａ株式会社 電子部品の圧縮成形方法及び装置
JP5415823B2 (ja) * 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
US8044495B2 (en) * 2009-06-22 2011-10-25 Texas Instruments Incorporated Metallic leadframes having laser-treated surfaces for improved adhesion to polymeric compounds
US20110140253A1 (en) 2009-12-14 2011-06-16 National Semiconductor Corporation Dap ground bond enhancement
JP5340202B2 (ja) * 2010-02-23 2013-11-13 三菱電機株式会社 熱硬化性樹脂組成物、ｂステージ熱伝導性シート及びパワーモジュール
JP5563917B2 (ja) 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置及びその製造方法
JP5549612B2 (ja) 2011-01-31 2014-07-16 三菱電機株式会社 半導体装置の製造方法
CN103429634B (zh) 2011-03-28 2017-09-01 日立化成株式会社 树脂组合物、树脂片、树脂片固化物、树脂片层叠体、树脂片层叠体固化物及其制造方法、半导体装置、以及led装置
JP6356456B2 (ja) * 2014-03-27 2018-07-11 デクセリアルズ株式会社 熱伝導性シートの製造方法
WO2015151273A1 (ja) * 2014-04-04 2015-10-08 三菱電機株式会社 半導体装置
JP6398398B2 (ja) * 2014-07-09 2018-10-03 日産自動車株式会社 半導体装置

Also Published As

Publication number Publication date
EP3428962A1 (en) 2019-01-16
EP3428962A4 (en) 2019-07-10
EP3428962B1 (en) 2022-03-30
US20210175141A1 (en) 2021-06-10
US11152275B2 (en) 2021-10-19
WO2017154072A1 (ja) 2017-09-14
JPWO2017154072A1 (ja) 2018-05-10
CN108701661A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
USRE49912E1 (en) Semiconductor device
JP6266168B2 (ja) 半導体装置
JP6345342B2 (ja) 半導体装置
WO2017166157A1 (en) Three dimensional fully molded power electronics module for high power applications and the method thereof
CN105679720A (zh) 散热器、包括散热器的电子模块及其制作方法
US9035437B2 (en) Packaged device comprising non-integer lead pitches and method of manufacturing the same
CN111276447A (zh) 双侧冷却功率模块及其制造方法
JP2021145036A (ja) 半導体装置の製造方法及び半導体装置
JP6472568B2 (ja) 半導体装置の製造方法
JP6797002B2 (ja) 半導体装置および半導体装置の製造方法
JP5341339B2 (ja) 回路装置
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
JP2010108955A (ja) 半導体装置およびその製造方法
JP2005116963A (ja) 半導体装置
KR20140070350A (ko) 반도체장치 및 그 제조방법
JP7090716B2 (ja) 半導体装置
JP2017191807A (ja) パワー半導体装置およびパワー半導体装置の製造方法
KR20150048459A (ko) 전력 모듈 패키지
KR20120117483A (ko) 전력 반도체 패키지 및 그 제조방법
JP2017188513A (ja) 半導体装置
JP2005217248A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180625

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181218

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190122

R150 Certificate of patent or registration of utility model

Ref document number: 6472568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250