CN108701661A - 半导体装置及半导体装置的制造方法 - Google Patents

半导体装置及半导体装置的制造方法 Download PDF

Info

Publication number
CN108701661A
CN108701661A CN201680083069.2A CN201680083069A CN108701661A CN 108701661 A CN108701661 A CN 108701661A CN 201680083069 A CN201680083069 A CN 201680083069A CN 108701661 A CN108701661 A CN 108701661A
Authority
CN
China
Prior art keywords
insulating resin
lead frame
semiconductor device
resin portion
lower mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680083069.2A
Other languages
English (en)
Inventor
梶原孝信
大前胜彦
伏江俊祐
金藤芳典
铃木淳也
冈部有纪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108701661A publication Critical patent/CN108701661A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的半导体装置包括：第一绝缘树脂部(7)，该第一绝缘树脂部(7)对引线框(2)的安装面(2a)进行密封；以及第二绝缘树脂部(8)，该第二绝缘树脂部(8)对散热面(2b)进行密封，第二绝缘树脂部(8)含有最大直径为0.02mm～0.075mm的充填物(18)，第二绝缘树脂部(8)具有与引线框(2)的散热面(2b)相接而形成的薄层成形部(10)，薄层成形部(10)的厚度是充填物(18)的最大直径的1.1～2倍，所述半导体装置具有混合层，该混合层在第一绝缘树脂部(7)与第二绝缘树脂部(8)的界面上将彼此的树脂进行混合。

Description

半导体装置及半导体装置的制造方法
技术领域
本发明涉及树脂模塑型的半导体装置及半导体装置的制造方法，涉及用绝缘树脂将半导体元件进行密封而得的半导体装置及半导体装置的制造方法。
背景技术
半导体装置将IGBT(Insulated Gate Bipolar Transistor:绝缘珊双极型晶体管)、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金属氧化物半导体场效应晶体)、IC(Integrated Circuit：集成电路)、LSI(Large Scale IntegratedCircuit：大规模集成电路)芯片等半导体元件焊装(die-bond)到外部端子用引线框之后，将半导体元件的电极与外部端子用引线或内引脚进行电连接，进行与外部的信号的输入输出。
另外，树脂模塑型的半导体装置利用传递成形，用绝缘树脂将引线框的安装有半导体元件的一侧的面(安装面)和其相反侧的散热面进行密封。特别是电力用的半导体装置，由于内部具有高发热的半导体元件，因此对进行密封的绝缘树脂要求具有高热传导性。
以往，作为这种半导体装置，包含有：框架，该框架具有表面和背面且包含芯片承载；功率芯片，该功率芯片载放在芯片承载的表面；绝缘性树脂薄片，该绝缘性树脂薄片具有相对的第1面和第2面并将其进行配置,以使得芯片承载的背面与其第1面相接；以及绝缘树脂，将该绝缘树脂设置在树脂薄片的第1面，从而对功率芯片进行密封。并且，通过使用树脂薄片，从而能够得到散热特性优异的半导体装置，并能力图实现半导体装置的小型化(参照专利文献1)。
另外，作为这种半导体装置的制造方法，已有能制造半导体装置的以下方法：将对功率用半导体元件芯片进行密封的第2模塑树脂的热传导率提高得比对控制用IC芯片进行密封的第1模塑树脂要高，使由流过大电流的功率用半导体元件芯片所产生的热量能从高热传导的第2模塑树脂有效地进行散热(参考专利文献2)。
现有技术文献
专利文献
专利文献1：日本专利特开2005－109100号公报
专利文献2：日本专利第4463146号公报
发明内容
在上述专利文献1中，因为可以使用能预先规定厚度的绝缘性的树脂薄片，所以能通过调整树脂薄片的厚度从而进行控制，使得兼顾绝缘性与散热性。
可是，在对树脂薄片进行制造与传送的过程中，为了防止树脂薄片的缺失或开裂有必要提高刚性，且作为树脂薄片需要有一定程度的厚度。特别是在使树脂薄片中包含热传导性良好的充填物的情况下，树脂薄片的厚度必须为充填物的最大直径的3倍左右的厚度。另外，由于是在对树脂薄片进行传送或处理的基础上提高刚性，因此需要将树脂薄片粘贴到铜箔等金属板上。
另外，在上述专利文献2中，虽然是利用树脂注入工序(传递成形工序)而形成第2模塑树脂的，但在该情况下，在使第2模塑树脂中包含热传导性良好的充填物的情况下，第2模塑树脂的厚度也必须为充填物的最大直径的3倍左右的厚度。
本发明是为了解决上述问题而完成的，其目的在于，提供一种半导体装置及其制造方法，在使用树脂薄片将与引线框的安装面相反一侧的面即散热面进行成形的装置上，通过使由树脂薄片所形成的绝缘树脂部的厚度变得比以往要薄，从而能够提高散热性。
解决技术问题所采用的技术方案
本发明所涉及的半导体装置包括：
引线框，该引线框安装有半导体元件；第一绝缘树脂部，该第一绝缘树脂部对所述引线框的安装有所述半导体元件的面即安装面进行密封；以及第二绝缘树脂部，该第二绝缘树脂部对与所述引线框的所述安装面相反一侧的面即散热面进行密封，
所述第二绝缘树脂部含有最大直径为0.02mm～0.075mm的充填物，
所述第二绝缘树脂部具有与所述引线框的所述散热面相接而形成的薄层成形部，所述薄层成形部的厚度是所述充填物的最大直径的1.1～2倍，
所述半导体装置具有混合层，该混合层在所述第一绝缘树脂部与所述第二绝缘树脂部的界面上将彼此的树脂相混合。
本发明所涉及的半导体装置的制造方法包括以下工序：
利用树脂成形器将粉末状第二绝缘树脂成形为薄片状第二绝缘树脂的工序；
在将所述薄片状第二绝缘树脂配置于所述树脂成形器的状态下，将该薄片状第二绝缘树脂传送至下模具的上部并配置于所述下模具的工序；
对在配置于所述下模具的所述薄片状第二绝缘树脂上安装有半导体元件的引线框进行配置的工序；以及
将上模具设置于所述下模具，进行传递成形，以形成第一绝缘树脂部及第二绝缘树脂部的工序，所述第一绝缘树脂部对所述引线框的安装有所述半导体元件的面即安装面进行密封，所述第二绝缘树脂部对所述引线框的与所述安装面相反一侧的面即散热面进行密封。
本发明所涉及的半导体装置的制造方法包括以下工序：
利用树脂成形器在散热器上将粉末状第二绝缘树脂成形为薄片状第二绝缘树脂的工序；
在将成形于所述散热器上的所述薄片状第二绝缘树脂与所述散热器一起配置于所述树脂成形器的状态下将该薄片状第二绝缘树脂传送至下模具的上部并配置于所述下模具的工序；
将安装有半导体元件的引线框配置在配置于所述下模具的所述散热器及所述薄片状第二绝缘树脂上的工序；以及
将所述上模具设置于所述下模具，进行传递成形，以形成第一绝缘树脂部及第二绝缘树脂部，并且将所述散热器接合于所述第二绝缘树脂部的工序，所述第一绝缘树脂部对所述引线框的安装有所述半导体元件的面即安装面进行密封，所述第二绝缘树脂部对所述引线框的与所述安装面相反一侧的面即散热面进行密封。
发明效果
根据本发明，在具有第一绝缘树脂部、第二绝缘树脂部的装置上，具有以下效果：能使与第二绝缘树脂部的引线框的散热面相接而形成的薄层成形部的厚度比以往要薄，能提高散热性，其中，所述第一绝缘树脂部对引线框的安装有半导体元件的面即安装面进行密封，所述第二绝缘树脂部对引线框的与安装面相反一侧的面即散热面进行密封。
附图说明
图1是表示本发明实施方式1所涉及的半导体装置的剖视图。
图2是表示本发明实施方式1所涉及的半导体装置的制造方法的流程图。
图3是表示本发明实施方式1所涉及的半导体装置的制造工序的剖视图。
图4是表示本发明实施方式1所涉及的半导体装置的制造工序的剖视图。
图5是表示本发明实施方式1所涉及的半导体装置的制造工序的剖视图。
图6是表示本发明实施方式1所涉及的半导体装置的制造工序的剖视图。
图7是表示本发明实施方式1所涉及的半导体装置的制造工序的剖视图。
图8是表示本发明实施方式1所涉及的半导体装置的薄层成形部的局部剖视图。
图9是表示本发明实施方式2所涉及的半导体装置的剖视图。
图10是表示本发明实施方式2所涉及的半导体装置的局部剖视图。
图11是通过表示本发明实施方式3所涉及的半导体装置的引线框的表面状态的扫描电子显微镜照片而得的图。
图12是表示本发明实施方式4所涉及的半导体装置的剖视图。
图13是通过表示在本发明实施方式4所涉及的半导体装置中的鳞状部的形态的扫描电子显微镜照片而得的图。
图14是通过表示在本发明实施方式4所涉及的半导体装置中的鳞状部的形态的扫描电子显微镜照片而得的图。
图15是表示在本发明实施方式4所涉及的半导体装置中的鳞状部的配置例的图。
图16是表示在本发明实施方式4所涉及的半导体装置中的鳞状部的配置例的图。
图17是表示在本发明实施方式4所涉及的半导体装置中的鳞状部的配置例的图。
图18是表示本发明实施方式5所涉及的半导体装置的剖视图。
图19是表示本发明实施方式5所涉及的半导体装置的制造工序的剖视图。
图20是表示本发明实施方式5所涉及的半导体装置的制造工序的剖视图。
图21是表示本发明实施方式5所涉及的半导体装置的制造工序的剖视图。
图22是表示本发明实施方式5所涉及的半导体装置的其他例的剖视图。
图23是表示本发明实施方式6所涉及的半导体装置的剖视图。
图24是表示本发明实施方式7所涉及的半导体装置的剖视图。
具体实施方式
实施方式1.
以下，基于附图对本发明的实施方式1所涉及的半导体装置进行说明。图1是表示本实施方式1所涉及的半导体装置的结构的剖视图。
如图1所示，本实施方式1所涉及的半导体装置100包括：半导体元件1、引线框2、外部端子4、引线5、内引脚线6、第一绝缘树脂部7、第二绝缘树脂部8。在图1中，引线框2的图示上侧的面(以下，称为安装面2a)上，经由焊料、银等接合构件3安装有例如IGBT、MOSFET、IC芯片、LSI芯片等半导体元件1。引线框2是铜板、铜合金板等，用金、银、镍、锡等金属镀层(省略图示)对引线框2的表面进行包覆。
半导体元件1的电极焊盘经由引线5或内引脚6与外部端子4进行电连接，该引线5通过引线接合进行连接，该内引脚6由铜板、铜合金板等材料而生成，半导体元件1经由外部端子4与外部设备进行信号的输入输出。引线5与内引脚6可以互相置换。引线5由金、银、铝、铜等构成，引线直径为20μm至500μm左右。
引线框2在其安装面2a一侧形成有由第一绝缘树脂所形成的第一绝缘树脂部7。另外，引线框2的与安装面2a相反一侧的面即散热面2b一侧形成有由第二绝缘树脂所形成的第二绝缘树脂部8。并且，在本实施方式1中，引线框2被隔开的两个区域之间(以下称为芯片承载空间(die pad space)9)中充填有第一绝缘树脂，成为第一绝缘树脂部7。
第二绝缘树脂部8具有与引线框2的散热面2b相接而形成的薄层成形部10。薄层成形部10的厚度H为0.022mm～0.15mm左右，利用第二绝缘树脂来形成。薄层成形部10经由导热油脂等的散热构件与铜、铝制等的散热器(未图示)进行接合。
形成第一绝缘树脂部7及第二绝缘树脂部8的树脂均是热固化性的环氧树脂等。只是，对于引线框2的散热面2b一侧的第二绝缘树脂部8，使用热传导率比安装面2a一侧的第一绝缘树脂部7要高的树脂。如后述所述，形成第二绝缘树脂部8的第二绝缘树脂含有热传导率良好的二氧化硅、氧化铝、氮化硼、氮化铝等充填物18。第二绝缘树脂部8的热传导率为3W/m﹒K～12W/m﹒K。对于安装面2a一侧的第一绝缘树脂部7，使用用于一般半导体装置的流动性良好的低应力树脂。例如，使用将硅添加到热固化性的环氧树脂等中而得的低应力树脂、使热膨胀率接近于引线框的低应力树脂。
其次，对于实施方式1所涉及的半导体装置的制造方法，利用图2至图7进行说明。
图2是表示实施方式1的半导体装置100的制造工序的流程图。图3是用于将粉末状第二绝缘树脂8a形成为所希望形状的薄片状第二绝缘树脂8b的树脂成形器11的剖视图，且一并示出了将粉末状第二绝缘树脂8a压缩成薄片状第二绝缘树脂8b的杵13。图4是表示将粉末状第二绝缘树脂8a用杵13进行压缩、并形成为薄片状第二绝缘树脂8b时的树脂成形器11的剖视图。图5是表示树脂成形器11上的薄片状第二绝缘树脂8b被杵13押出，掉下并被埋入到传递成形模具的下模具14的下模空腔15中的形态的剖视图。图6是将薄片状第二绝缘树脂8b和安装有半导体元件1的引线框2配置于下模具14的剖视图。图7表示将薄片状第二绝缘树脂8b和安装有半导体元件1的引线框2配置于传递成形模具、并进行传递成形时的剖视图。
对于本实施方式1的半导体装置100的制造方法进行更为详细的说明。
图3及图4是说明图2的步骤S10的“利用树脂成形器将粉末状第二绝缘树脂成形为薄片状第二绝缘树脂的工序”的图。在图3中，树脂成形器11用于将粉末状第二绝缘树脂8a形成为薄片状第二绝缘树脂8b，且具有基底部12。并且，将粉末状第二绝缘树脂8a散布在树脂成形器11的基底部12上。然后，杵13向散布在基底部12上的粉末状第二绝缘树脂8a下降，并将粉末状第二绝缘树脂8a压缩成形为所希望的形状的薄片状第二绝缘树脂8b。然后，若利用杵13对粉末状第二绝缘树脂8a进行压缩并成形为薄片状第二绝缘树脂8b，则如图4所示杵13暂时上升。
图5是说明图2的步骤S11的“在将薄片状第二绝缘树脂配置于树脂成形器的状态下将其传送至下模具的上部并配置于下模具的工序”的图。在图5中，首先保持将薄片状第二绝缘树脂8b保持配置于树脂成形器11的状态，并将其传送至传递成形模具的下模具14的上部。并且，若到达下模具14的下模空腔15的上部，则取出薄片状第二绝缘树脂8b的下部的基底部12，通过杵13再次下降从而将薄片状第二绝缘树脂8b埋入到下模空腔15内。
图6是说明图2的步骤S12的“将安装有半导体元件的引线框配置在配置于下模具的薄片状第二绝缘树脂上的工序”的图。在图6中，将安装有半导体元件1的引线框2设置于下模具14，使得在配置于下模具14的薄片状第二绝缘树脂8b上，该第二绝缘树脂8b与引线框2的散热面2b相对。此外，此时可以使薄片状第二绝缘树脂8b与引线框2相接触，也可以使薄片状第二绝缘树脂8b不与引线框2相接触。
图7是说明图2的步骤S13的“将上模具设置于下模具并进行传递成形的工序”的图。在图7中，在将薄片状第二绝缘树脂8b和安装有半导体元件1的引线框2配置于下模具14的状态下，设置传递成形模具的上模具16，进行传递成形。利用由传递成形的下模具14及上模具16所施加的热和压力对第一绝缘树脂7a进行熔融，并通过铸口注入到上模空腔17中，在引线框2的安装面2a上形成有第一绝缘树脂部7。与此同时，利用由下模具14及上模具16所施加的热和压力对薄片状第二绝缘树脂8b进行熔融，并密接于引线框2和第一绝缘树脂7a，在引线框2的散热面2b上形成第二绝缘树脂部8。此时，由于第一绝缘树脂7a与薄片状第二绝缘树脂8b同时进行熔融，因此在其接触部分变成将2种树脂彼此进行混合，其结果是，在第一绝缘树脂部7与第一绝缘树脂部8的界面上形成混合层，该混合层对彼此的树脂进行混合。
如上所述，引线框2的安装面2a和散热面2b通过一次传递成形来形成第一绝缘树脂部7及第二绝缘树脂部8，完成传递成形工序。
图8是表示传递成形后的半导体装置100的薄层成形部10的放大剖视图。在形成第二绝缘树脂部8的薄片状第二绝缘树脂部8b中，使用含有二氧化硅、氧化铝、氮化硼、氮化铝等热传导性的充填物18的环氧树脂等绝缘树脂。并且，设充填物18的最大充填物直径(充填物切割点)为0.02mm～0.75mm，传递成形后的薄层成形部10的厚度H为最大充填物直径的1.1倍～2倍即0.022mm～0.15mm。
如上所述，根据本实施方式1，因为形成了第一绝缘树脂部和第二绝缘树脂部，所述第一绝缘树脂部能够利用树脂成形器将粉末状第二绝缘树脂成形为薄片状第二绝缘树脂，在将薄片状第二绝缘树脂配置于树脂成形器的状态下将该薄片状第二绝缘树脂传送到下模具的上部并配置于下模具，将安装有半导体元件的引线框配置在配置于下模具的薄片状第二绝缘树脂上，将上模具设置于下模具来进行传递成形，并对引线框的安装有半导体元件的面即安装面进行密封，所述第二绝缘树脂部对引线框的与安装面相反一侧的面即散热面进行密封，因此，能得到以下半导体装置：将薄片状第二绝缘树脂的厚度变薄，即使将传递成形后的薄层成形部10的厚度设为0.022mm～0.15mm，作为半导体装置的产品也不会产生不良情况，散热性比以往要优良。
即，虽然薄片状第二绝缘树脂的厚度薄至0.022mm～0.15mm从而刚性较低，但由于在被配置于树脂成形器的状态下传送至下模具，因此能防止因传送所产生的缺失或开裂。另外，以往在制造或传送上为了提高薄片状第二绝缘树脂部的刚性，有必要粘贴在铜箔等金属板上，但像这样的金属板变得不需要，价格便宜，且绝缘性得以提高。并且，即使在薄片状第二绝缘树脂的制造中及传送中有了缺失或开裂，但因为在被配置于树脂成形器的状态下传送至下模具，所以也将用于形成薄层成形部的必要体积配置于下模具。并且，在传递成形工序中，由于将薄片状第二绝缘树脂进行熔融而使其流动，因此可以利用树脂流动来补充缺失或开裂，作为产品不会产生不良情况，生产性得到提高。
另外，在将薄片状第二绝缘树脂配置于引线框的散热面的状态下，因为利用传送成形工序使得在引线框的安装面上形成第一绝缘树脂，所以薄片状第二绝缘树脂的流动性得到提高，并由于对于引线框变得容易浸润，因此薄层成形部与引线框的密接性变高。
并且，由于将第一绝缘树脂与薄片状第二绝缘树脂同时进行熔融，因此在第一绝缘树脂部与第二绝缘树脂部的界面上形成混合有彼此树脂的混合层，第一绝缘树脂部与第二绝缘树脂部的密接性得到提高。
如上所述，能得到以下半导体装置：第一绝缘树脂部与第二绝缘树脂部的密接性得到提高，引线框与第二绝缘树脂部的密接性得到提高，且薄层成形部不容易发生剥离或缺失，并价格便宜生产性高，散热性与绝缘性优良且可靠性高。
此外，在本实施方式1中，引线框2的表面虽然被金、银、镍、锡等的金属镀层所包覆，但也有不被包覆的情况。另外，在本实施方式1中，虽然使用了厚度均匀的引线框2，但也可以用部分厚度不同的引线框。另外，在本实施方式1中，虽然经由导热油脂等散热构件将散热器接合在薄层成形部10上，但也有不使用散热构件的情况。
另外，在本实施方式1中，虽然设为将热传导率比安装面2a侧的第一绝缘树脂部7要高的树脂用于引线框2的散热面2b侧的第二绝缘树脂部8，但也可以使引线框2的散热面2b侧的第二绝缘树脂部8具有与安装面2a侧的第一绝缘树脂部7相同的散热性。例如，可以将与第二绝缘树脂部8相同的、热传导率为3W/m﹒K～12W/m﹒K的高热传导树脂用于第一绝缘树脂部7。由于通过用高热传导树脂将发热器件即半导体元件1的周围进行密封，从而从半导体元件1的整个周围进行散热，因此散热性得到提高。
实施方式2.
图9是表示本发明实施方式2所涉及的半导体装置的结构的剖视图。本实施方式2所涉及的半导体装置101是上述实施方式1所涉及的半导体装置100的变形例，由于整体的结构相同，因此对于与实施方式1的不同点进行说明。
在实施方式1所涉及的半导体装置100中，引线框2的芯片承载空间9内，充填有第一绝缘树脂并形成有第一绝缘树脂部7的一部分。与此相对地，本实施方式2所涉及的半导体装置101在引线框2的芯片承载空间9中的至少一部分的芯片承载空间9内形成有由第二绝缘树脂所成形的引线框间充填部8d。即，在本实施方式2中，第二绝缘树脂部8具有引线框间充填部8d、薄层成形部10。
通过将上述的引线框间充填部8d与引线框2的侧面进行密接，从而将第二绝缘树脂部8与引线框2密接的面积进行扩大，作为结果，薄层成形部10与引线框2的密接性得到提高。
另外，由于具有引线框间充填部8d从而第二绝缘树脂部8一部分变厚，因此，薄层成形部10的强度得到提高，不容易发生缺失或开裂。并且，通过将成为散热路径的引线框2与高热传导性的第二绝缘树脂部8密接的面积进行扩大，从而具有散热性得到提高的效果。并且，在本实施方式2中，通过把引线框2的侧面整体用高热传导性的第二绝缘树脂部8进行覆盖，从而散热性更进一步得到提高。
如图10所示，也可以设成将凹凸部特别是毛刺部19形成在配置有引线框间充填部8d的引线框2的侧面的一部分。通过在引线框2的侧面上用冲压形成凹凸部特别是毛刺部19，利用固定效果使引线框2与引线框间充填部8d的密接性进一步得到提高。
本实施方式2所涉及的半导体装置101用具有与上述实施方式1相同的传递成形工序的制造方法来制造。在此，第二绝缘树脂部8所使用的第二绝缘树脂使用熔融时粘度比上述实施方式1的第二绝缘树脂要低而流动性良好的树脂。顺便说一下，传递成形时的压力是8～20MPa，模具温度是165～180度，第一绝缘树脂及第二绝缘树脂的最低粘度是10～100Pa·s。
在本实施方式2中，在传递成形工序中，将第一绝缘树脂7a与薄片状第二绝缘树脂8b分别同时熔融，引线框2的芯片承载空间9内，充填有第二绝缘树脂的一部分或全部，并成形有引线框间充填部8d及薄层成形部10。
根据本实施方式2，除了与上述实施方式1相同的效果以外，还在引线框的至少一部分的芯片承载空间内形成与薄层成形部形成为一体而获得的引线框间充填部，从而薄层成形部与引线框之间的密接性得到提高。另外，通过在配置有引线框间充填部的引线框的侧面上形成凹凸部特别是毛刺部，从而因固定效果而使密接性更进一步得到提高。
实施方式3.
图11是根据表示本发明实施方式3所涉及的半导体装置的引线框的表面状态的扫描电子显微镜照片所得的附图。此外，因为本实施方式3所涉及的半导体装置的整体结构与上述实施方式1或实施方式2相同，所以仅说明与实施方式1或实施方式2的不同点。另外，因为本实施方式3所涉及的半导体装置的制造方法与上述实施方式1相同，因此省略说明。
本实施方式3所涉及的半导体装置是一种用粗化金属镀层引线框20来代替在上述实施方式1中所使用的引线框2的装置。所谓粗化金属镀层引线框20，是利用表面粗糙度Ra0.06～0.2左右的镍、锡、银、金等粗化金属镀层22来对铜或铜合金制的引线框21的表面进行包覆而得的构件。
根据本实施方式3，除了与上述实施方式1或实施方式2相同的效果以外，还通过使用粗化金属镀层引线框，利用粗化金属镀层的固定效果来提高引线框与第一绝缘树脂部及第二绝缘树脂部之间的密接性。并且，由于粗化金属镀层引线框的表面积比起通常的引线框要大，因此散热性得到提高。
实施方式4.
图12是表示本发明实施方式4所涉及的半导体装置的结构的剖视图。因为本实施方式4所涉及的半导体装置102与上述实施方式1或实施方式2所涉及的半导体装置整体的构成相同，因此仅说明与上述实施方式1或实施方式2的不同点。另外，因为本实施方式4所涉及的半导体装置102的制造方法与上述实施方式1相同，所以省略说明。
半导体装置102的引线框2具有鳞状部23，该鳞状部23被金属镀层(省略图示)所包覆，并使金属镀层的表面变形为鳞状。在图12所示例中，将鳞状部23配置在引线框2的安装面2a及散热面2b的外周部。利用该鳞状部23的固定效果，来抑制第一绝缘树脂部7及第二绝缘树脂部8从引线框2发生剥离的情况。
图13及图14是通过表示鳞状部23的形态的扫描电子显微镜照片所得的图。图13是通过从上表面的扫描电子显微镜照片所得到的图，图14是用图13的B-B线来表示的截面的上表面立体图。鳞状部23是例如通过利用激光来连续进行点照射从而使对引线框2进行包覆的金属镀层熔融、并变形为鳞状的构件。将鳞状部23中连续配置鳞片状的突起，其两侧突起得较高。
由于鳞状部23利用激光照射而形成，因此可以配置在引线框2的任意的位置。例如可以有选择地配置在以下部位：将半导体装置从成形模具中排出时或铸口切断时容易施加应力而发生初始性剥离的部位；或与第一绝缘树脂部7或第二绝缘树脂部8的密接性较低的部位。另外，鳞状部23的宽度或高度可以根据激光的输出、扫描速度等来进行调整。鳞状部23的宽度(图13的鳞状部23所表示的宽度)期望在60μm以上，通过根据所配置的部位的面积使宽度变大，从而密接性更进一步得到提高。
对于鳞状部23的引线框2的配置例与其效果，利用图15、图16及图17来进行说明。此外，各图是从上表面来看引线框2而得到的图，为了简化而将引线框2的上表面形状设为长方形。
首先，图15所示例中，第一绝缘树脂部7及第二绝缘树脂部8中至少一方具有铸口断开印24，该铸口断开印24是残留于传递成形工序中所使用的成形模具的铸口内的树脂的痕迹。并且，将鳞状部23配置在接近于铸口断开印24的引线框2的表面上。
由此，能使接近于容易发生初始性剥离的铸口断开印24的引线框2与第一绝缘树脂部7或第二绝缘树脂部8之间的密接力提高。
另外，在图16所示的示例中，将鳞状部23配置在引线框2的安装面2a及散热面2b的至少一方的外周部。由此，能对因将半导体装置102从成形模具中排出时的应力而发生的初始性剥离、因其他来自外部的应力而发生的剥离进行抑制，具有防止水分或污染物质浸入第一绝缘树脂部7及第二绝缘树脂部8内部的效果。
另外，在图17所示例中，将鳞状部23配置在引线框2的安装面2a及散热面2b的至少一方的整个面上。由此，可以在整个面上抑制剥离。
根据本实施方式4，除了与上述实施方式1～实施方式3同样的效果以外，还在引线框的任意部位上设置鳞状部，从而引线框与第一绝缘树脂部或第二绝缘树脂部之间的密接性得到提高。
实施方式5.
图18是表示本发明实施方式5所涉及的半导体装置的剖视图，图19～图21是表示本实施方式5所涉及的半导体装置的制造方法的剖视图。因为本实施方式5所涉及的半导体装置103与上述实施方式1～实施方式4的半导体装置整体结构相同，因此仅说明与上述实施方式1～实施方式4的不同点。
本实施方式5所涉及的半导体装置103将散热器25设置在薄层成形部10的与引线框2的散热面2b相反一侧的面上。
如图19所示，树脂成形器11A是用于将粉末状第二绝缘树脂8a形成为薄片状第二绝缘树脂8b的装置，且具有基底部12A。并且，树脂成形器11A的基底部12A上配置有散热器25，其上散布有粉末状第二绝缘树脂8a。然后，杵13A向粉末状第二绝缘树脂8a下降，并将粉末状第二绝缘树脂8a压缩成形为所希望的形状的薄片状第二绝缘树脂8b。然后，杵13A暂时上升。
如图20所示，将薄片状第二绝缘树脂8b保持配置在树脂成形器11A的散热器25上的状态，并将其传送至传递成形模具的下模具14A的上部。并且，若到达下模具14A的下模空腔15A的上部，则去除散热器25的下部的基底部12A，通过杵13A再次下降从而将薄片状第二绝缘树脂8b及散热器25埋入到下模空腔15A内。
如图21所示，在配置于下模具14A的薄片状第二绝缘树脂8b及散热器25上，将安装有半导体元件1的引线框2设置在下模具14A上，以使得该第二绝缘树脂8b与引线框2的散热面2b相对。并且，在将薄片状第二绝缘树脂8b、散热器25、及安装有半导体元件1的引线框2配置于下模具14A的状态下，设置传递成形模具的上模具16A，进行传递成形。利用由传递成形的下模具14A及上模具16A所施加的热和压力对第一绝缘树脂7a进行熔融，并将其通过铸口注入到上模空腔17A中，在引线框2的安装面2a上形成第一绝缘树脂部7。与此同时，利用由下模具14及上模具16所施加的热和压力对薄片状第二绝缘树脂8b进行熔融，在引线框2的散热面2b上形成第二绝缘树脂部8，并将散热器25接合到薄层成形部10。此时，由于相当于薄层成形部10的固化前的薄片状第二绝缘树脂8b兼作为粘接剂，因此无需用于粘接散热器25的导热油脂等散热构件。
根据本实施方式5，由于除了与上述实施方式1～实施方式4相同的效果以外，还将薄层成形部10与散热器25直接进行粘接，因此散热性更进一步得到提高。另外，传递成形工序之后，能省略经由导热油脂等散热构件将散热器25接合到薄层成形部10的工序。
如图22所示，在薄层成形部10的与引线框2的散热面2b相反一侧的面上，根据薄层成形部10的散热侧面积，可以设置接合面积较小的散热器25A。通过使散热器25A尺寸变得比薄层成形部10要小，从而可以根据半导体元件1的绝缘耐压性能、散热器25A的加工精度使沿面距离变大。
实施方式6.
图23是表示本发明实施方式6所涉及的半导体装置的剖视图。由于本实施方式5所涉及的半导体装置105与上述实施方式1～实施方式5的半导体装置整体结构相同，因此仅说明与上述实施方式1～实施方式5的不同点。
如图23所示，引线框2的散热面2b上形成有第二绝缘树脂部8，第二绝缘树脂部8的外周端部上设置有厚度0.15mm～2mm左右的框状突起部即罩部26。
另外，在被罩部26所包围的内侧，厚度0.022mm～0.15mm左右的薄层成形部10与罩部26形成为一体。另外，将薄层成形部10经由导热油脂等散热构件，与铜、铝制的散热器(未图示)进行接合。
根据本实施方式6，通过在第二绝缘树脂部8的外周端部上设置框状突起部即罩部26，从而能确保铸口切断时施加应力的引线框2的外周端部的强度。另外，由于沿面距离变长且绝缘性得到提高，因此，有利于使用IGBT作为半导体元件1的高压模块。此外，将罩部26在正交的方向上进行剖切而得的截面形状设为长方形、正方形或梯形等。
实施方式7.
图24是表示本发明实施方式7所涉及的半导体装置的剖视图。由于本实施方式5所涉及的半导体装置106是上述实施方式1～实施方式6所涉及的半导体装置的变形例，因此仅对于与上述实施方式1～实施方式6的不同点进行说明。
在上述实施方式1～实施方式6中，虽然构成为在引线框2的安装面2a上形成第一绝缘树脂部7、在散热面2b上形成第二绝缘树脂部8的结构，但在本实施方式7中，还要在引线框2的安装面2a一侧形成第二绝缘树脂部8B并设置散热部。即，本实施方式7所涉及的半导体装置106在与第一绝缘树脂部7的、安装有引线框2的半导体元件1的安装面2a相对的面上形成第二绝缘树脂部8B，并使得散热器25B配置在第二绝缘树脂部8B上。
如上所述，根据本实施方式7，通过使引线框2的安装面2a一侧的第一绝缘树部7具有散热性，从而能用高热传导树脂密来封发热器件即半导体元件1的周围，并从半导体元件1的整个周围进行散热，因此，散热性得到提高。
另外，在上述各实施方式中，树脂成形器11可以组装在能使用成形模具来进行传递成形的成形设备中，也可以是其他设备。
并且，在上述各实施方式中，由于对第一绝缘树脂部7及第二绝缘树脂部8与引线框2的密接性有所提高，因此传递成形工序前可以对引线框2的表面实施紫外线(UV)处理、等离子处理。
此外，上述各实施方式所涉及的半导体装置的各构成要素、例如半导体元件1、外部端子4、引线5、内引脚6等的形状、个数及配置没有特别限定，可以根据半导体装置所要求的功能来进行适当选择。
另外，本发明可以在其发明范围内对各实施方式进行自由组合，或者对各实施方式适当地进行变形、省略。

Claims (17)

1.一种半导体装置，其特征在于，包括：引线框，该引线框安装有半导体元件；第一绝缘树脂部，该第一绝缘树脂部对所述引线框的安装有所述半导体元件的面即安装面进行密封；以及第二绝缘树脂部，该第二绝缘树脂部对所述引线框的与所述安装面相反一侧的面即散热面进行密封，
所述第二绝缘树脂部含有最大直径为0.02mm～0.075mm的充填物，
所述第二绝缘树脂部具有与所述引线框的所述散热面相接而形成的薄层成形部，所述薄层成形部的厚度是所述充填物的最大直径的1.1～2倍，
所述半导体装置具有混合层，该混合层在所述第一绝缘树脂部与所述第二绝缘树脂部的界面上对彼此的树脂进行混合。
2.如权利要求1所述的半导体装置，其特征在于，
在所述引线框的被隔开的两个区域之间的至少一部分中形成有所述第二绝缘树脂部的一部分即引线框间充填部。
3.如权利要求2所述的半导体装置，其特征在于，
在形成有所述引线框间充填部的所述引线框的侧面上具有凹凸部。
4.如权利要求3所述的半导体装置，其特征在于，
所述凹凸部是毛刺部。
5.如权利要求1至4的任一项所述的半导体装置，其特征在于，
使用了粗化金属镀层引线框,来作为所述引线框，该粗化金属镀层引线框的表面被粗化后的金属镀层所包覆。
6.如权利要求1至4的任一项所述的半导体装置，其特征在于，
所述引线框被金属镀层所包覆，具有使所述金属镀层的表面成形为鳞状而得到的鳞状部。
7.如权利要求6所述的半导体装置，其特征在于，
所述第一绝缘树脂部及所述第二绝缘树脂部的至少一方具有铸口断开痕迹，将所述鳞状部配置于与所述铸口断开痕迹相对应的所述引线框的表面。
8.如权利要求6所述的半导体装置，其特征在于，
将所述鳞状部配置于所述引线框的所述安装面及所述散热面的至少一方的外周部。
9.如权利要求6所述的半导体装置，其特征在于，
将所述鳞状部配置于所述引线框的所述安装面及所述散热面的至少一方的整个面。
10.如权利要求1至9的任一项所述的半导体装置，其特征在于，
将热传导率比所述第一绝缘树脂部要高的树脂用于所述第二绝缘树脂部。
11.如权利要求1至9的任一项所述的半导体装置，其特征在于，
将热传导率为3W/m·K～12W/m·K的绝缘树脂用于所述第二绝缘树脂部。
12.如权利要求11所述的半导体装置，其特征在于，
将热传导率为3W/m·K～12W/m·K的绝缘树脂用于所述第一绝缘树脂部。
13.如权利要求1至12的任一项所述的半导体装置，其特征在于，
在与所述薄层成形部的与所述引线框的所述散热面相对的面相反一侧的面上，接合有散热器，该散热器的接合面积比所述薄层成形部的散热侧面积要小。
14.如权利要求1至13的任一项所述的半导体装置，其特征在于，
在所述第二绝缘树脂部的外周端部上设置有框状突起部，在所述框状突起部的内侧将所述薄层成形部形成为一体。
15.一种半导体装置的制造方法，其特征在于，包括以下工序：
利用树脂成形器将粉末状第二绝缘树脂成形为薄片状第二绝缘树脂的工序；
在将所述薄片状第二绝缘树脂配置于所述树脂成形器的状态下，将该薄片状第二绝缘树脂传送至下模具的上部并配置于所述下模具的工序；
将安装有半导体元件的引线框配置在配置于所述下模具的所述薄片状第二绝缘树脂上的工序；以及
将上模具设置于所述下模具，进行传递成形，以形成第一绝缘树脂部及第二绝缘树脂部的工序，所述第一绝缘树脂部对所述引线框的安装有所述半导体元件的面即安装面进行密封，所述第二绝缘树脂部对所述引线框的与所述安装面相反一侧的面即散热面进行密封。
16.一种半导体装置的制造方法，其特征在于，包括以下工序：
利用树脂成形器在散热器上将粉末状第二绝缘树脂成形为薄片状第二绝缘树脂的工序；
在将成形于所述散热器上的所述薄片状第二绝缘树脂与所述散热器一起配置于所述树脂成形器的状态下将该薄片状第二绝缘树脂传送至下模具的上部并配置于所述下模具的工序；
将安装有半导体元件的引线框配置在配置于所述下模具的所述散热器及所述薄片状第二绝缘树脂上的工序；以及
将上模具设置于所述下模具，进行传递成形，以形成第一绝缘树脂部及第二绝缘树脂部，并且将所述散热器接合于所述第二绝缘树脂部的工序，所述第一绝缘树脂部对所述引线框的安装有所述半导体元件的面即安装面进行密封，所述第二绝缘树脂部对所述引线框的与所述安装面相反一侧的面即散热面进行密封。
17.如权利要求15或16所述的半导体装置的制造方法，其特征在于，包括以下工序：
在将所述半导体元件安装于所述引线框的所述安装面之前，通过在所述引线框的表面形成金属镀层，并对所述金属镀层进行激光照射，从而形成使所述金属镀层的表面变形为鳞状而得到的鳞状部的工序。
CN201680083069.2A 2016-03-07 2016-03-07 半导体装置及半导体装置的制造方法 Pending CN108701661A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/056975 WO2017154072A1 (ja) 2016-03-07 2016-03-07 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN108701661A true CN108701661A (zh) 2018-10-23

Family

ID=59789124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680083069.2A Pending CN108701661A (zh) 2016-03-07 2016-03-07 半导体装置及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11152275B2 (zh)
EP (1) EP3428962B1 (zh)
JP (1) JP6472568B2 (zh)
CN (1) CN108701661A (zh)
WO (1) WO2017154072A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020049672A1 (ja) * 2018-09-06 2020-03-12 三菱電機株式会社 半導体装置
US20230260861A1 (en) * 2022-02-11 2023-08-17 Wolfspeed, Inc. Semiconductor packages with increased power handling

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703399A (en) * 1995-11-15 1997-12-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module
US20020109211A1 (en) * 2001-02-09 2002-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing same
CN1381886A (zh) * 2001-04-13 2002-11-27 雅马哈株式会社 半导体器件和封装及其制造方法
CN102348332A (zh) * 2010-07-22 2012-02-08 安森美半导体贸易公司 电路装置及其制造方法
CN102623360A (zh) * 2011-01-31 2012-08-01 三菱电机株式会社 半导体装置的制造方法
WO2015151273A1 (ja) * 2014-04-04 2015-10-08 三菱電機株式会社 半導体装置
JP2016018904A (ja) * 2014-07-09 2016-02-01 日産自動車株式会社 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0215738U (zh) 1988-07-15 1990-01-31
JPH0927579A (ja) 1995-07-10 1997-01-28 Apic Yamada Kk リードフレーム製造装置
JP3130239B2 (ja) 1995-08-02 2001-01-31 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP2000077435A (ja) * 1998-08-31 2000-03-14 Hitachi Ltd 半導体装置及びその製造方法
JP2001170928A (ja) * 1999-12-22 2001-06-26 Matsushita Electric Works Ltd 成形材料、電子部品、成形材料の製造方法
JP4220641B2 (ja) 2000-01-13 2009-02-04 電気化学工業株式会社 樹脂モールド用回路基板と電子パッケージ
JP2002299538A (ja) * 2001-03-30 2002-10-11 Dainippon Printing Co Ltd リードフレーム及びそれを用いた半導体パッケージ
US6882048B2 (en) 2001-03-30 2005-04-19 Dainippon Printing Co., Ltd. Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area
JP2005109100A (ja) 2003-09-30 2005-04-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3854957B2 (ja) 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP2006222406A (ja) 2004-08-06 2006-08-24 Denso Corp 半導体装置
DE102005043928B4 (de) * 2004-09-16 2011-08-18 Sharp Kk Optisches Halbleiterbauteil und Verfahren zu dessen Herstellung
JP4463146B2 (ja) 2005-05-18 2010-05-12 三菱電機株式会社 半導体装置の製造方法
JP2008187045A (ja) 2007-01-30 2008-08-14 Matsushita Electric Ind Co Ltd 半導体装置用リードフレームとその製造方法、半導体装置
CN101241890B (zh) * 2007-02-06 2012-05-23 百慕达南茂科技股份有限公司 芯片封装结构及其制作方法
JP4855329B2 (ja) * 2007-05-08 2012-01-18 Ｔｏｗａ株式会社 電子部品の圧縮成形方法及び装置
JP5415823B2 (ja) 2008-05-16 2014-02-12 株式会社デンソー 電子回路装置及びその製造方法
JP2010109246A (ja) * 2008-10-31 2010-05-13 Yaskawa Electric Corp 半導体装置および半導体装置の製造方法
US8044495B2 (en) 2009-06-22 2011-10-25 Texas Instruments Incorporated Metallic leadframes having laser-treated surfaces for improved adhesion to polymeric compounds
US20110140253A1 (en) 2009-12-14 2011-06-16 National Semiconductor Corporation Dap ground bond enhancement
JP5340202B2 (ja) * 2010-02-23 2013-11-13 三菱電機株式会社 熱硬化性樹脂組成物、ｂステージ熱伝導性シート及びパワーモジュール
EP2692759B1 (en) 2011-03-28 2018-10-31 Hitachi Chemical Company, Ltd. Resin composition, resin sheet, cured resin sheet, resin sheet laminate, cured resin sheet laminate and method for manufacturing same, semiconductor device, and led device
JP6356456B2 (ja) 2014-03-27 2018-07-11 デクセリアルズ株式会社 熱伝導性シートの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703399A (en) * 1995-11-15 1997-12-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor power module
US20020109211A1 (en) * 2001-02-09 2002-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing same
CN1381886A (zh) * 2001-04-13 2002-11-27 雅马哈株式会社 半导体器件和封装及其制造方法
CN102348332A (zh) * 2010-07-22 2012-02-08 安森美半导体贸易公司 电路装置及其制造方法
CN102623360A (zh) * 2011-01-31 2012-08-01 三菱电机株式会社 半导体装置的制造方法
WO2015151273A1 (ja) * 2014-04-04 2015-10-08 三菱電機株式会社 半導体装置
JP2016018904A (ja) * 2014-07-09 2016-02-01 日産自動車株式会社 半導体装置

Also Published As

Publication number Publication date
JP6472568B2 (ja) 2019-02-20
JPWO2017154072A1 (ja) 2018-05-10
EP3428962B1 (en) 2022-03-30
EP3428962A1 (en) 2019-01-16
US20210175141A1 (en) 2021-06-10
WO2017154072A1 (ja) 2017-09-14
EP3428962A4 (en) 2019-07-10
US11152275B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
US9613927B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN104600054B (zh) 使用低温过程的高温半导体器件封装和结构的方法及装置
JP6115738B2 (ja) 半導体装置およびその製造方法
CN105552039B (zh) 具有改进电可接入性的封装结构的电子装置和制造方法
JP6345342B2 (ja) 半導体装置
KR20040080394A (ko) 반도체장치 및 그 제조방법
US9466542B2 (en) Semiconductor device
CN108604578A (zh) 电力用半导体装置及其制造方法
CN111276447B (zh) 双侧冷却功率模块及其制造方法
CN106920783A (zh) 具有改进的热和电性能的半导体装置
CN107851641A (zh) 高功率应用中的三维整体模塑功率电子模块及其方法
US9978662B2 (en) Semiconductor device and manufacturing method for same
CN109616460A (zh) 电力用半导体装置
JP5246143B2 (ja) 半導体モジュールおよびその製造方法ならびに電気機器
CN108140621A (zh) 半导体装置和其制造方法
JP4388739B2 (ja) 半導体モジュール及び半導体モジュールを製造する方法
CN104916614A (zh) 半导体装置及其制造方法
CN106920781A (zh) 半导体封装体和用于形成半导体封装体的方法
JP2021145036A (ja) 半導体装置の製造方法及び半導体装置
CN108701661A (zh) 半导体装置及半导体装置的制造方法
JPWO2015137109A1 (ja) 半導体装置の製造方法および半導体装置
US11244922B2 (en) Semiconductor device
JP2017092389A (ja) 半導体装置
KR20140070350A (ko) 반도체장치 및 그 제조방법
JP2001332664A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20181023

RJ01 Rejection of invention patent application after publication