CN106920783A - 具有改进的热和电性能的半导体装置 - Google Patents

具有改进的热和电性能的半导体装置 Download PDF

Info

Publication number
CN106920783A
CN106920783A CN201611175862.3A CN201611175862A CN106920783A CN 106920783 A CN106920783 A CN 106920783A CN 201611175862 A CN201611175862 A CN 201611175862A CN 106920783 A CN106920783 A CN 106920783A
Authority
CN
China
Prior art keywords
electrical contact
contact element
carrier
semiconductor chip
encapsulating body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611175862.3A
Other languages
English (en)
Inventor
E·菲尔古特
F·格拉韦特
A·A·胡德
U·基希纳
T·S·李
G·洛曼
H·Y·刘
R·奥特伦巴
B·施默尔泽
F·施诺伊
F·施蒂克勒尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN106920783A publication Critical patent/CN106920783A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种装置包括载体、布置在所述载体的第一表面之上的半导体芯片以及包封本体，所述包封本体包括六个侧表面并且包封所述半导体芯片。所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露。所述装置还包括电接触元件，所述电接触元件电耦接至所述半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来。电绝缘层布置在所述载体的暴露的第二表面之上。

Description

具有改进的热和电性能的半导体装置
技术领域
本公开总体上涉及半导体装置。更特别地，本公开涉及提供半导体装置的改进的热和电性能的多个方面。
背景技术
半导体装置可包括半导体芯片、包封本体以及电耦接至所述半导体芯片并从所述包封本体突出出来的电接触元件。例如，半导体装置可形成为通孔式装置，其中，电接触元件可形成为将插入通孔插座中的接触引脚。替代地，半导体装置也可形成为表面贴装装置，其中，电接触元件可具有可附接至接触表面的平坦的共面的下表面。设计半导体装置可考虑到在装置的运行期间热和电磁干扰的发生。必须不断改善半导体装置。特别地，改善半导体装置的热和电性能是令人期望的。
发明内容
根据本发明的第一个方面，提供了一种装置，包括：载体；布置在所述载体的第一表面之上的半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；电接触元件，所述电接触元件电耦接至所述半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来；以及布置在所述载体的暴露的第二表面之上的电绝缘层。
根据本发明的一种有利的实施方式，所述电绝缘层包括二氧化硅、氟掺杂的二氧化硅、碳掺杂的二氧化硅、聚合物电介质、氮化物、金属氧化物中的至少一种。
根据本发明的一种有利的实施方式，所述电绝缘层具有50微米至500微米的范围内的厚度。
根据本发明的一种有利的实施方式，所述电绝缘层的背向所述载体的表面是暴露的。
根据本发明的一种有利的实施方式，所述电绝缘层的暴露的表面被配置为耦接至散热器。
根据本发明的一种有利的实施方式，所述载体包括引线框架的芯片焊盘，所述电接触元件包括所述引线框架的引线。
根据本发明的一种有利的实施方式，所述电接触元件的从所述包封本体突出出来的部分在朝所述装置的安装水平面的方向上弯曲。
根据本发明的一种有利的实施方式，所述装置被配置为使用表面贴装技术或通孔技术安装在接触表面上。
根据本发明的第二个方面，提供了一种装置，包括：载体；布置在所述载体的第一表面之上的第一半导体芯片和第二半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述第一半导体芯片和所述第二半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；以及电接触元件，所述电接触元件电耦接至所述第一半导体芯片和所述第二半导体芯片中的至少一个，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来。
根据本发明的一种有利的实施方式，还包括：布置在所述载体的暴露的第二表面之上的电绝缘层。
根据本发明的一种有利的实施方式，所述电接触元件包括：第一电接触元件，所述第一电接触元件布置在所述两个相反的侧表面中的第一侧表面处并且与所述载体电绝缘；以及第二电接触元件，所述第二电接触元件布置在所述两个相反的侧表面中的第二侧表面处并且与所述载体电绝缘。
根据本发明的一种有利的实施方式，所述载体将所述第一半导体芯片与所述第二半导体芯片电耦接。
根据本发明的一种有利的实施方式，所述第一半导体芯片包括第一功率晶体管，所述第二半导体芯片包括第二功率晶体管，其中，所述载体将所述第一功率晶体管的第一漏极电极与所述第二功率晶体管的第二漏极电极电耦接。
根据本发明的一种有利的实施方式，所述第一电接触元件电耦接至所述第一功率晶体管的第一源极电极和第一栅极电极，所述第二电接触元件电耦接至所述第二功率晶体管的第二源极电极和第二栅极电极。
根据本发明的一种有利的实施方式，所述载体包括第一子载体以及与所述第一子载体电绝缘的第二子载体。
根据本发明的一种有利的实施方式，所述第一半导体芯片包括布置在所述第一子载体之上的第一功率晶体管，所述第二半导体芯片包括布置在所述第二子载体之上的第二功率晶体管。
根据本发明的一种有利的实施方式，所述电接触元件包括：布置在所述两个相反的侧表面中的第一侧表面处的第一电接触元件，其中，所述第一电接触元件包括电耦接至所述载体的电接触元件以及与所述载体电绝缘的电接触元件；以及布置在所述两个相反的侧表面中的第二侧表面处的第二电接触元件，其中，所述第二电接触元件包括电耦接至所述载体的电接触元件以及与所述载体电绝缘的电接触元件。
根据本发明的一种有利的实施方式，所述第一电接触元件电耦接至所述第一功率晶体管的第一源极电极、第一栅极电极和第一漏极电极，所述第二电接触元件电耦接至所述第二功率晶体管的第二源极电极、第二栅极电极和第二漏极电极。
根据本发明的一种有利的实施方式，所述第一半导体芯片包括布置在所述第一子载体之上的功率晶体管，所述第二半导体芯片包括布置在所述第二子载体之上的二极管。
根据本发明的一种有利的实施方式，所述电接触元件包括：布置在所述两个相反的侧表面中的第一侧表面处的第一电接触元件，其中，所述第一电接触元件电耦接至所述功率晶体管的源极电极和栅极电极；以及布置在所述两个相反的侧表面中的第二侧表面处的第二电接触元件，其中，所述第二电接触元件电耦接至所述二极管的阳极和阴极。
根据本发明的第三个方面，提供了一种装置，包括：载体；布置在所述载体的第一表面之上的第一半导体芯片和第二半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述第一半导体芯片和所述第二半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；电接触元件，所述电接触元件电耦接至所述第一半导体芯片和所述第二半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来，其中，所述电接触元件的从所述包封本体突出出来的部分在朝所述装置的安装水平面的方向上弯曲；以及布置在所述载体的暴露的第二表面之上的电绝缘层。
根据本发明的第四个方面，提供了一种装置，包括：载体；布置在所述载体的第一表面之上的半导体芯片；包封本体，所述包封本体包括六个侧表面并且包封所述半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；电接触元件，所述电接触元件电耦接至所述半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来；沉积在所述电接触元件中的至少一个之上的第一材料；以及与所述第一材料不同的并且沉积在所述载体的暴露的第二表面之上的第二材料。
根据本发明的一种有利的实施方式，所述第一材料包括锡和锡合金中的至少一种。
根据本发明的一种有利的实施方式，所述第二材料是不可润湿的焊料。
根据本发明的一种有利的实施方式，所述第二材料包括金属氧化物、酰亚胺、氮化物中的至少一种。
根据本发明的一种有利的实施方式，所述第二材料包括具有大于260℃的熔化温度的金属和金属合金中的至少一种。
根据本发明的一种有利的实施方式，所述第二材料包括镍、镍磷、金、银中的至少一种。
附图说明
附图被包括以提供对各方面的进一步理解，并且被并入并构成本说明书的一部分。所述附图示出各方面并同描述一起起到解释各方面的原理的作用。当通过参照下文的详细描述更好地理解其他方面和各方面的许多预期的优点时，它们将被容易地领会。附图中的各元件不一定相对彼此按比例绘制。相似的附图标记表示相应的类似部分。
图1包括图1A和图1B，其中，图1A示意性地示出依照本公开的装置100的俯视图，图1B示出装置100的侧剖视图。
图2示意性地示出依照本公开的装置200的侧剖视图。
图3示意性地示出依照本公开的装置300的侧剖视图。
图4包括图4A和图4B，其中，图4A示意性地示出依照本公开的装置400的俯视图，图4B示出装置400的侧剖视图。
图5包括图5A和图5B，其中，图5A示意性地示出依照本公开的装置500的俯视图，图5B示出装置500的侧剖视图。
图6包括图6A和图6B，其中，图6A示意性地示出依照本公开的装置600的俯视图，图6B示出装置600的侧剖视图。
图7示意性地示出依照本公开的装置700的侧剖视图。
图8示意性地示出依照本公开的装置800的侧剖视图。
图9示意性地示出依照本公开的装置900的侧剖视图。
图10示意性地示出用于依照本公开的装置的冷却技术方案1000的侧剖视图。
图11示意性地示出用于依照本公开的装置的冷却技术方案1100的侧剖视图。
图12示意性地示出用于依照本公开的装置的冷却技术方案1200的侧剖视图。
图13示意性地示出依照本公开的装置1300的侧剖视图。
图14示意性地示出依照本公开的装置1400的侧剖视图。
具体实施方式
在下文的详细描述中，参考了附图，在附图中通过图示的方式示出可实践本公开的具体方面。在这点上，诸如“顶部”、“底部”、“前”、“后”、“上部”、“下部”等等的方向性术语可参照正被描述的附图的取向来使用。因为所描述的装置的部件可以多种不同取向放置，因此方向性术语可用于图示的目的使用，而绝非是限制的目的。可使用其他方面并且在不背离本公开的原理的情况下可做出结构或逻辑上的变化。因此下文的详细描述不应以限制的意义理解，本公开的原理由所附权利要求限定。
如本说明书中使用的术语“连接”、“耦接”、“电连接”和/或“电耦接”并不一定意味着各元件必须直接连接或耦接在一起。可在“连接”、“耦接”“电连接”和/或“电耦接”的元件之间提供中间元件。
另外，对于例如在物体的表面“之上”形成的或位于表面“之上”的材料层中所使用的词语“之上”可在本文中用来表示，所述材料层可“直接”位于(例如形成、沉积在等等)、例如直接接触所述表面。对于例如在表面“之上”形成的或位于表面“之上”的材料层中所使用的词语“之上”还可在本文中用来表示，所述材料层“非直接”位于(例如形成、沉积在等等)所述表面之上，从而例如有一个或一个以上的附加层布置在所述表面与所述材料层之间。
另外，在本文中可关于两个或两个以上的部件的相对取向使用词语“垂直”和“平行”。应当理解，这些术语不一定意味着所指定的几何关系以完美的几何意义实现。相反，在这方面可能需要考虑所涉及的部件的制造公差。例如，如果半导体封装体的包封材料的两个表面被指定为彼此垂直(或平行)，那么这些表面之间的实际角度可能以一个偏离值偏离于90(或0)度的精确值，所述偏离值可尤其与公差有关，通常当应用用于制造由包封材料制成的壳体的技术时可能出现所述公差。
本文描述装置以及用于制造装置的方法。结合所描述的装置做出的评论对于相应的方法也可成立，反之亦然。例如，如果描述了装置的具体部件，那么用于制造所述装置的相应方法可包括以合适的方式提供所述部件的步骤，即使附图中没有明确描述或示出这种步骤。此外，除非另有具体说明，否则本文描述的各种示例性方面的特征可彼此结合起来。
本文描述的装置可包括可属于不同类型的并且可通过不同技术制造的一个或一个以上的半导体芯片。通常，半导体芯片可包括集成的电路、电光电路或机电电路、无源器件等等。此外，集成的电路通常可被设计为逻辑集成电路、模拟集成电路、混合信号集成电路、功率集成电路、存储器电路、集成无源装置、微机电系统等等。半导体芯片无需由特定的半导体材料制造。在一个示例中，半导体芯片可由例如Si等的元素半导体材料制成或包括例如Si等的元素半导体材料。在另外的示例中，半导体芯片可由例如GaN、SiC、SiGe、GaAs等的化合物半导体材料制成或包括例如GaN、SiC、SiGe、GaAs等的化合物半导体材料。
半导体芯片可特别地包括一个或一个以上的功率半导体。通常，功率半导体芯片可被配置为二极管、功率MOSFET(Metal Oxide Semiconductor Field EffectTransistor：金属氧化物半导体场效应晶体管)、IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)、JFET(Junction Gate Field Effect Transistor：结栅场效应晶体管)、HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)、超结装置、功率双极晶体管等等。
半导体芯片可特别地具有垂直结构，即可将半导体芯片制造成使得电流可在与半导体芯片的主面大致垂直的方向上流动。具有垂直结构的半导体芯片可在其两个主面之上，即在其顶侧和底侧之上具有电极。特别地，功率半导体芯片可具有垂直结构，并且可具有布置在两个主面之上的电极。在一个示例中，功率MOSFET的源极电极和栅极电极可布置在一个面之上，而功率MOSFET的漏极电极可布置在另一个面之上。在另外的示例中，功率HEMT、PMOS(P-Channel Metal Oxide semiconductor：P沟道金属氧化物半导体)、NMOS(N-Channel Metal Oxide semiconductor：N沟道金属氧化物半导体)或上文详述的示例性功率半导体中的一种可被配置为垂直功率半导体芯片。本公开也可应用于具有横向结构的半导体芯片，在具有横向结构的半导体芯片中，电流可在与半导体芯片的主面大致平行的方向上流动。具有横向结构的半导体芯片可具有仅布置在其主面中的一个之上的电极。
特别地，可封装半导体芯片。在这方面，如本文中使用的术语“半导体装置”和“半导体封装体”可互换使用。半导体封装体可以是包括包封材料的半导体装置，所述包封材料可至少部分地包封半导体装置中的一个或一个以上的部件。
包封材料可以是电绝缘的，并且可形成包封本体。包封材料可包括环氧树脂、玻璃纤维填充的环氧树脂、玻璃纤维填充的聚合物、酰亚胺、填充或未填充的热塑性聚合物材料、填充或未填充的硬质塑料聚合物材料、填充或未填充的共混聚合物、热固性材料、模制化合物、顶部包封材料、层合材料等等中的至少一种。可使用各种技术，例如压缩成型、注射成型、粉末成型、液体成型、层合等等中的至少一种，利用包封材料包封装置的部件。
包封本体可特别地具有由六个侧表面形成的矩形体的形式，所述六个侧表面由三对相反的侧表面组成。一对侧表面可具有相等的表面面积，其中，三对表面的三个面积可彼此不同或相同。特别地，包封本体的两个相反的侧表面可具有包封本体的所有侧表面中最小的表面面积。本文描述的装置可特别地包括电接触元件(例如引线、引脚)，所述电接触元件电耦接至装置的半导体芯片，并穿过包封本体的具有最小表面面积的两个相反的侧表面从包封本体突出出来。
本文描述的装置可包括载体，一个或一个以上的半导体芯片可布置在所述载体之上。装置不限于包括单个载体或单件式载体，而是还可包括多个子载体或多件式载体。载体的覆盖区可例如与将布置在载体之上的半导体芯片的数量和覆盖区有关。载体的示例可以是芯片焊盘、包括芯片焊盘的引线框架或包括一个或一个以上的再分布层的陶瓷衬底。
在一个示例中，载体可包括引线框架，所述引线框架可被构造使得可形成芯片焊盘(或芯片岛)和引线(或引脚)。在制造装置期间，芯片焊盘和引线可彼此连接。芯片焊盘和引线也可一体地制成。为在制造过程中分离一些芯片焊盘和引线，可通过连接结构将芯片焊盘和引线彼此之间连接起来。这里，分离芯片焊盘和引线可通过机械锯切、激光束、切割、冲压、铣削、蚀刻等等中的至少一种来执行。
特别地，引线框架可以是导电的。例如，引线框架可完全由金属和/或金属合金，尤其是由铜、铜合金、镍、铁镍、铝、铝合金、钢、不锈钢等等中的至少一种制造。引线框架材料可包括微量的铁、硫、氮化铁等等。引线框架可镀有例如铜、银、钯、金、镍、铁镍和镍磷中的至少一种的导电材料。在这种情况下，引线框架可被称为“预镀覆的引线框架”。尽管引线框架可以是导电的，但是引线框架的任意选择的芯片焊盘可彼此之间电绝缘。
载体的载体部分可至少部分地由装置的包封材料覆盖。载体部分可被包封材料完全包围，使得没有载体部分的表面可从包封材料之外触及到。另外的载体部分可至少部分地从包封材料暴露，使得可存在一个或一个以上的暴露的表面。例如，芯片焊盘的表面可从包封材料暴露，使得电绝缘层和/或散热器可布置在暴露的表面之上。在相应的装置的运行期间，由例如半导体芯片生成的热可沿可从半导体芯片延伸至散热器的路径消散。
本文描述的装置可包括多个电接触元件，例如可以是引线框架的一部分的多个引线(或引脚)。所述多个电接触元件可从装置的包封材料突出出来，使得可建立装置的内部部件与外部部件之间的电连接。特别地，电接触元件可穿过包封本体的在其所有侧表面中具有最小表面面积的两个相反的侧表面从包封本体突出出来。引线可特别地彼此平行地从包封本体突出出来。各个引线之间的距离(或引线间距)可彼此相筒或不同。
本文描述的装置可包括电绝缘层，所述电绝缘层可特别地布置在载体的暴露的表面之上。绝缘层的厚度可在约50微米至约500微米的范围内，或者在包括在该范围内的任何子范围内。可通过应用蚀刻、紫外线固化、气相沉积、旋涂技术、印刷、光刻结构化等等中的至少一种来形成绝缘材料。
电绝缘层可包括多孔材料。材料的孔隙率可被认为是材料中空的空间，例如填充有空气的空间的量的量度。孔隙率可作为空的空间相对于绝缘层的总体积的百分比给出。特别地，绝缘层的孔隙率可大于25％，更特别地大于50％，甚至更特别地大于60％。绝缘层可包括二氧化硅、氟掺杂的二氧化硅、碳掺杂的二氧化硅、聚合物电介质、氮化物、金属氧化物等等中的至少一种。
电绝缘层可在其介电常数εr和其热导率λ方面满足特定条件。在一个示例中，绝缘层的介电常数εr可低于3.5，更特别地低于3.0，更特别地低于2.0，甚至更特别地低于1.5。在另外的示例中，绝缘层的介电常数εr和热导率λ可满足：关系λ-1·εr<4.0W-1·m·K，更特别地，关系λ-1·εr<3.5W-1·m·K，更特别地，关系λ-1·εr<3.0W-1·m·K，更特别地，关系λ-1·εr<2.0W-1·m·K，甚至更特别地，关系λ-1·εr<1.0W-1·m·K。在又一另外的示例中，绝缘层的热导率λ可大于0.7W-1·m·K，更特别地大于1.0W-1·m·K，甚至更特别地大于1.3W-1·m·K。
本文所描述的装置可被配置为使用通孔技术或表面贴装技术安装在接触表面上。根据通孔技术(THT：through hole technology)，安装THT装置可涉及使用装置的引线，所述引线插入至钻于例如PCB中的孔(或通孔插座)中，并焊接至在相反侧上的焊盘。根据表面贴装技术(SMT：surface mount technology)，装置可直接安装或放置在例如PCB的表面上。表面贴装装置(SMD：surface mount device)可特别地包括电接触元件，所述电接触元件可被形成为具有可附接至例如PCB的接触表面的平坦的共面的下表面。
本文所描述的装置可包括可沉积在上文所描述的一个或一个以上的电接触元件之上的第一材料。特别地，第一材料可沉积在将电耦接至例如PCB的接触表面的这种电接触元件之上。例如，第一材料可包括或可由锡和锡合金中的至少一种制成。第一材料的熔化温度可小于在回流焊接工艺期间可发生的(最大)温度。在这方面，第一材料的熔化温度可小于约260℃，使得第一材料可在回流焊接工艺期间熔化。第一材料可以提供良好的焊料润湿性。就是说，第一材料可被配置为例如在波峰焊接工艺期间向可施加至第一材料的焊接材料提供粘合力。
本文所描述的装置可包括可特别地沉积在载体的暴露的表面之上的第二材料。所述第二材料可与沉积在一个或一个以上的电接触元件之上的第一材料不同。
在第一种情况下，第二材料可包括或可由金属和金属合金中的至少一种制成。金属或金属合金可具有可大于在回流焊接工艺期间可出现的(最大)温度的熔化温度。在这方面，第二材料的熔化温度可大于约260℃，使得第二材料不一定在回流焊接工艺期间熔化，而沉积在电接触元件之上的第一材料可熔化。更特别地，第二材料的熔化温度可大于300℃、400℃、500℃、600℃、700℃或800℃。在一个示例中，第二材料可包括具有厚度在约1微米至约10微米的范围内的镍层和/或镍磷层。这种Ni-NiP材料可具有例如约880℃的熔化温度。在另外的示例中，第二材料可包括尤其是金和/或银的贵重的金属层，其具有在约0.5微米至约2或3微米范围内的厚度。包括金属和/或金属合金的第二材料可特别地用于SMD装置。
在第二种情况下，第二材料可以是不可润湿的焊料。就是说，第二材料可被配置为例如在波峰焊接工艺期间保持从可施加至第二材料的焊接材料暴露。在第一示例中，不可润湿材料的焊料可包括金属氧化物或可由金属氧化物制成。在这里，不可润湿材料的焊料可例如包括可具有厚度在约10纳米至约100纳米的范围内的氧化镍层。在另外的示例中，不可润湿材料的焊料可包括可具有厚度在约1纳米至约10纳米的范围内的氧化铝层。在又一个另外的示例中，不可润湿材料的焊料可包括可具有厚度在约80纳米至约120纳米的范围内的氧化铜层。不可润湿的金属氧化物的焊料可特别地沉积在载体的暴露的表面之上，而相邻的包封材料可保持不含金属氧化物。在第二示例中，不可润湿材料的焊料可包括有机材料或可由有机材料制成。在这里，不可润湿材料的焊料可例如包括可具有厚度在约1微米至约10微米的范围内的酰亚胺层。在另外的示例中，不可润湿材料的焊料可包括可具有厚度在约10纳米至约100纳米的范围内的氮化物层。有机的不可润湿的材料可特别地沉积在载体的暴露的表面之上，并且可附加地覆盖或不覆盖相邻的包封材料。不可润湿材料的焊料可特别地使用于THT装置。
第二材料可进一步地提供上文详述的电绝缘层的一个或一个以上的性质和目的。在一个示例中，第二材料可与电绝缘层一致。
图1包括图1A和图1B，其中，图1A示意性地示出依照本公开的装置100的侧剖视图。图1A的侧剖视图从由图1B中示出的装置100的俯视图中的线A-A’所指的平面取得的。在图1的示例中，为简单起见，以一般方式示出装置100，其可包括另外的未被示出的部件。例如，装置100可进一步包括依照本公开的其他装置的一个或一个以上的部件。
装置100可包括载体11和布置在载体11的第一表面13.1之上的半导体芯片12。例如，载体11可以是引线框架的芯片焊盘，半导体芯片12可以是垂直功率半导体芯片。装置100还可包括可包括六个侧表面15.1至15.6的包封本体14。例如，可将六个侧表面15.1至15.6布置成使得包封本体14(或装置100)具有矩形体的形式。包封本体14可包封半导体芯片12。此外，包封本体14可至少部分地覆盖载体11，其中，载体11的与它的第一表面13.1相反的第二表面13.2可从包封本体14暴露。装置100还可包括电接触元件16，其电耦接至半导体芯片12并仅穿过包封本体14的两个相反的侧表面15.1和15.2从包封本体14突出出来。所述两个相反的侧表面15.1和15.2可特别地在包封本体14的所有侧表面15.1至15.6中具有最小的表面面积。例如，电接触元件16可以是引线框架的一部分。装置100还可包括布置在载体11的暴露的第二表面13.2之上的电绝缘层17。
装置的六个侧表面15.1至15.6可包括可具有所有侧表面15.1至15.6中最大表面面积的两个相反的主表面15.5和15.6。半导体芯片12可特别地位于包封本体14内，使得半导体芯片12的主表面可与两个主表面15.5和15.6平行布置。半导体芯片12的主表面可特别地包括半导体芯片12的电接触元件。
载体11的第二表面13.2和包封本体14的主表面15.5可布置在共同的平面内。在图1的示例中，载体11的整个第二表面13.2可从包封本体14暴露。然而，在另外的示例中，载体11的第二表面13.2中的仅仅一部分从包封本体14暴露。电绝缘层17可直接接触载体11的暴露的部分。在这里，电绝缘层17的表面和载体11以及包封本体14中的至少一个表面可布置在共同的平面内。电绝缘层17可沉积在包封本体14的整个主表面15.5之上或沉积在它的仅仅一部分之上。特别地，电绝缘层17可沉积在载体11的整个暴露的部分之上。
电绝缘层17可具有上文所述的性质中的任意性质。例如，电绝缘层17可包括二氧化硅、氟掺杂的二氧化硅、碳掺杂的二氧化硅、聚合物电介质、氮化物、金属氧化物中的至少一种。电绝缘层17的厚度可例如在50微米至500微米的范围内。特别地，电绝缘层17的背向载体11的表面18可以是平面的。表面18可从材料暴露，使得电绝缘层17的暴露的表面18可被配置为耦接或附接至散热器(未示出)。在装置100的运行期间，由半导体芯片12产生的热的主要部分可在远离半导体芯片12的方向上经由绝缘层17朝附接的散热器消散。由于对装置100的所选取的设计，有可能在空间上将电路径的方向与热路径的方向彼此分离。
在图1A的示例中，电接触元件16沿水平方向从包封本体14突出出来。然而，电接触元件16也可在附加的方向上延伸。例如，电接触元件16的沿水平方向从包封本体14突出出来的部分可附加地在朝装置100的安装水平面的方向上弯曲。在一个实施例中，电接触元件16可以以下方式弯曲：装置100可被配置为使用通孔技术或表面贴装技术被安装在例如PCB的接触表面上。
图2示意性地示出依照本公开的装置200的侧剖视图。装置200可与图1的装置100至少部分地类似，从而结合图1做出的评论对于图2也可成立。例如，装置200的俯视图可类似于图1B的俯视图。装置200还可包括依照本公开的其他装置的一个或一个以上的部件。
装置200可包括载体11以及布置在载体11的第一表面13.1之上的第一半导体芯片12.1和第二半导体芯片12.2。在图2的示例中，半导体芯片12.1和12.2布置在单个载体11之上。然而，在另外的示例中，半导体芯片12.1和12.2还可布置在多个子载体之上。装置200还可包括包封本体14，所述包封本体14可包括六个侧表面15.1至15.6并包封第一半导体芯片12.1和第二半导体芯片12.2。载体11的与它的第一表面13.1相反的第二表面13.2可从包封本体14暴露。装置200还可包括电接触元件16，其可电耦接至第一半导体芯片12.1和第二半导体芯片12.2中的至少一个。电接触元件16可仅穿过包封本体14的两个相反的侧表面15.1和15.2从包封本体14突出出来。相反的侧表面15.1和15.2在包封本体14的所有侧表面15.1至15.6中可具有最小表面面积。
图3示意性地示出依照本公开的装置300的侧剖视图。装置300可至少部分地类似于装置100和装置200，从而结合图1和图2做出的评论对于图3也可成立。例如，装置300的俯视图可类似于图1B的俯视图。装置300还可包括依照本公开的其他装置的一个或一个以上的部件。
装置300可包括载体11以及布置在载体11的第一表面13.1之上的第一半导体芯片12.1和第二半导体芯片12.2。在图3的示例中，半导体芯片12.1和12.2布置在单个载体11之上。然而，在另外的示例中，半导体芯片12.1和12.2还可布置在多个子载体之上。装置300还可包括包封本体14，所述包封本体14可包括六个侧表面15.1至15.6，并包封第一半导体芯片12.1和第二半导体芯片12.2。载体11的与它的第一表面13.1相反的第二表面13.2可从包封本体14暴露。装置300还可包括电接触元件16，其电耦接至第一半导体芯片12.1和第二半导体芯片12.2，并仅穿过包封本体14的两个相反的侧表面15.1和15.2从包封本体14突出出来。两个相反的侧表面15.1和15.2在包封本体14的所有侧表面15.1至15.6中可具有最小表面面积。电接触元件16的从包封本体14突出出来的部分可在朝装置300的安装水平面的方向上弯曲。在这方面，装置300可被配置为THT装置或SMD装置，其中，图3的示例可特别地代表THT装置。装置300还可包括可布置在载体11的暴露的第二表面13.2之上的电绝缘层17。装置300的安装水平面可位于与电绝缘层17相反的位置。
图4包括图4A和图4B，其中，图4A示意性地示出依照本公开的装置400的俯视图，图4B示出沿平面(参见线A-A’)取得的装置400的侧剖视图。装置400可被视为对装置100至300的更详细的实施，从而下文所述的装置400的细节可同样地应用于装置100至300。
装置400可包括引线框架，所述引线框架可具有可形成为分离的部分的第一芯片焊盘11.1和第二芯片焊盘11.2。此外，引线框架可包括引线或引脚形式的电接触元件。第一半导体芯片12.1可布置在第一芯片焊盘11.1的第一表面13.1之上，第二半导体芯片12.2可布置在第二芯片焊盘11.2的第一表面13.1之上。装置400还可包括可至少部分地覆盖半导体芯片12.1、12.2、芯片焊盘11.1、11.2以及引线16的包封本体14。装置400还可包括布置在芯片焊盘11.1、11.2以及包封本体14之上的电绝缘层17。装置400还可包括可具有图4的示例中的导线形式的多个内部电连接元件。然而，图4中的导线也可由合适的其他电连接元件，例如夹或导线与夹的组合来替代。
在图4的示例中，第一半导体芯片12.1可包括例如功率MOSFET的功率晶体管。功率MOSFET 12.1可包括漏极电极，所述漏极电极可面向第一芯片焊盘11.1的第一表面13.1并电耦接至第一芯片焊盘11.1。功率MOSFET 12.1还可包括源极电极，所述源极电极可布置在功率MOSFET 12.1的背向第一芯片焊盘11.1的表面之上。源极电极可电耦接至图4的示例中的三个源极引线“S”。然而，另外的示例可包括任意其他随机数量的源极引线。在图4的示例中，源极电极与源极引线“S”之间的电连接可由导线(或结合线)提供。例如，源极导线可包括铝和铜中的至少一种。源极导线的厚度可在约240微米至约260微米的范围内。功率MOSFET 12.1还可包括布置在功率MOSFET 12.1的背向第一芯片焊盘11.1的表面之上的栅极电极。所述栅极电极可电耦接至栅极引线“G”。可通过导线提供栅极电极与栅极引线“G”之间的电连接。合适的栅极导线可包括铝和铜中的至少一种。栅极导线的厚度可在约70微米至约80微米的范围内。功率MOSFET 12.1还可包括可布置在功率MOSFET 12.1的背向第一芯片焊盘11.1的表面之上的感测信号电极。所述感测信号电极可被配置用来提供可基于半导体芯片12.1和12.2中的至少一个的物理参数(或物理量或物理量值)的感测信号。在这方面，感测信号可例如代表源极电极的电位。感测信号电极可电耦接至感测信号引线“SS”。可通过导线提供感测信号电极与感测信号引线“SS”之间的电连接，其中，所述感测信号导线可类似于栅极导线。
在图4的示例中，第二半导体芯片12.2可包括可由化合物半导体材料，例如碳化硅制成的二极管。所述二极管12.2可包括可布置在二极管12.2的背向第二芯片焊盘11.2的表面之上的阳极电极。所述阳极电极可电耦接至第一芯片焊盘11.1，并因此电耦接至功率MOSFET 12.1的漏极电极。此外，阳极电极可电耦接至引线“(D)漏极/(A)阳极”。图4的示例中，可通过可与前文所述的源极导线类似的导线来提供阳极电极与第一芯片焊盘11.1以及与D/A引线之间的电连接。二极管12.2还可包括阴极电极，所述阴极电极可面向第二芯片焊盘11.2的第一表面13.1，并可电耦接至第二芯片焊盘11.2。第二芯片焊盘11.2以及因此阴极电极可电耦接至阴极引线“C”。可通过与阳极导线类似的阴极导线来提供第二芯片焊盘11.2与阴极引线“C”之间的电连接。
可特别地选择装置400的部件和电连接的设计，使得功率MOSFET12.1和二极管12.2可被配置为作为功率因数校正电路运行。
类似于前述示例，装置400的包封本体14可包括六个侧表面，其可形成具有由“x”、“y”、“z”表示的边长的矩形体。在特定示例中，包封本体14的边长(x；y；z)可具有值(21mm；6.5mm；2.3mm)。在另外的特定示例中，包封本体14的边长(x；y；z)可具有值(50mm；10mm；4.5mm)。在又一个另外的特定示例中，包封本体14的边长(x；y；z)可具有值(100mm；20mm；10mm)。在给定的特定示例的每个中，边长(x；y；z)的值中的一个或一个以上可偏离高达约±15％。对装置400所讨论的尺寸还可应用于依照本公开的其他装置中的任意装置。
引线16可仅穿过包封本体14的在其所有侧表面中具有最小表面面积的两个相反的侧表面15.1和15.2从包封本体14突出出来。在图4的示例中，引线16可弯曲，使得装置400可被配置为使用表面贴装技术安装在接触表面上。在这方面，引线16可首先在水平方向上延伸出包封本体14，然后可以它们的下表面共面的方式弯曲，使得装置400可用作表面贴装装置。在图4的示例中，引线16可具有从包封本体14突出出来的第一大致水平的部分、朝装置400的安装水平面延伸的第二(例如大致垂直的)部分以及包括下共面表面的第三大致水平的部分。引线16的弯曲可以是光滑的，使得引线16可不必包括尖锐边缘，而是可具有翼的形式。在另外的示例中，引线16可如图3中示出的那样弯曲，使得装置400可被配置为使用通孔技术安装在接触表面上。
可用装置400的引线16将其安装在用户的应用装置上，诸如例如PCB(未示出)上。如可从图4看出的，引线16可在朝可能的PCB而远离电绝缘层17以及可能布置在电绝缘层17上的散热器(未示出)的方向上弯曲。由于装置400的设计，因此散热器和PCB可布置在半导体封装体400的相反的主表面上。
芯片焊盘11.1和11.2的第二表面13.2可从包封本体14暴露。电绝缘层17可布置在芯片焊盘11.1和11.2的暴露的部分之上。在图4的示例中，电绝缘层17可延伸超过包封本体14的上表面的轮廓。在另外的示例中，电绝缘层17的表面面积可等于或小于包封本体14的上表面的表面面积。电绝缘层17不限于热耦合至仅仅一个装置或半导体封装体，而是还可在多个半导体封装体的多个暴露的芯片焊盘之上延伸。
图5包括图5A和图5B，其中，图5A示意性地示出依照本公开的装置500的俯视图，图5B示出沿平面(参见线A-A’)取得的装置500的侧剖视图。装置500可被视为对装置100至300的更加详细的实施，从而下文所描述的装置500的细节可同样应用于装置100至300。
装置500可包括引线框架，其可具有芯片焊盘11和成引线或引脚形式的电接触元件16。芯片焊盘11可整体形成为仅一个部件，而另外的示例还可包括附加的芯片焊盘。第一半导体芯片12.1和第二半导体芯片12.2可布置在芯片焊盘11的第一表面13.1之上。装置500还可包括可至少部分地覆盖半导体芯片12.1和12.2、芯片焊盘11以及引线16的包封本体14。装置500还可包括布置在芯片焊盘11和包封本体14之上的电绝缘层17。装置500还可包括可具有图5的示例中的导线的形式的多个内部电连接元件。然而，图5中的导线也可由合适的其他电连接元件，例如夹或导线与夹的组合来替代。
在图5的示例中，第一半导体芯片12.1可包括第一功率晶体管，例如第一功率MOSFET。第一功率MOSFET 12.1可包括漏极电极，所述漏极电极可面向芯片焊盘11的第一表面13.1并可电耦接至芯片焊盘11。第一功率MOSFET 12.1还可包括源极电极、栅极电极以及可布置在第一功率MOSFET 12.1的背向芯片焊盘11的表面之上的感测信号电极。可通过可类似于结合图4描述的各个导线的导线来提供这些电极与相关联的引线“S-1”、“G-1”和“SS-1”之间的电连接。引线“S-1”、“G-1”和“SS-1”可布置在包封本体14的在其所有侧表面中具有最小表面面积的两个相反的侧表面15.1和15.2中的第一侧表面15.1处。引线“S-1”、“G-1”和“SS-1”可与芯片焊盘11电绝缘。
在图5的示例中，第二半导体芯片12.2可包括第二功率晶体管，例如第二功率MOSFET。第二功率MOSFET 12.2可类似于第一功率MOSFET 12.1，并且可以类似的方式布置。第二功率MOSFET 12.2的电极可电耦接至相应的引线“S-2”、“G-2”和“SS-2”，所述引线“S-2”、“G-2”和“SS-2”可布置在包封本体14的两个相反的侧表面15.1和15.2中的第二侧表面15.2处。引线“S-2”、“G-2”和“SS-2”可与芯片焊盘11电绝缘。芯片焊盘11可将第一功率MOSFET 12.1与第二功率MOSFET 12.2电耦接。特别地，可通过芯片焊盘11将第一功率MOSFET 12.1的漏极电极与第二功率MOSFET 12.2的漏极电极电耦接。
装置500的包封本体14、引线16以及电绝缘层17可类似于图4中示出的装置400的相应部件，从而结合图4做出的评论对于图5也可成立。
可特别地选择装置500的部件和电连接的设计，使得第一功率MOSFET 12.1和第二功率MOSFET 12.2可被配置为作为双向开关运行。
图6包括图6A和图6B，其中，图6A示意性地示出依照本公开的装置600的俯视图，图6B示出沿平面(参见线A-A’)取得的装置600的侧剖视图。装置600可被视为对装置100至300的更加详细的实施，从而下文描述的装置600的细节可同样应用于装置100至300。
装置600可包括可具有第一芯片焊盘11.1和第二芯片焊盘11.2的引线框架。在图6的示例中，芯片焊盘11.1和11.2可形成为分离的部件。此外，引线框架可包括成引线或引脚形式的电接触元件16。第一半导体芯片12.1可布置在第一芯片焊盘11.1的第一表面13.1之上，第二半导体芯片12.2可布置在第二芯片焊盘11.2的第一表面13.1之上。装置600还可包括可至少部分地覆盖半导体芯片12.1、12.2、芯片焊盘11.1、11.2以及引线16的包封本体14。装置600还可包括布置在包封本体14之上的电绝缘层17。在图6的示例中，可具有成导线的形式的多个内部电连接元件可布置在装置600中。然而，图6中的导线也可由合适的其他电连接元件，例如夹或导线与夹的组合来替代。
在图6的示例中，第一半导体芯片12.1可包括第一功率晶体管，例如第一功率MOSFET。第一功率MOSFET 12.1可包括漏极电极，所述漏极电极可面向第一芯片焊盘11.1的第一表面13.1，并且可电耦接至第一芯片焊盘11.1。此外，第一功率MOSFET 12.1可包括可布置在第一功率MOSFET 12.1的背向第一芯片焊盘11.1的表面之上的栅极电极和源极电极。第一功率MOSFET 12.1的电极可电耦接至相应的引线“G-1”、“S-1”和“D-1”。引线“G-1”和“S-1”可与第一芯片焊盘11.1电绝缘，而引线“D-1”可与第一芯片焊盘11.1整体形成，因此可电耦接至芯片焊盘11.1。在图6的示例中，可通过导线来提供源极电极与源极引线“S-1”之间的电连接。例如，所述导线可包括铝和铜中的至少一种。源极导线的厚度可在约340微米至约360微米的范围内。可通过类似于装置400的栅极导线的导线来提供栅极电极与栅极引线“G-1”之间的电连接。
在图6的示例中，第二半导体芯片12.2可包括第二功率晶体管，例如第二功率MOSFET。第二功率MOSFET 12.2可类似于第一功率MOSFET 12.1，并且可以类似的方式布置。第二功率MOSFET 12.2的电极可电耦接至相应的引线“G-2”、“S-2”和“D-2”。此外，第二功率MOSFET 12.2的源极电极可通过可类似于源极导线的导线电耦接至第一芯片焊盘11.1，并因此电耦接至第一功率MOSFET 12.1的漏极电极。
装置600的包封本体14、引线16和电绝缘层17可与图4和图5中示出的装置400和500的相应部件类似，从而结合图4和图5做出的评论对于图6也可成立。
可特别地选择装置600的部件和电连接的设计，使得第一功率MOSFET 12.1和第二功率MOSFET 12.2可被配置为作为半桥电路运行。在这里，第一功率MOSFET 12.1和第二功率MOSFET 12.2中的每一个可作为半桥电路的开关运行。
图7示意性地示出依照本公开的装置700的侧剖视图。装置700可包括引线框架，其可包括芯片焊盘11和多个引线16。半导体芯片12可布置在芯片焊盘11之上，并且可通过电连接元件21电耦接至引线16。装置700还可包括可至少部分地覆盖半导体芯片12、芯片焊盘11以及引线16的包封本体14。此外，装置700可包括布置在芯片焊盘11和包封本体14之上的电绝缘层17。装置700可安装在PCB 19上，散热器20可附接至装置700。PCB 19和/或散热器20可被看作为或者不被看作为装置700的一部分。
在图7的示例中，半导体芯片12可包括功率晶体管，例如功率MOSFET。功率MOSFET12可包括可面向芯片焊盘11的漏极电极，以及可布置在功率MOSFET 12的背向芯片焊盘11的表面之上的栅极电极和源极电极。功率MOSFET 12的电极可电耦接至相应的引线16，所述引线16可仅穿过包封本体14的在其所有侧表面中具有最小表面面积的侧表面15从包封本体14突出出来。在这方面，包封本体14可成形为类似于先前描述的示例。在图7的示例中，引线16从包封本体14的右侧表面15突出出来，并且可形成类似于图4至图6中的引线16，使得可特别地使用表面贴装技术将装置700安装至PCB 19。在另外的示例中，引线16可例如形成如图3中示出的那样，使得装置700可被配置为使用通孔技术被安装至PCB 19。
图8示意性地示出依照本公开的装置800的侧剖视图。装置800可至少部分地与图7的装置700类似，并且可包括类似的部件。特别地，装置700和800可包括类似的电路，因此可被配置为以类似的方式运行。
例如，装置800可与图7的装置700有如下不同。首先，引线16可穿过包封本体14的在其所有侧表面中具有最小表面面积的两个相反的侧表面15.1和15.2从包封本体14突出出来。第二，内部电连接中的至少一个不是通过导线提供，而是通过一个或一个以上的夹22提供。由半导体芯片12产生的热除在朝散热器20的方向上消散以外，热还可通过夹22在朝PCB 19的方向上消散。
图9示意性地示出依照本公开的装置900的侧剖视图。装置900可至少部分地类似于图8的装置800，并可包括类似的部件。特别地，装置800和900可包括类似的电路，因此可被配置为以类似的方式运行。
例如，装置900可与图8的装置800有如下不同。首先，相较于图8，夹22和芯片焊盘11的位置可互换。就是说，芯片焊盘11可布置在包封本体14的面向PCB 19的下侧处，夹22可布置在包封本体14的面向散热器20的上侧处。第二，图9中，电绝缘层17可布置在夹22的暴露的部分之上，而不是如图8中那样布置在芯片焊盘11的暴露的部分之上。在一个示例中，电绝缘层17可完全覆盖夹22的暴露的部分。与图8类似，由半导体芯片12产生的热可在向上和向下的方向上消散。
图10至图12示意性地示出可应用于依照本公开的装置的冷却技术方案1000至1200的侧剖视图。
图10的冷却技术方案1000可包括多个装置30，所述多个装置30中的每个可类似于本文所描述的依照本公开的装置中的任意装置。可例如通过使用表面贴装技术将装置30安装在PCB 19的上表面之上。此外，电绝缘层17可以如前述那样的方式布置在装置30的上表面之上。U形散热器20可布置在电绝缘层17的上表面之上。例如，冷却技术方案1000可应用于电信领域。
图11的冷却技术方案1100可包括多个装置30，所述多个装置30中的每个可类似于本文所描述的依照本公开的装置中的任意装置。可例如通过使用表面贴装技术将装置30安装在PCB 19的下表面之上。另外，电绝缘层17可以如前述那样的方式布置在装置30的下表面之上。散热器20可布置在电绝缘层17的下表面之上。例如，冷却技术方案1100可应用于电信或汽车电子领域。在汽车电子中，散热器20可例如为底盘的一部分。
图12的冷却技术方案1200可包括多个装置30，所述多个装置30中的每个可类似于本文所描述的依照本公开的装置中的任意装置。可例如通过使用通孔技术将装置30安装在PCB 19的上表面之上。另外，电绝缘层17可以如前述那样的方式布置在装置30的上表面之上。散热器20可布置在电绝缘层17的上表面之上。例如，冷却技术方案1200可应用于消费电子领域。
图13示意性地示出依照本公开的装置1300的侧剖视图。装置1300还可包括依照本公开的其他装置的一个或一个以上的部件。装置1300的俯视图可类似于图1B中的装置100的俯视图。
装置1300可包括载体11和布置在载体11的第一表面13.1之上的半导体芯片12。装置1300还可包括包封本体14，其可包括六个侧表面15.1至15.6并且可包封半导体芯片12。上文已经描述了包封本体14的可能的形式。载体11的与它的第一表面13.1相反的第二表面13.2可从包封本体14暴露。装置1300还可包括电接触元件16，其电耦接至半导体芯片12，并且仅穿过包封本体14的在其所有侧表面15.1至15.6中具有最小表面面积的两个相反的侧表面15.1和15.2从包封本体14突出出来。装置1300还可包括沉积在电接触元件16中的至少一个之上的第一材料23。装置1300还可包括第二材料24，其可与第一材料23不同并且可沉积在载体11的暴露的第二表面13.2之上。
装置1300可至少部分地类似于图1的装置100，从而结合图1做出的评论对于装置1300也可成立。相较于图1，装置1300可能不一定包括电绝缘层17，但可包括第一材料23和第二材料24。
第一材料23可包括锡和锡合金中的至少一种。特别地，第一材料23可沉积在这种将电耦接至接触表面，例如PCB(未示出)的电接触元件16之上。在图13的示例中，第一材料23可沉积在电接触元件16的整个表面之上。然而，在另外的示例中，第一材料23可仅沉积在电接触元件16的所选取的部分之上，例如电接触元件16的上表面和/或下表面之上。
第二材料24可被配置成用来保护装置1300的顶侧，尤其是用来保护载体11的暴露的第二表面13.2。在图13的示例中，第二材料24可覆盖装置1300的整个上表面，即载体11的暴露的第二表面13.2以及包封本体14的上主表面15.5。然而，在另外的示例中，第二材料24可仅覆盖载体11的暴露的第二表面13.2并选择性地覆盖包封本体14的部分上主表面15.5。在第一示例中，第二材料24可以是不可润湿的焊料，使得载体11的暴露的第二表面13.2可保持没有可例如在波峰焊接工艺中使用的焊接材料。在第二示例中，第二材料24可具有可大于在回流焊接工艺期间可出现的(最大)温度的熔化温度，使得第二材料24可在回流焊接工艺期间不一定熔化。
装置1300还可包括可布置在第二材料24的背向载体11的表面25之上的散热器(未示出)。在这里，可选的导热油脂可设置在第二材料24与散热器之间。可不同于装置1300的传统装置可能不一定包括第二材料24，而是包括布置在载体11的暴露的第二表面13.2之上的锡层。所述锡层可在例如回流焊接工艺期间熔化，其中，该熔化的锡层可提供上面安装散热器的非平坦的表面。这可能导致沿着装置的上表面与安装在上表面上的散热器之间的交界面的间隙，使得可减少产生的热的热消散。由于对依照本公开的第二材料24的这种布置，载体11的暴露的第二表面13.2可保持没有任何锡或焊料。因此，在装置1300的上表面与安装在上表面上的散热器之间不会出现间隙，从而可获得所产生的热量的增加的热消散。
在另外的示例中，第一材料23和第二材料24可使用于可与图1至图12中的装置中的任意装置相类似的装置中。举例来说，图14示意性地示出依照本公开的装置1400的侧剖视图，其类似于图5的装置500并包括第一材料23和第二材料24。结合图5和图13做出的评论因此对于装置1400也可成立。
尽管可能已经参看多个实施方式中的仅仅一个来公开本公开的特定特征或方面，然而，对于任意给定或特定的应用而言可能令人期望和有利的是，这种特征或方面可与其他实施方式的一个或一个以上的其他特征或方面相结合。另外，就术语“包含”、“具有”、“带有”或它们的其他变体使用于具体实施方式或权利要求中而言，这种术语以类似术语“包括”的方式旨在于表示包括性的。另外，术语“示例性的”仅意味着示例，而不是最佳的或最优的。还应当理解的是，为了简化和易于理解的目的，以相对于彼此的特定尺寸来示出本文所示的特征和/或元件，而实际尺寸可与本文所示的特定尺寸明显不同。
尽管本文已经示出并描述了具体方面，但本领域的普通技术人员将意识到，在不背离本公开的原理的情况下，各种替代和/或等同实施方式可替代所示出和描述的具体方面。本申请旨在涵盖本文所讨论的具体方面的任何修改或变化。因此，本公开旨在于仅由权利要求及其等同方案限制。

Claims (27)

1.一种装置，包括：
载体；
布置在所述载体的第一表面之上的半导体芯片；
包封本体，所述包封本体包括六个侧表面并且包封所述半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；
电接触元件，所述电接触元件电耦接至所述半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来；以及
布置在所述载体的暴露的第二表面之上的电绝缘层。
2.根据权利要求1所述的装置，其中，所述电绝缘层包括二氧化硅、氟掺杂的二氧化硅、碳掺杂的二氧化硅、聚合物电介质、氮化物、金属氧化物中的至少一种。
3.根据权利要求1或2所述的装置，其中，所述电绝缘层具有50微米至500微米的范围内的厚度。
4.根据前述权利要求中任一项所述的装置，其中，所述电绝缘层的背向所述载体的表面是暴露的。
5.根据权利要求4所述的装置，其中，所述电绝缘层的暴露的表面被配置为耦接至散热器。
6.根据前述权利要求中任一项所述的装置，其中，所述载体包括引线框架的芯片焊盘，所述电接触元件包括所述引线框架的引线。
7.根据前述权利要求中任一项所述的装置，其中，所述电接触元件的从所述包封本体突出出来的部分在朝所述装置的安装水平面的方向上弯曲。
8.根据前述权利要求中任一项所述的装置，其中，所述装置被配置为使用表面贴装技术或通孔技术安装在接触表面上。
9.一种装置，包括：
载体；
布置在所述载体的第一表面之上的第一半导体芯片和第二半导体芯片；
包封本体，所述包封本体包括六个侧表面并且包封所述第一半导体芯片和所述第二半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；以及
电接触元件，所述电接触元件电耦接至所述第一半导体芯片和所述第二半导体芯片中的至少一个，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来。
10.根据权利要求9所述的装置，还包括：
布置在所述载体的暴露的第二表面之上的电绝缘层。
11.根据权利要求9或10所述的装置，其中，所述电接触元件包括：
第一电接触元件，所述第一电接触元件布置在所述两个相反的侧表面中的第一侧表面处并且与所述载体电绝缘，以及
第二电接触元件，所述第二电接触元件布置在所述两个相反的侧表面中的第二侧表面处并且与所述载体电绝缘。
12.根据权利要求9至11中任一项所述的装置，其中，所述载体将所述第一半导体芯片与所述第二半导体芯片电耦接。
13.根据权利要求12所述的装置，其中，所述第一半导体芯片包括第一功率晶体管，所述第二半导体芯片包括第二功率晶体管，其中，所述载体将所述第一功率晶体管的第一漏极电极与所述第二功率晶体管的第二漏极电极电耦接。
14.根据权利要求13所述的装置，其中，所述第一电接触元件电耦接至所述第一功率晶体管的第一源极电极和第一栅极电极，所述第二电接触元件电耦接至所述第二功率晶体管的第二源极电极和第二栅极电极。
15.根据权利要求9或10所述的装置，其中，所述载体包括第一子载体以及与所述第一子载体电绝缘的第二子载体。
16.根据权利要求15所述的装置，其中，所述第一半导体芯片包括布置在所述第一子载体之上的第一功率晶体管，所述第二半导体芯片包括布置在所述第二子载体之上的第二功率晶体管。
17.根据权利要求16所述的装置，其中，所述电接触元件包括：
布置在所述两个相反的侧表面中的第一侧表面处的第一电接触元件，其中，所述第一电接触元件包括电耦接至所述载体的电接触元件以及与所述载体电绝缘的电接触元件，以及
布置在所述两个相反的侧表面中的第二侧表面处的第二电接触元件，其中，所述第二电接触元件包括电耦接至所述载体的电接触元件以及与所述载体电绝缘的电接触元件。
18.根据权利要求17所述的装置，其中，所述第一电接触元件电耦接至所述第一功率晶体管的第一源极电极、第一栅极电极和第一漏极电极，所述第二电接触元件电耦接至所述第二功率晶体管的第二源极电极、第二栅极电极和第二漏极电极。
19.根据权利要求15所述的装置，其中，所述第一半导体芯片包括布置在所述第一子载体之上的功率晶体管，所述第二半导体芯片包括布置在所述第二子载体之上的二极管。
20.根据权利要求19所述的装置，其中，所述电接触元件包括：
布置在所述两个相反的侧表面中的第一侧表面处的第一电接触元件，其中，所述第一电接触元件电耦接至所述功率晶体管的源极电极和栅极电极，以及
布置在所述两个相反的侧表面中的第二侧表面处的第二电接触元件，其中，所述第二电接触元件电耦接至所述二极管的阳极和阴极。
21.一种装置，包括：
载体；
布置在所述载体的第一表面之上的第一半导体芯片和第二半导体芯片；
包封本体，所述包封本体包括六个侧表面并且包封所述第一半导体芯片和所述第二半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；
电接触元件，所述电接触元件电耦接至所述第一半导体芯片和所述第二半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来，其中，所述电接触元件的从所述包封本体突出出来的部分在朝所述装置的安装水平面的方向上弯曲；以及
布置在所述载体的暴露的第二表面之上的电绝缘层。
22.一种装置，包括：
载体；
布置在所述载体的第一表面之上的半导体芯片；
包封本体，所述包封本体包括六个侧表面并且包封所述半导体芯片，其中，所述载体的与它的所述第一表面相反的第二表面从所述包封本体暴露；
电接触元件，所述电接触元件电耦接至所述半导体芯片，并且仅穿过所述包封本体的在它的所有所述侧表面中具有最小表面面积的两个相反的侧表面从所述包封本体突出出来；
沉积在所述电接触元件中的至少一个之上的第一材料；以及
与所述第一材料不同的并且沉积在所述载体的暴露的第二表面之上的第二材料。
23.根据权利要求22所述的装置，其中，所述第一材料包括锡和锡合金中的至少一种。
24.根据权利要求22或23所述的装置，其中，所述第二材料是不可润湿的焊料。
25.根据权利要求22至24中任一项所述的装置，其中，所述第二材料包括金属氧化物、酰亚胺、氮化物中的至少一种。
26.根据权利要求22至25中任一项所述的装置，其中，所述第二材料包括具有大于260℃的熔化温度的金属和金属合金中的至少一种。
27.根据权利要求22至26中任一项所述的装置，其中，所述第二材料包括镍、镍磷、金、银中的至少一种。
CN201611175862.3A 2015-12-18 2016-12-19 具有改进的热和电性能的半导体装置 Pending CN106920783A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015122259.0A DE102015122259B4 (de) 2015-12-18 2015-12-18 Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102015122259.0 2015-12-18

Publications (1)

Publication Number Publication Date
CN106920783A true CN106920783A (zh) 2017-07-04

Family

ID=58993394

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611175862.3A Pending CN106920783A (zh) 2015-12-18 2016-12-19 具有改进的热和电性能的半导体装置

Country Status (3)

Country Link
US (1) US10373897B2 (zh)
CN (1) CN106920783A (zh)
DE (1) DE102015122259B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473410A (zh) * 2017-09-08 2019-03-15 英飞凌科技奥地利有限公司 具有顶侧冷却部的smd封装

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074590B1 (en) * 2017-07-02 2018-09-11 Infineon Technologies Ag Molded package with chip carrier comprising brazed electrically conductive layers
US10714418B2 (en) * 2018-03-26 2020-07-14 Texas Instruments Incorporated Electronic device having inverted lead pins
US11101201B2 (en) 2019-03-01 2021-08-24 Infineon Technologies Ag Semiconductor package having leads with a negative standoff
US11150273B2 (en) 2020-01-17 2021-10-19 Allegro Microsystems, Llc Current sensor integrated circuits
US11183436B2 (en) * 2020-01-17 2021-11-23 Allegro Microsystems, Llc Power module package and packaging techniques
DE102020108114A1 (de) * 2020-03-24 2021-09-30 Infineon Technologies Ag Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
US11552006B2 (en) * 2020-07-22 2023-01-10 Texas Instruments Incorporated Coated semiconductor devices
US12057376B2 (en) * 2020-11-02 2024-08-06 Infineon Technologies Ag Three level interconnect clip

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191339A1 (en) * 2007-02-09 2008-08-14 Infineon Technologies Ag Module with silicon-based layer
US20110089558A1 (en) * 2009-10-19 2011-04-21 Renesas Electronics Corporation Semiconductor device and a manufacturing method thereof
CN104112722A (zh) * 2013-04-19 2014-10-22 英飞凌科技奥地利有限公司 包括用于吸收热能的材料的半导体器件
US20150028462A1 (en) * 2012-07-17 2015-01-29 Fuji Electric Co., Ltd. Semiconductor module
US20150187671A1 (en) * 2012-12-19 2015-07-02 Fuji Electric Co., Ltd. Semiconductor device

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5806181A (en) * 1993-11-16 1998-09-15 Formfactor, Inc. Contact carriers (tiles) for populating larger substrates with spring contacts
US5494856A (en) * 1994-10-18 1996-02-27 International Business Machines Corporation Apparatus and method for creating detachable solder connections
US5655703A (en) * 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
RU2195050C2 (ru) * 1998-06-05 2002-12-20 Джорджиэ Тек Рисеч Копэрейшн Способ получения пористой изоляционной композиции (варианты), композиция, используемая для получения пористого изоляционного материала (варианты), и полупроводниковое устройство
US6130479A (en) * 1999-08-02 2000-10-10 International Business Machines Corporation Nickel alloy films for reduced intermetallic formation in solder
JP4403665B2 (ja) * 2001-03-14 2010-01-27 三菱電機株式会社 半導体装置
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
JP2005136264A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
TWI291244B (en) * 2005-07-07 2007-12-11 Formosa Epitaxy Inc Light emitting diode and light emitting diode package
US8167847B2 (en) * 2006-06-22 2012-05-01 Excelsior Medical Corporation Antiseptic cap and antiseptic cap equipped plunger and syringe barrel assembly
JP5508802B2 (ja) * 2009-09-30 2014-06-04 株式会社東芝 半導体装置の製造方法
JP2011138968A (ja) * 2009-12-28 2011-07-14 Senju Metal Ind Co Ltd 面実装部品のはんだ付け方法および面実装部品
JP5473733B2 (ja) * 2010-04-02 2014-04-16 株式会社日立製作所 パワー半導体モジュール
US9735126B2 (en) * 2011-06-07 2017-08-15 Infineon Technologies Ag Solder alloys and arrangements
US8643176B2 (en) * 2011-07-27 2014-02-04 Infineon Technologies Ag Power semiconductor chip having two metal layers on one face
KR102103375B1 (ko) * 2013-06-18 2020-04-22 삼성전자주식회사 반도체 패키지
CN104752380B (zh) * 2013-12-31 2018-10-09 晟碟信息科技（上海）有限公司 半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191339A1 (en) * 2007-02-09 2008-08-14 Infineon Technologies Ag Module with silicon-based layer
US20110089558A1 (en) * 2009-10-19 2011-04-21 Renesas Electronics Corporation Semiconductor device and a manufacturing method thereof
US20150028462A1 (en) * 2012-07-17 2015-01-29 Fuji Electric Co., Ltd. Semiconductor module
US20150187671A1 (en) * 2012-12-19 2015-07-02 Fuji Electric Co., Ltd. Semiconductor device
CN104112722A (zh) * 2013-04-19 2014-10-22 英飞凌科技奥地利有限公司 包括用于吸收热能的材料的半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109473410A (zh) * 2017-09-08 2019-03-15 英飞凌科技奥地利有限公司 具有顶侧冷却部的smd封装
CN109473410B (zh) * 2017-09-08 2023-11-28 英飞凌科技奥地利有限公司 具有顶侧冷却部的smd封装

Also Published As

Publication number Publication date
DE102015122259A1 (de) 2017-06-22
US20170179009A1 (en) 2017-06-22
US10373897B2 (en) 2019-08-06
DE102015122259B4 (de) 2020-12-24

Similar Documents

Publication Publication Date Title
CN106920783A (zh) 具有改进的热和电性能的半导体装置
US7800208B2 (en) Device with a plurality of semiconductor chips
JP5350804B2 (ja) 電力用半導体装置
CN101174616B (zh) 电路装置
US7829995B2 (en) Semiconductor device and method of fabrication
CN106486431A (zh) 具有增强的热耗散的电子功率模块及其制造方法
JP4254527B2 (ja) 半導体装置
CN109216313A (zh) 具有包括钎焊的导电层的芯片载体的模制封装
US10163752B2 (en) Semiconductor device
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
CN104979297B (zh) 用于电子模块的基板以及制造用于电子模块的基板的方法
CN105374768A (zh) 冷板、包括冷板的器件以及用于制造冷板的方法
US20160293528A1 (en) Semiconductor devices including control and load leads of opposite directions
CN108933124A (zh) 电子装置
CN106129018B (zh) 包括金属衬底和嵌入层合体的半导体模块的电子设备
CN108695286A (zh) 具有经由间隔颗粒与载体连接的构件的封装体
CN106920781A (zh) 半导体封装体和用于形成半导体封装体的方法
JP5341339B2 (ja) 回路装置
CN104465555A (zh) 半导体封装及其制造方法
CN108878377B (zh) 功率模块及其制作方法以及空调器
EP3258749A1 (en) Electronic circuit apparatus
JP6472568B2 (ja) 半導体装置の製造方法
CN108428688A (zh) 引线框架、含它的半导体封装体及半导体封装体形成方法
CN110783322A (zh) 具有无源电构件的半导体封装及其制造方法
JP4861200B2 (ja) パワーモジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170704

WD01 Invention patent application deemed withdrawn after publication