CN109473410A - 具有顶侧冷却部的smd封装 - Google Patents

具有顶侧冷却部的smd封装 Download PDF

Info

Publication number
CN109473410A
CN109473410A CN201811049585.0A CN201811049585A CN109473410A CN 109473410 A CN109473410 A CN 109473410A CN 201811049585 A CN201811049585 A CN 201811049585A CN 109473410 A CN109473410 A CN 109473410A
Authority
CN
China
Prior art keywords
encapsulation
radiator
package
top layer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811049585.0A
Other languages
English (en)
Other versions
CN109473410B (zh
Inventor
R·奥特伦巴
M·丁克尔
U·弗雷勒
J·霍格劳尔
U·基希纳
G·洛曼
K·席斯
X·施勒格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN109473410A publication Critical patent/CN109473410A/zh
Application granted granted Critical
Publication of CN109473410B publication Critical patent/CN109473410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads

Abstract

一种封装，包封功率半导体管芯且具有封装主体，封装主体具有封装顶侧、封装覆盖区侧和封装侧壁，封装侧壁从封装覆盖区侧延伸到封装顶侧，其中管芯具有第一和第二负载端子且被配置为阻挡施加在负载端子之间的阻断电压，其中封装包括：引线框架结构，被配置为将封装电气和机械地耦合到支撑件，其中封装覆盖区侧面向支撑件，引线框架结构包括至少一个第一外部端子，其延伸出封装覆盖区侧和/或封装侧壁之一并与管芯的第一负载端子电连接；顶层，布置在封装顶侧并与管芯的第二负载端子电连接；以及散热器，散热器布置在封装主体外部并与顶层电接触，散热器的底表面面向顶层，其中散热器还具有顶表面，顶表面的面积大于底表面的面积。

Description

具有顶侧冷却部的SMD封装
技术领域
本说明书涉及包封功率半导体管芯的封装的实施例以及处理封装的方法的实施例。具体而言，本说明书涉及具有顶侧冷却部的表面贴装器件(SMD)封装的实施例以及相应方法的实施例。
背景技术
现代设备在汽车、消费者和工业应用中的许多功能，例如转换电能和驱动电动机或电机，都依赖于功率半导体器件。
例如，绝缘栅双极型晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)和二极管(仅列举几个)已经用于各种应用，包括但不限于电源和功率转换器中的开关。
功率半导体器件通常包括功率半导体管芯，其被配置为沿着管芯的两个负载端子之间的负载电流路径传导负载电流。此外，可以例如通过绝缘电极(有时称为栅电极)来控制负载电流路径。例如，在从例如驱动器接收到相应的控制信号时，控制电极可以将功率半导体器件设置为导通状态和阻断状态之一。
在制造功率半导体管芯之后，通常将其安装在封装内，例如，以允许具有管芯的封装布置在应用内(例如，在功率转换器中)的方式，例如，使得管芯可以耦合到支撑件，例如印刷电路板(PCB)。
为此，已知通常称为表面贴装技术(SMT)的技术，其中，该概念通常可指代生产电子电路，其中部件直接安装或放置到PCB的表面上。因此，这种部件被称为表面贴装器件(SMD)部件。例如，该技术至少在一些应用领域中已经取代了所谓的通孔技术构造方法，该方法用引线将部件装配到电路板中的孔中。
通常，SMD部件可以小于其通孔对应物。它可以具有各种类型的短引脚或引线，扁平触点(也称为“端子焊盘”)，焊球矩阵(例如，所谓的球栅阵列(BGA))，和/或部件的封装主体上的终端。
从文献DE 10 2015 101 674 A1和DE 10 2015 120 396 A1中已知SMD封装的示例性配置。这些SMD封装中的每一个包封功率半导体管芯并且具有封装主体，封装主体具有封装顶侧、封装覆盖区侧和封装侧壁，其中，封装侧壁从封装覆盖区侧延伸到封装顶侧。管芯具有第一负载端子和第二负载端子，并且被配置为阻挡在所述负载端子之间施加的阻断电压(blocking voltage)。每个封装还包括引线框架结构，该引线框架结构被配置为将封装电气和机械地耦合到支撑件，其中封装覆盖区侧面向支撑件。引线框架结构包括从封装侧壁延伸出并与管芯的第一负载端子电连接的外部端子。此外，每个封装包括顶层，该顶层布置在封装顶侧并且与管芯的第二负载端子电连接。
因此，从文献DE 10 2015 101 674 A1和DE 10 2015 120 396 A1中已知的这些SMD封装中的每一个可以呈现出背向支撑件并配备有顶层的封装顶侧，例如热沉的散热装置可以安装到所述顶层。因此，可以从包封管芯的封装中移除热量。因此，这种类型的封装可以称为SMD-顶侧冷却(SMD-TSC)封装。
散热装置的主要功能是将热量从封装主体移除。为此，已知将热沉耦合到顶层，其中热沉可以与顶层电绝缘。然而，提供电绝缘所必需的装置可以抑制从顶层到热沉的热传递。同时，必须确保散热装置和封装主体的布置满足有关于例如最小间隙距离和最小爬电长度的安全要求。
发明内容
本说明书的某些方面涉及表面贴装封装技术。本文公开的封装的示例性实施例是表面贴装器件(SMD)封装。
根据一个实施例，封装包封功率半导体管芯并且具有封装主体，封装主体具有封装顶侧、封装覆盖区侧和封装侧壁，封装侧壁从封装覆盖区侧延伸到封装顶侧，其中，管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压。该封装包括引线框架结构，引线框架结构被配置为将封装电气和机械地耦合到支撑件，其中封装覆盖区侧面向支撑件，引线框架结构包括至少一个第一外部端子，其延伸出封装覆盖区侧和/或封装侧壁之一，并与管芯的第一负载端子电连接；顶层，布置在封装顶侧并与管芯的第二负载端子电连接；及散热器，布置在封装主体外部并与顶层电接触，散热器的底表面面向顶层，其中，散热器还具有顶表面，顶表面的面积大于底表面的面积。
根据另一实施例，一种方法，包括提供包封功率半导体管芯的封装，封装具有封装主体，封装主体具有封装顶侧、封装覆盖区侧和封装侧壁，封装侧壁从封装覆盖区侧延伸到封装顶侧，其中，管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压，其中，所述封装包括：引线框架结构，引线框架结构被配置为将封装电气和机械地耦合到支撑件，其中封装覆盖区侧面向支撑件，引线框架结构包括至少一个第一外部端子，其延伸出封装覆盖区侧和/或封装侧壁之一，并与管芯的第一负载端子电连接；及顶层，布置在封装顶侧并与管芯的第二负载端子电连接。所述方法还包括提供与封装主体分离的散热器，散热器具有底表面和顶表面，顶表面的面积大于底表面的面积；将散热器安装到顶层上，散热器底表面面向顶层。
本领域技术人员在阅读以下具体实施方式并查看附图时将认识到附加特征和优点。
附图说明
附图中的部分不一定按比例绘制，而是将重点放在说明本发明的原理上。此外，在附图中，附图标记可以标明相应的部分。在附图中：
图1-3各自示意性且示例性地示出了根据一个或多个实施例的封装的垂直横截面的一部分；以及
图4示意性且示例性地示出了根据一个或多个实施例的封装主体的透视图的一部分。
具体实施方式
在以下具体实施方式中，参考形成其一部分的附图，在附图中通过图示的方式示出了可以实践本发明的具体实施例。
在这方面，方向性术语，如“顶部”、“底部”、“前方”、“后方”、“后面”、“头”、“尾”、“下方”、“上方”等，可以参考所描述的附图的取向来使用。因为实施例的部分可以定位在多个不同的取向上，所以方向性术语用于说明的目的而不是限制性的。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑上的改变。因此，以下具体实施方式不应被视为具有限制意义，并且本发明的范围由所附权利要求限定。
现在将详细参考各种实施例，其中的一个或多个示例在附图中示出。每个示例都是以解释的方式提供的，并不意味着对本发明的限制。例如，作为一个实施例的一部分示出或描述的特征可以在其他实施例上使用或与其他实施例结合使用，以产生又一个实施例。本发明旨在包括这些修改和变化。使用特定语言描述了这些示例，这些特定语言不应被解释为限制所附权利要求的范围。附图没有按比例缩放，且仅用于说明目的。为清楚起见，如果没有另外说明，相同的元件或制造步骤在不同的附图中由相同的附图标记标明。
本说明书中使用的术语“水平”旨在描述基本平行于半导体衬底或半导体结构的水平表面的取向。这可以是例如半导体晶片或管芯或芯片的表面。例如，下面提到的(第一)横向方向X和(第二)横向方向Y都可以是水平方向，其中，第一横向方向X和第二横向方向Y可以彼此垂直。
本说明书中使用的术语“垂直”旨在描述基本上垂直于水平表面布置的取向，即，平行于半导体晶片/芯片/管芯的表面的法线方向。例如，下面提到的延伸方向Z可以是垂直于第一横向方向X和第二横向方向Y两者的延伸方向。
在本说明书的上下文中，术语“欧姆接触”、“电接触”、“欧姆连接”和“电连接”旨在描述在本文所述的装置的两个区域、区段、带、部分或局部之间存在低欧姆电连接或低欧姆电流路径。此外，在本说明书的上下文中，术语“接触”旨在描述在相应的半导体器件的两个元件之间存在直接的物理连接；例如，两个彼此接触的元件之间的过渡可以不包括另外的中间元件等。
此外，在本说明书的上下文中，如果没有另外说明，术语“电绝缘”在其通常有效理解的上下文中使用，并且因此旨在描述两个或更多个部件彼此分开定位，并且没有连接这些部件的欧姆连接。然而，彼此电绝缘的部件仍然可以彼此耦合，例如机械耦合和/或电容耦合和/或电感耦合。举例来说，电容器的两个电极可以彼此电绝缘，并且同时彼此机械地和电容地耦合，例如通过绝缘体，例如电介质。
本说明书中描述的特定实施例涉及但不限于功率半导体管芯，例如可以在功率转换器或电源内使用的功率半导体管芯。因此，在一个实施例中，这种管芯可以被配置为承载负载电流，该负载电流将被馈送到负载和/或相应地由电源提供。例如，管芯可以包括一个或多个有源功率半导体单元，例如单片集成二极管单元，和/或单片集成晶体管单元，和/或单片集成IGBT单元，和/或单片集成RC-IGBT单元和/或单片集成MOS栅控二极管(MGD)单元，和/或单片集成MOSFET单元和/或其派生物。多个这样的二极管单元和/或这种晶体管单元可以集成在管芯中。
本说明书中使用的术语“功率半导体管芯”旨在描述具有高电压阻断和/或高电流承载能力的单个管芯。换句话说，这种功率半导体管芯旨在用于高电流，通常在安培范围内，例如，高达5或100安培，和/或通常高于15V的电压，更通常高达40V及以上，例如高达至少500V或高于500V，例如至少600V。
例如，下面描述的功率半导体管芯可以是管芯，其被配置为在低压、中压和/或高压应用中用作功率部件。例如，在本说明书中使用的术语“功率半导体管芯”不是针对用于例如存储数据、计算数据和/或其他类型的基于半导体的数据处理的逻辑半导体器件。
在能够在应用中使用之前，功率半导体管芯通常包括在封装内，该封装可以允许在应用内机械安装和电连接管芯，例如，也用于热分布目的。如介绍性地提及的，这可能包括应用表面贴装技术(SMT)。
本文公开的封装的示例性实施例是表面贴装器件(SMD)封装。例如，本文公开的封装的实施例是具有与支撑件(例如PCB)接口连接的扁平触点的SMD封装。
图1-3各自示意性且示例性地示出了根据一个或多个实施例的封装2的垂直横截面的一部分，图4示意性且示例性地示出了根据一个或多个实施例的封装主体20的透视图的一部分。在下文中，将参考图1-4中的每一个。
例如，如图4所示的封装主体20可以以DE 10 2015 101 674 A1和/或DE 10 2015120 396 A1中描述的方式配置。
封装2包封功率半导体管芯(未示出)，在下文中也称为管芯。例如，管芯具有功率半导体晶体管配置或功率半导体二极管配置中的一种，例如MOSFET配置、IGBT配置或源自这些基本配置的配置。
因此，功率半导体管芯可以包括第一负载端子(未示出)和第二负载端子(未示出)，并且可以配置为在这些负载端子之间传导负载电流。负载电流可以在1A至700A的范围内，例如在10A至50A的范围内。可以由管芯连续传导的最大负载电流可以通过管芯的负载电流额定值来指示。此外，包封的管芯可以被配置为阻挡施加在第一负载端子和第二负载端子之间的阻断电压，例如，在10V至1000V的范围内，例如，在50V至600V的范围内。可以由管芯连续阻断的最大电压可以通过管芯的阻断电压额定值来指示。
在一个实施例中，管芯可以是以下之一：功率二极管，在这种情况下，第一负载端子可以是阳极端口，第二负载端子可以是阴极端口；功率IGBT，在这种情况下，第一负载端子可以是发射极端子，第二负载端子可以是集电极端子；MOSFET，在这种情况下，第一负载端子可以是源极端子，第二负载端子可以是漏极端子；或者是源自这些基本配置中的一个或多个的功率器件，例如JFET(结型场效应晶体管)，有时称为SFET(德语：SperrschichtFeld Effekt Transistor)。
例如，管芯包括或者相应地是单片式双向阻断和导通功率半导体开关，例如，管芯可以是Si-、SiC-MOSFET或GaN-HEMT(高电子迁移率晶体管)中的一种。
此外，由封装2包封的管芯可以具有垂直配置，根据该垂直配置，第一负载端子布置在管芯正面，第二负载端子布置在管芯背面。在横向方向上，例如在横向方向X和Y上以及它们的线性组合，管芯可以由管芯边缘(例如侧表面)终止。
包封管芯的封装2具有封装主体20，封装主体20具有封装顶侧201、封装覆盖区侧202和封装侧壁203，封装侧壁203从封装覆盖区侧202延伸到封装顶侧201并与其形成边缘204。封装主体20可以由成型料(molding mass)制成。
例如，封装主体20呈现出平坦配置，根据该平坦配置：封装顶侧201和封装覆盖区侧202中的每一个基本上水平地延伸；封装侧壁203基本上垂直延伸；并且封装覆盖区侧202的最大水平延伸达到封装侧壁203的最大垂直延伸的至少两倍。
例如，管芯夹在封装顶侧201和封装覆盖区侧202之间。封装主体20可以完全围绕管芯并相对于环境密封管芯。
包封管芯的封装2可以安装在支撑件7上，例如，根据表面贴装技术。例如，封装2可以是表面贴装器件(SMD)封装。此外，当安装在支撑件7上时，包括在封装2中的管芯可以与在支撑件7处提供(例如，固定)的其他部件(未示出)电连接。
支撑件7可以是印刷电路板(PCB)或者可以是PCB的部件。在另一个实施例中，支撑件7可以是直接铜键合(DCB)基板，例如，陶瓷电路板，或者可以是DCB基板的部件。在又一个实施例中，支撑件7还可以基于绝缘金属基板(IMS)。支撑件7可以由电绝缘材料制成，例如，由聚合物、PCB层合板、陶瓷、阻燃(FR)材料(例如，FR4)、复合环氧树脂材料(CEM)(例如CEM1或CEM3)、双马来酰亚胺-三嗪树脂(BT)材料、酰亚胺、聚酰亚胺、ABF制成，或由前述示例性材料的组合制成。
管芯可以以如下方式布置在封装2中，使得管芯正面面向封装覆盖区侧202并且管芯背面面向封装顶侧201，或反之亦然。此外，封装覆盖区侧202可以面向支撑件7的表面70。例如，表面70水平布置，例如，平行于由第一横向方向X和第二横向方向Y限定的平面。
例如，封装2可以包括引线框架结构21，引线框架结构21被配置为将封装2电气地和机械地耦合到支撑件7。引线框架结构21可以例如被配置为将封装2耦合到支撑件7，其中，封装覆盖区侧202面向支撑件7，例如使得封装覆盖区侧202面向支撑件7的表面70，如图1所示。
引线框架结构21可以用作管芯的负载端子(并且如果存在，管芯的一个或多个另外的端子)和固定在支撑件7处的其他部件(未示出)之间的导电接口。例如，支撑件7可以包括或设置有管芯的端子经由引线框架结构21耦合到的其他部件(未示出；例如，包括一个或多个其他管芯的一个或多个其他封装，和/或控制器、传感器、无源部件，负载等)。引线框架结构21和管芯的端子(例如负载端子)之间的连接可以通过封装内部连接装置(未示出)实现。为了将管芯与固定到支撑件7的其他部件连接，引线框架结构21可以包括一个或多个外部端子，现在将更详细地说明：
例如，引线框架结构21的外部端子包括至少一个第一外部端子211，所述第一外部端子211延伸出封装覆盖区侧202和/或侧壁203之一，并与管芯的第一负载端子电连接。当然，可以存在多于一个这样的第一外部端子211，每个第一外部端子211连接到管芯的第一负载端子。此外，引线框架结构21的外部端子可以包括至少一个第二外部端子212，其延伸出封装覆盖区侧202和/或侧壁203之一(例如，延伸出与第一外部端子211可以延伸出的侧壁203相对布置的侧壁203，参见图1-3)并且与管芯的第二负载端子电连接。当然，可以存在多于一个这样的第二外部端子212，每个第二外部端子212连接到管芯的第二负载端子。此外，引线框架结构21的外部端子可以包括至少一个第三外部端子(未示出)和/或至少一个第四外部端子(未示出)，其延伸出封装覆盖区侧202和/或侧壁203之一，并且与管芯的控制端子(例如，栅极端子)和管芯的传感器端子(例如，电流传感器端子)电连接。当然，可以存在多于一个这样的第三/第四外部端子。
引线框架21的每个外部端子211、212可以被配置为例如通过焊接电气和机械地耦合到支撑件7。
在本说明书中，术语“外部”可以表示第一外部端子211和第二外部端子212可以被配置为通过封装主体20外部的部件电接触。
在一个实施例中，外部端子211、212是平面外部端子。例如，在本说明书中，术语“平面”可以表示第一端子211和第二端子212可以呈现出各自基本上平面的底表面，该底表面的大小为水平尺寸(例如沿着第一横向方向X和第二横向方向Y中的每一个)至少与相应的端子211、212的垂直尺寸(例如沿着垂直方向Z)一样大，如图1中示例性地所示。例如，引线框架21具有表面贴装配置。为此，外部端子211和212可以被配置为允许根据表面贴装技术安装封装2。此外，第一外部端子211和第二外部端子212中的每一个可以是根据表面贴装技术形成的所谓的扁平触点(也称为“端子焊盘”)。因此，封装2可以是无引线封装，例如SMD无引线封装。在另一个实施例中，外部端子211和212被配置为接触引脚或接触球。
外部端子211和212可以分开布置并且彼此电绝缘。
例如，在支撑件7上，第一外部端子211的第一接触区域可以与支撑件7的一个或多个第一导电迹线(未示出)(例如，铜线)电连接，并且第二外部端子212的第二接触区域可以与支撑件7的一个或多个第二导电迹线(未示出)(例如，铜线)电连接。
因此，由功率半导体管芯在第一负载端子和第二负载端子之间传导的负载电流可以通过第一外部端子211“离开”或相应地“进入”封装2，并且通过第二外部端子212“进入”或相应地“离开”封装2。
封装2还可以包括顶层22，顶层22布置在封装顶侧201并且与管芯的第二负载端子电连接，例如，也与第二外部端子212电连接。顶层22可以由导电材料制成。因此，顶层22可以呈现出与管芯的第二负载端子相同的电位，例如高电位(例如，漏极电位)。此外，顶层22可以与第一外部端子211电绝缘。
例如，顶层22布置为与封装顶侧201基本上共面；例如，顶层22不从封装顶侧201突出。
顶层22的水平表面面积可以达到封装顶侧201的总表面面积的至少50％、至少60％或甚至多于80％(但是小于100％)。该表面面积可暴露于封装主体20的环境，即顶层22的表面面积没有包封在封装主体20内，而是形成外墙的一部分。
封装2例如是顶侧冷却封装，其中，顶层22被配置为顶侧冷却部。例如，至少大部分要耗散的热量经由顶层22离开封装主体20。
现在更详细地参考图1-3，封装2还可以包括散热器3，散热器3布置在封装主体20的外部并且与顶层22电接触，散热器3的底表面32面向顶层22。散热器还具有顶表面31，其中，顶表面31的面积大于底表面31的面积。
因此，顶层22可以被配置为耦合到散热器3。例如，顶层22可以被配置为电连接到散热器3。因此，可以由例如铜或另一种导电材料制成的散热器可以呈现出与顶层22(即包封的管芯的第二负载端子)相同的电位。
当安装时，散热器3的底表面32可以布置为与顶层22基本上共面。此外，散热器3的底表面32可以呈现出与顶层22的水平表面面积一样大或更小的底表面面积。散热器3的顶表面31可以呈现出大约与封装2的覆盖区面积一样大的顶表面面积，其可以明显大于顶层22的表面面积。
在一个简单的形式中，散热器3可以是铜(或铝或钢等)主体，其布置为与顶层22电气接触和机械耦合；例如，主体可以焊接到顶层22，如将在下面更详细说明的。
在一个实施例中，散热器顶表面31的面积达到散热器底表面32的面积的至少120％、至少135％或甚至大于150％。此外，散热器底表面32的面积可以在顶层22的表面面积的80％至100％的范围内。例如，散热器底表面32的面积几乎与顶层22的表面面积一样大。为此，散热器底表面32的轮廓可以与顶层22的轮廓匹配，例如，如图4所示。但是，散热器底表面轮廓不必遵循由顶层22的局部突起221限定的轮廓截面。相反，散热器底表面32可以具有矩形的轮廓。
散热器顶表面31的面积可以在封装2的覆盖区面积的80％至120％的范围内。例如，散热器顶表面31的面积达到约覆盖区面积的100％。此外，散热器顶表面31可以具有适合于封装覆盖区域的轮廓的轮廓。
例如，散热器3包括从底表面32延伸到顶表面31的侧壁33，其中，至少一个侧壁33呈现出具有一个或多个非垂直部分的轮廓。可以设计非垂直部分，使得实现底表面32和顶表面31之间的表面面积的所述差异。因此，存在许多可能性来提供侧壁33的这种轮廓。
此外，封装主体20和散热器3可以以类似三明治的方式布置，根据这种方式，封装覆盖区侧202、封装顶侧201、顶层22、散热器底表面32和散热器顶表面31中的每一个基本上水平布置。
散热器3可以是单片式的。它可以由导电材料(例如铜或铝或钢)制成。散热器3例如通过焊接、烧结和/或胶粘安装到顶层22。例如，可以提供薄的导电互连层25，以便实现顶层22和散热器3之间的电气和机械连接。
例如，散热器3可靠地锁定到顶层22，例如以形封闭的方式连接到其上。
根据一个实施例(参见，例如，图2-3)，散热器顶表面31被配置为耦合到隔离层4，隔离层4在其另一侧被配置为耦合到热沉5。例如，隔离层4可以是所谓的K10箔。例如，隔离层4呈现出约.1mm的厚度和约2W/mK的导热率。隔离层4可以被配置为使热沉5和散热器3(其电连接到顶层22)彼此电绝缘。
例如，隔离层4呈现出达到顶层22的面积的至少120％的面积。隔离层4的面积可以与散热器顶表面31的面积一样大，因而大于散热器底表面32的面积。
因此，上述实施例包括认识到通过提供具有增大的顶表面面积31的散热器3，隔离层4的面积可以相应地增大。由此，可以显著改善从散热器3到热沉5的热传递。另外，由于可以形成散热器的侧壁33的轮廓和/或由于散热器底表面32的尺寸被设计为与顶层22一样大或者小于顶层22，因此可以确保散热器的导致表面增大的部分在空间上从封装顶表面201移位(例如，沿垂直方向Z)，使得可以更容易地满足关于例如爬电长度的安全要求。
尽管上面的说明示例性地针对单个封装20和单个散热器3，但是应该理解，散热器3也可以设计成覆盖多于一个封装主体的顶层。然而，同样根据这样的实施例，散热器的顶表面仍然应该大于覆盖多个顶层的散热器的底表面(并且因此也使多个顶层的电位相等)。
根据另一个实施例，提出了一种方法。该方法包括：提供包封功率半导体管芯的封装，封装具有封装主体，封装主体具有封装顶侧、封装覆盖区侧和封装侧壁，封装侧壁从封装覆盖区侧延伸到封装顶侧，其中，管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压，其中，所述封装包括：引线框架结构，引线框架结构被配置为将封装电气和机械地耦合到支撑件，其中封装覆盖区侧面向支撑件，引线框架结构包括至少一个第一外部端子，其延伸出封装覆盖区侧和/或封装侧壁之一，并与管芯的第一负载端子电连接；及顶层，布置在封装顶侧并与管芯的第二负载端子电连接。所述方法还包括提供与封装主体分离的散热器，散热器具有底表面和顶表面，顶表面的面积大于底表面的面积；将散热器安装到顶层上，散热器底表面面向顶层。
关于散热器和封装主体的示例性配置，参考上文。因此，经受该处理方法的散热器可以被设计为上述实施例的散热器3，并且经受该处理方法的封装主体(以及其包封的功率半导体管芯)可以被设计为上述实施例的封装主体20。这同样适用于支撑件，因此支撑件可以配置为上面所示的支撑件7。
将散热器3安装到顶层22上可以包括将散热器3焊接到顶层22、应用烧结处理步骤(例如，Ag烧结处理步骤)和/或应用胶粘处理步骤(例如，Ag-胶粘处理步骤)中的至少一种。
如上所述，散热器底表面32的轮廓可以匹配或相应地适合于顶层22的轮廓。因此，例如，当将散热器3焊接到顶层22时，由于局部突起221，无论焊接过程是否成功，都可以易于由人和/或控制设备视觉控制。这是因为在焊接期间，焊接材料的一小部分可以被向外推向顶层22的外部轮廓，因此在局部突起221上方的散热器侧壁33处变得可见。
此外，如上所述，封装主体20可以由成型料制成，其中成型料可以将顶层22在空间上限制在封装顶侧201(例如，如图4所示)处。因此，由于散热器底表面32的轮廓可以匹配或者相应地适合于顶层22的轮廓，所以可以根据自调整过程将散热器3安装到顶层22上；例如，当散热器3被焊接到顶层22时，正确地自动定向散热器3。
该方法可以进一步包括提供支撑件7，并且在将散热器3安装到顶层22之前，将至少一个外部端子211焊接到支撑件7。例如，将至少一个外部端子211焊接到支撑件7包括至少一个第一回流焊接处理步骤。
此后，可以将散热器3安装在顶层22上。例如，将散热器3安装到顶层22上包括至少一个第二回流焊接处理步骤。在另一个实施例中，将散热器3安装到顶层22上包括至少一个扩散焊接处理步骤。在另一个实施例中，将散热器3安装到顶层22上包括至少一个Ag烧结处理步骤。在又一个实施例中，将散热器3安装到顶层22上包括至少一个Ag胶粘处理步骤。
为了便于描述，使用诸如“之下”、“下方”、“下”、“上方”、“上”等的空间相对术语来便于解释一个元件相对于第二元件的定位。除了与图中所示的不同的取向之外，这些术语旨在包含相应装置的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各种元件、区域、部分等，并且也不旨在是限制性的。类似术语在整个说明书中指代类似的元件。
如本文所使用的，术语“具有”、“含有”、“包括”、“包含”、“呈现”等是开放式术语，其指示所述元件或特征的存在，但不排除另外的元件或特征。
考虑到上述变化和应用的范围，应该理解，本发明不受前述描述的限制，也不受附图的限制。相反，本发明仅受以下权利要求及其合法等同变换的限制。

Claims (25)

1.一种封装(2)，所述封装(2)包封功率半导体管芯，所述封装(2)具有封装主体(20)，所述封装主体(20)具有封装顶侧(201)、封装覆盖区侧(202)和封装侧壁(203)，所述封装侧壁(203)从所述封装覆盖区侧(202)延伸到所述封装顶侧(201)，其中，所述管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压，其中，所述封装(2)包括：
-引线框架结构(21)，所述引线框架结构(21)被配置为将所述封装(2)电气和机械地耦合到支撑件(7)，其中，所述封装覆盖区侧(202)面向所述支撑件(7)，所述引线框架结构(21)包括至少一个第一外部端子(211)，其延伸出所述封装侧壁(203)之一和/或所述封装覆盖区侧(202)，并与所述管芯的第一负载端子电连接；
-顶层(22)，所述顶层(22)布置在所述封装顶侧(201)并与所述管芯的所述第二负载端子电连接；以及
-散热器(3)，所述散热器(3)布置在所述封装主体(20)外部并与所述顶层(22)电接触，所述散热器(3)的底表面(32)面向所述顶层(22)，其中，所述散热器还具有顶表面(31)，所述顶表面(31)的面积大于所述底表面(32)的面积。
2.根据权利要求1所述的封装(2)，其中，所述散热器顶表面(31)的面积达到所述散热器底表面(32)的面积的至少120％。
3.根据权利要求1或2所述的封装(2)，其中，所述顶层(22)的表面面积达到所述封装顶侧(201)的总表面面积的至少50％且小于100％。
4.根据前述权利要求中任一项所述的封装(2)，其中，所述散热器底表面(32)的面积在所述顶层(22)的表面面积的80％至100％的范围内。
5.根据前述权利要求中任一项所述的封装(2)，其中，所述散热器底表面(32)的轮廓与所述顶层(22)的轮廓匹配。
6.根据前述权利要求中任一项所述的封装(2)，其中，所述散热器顶表面(31)的面积在所述封装(2)的覆盖区面积的80％至120％的范围内。
7.根据前述权利要求中任一项所述的封装(2)，其中，所述散热器(3)包括从所述底表面(32)延伸到所述顶表面(31)的侧壁(33)，其中，所述侧壁(33)中的至少一个呈现出具有一个或多个非垂直部分的轮廓。
8.根据前述权利要求中任一项所述的封装(2)，其中，所述封装覆盖区侧(202)、所述封装顶侧(201)、所述顶层(22)、所述散热器底表面(32)和所述散热器顶表面(31)中的每一个基本上水平布置。
9.根据前述权利要求中任一项所述的封装(2)，其中，所述顶层(22)布置为与所述封装顶侧(201)基本上共面。
10.根据前述权利要求中任一项所述的封装(2)，其中，所述散热器(3)的底表面(32)布置为与所述顶层(22)基本上共面。
11.根据前述权利要求中任一项所述的封装(2)，其中，所述散热器(3)是单片式的。
12.根据前述权利要求中任一项所述的封装(2)，其中，所述散热器(3)由导电材料制成。
13.根据前述权利要求中任一项所述的封装(2)，其中，所述散热器(3)焊接到所述顶层(22)。
14.根据前述权利要求中任一项所述的封装(2)，其中，所述散热器(3)可靠地锁定到所述顶层(22)。
15.根据前述权利要求中任一项所述的封装(2)，还包括导电互连层(25)，所述导电互连层(25)布置在所述散热器(3)和所述顶层(22)之间并与所述散热器(3)和所述顶层(22)中的每一个接触。
16.根据前述权利要求中任一项所述的封装(2)，其中，所述散热器顶表面(31)被配置为耦合到隔离层(4)，所述隔离层(4)在其另一侧被配置为耦合到热沉(5)，其中，所述隔离层(4)呈现出达到所述顶层(22)的面积的至少120％的面积。
17.根据前述权利要求中任一项所述的封装(2)，其中，所述封装(2)是顶侧冷却封装(2)，其中，所述顶层(22)被配置为顶侧冷却部。
18.根据前述权利要求中任一项所述的封装(2)，其中：
-所述封装顶侧(201)和所述封装覆盖区侧(202)中的每一个基本上水平地延伸；
-所述封装侧壁(203)基本上垂直地延伸；
-所述封装覆盖区侧(202)的最大水平延伸达到所述封装侧壁(203)的最大垂直延伸的至少两倍。
19.根据前述权利要求中任一项所述的封装(2)，其中，所述管芯的阻断电压达到至少50V，和/或其中，所述管芯包括单片式双向阻断和传导功率半导体开关。
20.根据前述权利要求中任一项所述的封装(2)，其中，所述封装(2)是SMD封装，例如无引线封装。
21.一种方法，包括提供包封功率半导体管芯的封装(2)，所述封装(2)具有封装主体(20)，所述封装主体(20)具有封装顶侧(201)、封装覆盖区侧(202)和封装侧壁(203)，所述封装侧壁(203)从所述封装覆盖区侧(202)延伸到所述封装顶侧(201)，其中，所述管芯具有第一负载端子和第二负载端子，并且被配置为阻挡施加在所述负载端子之间的阻断电压，其中，所述封装(2)包括：
-引线框架结构(21)，所述引线框架结构(21)被配置为将所述封装(2)电气和机械地耦合到支撑件(7)，其中，所述封装覆盖区侧(202)面向所述支撑件(7)，所述引线框架结构(21)包括至少一个第一外部端子(211)，其延伸出所述封装侧壁(203)之一和/或所述封装覆盖区侧(202)，并与所述管芯的第一负载端子电连接；
-顶层(22)，所述顶层(22)布置在所述封装顶侧(201)并与所述管芯的第二负载端子电连接；并且
其中，所述方法还包括：
-提供与所述封装主体(20)分离的散热器(3)，所述散热器(3)具有底表面(32)和顶表面(31)，所述顶表面(31)的面积大于所述底表面(32)的面积；
-将所述散热器(3)安装到所述顶层(22)上，其中，所述散热器底表面(32)面向所述顶层(22)。
22.根据权利要求21所述的方法，其中，所述散热器底表面(32)的轮廓与所述顶层(22)的轮廓匹配。
23.根据权利要求21或22所述的方法，还包括提供所述支撑件(7)，并且在将所述散热器(3)安装到所述顶层(22)之前，将所述至少一个外部端子(211)焊接到所述支撑件(7)。
24.根据权利要求23所述的方法，其中：
-将所述至少一个外部端子(211)焊接到所述支撑件(7)包括至少一个第一回流焊接处理步骤；并且
-将所述散热器(3)安装到所述顶层(22)上包括至少一个第二回流焊接处理步骤。
25.根据前述权利要求21至24中任一项所述的方法，其中，所述封装主体(20)由成型料制成，其中，所述成型料将所述顶层(22)在空间上限制在所述封装顶侧(201)处。
CN201811049585.0A 2017-09-08 2018-09-10 具有顶侧冷却部的smd封装 Active CN109473410B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017120747.3A DE102017120747B4 (de) 2017-09-08 2017-09-08 SMD-Gehäuse mit Oberseitenkühlung und Verfahren zu seiner Bereitstellung
DE102017120747.3 2017-09-08

Publications (2)

Publication Number Publication Date
CN109473410A true CN109473410A (zh) 2019-03-15
CN109473410B CN109473410B (zh) 2023-11-28

Family

ID=65441218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811049585.0A Active CN109473410B (zh) 2017-09-08 2018-09-10 具有顶侧冷却部的smd封装

Country Status (3)

Country Link
US (2) US10566260B2 (zh)
CN (1) CN109473410B (zh)
DE (1) DE102017120747B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018107094B4 (de) 2018-03-26 2021-04-15 Infineon Technologies Austria Ag Multi-Package-Oberseitenkühlung und Verfahren zu deren Herstellung
DE102019206523A1 (de) * 2019-05-07 2020-11-12 Zf Friedrichshafen Ag Leistungsmodul mit gehäusten Leistungshalbleitern zur steuerbaren elektrischen Leistungsversorgung eines Verbrauchers
DE102020130612A1 (de) * 2020-11-19 2022-05-19 Infineon Technologies Ag Package mit einem elektrisch isolierenden Träger und mindestens einer Stufe auf dem Verkapselungsmittel
CN116364673A (zh) * 2023-05-25 2023-06-30 华羿微电子股份有限公司 一种大功率芯片的tsop封装结构

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181007B1 (en) * 1998-06-02 2001-01-30 Fuji Electric Co., Ltd. Semiconductor device
US20010045644A1 (en) * 2000-01-13 2001-11-29 Chien-Ping Huang Semiconductor package having heat sink at the outer surface
JP2008028311A (ja) * 2006-07-25 2008-02-07 Mitsubishi Electric Corp 半導体装置
US20100148328A1 (en) * 2008-12-17 2010-06-17 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
CN102362347A (zh) * 2009-01-20 2012-02-22 阿尔特拉公司 具有布置在插入层上的电容器的集成电路封装件
US20120043662A1 (en) * 2010-02-01 2012-02-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device production method and semiconductor device
US20130003311A1 (en) * 2011-06-30 2013-01-03 Stmicroelectronics S.R.L. System with shared heatsink
US20160181187A1 (en) * 2014-12-19 2016-06-23 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame
CN105870095A (zh) * 2015-02-05 2016-08-17 英飞凌科技奥地利有限公司 在短边缘处具有接触销的半导体芯片封装结构
CN106469704A (zh) * 2015-08-20 2017-03-01 快捷半导体(苏州)有限公司 半导体芯片封装件、系统以及制造方法
CN106920783A (zh) * 2015-12-18 2017-07-04 英飞凌科技奥地利有限公司 具有改进的热和电性能的半导体装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272375A (en) 1991-12-26 1993-12-21 E. I. Du Pont De Nemours And Company Electronic assembly with optimum heat dissipation
JPH0846104A (ja) 1994-05-31 1996-02-16 Motorola Inc 表面実装電子素子およびその製造方法
JP3367299B2 (ja) 1994-11-11 2003-01-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
US6190945B1 (en) * 1998-05-21 2001-02-20 Micron Technology, Inc. Integrated heat sink
JP4173751B2 (ja) 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP2004349347A (ja) 2003-05-20 2004-12-09 Rohm Co Ltd 半導体装置
US7315077B2 (en) * 2003-11-13 2008-01-01 Fairchild Korea Semiconductor, Ltd. Molded leadless package having a partially exposed lead frame pad
KR101221805B1 (ko) 2006-03-03 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자용 패키지 및 패키지 어셈블리
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7763970B2 (en) 2008-02-27 2010-07-27 Infineon Technologies Ag Power module
US8354740B2 (en) 2008-12-01 2013-01-15 Alpha & Omega Semiconductor, Inc. Top-side cooled semiconductor package with stacked interconnection plates and method
JP5714916B2 (ja) * 2011-01-12 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8304871B2 (en) * 2011-04-05 2012-11-06 Texas Instruments Incorporated Exposed die package for direct surface mounting
JP5947537B2 (ja) 2011-04-19 2016-07-06 トヨタ自動車株式会社 半導体装置及びその製造方法
US9147637B2 (en) 2011-12-23 2015-09-29 Infineon Technologies Ag Module including a discrete device mounted on a DCB substrate
US9768087B2 (en) 2014-10-08 2017-09-19 Infineon Technologies Americas Corp. Compact high-voltage semiconductor package
JP6345342B2 (ja) 2015-04-15 2018-06-20 三菱電機株式会社 半導体装置
JP6565542B2 (ja) 2015-09-25 2019-08-28 トヨタ自動車株式会社 半導体装置
DE102015120396A1 (de) 2015-11-25 2017-06-01 Infineon Technologies Austria Ag Halbleiterchip-Package umfassend Seitenwandkennzeichnung

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181007B1 (en) * 1998-06-02 2001-01-30 Fuji Electric Co., Ltd. Semiconductor device
US20010045644A1 (en) * 2000-01-13 2001-11-29 Chien-Ping Huang Semiconductor package having heat sink at the outer surface
JP2008028311A (ja) * 2006-07-25 2008-02-07 Mitsubishi Electric Corp 半導体装置
US20100148328A1 (en) * 2008-12-17 2010-06-17 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
CN102362347A (zh) * 2009-01-20 2012-02-22 阿尔特拉公司 具有布置在插入层上的电容器的集成电路封装件
US20120043662A1 (en) * 2010-02-01 2012-02-23 Toyota Jidosha Kabushiki Kaisha Semiconductor device production method and semiconductor device
US20130003311A1 (en) * 2011-06-30 2013-01-03 Stmicroelectronics S.R.L. System with shared heatsink
US20160181187A1 (en) * 2014-12-19 2016-06-23 Shinko Electric Industries Co., Ltd. Semiconductor device and lead frame
CN105870095A (zh) * 2015-02-05 2016-08-17 英飞凌科技奥地利有限公司 在短边缘处具有接触销的半导体芯片封装结构
CN106469704A (zh) * 2015-08-20 2017-03-01 快捷半导体(苏州)有限公司 半导体芯片封装件、系统以及制造方法
CN106920783A (zh) * 2015-12-18 2017-07-04 英飞凌科技奥地利有限公司 具有改进的热和电性能的半导体装置

Also Published As

Publication number Publication date
DE102017120747B4 (de) 2020-07-30
CN109473410B (zh) 2023-11-28
US10566260B2 (en) 2020-02-18
US20190080980A1 (en) 2019-03-14
DE102017120747A1 (de) 2019-03-14
US10903133B2 (en) 2021-01-26
US20200144150A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
CN107170718B (zh) 半导体模块
JP6925279B2 (ja) パワーエレクトロニクスモジュール
US7759778B2 (en) Leaded semiconductor power module with direct bonding and double sided cooling
CN109473410A (zh) 具有顶侧冷却部的smd封装
CN110785838B (zh) 具有暴露的端子区域的树脂封装功率半导体模块
CN109473415A (zh) 具有顶侧冷却部的smd封装
CN108155168B (zh) 电子器件
CN108933124B (zh) 电子装置
US9129960B2 (en) Semiconductor device and manufacturing method thereof
US10699987B2 (en) SMD package with flat contacts to prevent bottleneck
CN113496977B (zh) 共源共栅半导体装置和制造方法
US11217511B2 (en) Quad package with conductive clips connected to terminals at upper surface of semiconductor die
US11901273B2 (en) Power module with press-fit contacts
CN110364499B (zh) 多封装顶侧冷却
WO2022056679A1 (zh) 功率模组及其制造方法、转换器和电子设备
CN114334893A (zh) 具有带有焊盘偏移特征的芯片载体的半导体封装
CN110998832B (zh) 半导体装置以及半导体模块
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
US11355424B2 (en) Multi-chip package
CN218299797U (zh) 一种多芯片合封的半导体封装结构
US20230027138A1 (en) Power module
CN112582386B (zh) 功率模块及其制备方法、电器设备
CN114823593A (zh) 一种双向开关的封装结构、半导体器件及功率变换器
JP2002110892A (ja) マルチチップ半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant