CN114334893A - 具有带有焊盘偏移特征的芯片载体的半导体封装 - Google Patents

具有带有焊盘偏移特征的芯片载体的半导体封装 Download PDF

Info

Publication number
CN114334893A
CN114334893A CN202111141251.8A CN202111141251A CN114334893A CN 114334893 A CN114334893 A CN 114334893A CN 202111141251 A CN202111141251 A CN 202111141251A CN 114334893 A CN114334893 A CN 114334893A
Authority
CN
China
Prior art keywords
carrier
semiconductor die
electrically
pad
electrically insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111141251.8A
Other languages
English (en)
Inventor
黄志洋
E·菲尔古特
颜台棋
吕志鸿
J·纳拉亚纳萨米
R·奥特伦巴
S·韦策尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/034,109 external-priority patent/US11676879B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114334893A publication Critical patent/CN114334893A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及具有带有焊盘偏移特征的芯片载体的半导体封装。一种半导体封装包括：载体，具有电绝缘主体和在电绝缘主体的第一侧处的第一接触结构；以及半导体管芯，具有附接到载体的第一接触结构的第一焊盘，第一焊盘处于源极或发射极电位。第一焊盘与半导体管芯的边缘向内隔开第一距离。半导体管芯具有在边缘和第一焊盘之间的边缘终止区域。载体的第一接触结构与半导体管芯的边缘向内隔开大于第一距离的第二距离，使得在半导体管芯的正常操作期间在载体的方向上从边缘终止区域发出的电场不会到达载体的第一接触结构。还提供了制造方法。

Description

具有带有焊盘偏移特征的芯片载体的半导体封装
技术领域
本发明总体上涉及半导体封装，并且特别地涉及具有带有焊盘偏移特征的芯片载体的半导体封装。
背景技术
半导体封装的冷却对于功率应用是一个挑战。对于高温化合物半导体(如GaN和SiC)，增加了这种挑战性。没有充分冷却，就不能实现化合物半导体的全部性能和潜力。冷却性能受到半导体封装中的金属(例如Cu)量和芯片(管芯)界面的互连面积/技术的限制。
芯片封装比(chip to package ratio)是通常未得到优化的另一个参数，尤其是对于其中爬电距离要求倾向于导致较大封装的高压应用。对于诸如GaN和SiC等化合物半导体，这个问题更加严重，因为在效率较高的情况下，芯片尺寸可能缩小。然而，必须保持爬电距离。这导致了小于最优的芯片封装比。
因此，需要一种提供更优冷却和芯片封装比的功率半导体封装技术。
发明内容
根据半导体封装的实施例，半导体封装包括：载体，具有第一侧和与第一侧相对的第二侧，所述第一侧具有多个接触结构；半导体管芯，具有第一侧和与第一侧相对的第二侧，所述半导体管芯的第一侧具有附接到所述载体的第一侧处的所述多个接触结构的多个焊盘；金属板，附接到所述半导体管芯的第二侧，所述金属板具有的尺寸与所述载体的尺寸无关，而是基于由所述半导体管芯所呈现的预期热负载；以及密封剂，由载体和金属板限定并且横向围绕半导体管芯的边缘。
根据方法的实施例，所述方法包括：提供具有彼此互连的多个载体的载体片，所述载体中的每一个载体具有第一侧和与第一侧相对的第二侧，第一侧具有多个接触结构；将半导体管芯附接到所述载体中的每一个载体，每个半导体管芯具有第一侧和与第一侧相对的第二侧，每个半导体管芯的第一侧具有附接到对应所述载体的第一侧处的所述多个接触结构的多个焊盘；在附接所述半导体管芯之后，将所述载体片切单成分离的部分封装，所述部分封装中的每一个部分封装包括所述载体中的一个载体和附接到该载体的所述半导体管芯；将金属片附接到所述部分封装的所述半导体管芯的第二侧，所述部分封装通过所述金属片互连；将密封剂分配到所述金属片上并围绕所述半导体管芯中的每一个半导体管芯的边缘；固化所述密封剂；以及在相邻的半导体管芯之间切断金属片以形成整个半导体封装，整个半导体封装中的每一个整个半导体封装具有从金属片上切断的金属板，并且该金属板具有的尺寸与包括在整个半导体封装中的载体的尺寸无关，而且基于由包括在整个半导体封装中的半导体管芯所呈现的预期热负载。
根据半导体封装的另一实施例，所述半导体封装包括：载体，具有第一侧和与第一侧相对的第二侧，第一侧具有多个接触结构；垂直功率半导体管芯，具有第一侧和与第一侧相对的第二侧，垂直功率半导体管芯的第一侧具有源极焊盘和栅极焊盘，源极焊盘附接到载体的第一侧处的接触结构中的一个或多个第一接触结构，栅极焊盘附接到载体的第一侧处的接触结构中的第二接触结构，垂直功率半导体管芯的第二侧具有漏极焊盘；衬底，具有在电绝缘衬底的第一侧处的第一图案化金属体和在所述电绝缘衬底的与第一侧相对的第二侧处的第二图案化金属体，所述第一图案化金属体附接到所述垂直功率半导体管芯的第二侧处的所述漏极焊盘，所述衬底具有的尺寸与所述载体的尺寸无关，而是基于由所述垂直功率半导体管芯所呈现的预期热负载；以及密封剂，由载体和衬底限定并横向围绕垂直功率半导体管芯的边缘。
根据半导体封装的另一实施例，所述半导体封装包括：载体，具有第一侧和与第一侧相对的第二侧，第一侧具有多个接触结构；半导体管芯，具有第一侧和与第一侧相对的第二侧，所述半导体管芯的第一侧具有附接到所述载体的第一侧处的所述多个接触结构的多个焊盘；金属板，附接到所述半导体管芯的第二侧；以及密封剂，由载体和金属板限定并且横向围绕半导体管芯的边缘，其中，金属板在平行于金属板和载体的二维平面的第一方向上的尺寸大于所述载体在第一方向上的尺寸，其中，金属板在二维平面中垂直于第一方向的第二方向上的尺寸大于或小于所述载体在第二方向上的尺寸。
根据半导体封装的另一实施例，所述半导体封装包括：载体，具有电绝缘主体和在所述电绝缘主体的第一侧处的第一接触结构；以及半导体管芯，具有附接到载体的第一接触结构的第一焊盘，第一焊盘处于源极或发射极电位，其中，第一焊盘与半导体管芯的边缘向内隔开第一距离，其中，半导体管芯具有在边缘和第一焊盘之间的边缘终止区域(edgetermination region)，其中，载体的第一接触结构与半导体管芯的边缘向内隔开大于第一距离的第二距离，使得在半导体管芯的正常操作期间在载体的方向上从边缘终止区域发出的电场不会到达载体的第一接触结构。
根据制造半导体封装的方法的实施例，该方法包括：提供载体，所述载体具有电绝缘主体和在所述电绝缘主体的第一侧处的第一接触结构；以及将半导体管芯的第一焊盘附接到载体的第一接触结构，第一焊盘处于源极或发射极电位，其中，第一焊盘与半导体管芯的边缘向内隔开第一距离，其中，半导体管芯具有在边缘和第一焊盘之间的边缘终止区域，其中，载体的第一接触结构与半导体管芯的边缘向内隔开大于第一距离的第二距离，使得在半导体管芯的正常操作期间在载体的方向上从边缘终止区域发出的电场不会到达载体的第一接触结构。
本领域技术人员在阅读以下具体实施方式并查看附图后将认识到附加特征和优点。
附图说明
附图中的元件不一定相对于彼此成比例。相同的附图标记表示相应的类似部件。各种所示实施例的特征可以组合，除非它们彼此排斥。实施例在附图中被示出并在随后的说明书中被详细说明。
图1示出了半导体封装的截面图。
图2A至2C示出了半导体封装的另一实施例的不同视图。
图3A示出了横向功率半导体管芯的实施例的平面图。
图3B示出了用于容纳图3A所示的横向功率半导体管芯的芯片载体的相应接触结构布局的透视图。
图4A至4C示出了在不同组装级别的芯片载体的透视图。
图5至8示出了根据附加实施例的半导体封装的相应截面图。
图9A和9B示出了制造半导体封装的方法。
图10示出了在图9A和9B的方法中使用的金属片的一个实施例的平面图。
图11示出了在图9A和9B的方法中使用的金属片的另一个实施例的平面图。
图12示出了具有带有焊盘偏移特征的芯片载体的半导体封装的截面图。
图13示出了具有带有焊盘偏移特征的芯片载体的另一半导体封装的截面图。
图14示出了具有带有焊盘偏移特征的芯片载体的另一半导体封装的截面图。
图15示出了具有带有焊盘偏移特征的芯片载体的另一半导体封装的截面图。
具体实施方式
本文描述的实施例提供了一种半导体封装，其包括芯片(管芯)载体和金属板，金属板具有的尺寸与芯片载体尺寸无关，而是替代地基于由附接到芯片载体的每个半导体管芯所呈现的预期热负载。术语“管芯”和“芯片”在本文中可互换地使用，以指代在一片半导体材料上形成的电子器件或电路。金属板可以具有比芯片载体更大的占用面积和/或不同的尺寸。芯片载体往往比金属板更昂贵，因此芯片载体的尺寸可能受到限制，以在不会不利地影响金属板的设计和尺寸的情况下降低封装的总成本。因此，芯片载体和金属板的尺寸是独立的，并且金属板可以被设计成优化半导体封装的热性能。
接下来，参考附图描述功率半导体模块的示例性实施例。
图1示出了半导体封装100的截面图。半导体封装100包括具有第一侧104和与第一侧104相对的第二侧106的芯片载体102。芯片载体102的第一侧104具有接触结构108。芯片载体102可以是电路板，例如单层或多层PCB(印刷电路板)、引线框、DCB(直接铜接合)衬底、AMB(活性金属钎焊)衬底、IMS(绝缘金属衬底)等。例如，在DCB衬底的情况下，载体102可以包括接合到陶瓷基底114的一侧或两侧104、106的铜片110、112。每个铜片110、112可以是图案化的或未图案化的。例如，顶部铜片110可以图案化为在芯片载体102的第一侧104处的接触结构108。接触结构108可以包括接合焊盘或类似结构。接触结构108还可以包括用于在芯片载体102的第一侧104处提供信号重新分配的金属迹线。焊料掩模109可以被提供在芯片载体102的一侧或两侧104、106处。在低复杂度芯片(管芯)焊盘布局(例如，诸如在管芯一侧的源极和栅极焊盘以及在管芯相对侧的漏极焊盘)的情况下，芯片载体102可以是引线框，并且接触结构108可以由引线框的引线形成。在此情况下，引线框的一条或多条第一引线可以附接到管芯的源极焊盘，且引线框的至少一条额外引线可以附接到管芯的栅极焊盘。
芯片载体102可以提供载体102的第一侧104和第二侧106之间的信号布线。例如，在PCB的情况下，芯片载体102可以在电路板的第一侧104处具有图案化金属层110，并且该图案化金属层110形成多个接触结构108。电路板还可以在电路板的第二侧106处具有图案化金属层112，其被图案化成不同于电路板的第一侧104处的图案化金属层110。电路板的第二侧106处的图案化金属层112可以被配置为容纳半导体封装100将被附接的电路板的连接盘图案(land pattern)。连接盘图案包括半导体封装100将被焊接到的电路板的焊盘。
半导体封装100还包括至少一个附接到芯片载体102的半导体管芯116。半导体管芯116具有第一侧118和与第一侧118相对的第二侧120。半导体管芯116的第一侧118具有附接到在芯片载体102的第一侧104处的接触结构108的(接触)焊盘122。管芯焊盘122可以通过管芯附接材料124(例如焊膏、烧结膏、胶等)附接到载体接触结构108。
在横向器件的情况下，到半导体管芯116的所有功率连接和信号连接都是经由管芯116的第一侧118处的管芯焊盘122来进行的。例如，在横向GaN功率HEMT(高电子迁移率晶体管)的情况下，经由管芯116的第一侧118处的管芯焊盘122进行源极、漏极和栅极连接。在垂直器件的情况下，在管芯116的第二侧120处进行到半导体管芯116的一些功率连接和甚至可能的信号连接。例如，在垂直功率MOSFET(金属氧化物半导体场效应晶体管)或垂直IGBT(绝缘栅双极晶体管)的情况下，例如在Si、SiC或其他半导体器件的情况下，经由管芯116的第一侧118处的管芯焊盘122进行源极/发射极和栅极连接，并且在管芯116的第二侧120处进行漏极/集电极连接。
多于一个半导体管芯116可以附接到芯片载体102，并且封装100可以包括多于一个芯片载体102。例如，功率晶体管和/或功率二极管可以在封装100内以半桥或全桥配置进行电连接。在该示例中，半导体封装100被配置为功率整流器。然而，这仅是示例。包括在封装100中的每个半导体管芯116可以在封装100内和/或外电连接以形成任何类型的电路或电路部分。
半导体封装100还包括附接到半导体管芯116的第二侧120的金属板126。金属板126可以通过诸如焊膏、烧结膏、导热(且可能导电)粘合剂等之类的接合材料128附接到半导体管芯116的第二侧120。密封剂130由芯片载体102和金属板126限定，并且横向围绕半导体管芯116的边缘132。
金属板126具有的尺寸与芯片载体102的尺寸无关，而是替代地基于由附接到芯片载体102的每个半导体管芯116所呈现的预期热负载。在一个实施例中，金属板126在平行于金属板126和芯片载体102的二维平面的第一方向(图1中的x或z方向)上的尺寸大于芯片载体102在第一方向上的尺寸。金属板126在二维平面中垂直于第一方向的第二方向(图1中的x或z方向中的另一方向)上的尺寸大于或小于芯片载体102在第二方向上的尺寸。图1中的二维平面由x和z方向定义。
在一个实施例中，金属板126是一片冲压的铜金属。然而，也可以使用其他金属或金属合金，例如Al、AlSiCu等。
单独地或额外地，金属板126可以大于半导体管芯116和芯片载体102两者。
单独地或额外地，密封剂130可以包括硅树脂、双马来酰亚胺三嗪(BT)环氧树脂或其他类型的环氧树脂、具有至少175℃(例如200℃或更高)的操作温度的任何聚合物材料等。另一方面，模制化合物通常具有150℃或更低的操作温度。可适合作为密封剂130且具有高熔点的硅基材料的示例是顶部包封材料(glob top material)。密封剂130可以具有与模制化合物相比相对低的模量(软)。对于CTE(热膨胀系数)失配或热机械应力，密封剂130吸收大部分应力。即，密封剂130可以具有相对高的CTE和相对低的模量。
单独地或额外地，半导体管芯116的半导体材料可以由单一种类半导体(例如，Si)形成，或可以是化合物半导体(例如，GaN、SiC、GaAs等)。
图2A至2C示出了半导体封装200的另一实施例的不同视图，该半导体封装200包括芯片载体102和金属板126，该金属板126具有的尺寸与芯片载体尺寸无关，而是替代地基于由附接到芯片载体102的每个半导体管芯116所呈现的预期热负载。图2A示出了封装200的截面图，图2B示出了封装200的顶视平面图，而图2C示出了封装200的底视平面图。
根据图2A至2C所示的实施例，金属板126在二维平面的第一方向(z方向)上的尺寸(m1)大于芯片载体102在第一方向上的尺寸(c1)。金属板126在二维平面的第二方向(x方向)上的尺寸(m2)小于芯片载体102在第二方向上的尺寸(c2)。第二方向(x方向)垂直于第一方向(z方向)，并且二维平面平行于金属板126和芯片载体102。
此外，根据图2A至2C所示的实施例，在金属板126位于芯片载体102上方的平面图中，围绕芯片载体102的外围设置的一个或多个接触结构202是至少部分可见的，如图2B所示。这种接触结构配置允许对外围接触结构202和半导体封装200最终被安装到的板或其他衬底(未示出)之间的接合进行目视检查。
图3A示出了图1和图2A-2C中所示的半导体管芯116是横向功率半导体管芯300的实施例的平面图。图3B示出了在芯片载体102的第一侧104处的相应接触结构布局的透视图，其中芯片载体102用于容纳图3A所示的横向功率半导体管芯300。
根据该实施例，横向功率半导体管芯300在横向功率半导体管芯300的第一侧302具有单个源极焊盘“S”、单个漏极焊盘“D”和单个栅极焊盘“G”。横向功率半导体管芯300以倒装芯片配置附接到芯片载体102，其中焊盘“S”、“D”、“G”面向芯片载体102的接触结构108。
横向功率半导体管芯300的单个源极焊盘“S”附接到在芯片载体102的第一侧104处的接触结构108中的第一接触结构304。横向功率半导体管芯300的单个漏极焊盘“D”附接到在芯片载体102的第一侧104处的接触结构108中的第二接触结构306。横向功率半导体管芯300的单个栅极焊盘“G”附接到在芯片载体102的第一侧104处的接触结构108的第三接触结构308。
根据图3A和3B所示的实施例，芯片载体102被实现为引线框。如本文所使用的术语“引线框”是指半导体封装内部的金属结构，其将信号从半导体管芯116/300传送到外部。引线框可以被制造为面板的一部分，其中各个引线框作为单元通过连接结构被固定到外围区域。随后例如在模制之后切断连接结构以产生单独的封装。半导体封装300可以包括多于一个的引线框，这取决于封装300中所包括的一个或多个器件的类型。
在图3B中，芯片载体102的接触结构108中的第一接触结构304是引线框的第一引线。接触结构108中的第二接触结构306是引线框的第二引线。接触结构108中的第三接触结构308是引线框的第三引线。
图3A和3B所示的芯片载体配置可以用于容纳横向功率半导体管芯，因为管芯的所有功率(例如源极和漏极)焊盘和信号(例如栅极)焊盘设置在管芯的同一侧。在此情况下，引线框的第一引线304可以附接到管芯的源极焊盘，引线框的第二引线306可以附接到管芯的漏极焊盘，且引线框的第三引线308可以附接到管芯的栅极焊盘，所有焊盘均在管芯的同一侧。在主电流通路位于管芯的相对侧之间的垂直功率半导体管芯的情况下，电源端子被设置在管芯的相对侧。在此情况下，引线框的第一引线304和第二引线306可以附接到管芯的源极焊盘，且引线框的第三引线308可以附接到管芯的栅极焊盘。在该垂直器件示例中，通过金属板126提供到管芯的漏极连接。
如本文先前所述，可以使用其他类型的芯片载体。芯片载体的类型可以取决于包括在封装中的器件的类型和封装设计所针对的应用的类型。
图4A至4C示出了根据实施例的在不同组装级别的芯片载体102的透视图。图4A示出了完全组装的芯片载体102。根据该实施例，芯片载体102被实现为电路板，例如单层或多层PCB。焊料掩模400可以被施加到芯片载体102的正面104。诸如焊膏、烧结膏、胶等之类的管芯附接材料(未示出)可以被施加到芯片载体102的第一侧104处的接触结构108。可以通过诸如模版(stencil)或丝网印刷之类的印刷工艺或分配或喷射工艺等施加管芯附接材料。
图4A至4C所示的芯片载体实施例比图3B所示的芯片载体实施例更复杂。然而，图4A至4C所示的芯片载体实施例可容纳的半导体管芯的类型与图3B所示的芯片载体实施例可容纳的半导体管芯的类型相同，但图4A至4C所示的芯片载体实施例具有更复杂的接触焊盘配置。
例如，在芯片载体102的第一侧104处的接触结构108中的第一接触结构402可以被配置用于附接到横向功率晶体管管芯的栅极焊盘。在芯片载体102的第一侧104处的接触结构108中的一组第二接触结构404可以被配置用于附接到横向功率晶体管管芯的相应源极焊盘。在芯片载体102的第一侧104处的接触结构108中的一组第三接触结构406可以被配置用于附接到横向功率晶体管管芯的相应漏极焊盘。
图4B示出了芯片载体102，其中去除了焊料掩模400，从而暴露出下面的电绝缘衬底408。将金属化层410图案化为三个分离的部分412、414、416。第一部分412连接到在芯片载体102的第一侧104处的栅极接触结构402。第二部分414连接到在芯片载体102的第一侧104处的源极接触结构404。第三部分416连接到在芯片载体102的第一侧104处的漏极接触结构406。
图4C示出了金属过孔418，该金属过孔418将芯片载体102的第一侧104处的不同接触结构402、404、406连接到芯片载体102的第二侧106处的对应图案化金属部分(在视图之外)。
被设计成附接到图4A到4C中所示的芯片载体102的横向功率半导体管芯在功率半导体管芯的要安装到芯片载体102的一侧具有多个源极焊盘、多个漏极焊盘和一个栅极焊盘。例如，横向功率半导体管芯可以是横向GaN功率半导体管芯、横向Si功率半导体管芯、横向SiC功率半导体管芯等。在封装组装期间，横向功率半导体管芯的源极焊盘附接到在芯片载体102的第一侧104处的第一组接触结构404。横向功率半导体管芯的漏极焊盘附接到在芯片载体102的第一侧104处的第二组接触结构406。横向功率半导体管芯的栅极焊盘附接到在芯片载体102的第一侧104处的附加接触结构402。
图5示出了半导体封装500的截面图。图5所示的实施例与图1所示的实施例相似。然而，不同的是，金属板126在半导体管芯116和载体102两者的外围之外在朝向芯片载体102的方向(y方向)上弯曲。这种金属板配置允许金属板126的端部502接触或安装到另一衬底，例如封装500将要安装到的电路板。在垂直半导体管芯的情况下，半导体管芯116的第一侧118处的栅极焊盘504和源极焊盘506可以附接到芯片载体102的第一侧104处的接触结构108。半导体管芯116的第二侧120处的漏极焊盘508可以附接到金属板126。可以通过金属板126的一个或两个向下弯曲的端部502将半导体管芯116的漏极连接通向应用板(未示出)。
图6示出了半导体封装600的截面图。图6所示的实施例与图5所示的实施例相似。然而，不同的是，金属板126的端部502不以与图5中相同的方式弯曲。
图7示出了半导体封装700的截面图。图7所示的实施例与图5和6所示的实施例相似。然而，不同的是，诸如金属球、金属块、金属条、金属柱等之类的金属连接器702在金属板126的附接到半导体管芯116的一侧704处附接到金属板126。金属连接器702与半导体管芯116和芯片载体102二者横向隔开。金属连接器702具有等于或大于半导体管芯116和芯片载体102的组合高度的高度“H_ball”。金属连接器702可以经由诸如焊膏、烧结膏等之类的接合材料706附接到金属板126。
图8示出了半导体封装800的截面图。半导体封装800包括具有第一侧104和与第一侧104相对的第二侧106的芯片载体102。芯片载体102的第一侧104具有接触结构108。具有第一侧118和与第一侧118相对的第二侧120的垂直功率半导体管芯116附接到芯片载体102。垂直功率半导体管芯116的第一侧118具有源极焊盘506和栅极焊盘504，源极焊盘506附接到在芯片载体102的第一侧104处的接触结构108中的一个或多个第一接触结构，而栅极焊盘504附接到在载体102的第一侧104处的接触结构108中的第二接触结构。垂直功率半导体管芯116的第二侧120具有漏极焊盘508。
半导体封装800还包括衬底802，例如DCB衬底，其具有在电绝缘衬底808的第一侧806处的第一图案化金属体804和在电绝缘衬底808的与第一侧806相对的第二侧812处的第二图案化金属体810。第一图案化金属体804例如经由诸如焊膏、烧结膏、导电粘合剂等之类的接合材料128附接到在垂直功率半导体管芯116的第二侧120处的漏极焊盘508。衬底802具有的尺寸与芯片载体102的尺寸无关，而是替代地基于由垂直功率半导体管芯116所呈现的预期热负载。由芯片载体102和衬底802限定的密封剂130横向围绕垂直功率半导体管芯116的边缘132。一个或多个金属连接器814可以附接到衬底802的第一图案化金属体804。每个金属连接器814与垂直功率半导体管芯116和芯片载体102二者横向隔开。每个金属连接器814具有等于或大于垂直功率半导体管芯116和芯片载体102的组合高度的高度“H_ball”。每个金属连接器814可以经由诸如焊膏、烧结膏等之类的接合材料816附接到衬底802的第一图案化金属体804。
图9A和9B示出了制造本文所述的半导体封装的方法。在步骤1中，提供具有多个彼此互连的芯片载体102的载体片900。每个芯片载体102具有第一侧104和与第一侧104相对的第二侧106，第一侧104具有接触结构108，如本文先前所述。
在步骤2中，将诸如焊膏、烧结膏、胶等之类的管芯附接材料124放置在每个芯片载体102的接触结构108上。可以通过诸如模板或丝网印刷等印刷工艺或分配或喷射工艺等来施加管芯附接材料124。
在步骤3中，将至少一个半导体管芯116附接到芯片载体102中的每一个芯片载体102。每个半导体管芯116具有第一侧118和与第一侧118相对的第二侧120，每个半导体管芯116的第一侧118具有附接到在对应载体102的第一侧104处的接触结构108的多个焊盘122，如本文先前所述。
在步骤4中，通过诸如锯割、激光切割、冲压等之类的切单工艺903将载体片900切单成分离的部分封装902。每个部分封装902包括芯片载体102中的一个芯片载体和附接到该载体102的每个半导体管芯116。
在步骤5中，完成切单工艺，这产生物理上分离的部分半导体封装904。
在步骤6a中，提供金属片906。在一个实施例中，金属片906是Cu片。然而，其他材料也可以用于金属片906，例如Al、AlSiCu等。
在步骤6b中，将诸如焊膏、烧结膏、导热(以及可能导电)粘合剂等之类的接合材料128施加到金属片906。
在步骤7中，将金属片906经由对应的接合材料128附接到部分封装902的半导体管芯116的第二侧120。在焊膏作为接合材料128的情况下，管芯附接工艺可以包括焊料回流。不管所使用的接合材料128的类型如何，部分封装902通过金属片906互连。
在步骤8中，将密封剂130分配到金属片906上并围绕每个半导体管芯116的边缘132。密封剂130可以包括硅树脂、BT环氧树脂或其他类型的环氧树脂、具有至少175℃(例如，200℃或更高)的操作温度的任何聚合物材料等。
在步骤9中，固化封装剂130。固化工艺取决于所使用的密封剂的类型。例如，固化工艺可以包括加热、UV固化等。
在步骤10中，在不同部分封装904的半导体管芯116中的相邻半导体管芯之间切断金属片906以形成整个半导体封装908。整个半导体封装908中的每一个整个半导体封装908具有从金属片906切断的金属板126，并且金属板126具有的尺寸与包括在整个半导体封装908中的芯片载体102的尺寸无关，而是替代地基于由包括在整个半导体封装908中的每个半导体管芯116所呈现的预期热负载。用于在不同部分封装904的半导体管芯116中的相邻半导体管芯之间切断金属片906的封装切单工艺910可以包括锯割、激光切割、冲压等。
图10示出了图9A和9B所示的金属片906的一个实施例的平面图。根据该实施例，每个金属板126在平行于金属板126和芯片载体102的二维平面的第一方向(图10中的x方向)上的尺寸大于芯片载体102在第一方向上的尺寸。每个金属板126在二维平面中垂直于第一方向的第二方向(图10中的z方向)上的尺寸与芯片载体102在第二方向上的尺寸相同。图10中的二维平面由x和z方向定义。
图11示出了图9A和9B所示的金属片906的另一实施例的平面图。根据该实施例，每个金属板126在平行于金属板126和芯片载体102的二维平面的第一方向(图11中的x方向)上的尺寸大于芯片载体102在第一方向上的尺寸。每个金属板126在二维平面中垂直于第一方向的第二方向(图11中的z方向)上的尺寸小于芯片载体102在第二方向上的尺寸，使得随后能够对每个芯片载体102的外围接触结构202与每个芯片载体102最终安装到的板或其他衬底(未示出)之间的接合进行视觉检查。图11中的二维平面由x和z方向定义。
本文描述的实施例提供了一种能够进行双侧冷却的封装构思，其中封装可以具有过大尺寸的顶部金属结构，以便在适用的情况下获得最优的冷却表面积和最小的爬电距离。可以使与载体上芯片的互连面积和与芯片互连界面的互连面积都达到最大。具有低应力和高温特性的密封剂可以用于密封管芯。
接下来描述具有带有焊盘偏移特征的芯片载体的半导体封装的实施例。本文先前描述的特征可以与以下半导体封装实施例中的任意半导体封装实施例组合使用。
图12示出了具有焊盘偏移特征的半导体封装1200的截面图，该焊盘偏移特征满足间隙要求，且不需要专用工具或附加部件或工艺步骤。根据该实施例，半导体封装1200包括芯片载体1202，芯片载体1202具有电绝缘主体1204和在电绝缘主体1204的第一侧1208处的第一接触结构1206。至少一个半导体管芯1210附接到芯片载体1202。半导体管芯1210可以是Si功率MOSFET、IGBT、SiC MOSFET、GaN HEMT等，并且具有例如在数百到数千伏的范围内的高击穿电压。
半导体管芯1210具有附接到载体1202的第一接触结构1206的第一焊盘1212。第一焊盘1212处于包括在半导体管芯1210中的晶体管器件的源极(S)或发射极(E)电位。第一焊盘1212与半导体管芯1210的边缘1214向内隔开第一距离d1。半导体管芯1210具有在管芯边缘1214与第一焊盘1212之间的边缘终止区域1216。
在半导体管芯1210的正常(非故障)操作期间，边缘终止区域1216远离管芯边缘1214并沿载体1202的方向引导电场(“E场”)。在半导体管芯1210的正常操作期间从边缘终止区域1216向外发出的电场可以在例如100至500μm∝V的范围内。图12中提供的放大图示出了从边缘终止区域1216向外发出的电场沿着朝向载体1202的方向。
为了确保管芯1210的边缘终止区域1216与载体1202的第一接触结构1206之间的适当间隙，载体1202的第一接触结构1206与半导体管芯1210的边缘1214向内隔开大于第一距离d1的第二距离d2。因此，在半导体管芯1210的正常操作期间在载体1202的方向上从边缘终止区域1216发出的电场不会到达载体1202的第一接触结构1206，从而确保了适当的间隙，这对于在数百到数千伏的范围内的高电压应用尤其具有挑战性。
d2＞d1的程度取决于管芯1210的边缘终止区域1216与载体1202的第一接触结构1206之间的间隙要求，这又取决于封装1200的电压等级和用于管芯载体1202的电绝缘主体1204的材料类型。在一个实施例中，载体1202的面向半导体管芯1210的第一焊盘1212的第一接触结构1206的表面的面积小于半导体管芯1210的面向载体1202的第一接触结构1206的第一焊盘1212的表面的面积。即，载体1202的第一接触结构1206可以具有比半导体管芯1210的第一焊盘1212小的占用面积(面积)。
载体1202还具有在电绝缘主体1204的与第一侧1208相对的第二侧1220处的导电结构1218。导电结构1218电连接到第一接触结构1206，并且覆盖半导体管芯1210的边缘终止区域1216的至少一部分。
载体1202具有在电绝缘主体1204的第一侧1208与第二侧1220之间的厚度tC，该厚度tC满足管芯1210的边缘终止区域1216与载体1202的电绝缘主体1204的第二侧1220处的导电结构1218之间的间隙要求。因此，在半导体管芯1210的正常操作期间在载体1202的方向上从边缘终止区域1216发出的电场不会到达电绝缘主体1204的第二侧1220处的导电结构1218。
如图12的放大图所示，在半导体管芯1210的正常操作期间从边缘终止区域1216朝向载体1202向外发出的电场不受芯片载体1202的金属结构1206、1218的干扰。在一个实施例中，载体1202在电绝缘主体1204的第一侧1208和第二侧1220之间的厚度tC在100μm至800μm的范围内，以确保适当的间隙。
利用上述在芯片载体1202处实现的焊盘偏移特征，当使用管芯附接材料1222将半导体管芯1210附接到载体1202时，可以使用源极/发射极面向下的安装配置，管芯附接材料1222例如是焊料、粘合剂等，并且具有厚度tDA。不需要附加的部件(例如，中介层)、工艺步骤或专用工具来满足间隙要求。在电绝缘主体1204的第一侧1208和/或第二侧1220处具有电布线能力的任何类型的芯片载体可以被用作图12中的芯片载体1202。
在一个实施例中，载体1202是直接铜接合(DCB)衬底、活性金属钎焊(AMB)衬底或绝缘金属衬底(IMS)，其在电绝缘主体1204的第一侧1208具有厚度为tPM1的第一图案化金属体1224。第一图案化金属体1224包括载体1202的第一接触结构1206。第一图案化金属体1224还可以包括在电绝缘主体1204的第一侧1208处的第二接触结构1226。第二接触结构1226与第一接触结构1206电隔离。半导体管芯1210可以具有附接到载体1202的第二接触结构1226的第二焊盘1228，在晶体管器件包括在半导体管芯1210中的情况下，第二焊盘1228是控制端子焊盘，例如栅极焊盘。
芯片载体1202还可以包括在电绝缘主体1204的第二侧1220处的第二图案化金属体1230。第二图案化金属体1230包括载体1202的导电结构1218。电绝缘主体1204的第二侧1220处的导电结构1218可以通过导电过孔1232电连接到电绝缘主体1204的第一侧1208处的第一接触结构1206，所述导电过孔1232延伸穿过电绝缘主体1204，在DCB衬底、AMB衬底或IMS的情况下，电绝缘主体1204可以包括例如陶瓷。
电绝缘主体1204的第二侧1220处的导电结构1218覆盖半导体管芯1210的边缘终止区域1216的至少一部分。电绝缘主体1204在电绝缘主体1204的第一侧1208与第二侧1220之间具有厚度tC，该厚度tC满足半导体管芯1210的边缘终止区域1216与形成在载体1202的第二图案化金属体1230中的导电结构1218之间的间隙要求。例如，管芯附接材料1222的厚度tDA可以是约20μm，第一图案化金属体1224的厚度tPM1可以是约70μm，而载体1202的电绝缘主体1204的厚度tC可以在100μm到800μm的范围内，这取决于间隙要求。
第二图案化金属体1230还可以包括在电绝缘主体1204的第二侧1220处的附加导电结构1234。附加导电结构1234可以通过延伸穿过电绝缘主体1204的一个或多个导电过孔1236电连接到电绝缘主体1204的第一侧1208处的第二接触结构1226。
在另一实施例中，载体1202是印刷电路板(PCB)，其具有在电绝缘主体1204的第一侧1208处的第一图案化金属体1224和在电绝缘主体1204的第二侧1220处的第二图案化金属体1230。根据该实施例，电绝缘主体1204包括一个或多个预浸层。在基于PCB的载体1202的情况下，焊料掩模1237可以将形成在第一图案化金属体1224中的接触结构1206、1226分隔开并将形成在第二图案化金属体1230中的导电结构1218、1234分隔开。
可以例如使用诸如焊料、粘合剂等之类的管芯附接材料1244将金属板1238附接到在半导体管芯1210的背对芯片载体1202的一侧1242处的焊盘1240。半导体管芯1210的背对芯片载体1202的一侧1242处的焊盘1240可以是用于包括在半导体管芯1210中的晶体管器件的漏极(D)焊盘或集电极(C)焊盘。
在半导体管芯1210和载体1202二者的外围之外，金属板1238可以仅在一端1246处在朝向载体1202的方向(图12中的z方向)上弯曲，以便为在半导体管芯1210的背对载体1202的一侧1242处的焊盘1240提供端子1248。端子1248可以被诸如Sn等镀层(platedlayer)1250覆盖，以便例如焊接在板上。镀层1250可以覆盖电绝缘主体1204的第二侧1220处的第一导电结构1218和第二导电结构1234。金属板1238的暴露部分1248也可以被镀层1250覆盖。
如本文先前所述，金属板1238可具有的尺寸与载体1202的尺寸无关而是基于在正常操作期间由半导体管芯1210所呈现的预期热负载。密封剂1252可以横向围绕半导体管芯1210的边缘1214。密封剂1252填充半导体管芯1210的边缘终止区域1216与芯片载体1202的电绝缘主体1204之间的间隙1254。
图13示出了具有焊盘偏移特征的半导体封装1300的另一实施例的截面图，该焊盘偏移特征满足间隙要求，且不需要专用工具或附加的部件或工艺步骤。图13所示的实施例与图12所示的实施例相似。然而，不同的是，载体1202是具有嵌入在诸如模制化合物等电绝缘材料1304中的铜块1302的预模制载体、具有高离子纯度(例如，Na&Cl离子含量＜1/＜10/＜50ppm)并且对于高压应用有益的MIS(模制互连衬底)等。铜块1302的第一侧1306未被电绝缘材料1304覆盖，并且形成在载体1202的电绝缘主体1204的第一侧1208处的第一接触结构1206。铜块1302的第二侧1308(与铜块1302的第一侧1306相对)未被电绝缘材料1304覆盖并且形成在载体1202的电绝缘主体1204的第二侧1220处的第一导电结构1218。
如本文先前所述，载体1202的电绝缘主体1204的第二侧1220处的第一导电结构1218覆盖半导体管芯1210的边缘终止区域1216的至少一部分。电绝缘材料1304具有在半导体管芯1210的边缘终止区域1216与在电绝缘主体1204的第二侧1220处的第一导电结构1218之间的厚度tMC，其满足边缘终止区域1216与导电结构1218之间的间隙要求。
芯片载体1202可以包括与第一铜块1302一样嵌入在相同电绝缘材料1304中的第二铜块1310。第一铜块1302和第二铜块1310通过电绝缘材料1304彼此电隔离。第二铜块1310的第一侧1312未被电绝缘材料1304覆盖，并且形成在载体1202的电绝缘主体1204的第一侧1208处的第二接触结构1226。第二铜块1310的第二(相对)侧1314未被电绝缘材料1304覆盖，并且形成在载体1202的电绝缘主体1204的第二侧1220处的第二导电结构1234。
图14示出了具有焊盘偏移特征的半导体封装1400的另一实施例的截面图，该焊盘偏移特征满足间隙要求，且不需要专用工具或附加部件或工艺步骤。图14所示的实施例与图12所示的实施例相似。然而，不同的是，载体1202是芯片嵌入层压结构的一部分。例如，载体1202的电绝缘主体1204可以是由预浸渍(“预浸”)纤维和部分固化的聚合物基质制成的复合材料1402。半导体管芯1210可以被布置在形成于绝缘芯材料1404中的开口中，其中绝缘芯材料1404堆叠在复合材料1402上。
根据图14的实施例，载体1202的第一接触结构1206由导电过孔1406形成，导电过孔1406附接到半导体管芯1210的第一(S/E)焊盘1212并且穿过复合材料1402延伸到电绝缘主体1204的第二侧1220。导电过孔1406连接到在电绝缘主体1204的第二侧1220处的图案化金属体1408。图案化金属体1408包括覆盖半导体管芯1210的边缘终止区域1216的至少一部分的导电结构1218，如本文先前所述。
复合材料1402在复合材料1402的第一侧1208与第二侧1220之间具有厚度tMC，该厚度tMC满足半导体管芯1210的边缘终止区域1216与在复合材料1402的第二侧1220处的图案化金属体1408中形成的导电结构1218之间的间隙要求。在预浸料作为载体1202的电绝缘主体1204的情况下，单个预浸层的厚度通常在20至100μm的范围内。如果需要更大的厚度tMC来满足半导体管芯1210的边缘终止区域1216与载体1202的电绝缘主体1204的第二侧1220处的导电结构1218之间的间隙要求，则可以将多个预浸层彼此垂直堆叠以形成电绝缘主体1204。
由预浸渍纤维和部分固化的聚合物基质制成的第二复合材料1410可以堆叠在绝缘芯材料1404上。到半导体管芯1210的背对载体1202的一侧处的焊盘1240的接触结构1412可以由延伸穿过第二复合材料1410的导电过孔1414形成。导电过孔1414连接到在第二复合材料1410的背对半导体管芯1210的一侧1418处的图案化金属体1416。复合材料1402、1410和绝缘芯材料1404经受层压工艺以形成芯片嵌入层压结构。
图12至14中所示的载体1202可以包括玻璃布材料作为载体1202内的结构/层。玻璃布结构/层的介电性质的调整可以修改载体1202的厚度tMC(图13)/tMC(图14)要求。
图15示出了具有焊盘偏移特征的半导体封装1500的另一实施例的截面图，该焊盘偏移特征满足间隙要求，且不需要专用工具或附加的部件或工艺步骤。图15所示的实施例与图12所示的实施例相似。然而，不同的是，载体1202包括嵌入在载体1202中的玻璃布结构或层1502。玻璃布结构或层1502可以嵌入在例如双马来酰亚胺三嗪(BT)树脂材料内。玻璃布结构或层1502调整载体1202的介电性质，这又允许修改载体厚度要求。例如，可以通过将玻璃布结构或层1502嵌入载体1202内来增加载体1202的介电常数，从而实现例如更薄的封装。
尽管本公开内容不限于此，但以下编号的示例展示了本公开内容的一个或多个方面。
示例1、一种半导体封装，包括：载体，具有第一侧和与第一侧相对的第二侧，所述第一侧具有多个接触结构；半导体管芯，具有第一侧和与第一侧相对的第二侧，所述半导体管芯的第一侧具有附接到在所述载体的第一侧处的所述多个接触结构的多个焊盘；金属板，附接到所述半导体管芯的第二侧，所述金属板具有的尺寸与所述载体的尺寸无关，而是基于由所述半导体管芯所呈现的预期热负载；以及密封剂，由载体和金属板限定并且横向围绕半导体管芯的边缘。
示例2、根据示例1所述的半导体封装，其中，所述金属板在二维平面的第一方向上的尺寸大于所述载体在第一方向上的尺寸，其中，所述金属板在二维平面的第二方向上的尺寸小于所述载体在第二方向上的尺寸，其中，所述第二方向垂直于所述第一方向，并且其中，所述二维平面平行于所述金属板和所述载体。
示例3、根据示例1或2所述的半导体封装，其中，在所述金属板位于所述载体上方的平面图中，围绕所述载体的外围设置的所述接触结构中的一个或多个接触结构是至少部分地可见的。
示例4、根据示例1至3中任一项所述的半导体封装，其中，所述金属板是一片冲压的铜金属。
示例5、根据示例1至4中任一项所述的半导体封装，其中，所述金属板大于所述半导体管芯和所述载体两者。
示例6、根据示例1至5中任一项所述的半导体封装，其中，所述密封剂包括硅树脂。
示例7、根据示例1至6中任一项所述的半导体封装，其中，所述密封剂具有大于175℃的操作温度。
示例8、根据示例1至7中任一项所述的半导体封装，其中，所述密封剂具有200℃或更高的操作温度。
示例9、根据示例1至8中任一项所述的半导体封装，其中，所述半导体管芯是横向功率半导体管芯，横向功率半导体管芯在横向功率半导体管芯的第一侧处具有单个源极焊盘、单个漏极焊盘和单个栅极焊盘，其中，单个源极焊盘附接到所述载体的第一侧处的接触结构中的第一接触结构，其中，单个漏极焊盘附接到所述载体的第一侧处的接触结构中的第二接触结构，并且其中，单个栅极焊盘附接到所述载体的第一侧处的接触结构中的第三接触结构。
示例10、根据示例9所述的半导体封装，其中，所述载体是引线框，其中，所述接触结构中的第一接触结构是引线框的第一引线，其中，所述接触结构中的第二接触结构是引线框的第二引线，并且其中，所述接触结构中的第三接触结构是引线框的第三引线。
示例11、根据示例1至8中任一项所述的半导体封装，其中，所述半导体管芯是横向功率半导体管芯，横向功率半导体管芯在功率半导体管芯的第一侧处具有多个源极焊盘、多个漏极焊盘、以及栅极焊盘，其中，多个源极焊盘附接到所述载体的第一侧处的第一组接触结构，其中，多个漏极焊盘附接到所述载体的第一侧处的第二组接触结构，并且其中，栅极焊盘附接到所述载体的第一侧处的接触结构中的附加接触结构。
示例12、根据示例11所述的半导体封装，其中，所述载体是电路板，所述电路板具有在所述电路板的所述第一侧处的图案化金属层，并且所述图案化金属层形成所述第一组接触结构、所述第二组接触结构和所述接触结构中的所述附加接触结构。
示例13、根据示例11或12所述的半导体封装，其中，所述横向功率半导体管芯是横向GaN功率半导体管芯。
示例14、根据示例1至13中任一项所述的半导体封装，其中，所述载体提供所述载体的第一侧与第二侧之间的信号布线。
示例15、根据示例14所述的半导体封装，其中，所述载体是电路板，所述电路板具有在所述电路板的第一侧处的图案化金属层并且所述图案化金属层形成多个接触结构。
示例16、根据示例15所述的半导体封装，其中，所述电路板具有在所述电路板的第二侧处的图案化金属层，所述图案化金属层与在所述电路板的第一侧处的图案化金属层被不同地图案化，并且其中，所述电路板的第二侧处的图案化金属层容纳所述半导体封装将被附接的电路板的连接盘图案。
示例17、根据示例1至16中任一项所述的半导体封装，其中，在半导体管芯和载体两者的外围之外，所述金属板在朝向所述载体的方向上弯曲。
示例18、根据示例1至17中任一项所述的半导体封装，还包括金属连接器，金属连接器在所述金属板的附接到所述半导体管芯的一侧处附接到所述金属板，其中，所述金属连接器与所述半导体管芯和所述载体两者横向隔开，并且其中，所述金属连接器具有等于或大于所述半导体管芯和所述载体的组合高度的高度。
示例19、一种方法，包括：提供具有彼此互连的多个载体的载体片，所述载体中的每一个载体具有第一侧和与第一侧相对的第二侧，第一侧具有多个接触结构；将半导体管芯附接到所述载体中的每一个载体，每个半导体管芯具有第一侧和与第一侧相对的第二侧，每个半导体管芯的第一侧具有附接到对应所述载体的第一侧处的所述多个接触结构的多个焊盘；在附接所述半导体管芯之后，将所述载体片切单成分离的部分封装，所述部分封装中的每一个部分封装包括所述载体中的一个载体和附接到该载体的所述半导体管芯；将金属片附接到所述部分封装的所述半导体管芯的第二侧，所述部分封装通过所述金属片互连；将密封剂分配到所述金属片上并围绕所述半导体管芯中的每一个半导体管芯的边缘；固化所述密封剂；以及在相邻的半导体管芯之间切断金属片以形成整个半导体封装，整个半导体封装中的每一个整个半导体封装具有从金属片上切断的金属板，该金属板具有的尺寸与包括在整个半导体封装中的载体的尺寸无关，而是基于由包括在整个半导体封装中的半导体管芯所呈现的预期热负载。
示例20、一种半导体封装，包括：载体，具有第一侧和与第一侧相对的第二侧，第一侧具有多个接触结构；垂直功率半导体管芯，具有第一侧和与第一侧相对的第二侧，垂直功率半导体管芯的第一侧具有源极焊盘和栅极焊盘，源极焊盘附接到载体的第一侧处的接触结构中的一个或多个第一接触结构，栅极焊盘附接到载体的第一侧处的接触结构中的第二接触结构，垂直功率半导体管芯的第二侧具有漏极焊盘；衬底，具有在电绝缘衬底的第一侧处的第一图案化金属体和在所述电绝缘衬底的与第一侧相对的第二侧处的第二图案化金属体，所述第一图案化金属体附接到所述垂直功率半导体管芯的第二侧处的所述漏极焊盘，所述衬底具有的尺寸与所述载体的尺寸无关而是基于由所述垂直功率半导体管芯所呈现的预期热负载；以及密封剂，由载体和衬底限定并横向围绕垂直功率半导体管芯的边缘。
示例21、根据示例20所述的半导体封装，还包括附接到衬底的第一图案化金属体的金属连接器，其中，所述金属连接器与所述垂直功率半导体管芯和所述载体两者横向隔开，并且其中，所述金属连接器具有等于或大于所述垂直功率半导体管芯和所述载体的组合高度的高度。
示例22、一种半导体封装，包括：载体，具有第一侧和与第一侧相对的第二侧，第一侧具有多个接触结构；半导体管芯，具有第一侧和与第一侧相对的第二侧，所述半导体管芯的第一侧具有附接到所述载体的第一侧处的所述多个接触结构的多个焊盘；金属板，附接到所述半导体管芯的第二侧；以及密封剂，由载体和金属板限定并且横向围绕半导体管芯的边缘，其中，金属板在平行于金属板和载体的二维平面的第一方向上的尺寸大于所述载体在第一方向上的尺寸，其中，金属板在二维平面中垂直于第一方向的第二方向上的尺寸大于或小于所述载体在第二方向上的尺寸。
示例23、一种半导体封装，包括：载体，具有电绝缘主体和在所述电绝缘主体的第一侧处的第一接触结构；以及半导体管芯，具有附接到载体的第一接触结构的第一焊盘，第一焊盘处于源极或发射极电位，其中，第一焊盘与半导体管芯的边缘向内隔开第一距离，其中，半导体管芯具有在边缘和第一焊盘之间的边缘终止区域，其中，载体的第一接触结构与半导体管芯的边缘向内隔开大于第一距离的第二距离，使得在半导体管芯的正常操作期间在载体的方向上从边缘终止区域发出的电场不会到达载体的第一接触结构。
示例24、根据示例23所述的半导体封装，其中：所述载体具有在所述电绝缘主体的与所述第一侧相对的第二侧处的导电结构；所述导电结构电连接到所述第一接触结构并且覆盖所述半导体管芯的所述边缘终止区域的至少一部分；并且载体具有在电绝缘主体的第一侧与第二侧之间的厚度，所述厚度满足所述半导体管芯的所述边缘终止区域和所述载体的导电结构之间的间隙要求。
示例25、根据示例24所述的半导体封装，其中，所述载体在所述电绝缘主体的第一侧与第二侧之间的厚度在100μm至800μm的范围内。
示例26、根据示例23至25中任一项所述的半导体封装，其中，所述载体的面向半导体管芯的第一焊盘的第一接触结构的表面的面积小于半导体管芯的面向载体的第一接触结构的第一焊盘的表面的面积。
示例27、根据示例23至26中任一项所述的半导体封装，其中，所述载体是在电绝缘主体的第一侧处具有图案化金属体的直接铜接合衬底、活性金属钎焊衬底或绝缘金属衬底，并且其中，第一图案化金属体包括所述载体的第一接触结构。
示例28、根据示例23至27中任一项所述的半导体封装，其中：所述载体是具有嵌入在电绝缘材料中的铜块的预模制载体；所述铜块的第一侧未被所述电绝缘材料覆盖并且形成所述载体的所述第一接触结构；与所述铜块的所述第一侧相对的所述铜块的第二侧未被所述电绝缘材料覆盖，并且形成在所述电绝缘主体的与所述第一侧相对的第二侧处的导电结构，并且所述导电结构覆盖所述半导体管芯的所述边缘终止区域的至少一部分；并且电绝缘材料具有在半导体管芯的边缘终止区域与在电绝缘主体的第二侧处的导电结构之间的厚度，所述厚度满足边缘终止区域和导电结构之间的间隙要求。
示例29、根据示例23至28中任一项所述的半导体封装，其中：所述载体是印刷电路板(PCB)，所述印刷电路板具有在所述电绝缘主体的所述第一侧处的第一图案化金属体以及在所述电绝缘主体的与所述第一侧相对的第二侧处的第二图案化金属体；所述第一图案化金属体包括所述载体的所述第一接触结构；所述第二图案化金属体包括覆盖所述半导体管芯的所述边缘终止区域的至少一部分的导电结构；所述导电结构通过延伸穿过所述电绝缘主体的多个导电过孔电连接到所述第一接触结构；并且PCB具有在电绝缘主体的第一侧与第二侧之间的厚度，所述厚度满足半导体管芯的边缘终止区域和在第二图案化金属体中形成的导电结构之间的间隙要求。
示例30、根据示例23至29中任一项所述的半导体封装，其中：所述载体的所述第一接触结构包括多个导电过孔，所述多个导电过孔附接到所述半导体管芯的所述第一焊盘并且穿过所述电绝缘主体延伸到所述电绝缘主体的第二侧；所述多个导电过孔连接到所述电绝缘主体的所述第二侧处的图案化金属体；所述图案化金属体包括覆盖所述半导体管芯的所述边缘终止区域的至少一部分的导电结构；并且所述载体具有在电绝缘主体的第一侧与第二侧之间的厚度，所述厚度满足半导体管芯的边缘终止区域和在所述载体的电绝缘主体的第二侧处的图案化金属体中形成的导电结构之间的间隙要求。
示例31、根据示例23至30中任一项所述的半导体封装，其中，所述载体具有在电绝缘主体的第一侧处的第二接触结构，其中，第二接触结构与第一接触结构电隔离，其中，半导体管芯具有附接到载体的第二接触结构的第二焊盘，并且其中，第二焊盘是控制端子焊盘。
示例32、根据示例23至31中任一项所述的半导体封装，还包括：金属板，所述金属板附接到所述半导体管芯的背对所述载体的一侧处的焊盘。
示例33、根据示例32所述的半导体封装，其中，在所述半导体管芯和所述载体两者的外围之外，所述金属板仅在一端处在朝向所述载体的方向上弯曲，以便为在所述半导体管芯的背对所述载体的一侧处的焊盘提供端子。
示例34、根据示例32或33所述的半导体封装，其中，金属板具有的尺寸与载体的尺寸无关而是基于由半导体管芯所呈现的预期热负载。
示例35、根据示例32至34中任一项所述的半导体封装，还包括：密封剂，所述密封剂横向围绕所述半导体管芯的边缘。
示例36、根据示例35所述的半导体封装，其中，所述密封剂填充半导体管芯的边缘终止区域与载体的电绝缘主体之间的间隙。
示例37、一种制造半导体封装的方法，所述方法包括：提供载体，所述载体具有电绝缘主体和在所述电绝缘主体的第一侧处的第一接触结构；以及将半导体管芯的第一焊盘附接到载体的第一接触结构，第一焊盘处于源极或发射极电位，其中，第一焊盘与半导体管芯的边缘向内隔开第一距离，其中，半导体管芯具有在边缘和第一焊盘之间的边缘终止区域，其中，载体的第一接触结构与半导体管芯的边缘向内隔开大于第一距离的第二距离，使得在半导体管芯的正常操作期间在载体的方向上从边缘终止区域发出的电场不会到达载体的第一接触结构。
示例38、根据示例37的方法，其中：所述载体具有在所述电绝缘主体的与所述第一侧相对的第二侧处的导电结构；所述导电结构电连接到所述第一接触结构并且覆盖所述半导体管芯的所述边缘终止区域的至少一部分；并且所述载体具有在电绝缘主体的第一侧与第二侧之间的厚度，所述厚度满足半导体管芯的边缘终止区域和载体的导电结构之间的间隙要求。
示例39、根据示例38或39所述的方法，其中：提供载体包括将铜块嵌入电绝缘材料中以形成预模制载体；所述铜块的第一侧未被所述电绝缘材料覆盖并且形成所述载体的所述第一接触结构；与所述铜块的所述第一侧相对的所述铜块的第二侧未被所述电绝缘材料覆盖，并且形成在所述电绝缘主体的与所述第一侧相对的第二侧处的导电结构，并且所述导电结构覆盖所述半导体管芯的所述边缘终止区域的至少一部分；并且电绝缘材料具有在半导体管芯的边缘终止区域与在电绝缘主体的第二侧处的导电结构之间的厚度，所述厚度满足边缘终止区域和导电结构之间的间隙要求。
示例40、根据示例38或39所述的方法，其中：提供载体包括形成印刷电路板(PCB)，所述印刷电路板具有在电绝缘主体的第一侧处的第一图案化金属体和在电绝缘主体的与第一侧相对的第二侧处的第二图案化金属体；所述第一图案化金属体包括所述载体的所述第一接触结构；所述第二图案化金属体包括覆盖所述半导体管芯的所述边缘终止区域的至少一部分的导电结构；所述导电结构通过延伸穿过所述电绝缘主体的多个导电过孔电连接到所述第一接触结构；并且PCB具有在电绝缘主体的第一侧与第二侧之间的厚度，所述厚度满足半导体管芯的边缘终止区域和在第二图案化金属体中形成的导电结构之间的间隙要求。
示例41、根据示例38或39所述的方法，其中：提供载体包括形成多个导电过孔，所述多个导电过孔附接到半导体管芯的第一焊盘并且穿过电绝缘主体延伸到电绝缘主体的第二侧；所述多个导电过孔形成所述载体的所述第一接触结构；所述多个导电过孔连接到所述电绝缘主体的所述第二侧处的图案化金属体；所述图案化金属体包括覆盖所述半导体管芯的所述边缘终止区域的至少一部分的导电结构；并且载体具有在电绝缘主体的第一侧与第二侧之间的厚度，所述厚度满足半导体管芯的边缘终止区域与在载体的电绝缘主体的第二侧处的图案化金属体中形成的导电结构之间的间隙要求。
示例42、根据示例38至41中任一项所述的方法，还包括：将金属板附接到所述半导体管芯的背对所述载体的一侧处的焊盘，其中，在所述半导体管芯和所述载体两者的外围之外，所述金属板仅在一端处在朝向所述载体的方向上弯曲，以便为在所述半导体管芯的背对所述载体的一侧处的焊盘提供端子。
诸如“第一”、“第二”等之类的术语用于描述各种元件、区域、部分等，并且也不是要进行限制。在整个说明书中，相同的术语指代相同的元件。
如本文所使用的，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所述元件或特征的存在，但不排除另外的元件或特征。冠词“一”、“一个”和“所述”欲要包括复数以及单数，除非上下文另有明确指示。
应当理解，除非另外特别指出，否则本文所述的各种实施例的特征可以彼此组合。
尽管本文已经示出和描述了具体实施例，但是本领域普通技术人员将理解，在不脱离本发明的范围的情况下，各种替代和/或等同实施方式可以替代所示出和描述的具体实施例。本申请欲要覆盖本文讨论的具体实施例的任何修改或变化。因此，意图是本发明仅由权利要求及其等同方案限定。

Claims (20)

1.一种半导体封装，包括：
载体，所述载体具有电绝缘主体和在所述电绝缘主体的第一侧处的第一接触结构；以及
半导体管芯，所述半导体管芯具有附接到所述载体的所述第一接触结构的第一焊盘，所述第一焊盘处于源极或发射极电位，
其中，所述第一焊盘与所述半导体管芯的边缘向内隔开第一距离，
其中，所述半导体管芯具有在所述边缘和所述第一焊盘之间的边缘终止区域，
其中，所述载体的所述第一接触结构与所述半导体管芯的所述边缘向内隔开大于所述第一距离的第二距离，使得在所述半导体管芯的正常操作期间在所述载体的方向上从所述边缘终止区域发出的电场不会到达所述载体的所述第一接触结构。
2.根据权利要求1所述的半导体封装，其中：
所述载体具有在所述电绝缘主体的与所述第一侧相对的第二侧处的导电结构；
所述导电结构电连接到所述第一接触结构并且覆盖所述半导体管芯的所述边缘终止区域的至少一部分；并且
所述载体具有在所述电绝缘主体的所述第一侧与所述第二侧之间的厚度，所述厚度满足所述半导体管芯的所述边缘终止区域和所述载体的所述导电结构之间的间隙要求。
3.根据权利要求2所述的半导体封装，其中，所述载体在所述电绝缘主体的所述第一侧与所述第二侧之间的所述厚度在100μm至800μm的范围内。
4.根据权利要求1所述的半导体封装，其中，所述载体的面向所述半导体管芯的所述第一焊盘的所述第一接触结构的表面的面积小于所述半导体管芯的面向所述载体的所述第一接触结构的所述第一焊盘的表面的面积。
5.根据权利要求1所述的半导体封装，其中，所述载体是在所述电绝缘主体的所述第一侧处具有图案化金属体的直接铜接合衬底、活性金属钎焊衬底或绝缘金属衬底，并且其中，所述第一图案化金属体包括所述载体的所述第一接触结构。
6.根据权利要求1所述的半导体封装，其中：
所述载体是具有嵌入在电绝缘材料中的铜块的预模制载体；
所述铜块的第一侧未被所述电绝缘材料覆盖并且形成所述载体的所述第一接触结构；
与所述铜块的所述第一侧相对的所述铜块的第二侧未被所述电绝缘材料覆盖，并且形成在所述电绝缘主体的与所述电绝缘主体的所述第一侧相对的第二侧处的导电结构，并且所述导电结构覆盖所述半导体管芯的所述边缘终止区域的至少一部分；并且
所述电绝缘材料具有在所述半导体管芯的所述边缘终止区域与在所述电绝缘主体的所述第二侧处的所述导电结构之间的厚度，所述电绝缘材料的所述厚度满足所述边缘终止区域和所述导电结构之间的间隙要求。
7.根据权利要求1所述的半导体封装，其中：
所述载体是印刷电路板(PCB)，所述印刷电路板具有在所述电绝缘主体的所述第一侧处的第一图案化金属体以及在所述电绝缘主体的与所述电绝缘主体的所述第一侧相对的第二侧处的第二图案化金属体；
所述第一图案化金属体包括所述载体的所述第一接触结构；
所述第二图案化金属体包括覆盖所述半导体管芯的所述边缘终止区域的至少一部分的导电结构；
所述导电结构通过延伸穿过所述电绝缘主体的多个导电过孔电连接到所述第一接触结构；并且
所述印刷电路板具有在所述电绝缘主体的所述第一侧与所述第二侧之间的厚度，所述印刷电路板的所述厚度满足所述半导体管芯的所述边缘终止区域和在所述第二图案化金属体中形成的所述导电结构之间的间隙要求。
8.根据权利要求1所述的半导体封装，其中：
所述载体的所述第一接触结构包括多个导电过孔，所述多个导电过孔附接到所述半导体管芯的所述第一焊盘并且穿过所述电绝缘主体延伸到所述电绝缘主体的第二侧；
所述多个导电过孔连接到所述电绝缘主体的所述第二侧处的图案化金属体；
所述图案化金属体包括覆盖所述半导体管芯的所述边缘终止区域的至少一部分的导电结构；并且
所述载体具有在所述电绝缘主体的所述第一侧与所述第二侧之间的厚度，所述载体的所述厚度满足所述半导体管芯的所述边缘终止区域和在所述载体的所述电绝缘主体的所述第二侧处的所述图案化金属体中形成的所述导电结构之间的间隙要求。
9.根据权利要求1所述的半导体封装，其中，所述载体具有在所述电绝缘主体的所述第一侧处的第二接触结构，其中，所述第二接触结构与所述第一接触结构电隔离，其中，所述半导体管芯具有附接到所述载体的所述第二接触结构的第二焊盘，并且其中，所述第二焊盘是控制端子焊盘。
10.根据权利要求1所述的半导体封装，还包括：
金属板，所述金属板附接到所述半导体管芯的背对所述载体的一侧处的焊盘。
11.根据权利要求10所述的半导体封装，其中，在所述半导体管芯和所述载体两者的外围之外，所述金属板仅在一端处在朝向所述载体的方向上弯曲，以便为在所述半导体管芯的背对所述载体的所述一侧处的所述焊盘提供端子。
12.根据权利要求10所述的半导体封装，其中，所述金属板具有的尺寸与所述载体的尺寸无关，而是基于由所述半导体管芯所呈现的预期热负载。
13.根据权利要求10所述的半导体封装，还包括：
密封剂，所述密封剂横向围绕所述半导体管芯的所述边缘。
14.根据权利要求13所述的半导体封装，其中，所述密封剂填充所述所述半导体管芯的所述边缘终止区域与所述载体的所述电绝缘主体之间的间隙。
15.一种制造半导体封装的方法，所述方法包括：
提供载体，所述载体具有电绝缘主体和在所述电绝缘主体的第一侧处的第一接触结构；以及
将半导体管芯的第一焊盘附接到所述载体的所述第一接触结构，所述第一焊盘处于源极或发射极电位，
其中，所述第一焊盘与所述导体管芯的边缘向内隔开第一距离，
其中，所述半导体管芯具有在所述边缘和所述第一焊盘之间的边缘终止区域，
其中，所述载体的所述第一接触结构与所述半导体管芯的所述边缘向内隔开大于所述第一距离的第二距离，使得在所述半导体管芯的正常操作期间在所述载体的方向上从所述边缘终止区域发出的电场不会到达所述载体的所述第一接触结构。
16.根据权利要求15的方法，其中：
所述载体具有在所述电绝缘主体的与所述第一侧相对的第二侧处的导电结构；
所述导电结构电连接到所述第一接触结构并且覆盖所述半导体管芯的所述边缘终止区域的至少一部分；并且
所述载体具有在所述电绝缘主体的所述第一侧与所述第二侧之间的厚度，所述厚度满足所述半导体管芯的所述边缘终止区域和所述载体的所述导电结构之间的间隙要求。
17.根据权利要求15所述的方法，其中：
提供所述载体包括将铜块嵌入电绝缘材料中以形成预模制载体；
所述铜块的第一侧未被所述电绝缘材料覆盖并且形成所述载体的所述第一接触结构；
与所述铜块的所述第一侧相对的所述铜块的第二侧未被所述电绝缘材料覆盖，并且形成在所述电绝缘主体的与所述电绝缘主体的所述第一侧相对的第二侧处的导电结构，并且所述导电结构覆盖所述半导体管芯的所述边缘终止区域的至少一部分；并且
所述电绝缘材料具有在所述半导体管芯的所述边缘终止区域与在所述电绝缘主体的所述第二侧处的所述导电结构之间的厚度，所述厚度满足所述边缘终止区域和所述导电结构之间的间隙要求。
18.根据权利要求15所述的方法，其中：
提供所述载体包括形成印刷电路板(PCB)，所述印刷电路板具有在所述电绝缘主体的所述第一侧处的第一图案化金属体和在所述电绝缘主体的与所述第一侧相对的第二侧处的第二图案化金属体；
所述第一图案化金属体包括所述载体的所述第一接触结构；
所述第二图案化金属体包括覆盖所述半导体管芯的所述边缘终止区域的至少一部分的导电结构；
所述导电结构通过延伸穿过所述电绝缘主体的多个导电过孔电连接到所述第一接触结构；并且
所述印刷电路板具有在所述电绝缘主体的所述第一侧与所述第二侧之间的厚度，所述厚度满足所述半导体管芯的所述边缘终止区域和在所述第二图案化金属体中形成的所述导电结构之间的间隙要求。
19.根据权利要求15所述的方法，其中：
提供所述载体包括形成多个导电过孔，所述多个导电过孔附接到所述半导体管芯的所述第一焊盘并且穿过所述电绝缘主体延伸到所述电绝缘主体的第二侧；
所述多个导电过孔形成所述载体的所述第一接触结构；
所述多个导电过孔连接到所述电绝缘主体的所述第二侧处的图案化金属体；
所述图案化金属体包括覆盖所述半导体管芯的所述边缘终止区域的至少一部分的导电结构；并且
所述载体具有在所述电绝缘主体的所述第一侧与所述第二侧之间的厚度，所述厚度满足所述半导体管芯的所述边缘终止区域与在所述载体的所述电绝缘主体的所述第二侧处的所述图案化金属体中形成的所述导电结构之间的间隙要求。
20.根据权利要求15所述的方法，还包括：
将金属板附接到所述半导体管芯的背对所述载体的一侧处的焊盘，
其中，在所述半导体管芯和所述载体两者的外围之外，所述金属板仅在一端处在朝向所述载体的方向上弯曲，以便为在所述半导体管芯的背对所述载体的所述一侧处的所述焊盘提供端子。
CN202111141251.8A 2020-09-28 2021-09-28 具有带有焊盘偏移特征的芯片载体的半导体封装 Pending CN114334893A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17/034,109 US11676879B2 (en) 2020-09-28 2020-09-28 Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
US17/034,109 2020-09-28
US17/459,296 US11984392B2 (en) 2020-09-28 2021-08-27 Semiconductor package having a chip carrier with a pad offset feature
US17/459,296 2021-08-27

Publications (1)

Publication Number Publication Date
CN114334893A true CN114334893A (zh) 2022-04-12

Family

ID=80624738

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111141251.8A Pending CN114334893A (zh) 2020-09-28 2021-09-28 具有带有焊盘偏移特征的芯片载体的半导体封装

Country Status (3)

Country Link
US (1) US11984392B2 (zh)
CN (1) CN114334893A (zh)
DE (1) DE102021125094B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4297083A1 (de) * 2022-06-20 2023-12-27 Siemens Aktiengesellschaft Schaltungsanordnung mit zwei schaltungsträgern und einem halbleiterbauelement
WO2024078682A1 (en) * 2022-10-10 2024-04-18 Huawei Digital Power Technologies Co., Ltd. Build-up substrate for a power package

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10129388B4 (de) 2001-06-20 2008-01-10 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
DE10324615A1 (de) 2003-05-28 2004-09-02 Infineon Technologies Ag Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils
DE102006023123B4 (de) 2005-06-01 2011-01-13 Infineon Technologies Ag Abstandserfassungsradar für Fahrzeuge mit einem Halbleitermodul mit Komponenten für Höchstfrequenztechnik in Kunststoffgehäuse und Verfahren zur Herstellung eines Halbleitermoduls mit Komponenten für ein Abstandserfassungsradar für Fahrzeuge in einem Kunststoffgehäuse
US8786072B2 (en) * 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
US8471376B1 (en) * 2009-05-06 2013-06-25 Marvell International Ltd. Integrated circuit packaging configurations
JP2011100932A (ja) 2009-11-09 2011-05-19 Toshiba Corp 半導体パッケージ及びｄｃ−ｄｃコンバータ
KR20120053332A (ko) * 2010-11-17 2012-05-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
JP5523299B2 (ja) 2010-12-20 2014-06-18 株式会社日立製作所 パワーモジュール
WO2014009996A1 (ja) 2012-07-11 2014-01-16 三菱電機株式会社 半導体装置およびその製造方法
US8941248B2 (en) * 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device package and method
KR20140113029A (ko) 2013-03-15 2014-09-24 삼성전자주식회사 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지
TWI511251B (zh) * 2013-09-06 2015-12-01 矽品精密工業股份有限公司 半導體裝置及其製法與半導體結構
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9368479B2 (en) 2014-03-07 2016-06-14 Invensas Corporation Thermal vias disposed in a substrate proximate to a well thereof
FR3023059B1 (fr) 2014-06-25 2018-01-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Circuit integre comportant un dissipateur de chaleur
US10002821B1 (en) 2017-09-29 2018-06-19 Infineon Technologies Ag Semiconductor chip package comprising semiconductor chip and leadframe disposed between two substrates
JP7119350B2 (ja) 2017-11-22 2022-08-17 富士電機株式会社 縦型ＧａＮ系半導体装置の製造方法および縦型ＧａＮ系半導体装置
US11676879B2 (en) * 2020-09-28 2023-06-13 Infineon Technologies Ag Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier

Also Published As

Publication number Publication date
DE102021125094A1 (de) 2022-03-31
US11984392B2 (en) 2024-05-14
DE102021125094B4 (de) 2024-05-29
US20220102263A1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US8314489B2 (en) Semiconductor module and method for production thereof
KR101519062B1 (ko) 반도체 소자 패키지
US11088042B2 (en) Semiconductor device and production method therefor
US11515244B2 (en) Clip frame assembly, semiconductor package having a lead frame and a clip frame, and method of manufacture
CN108155168B (zh) 电子器件
US11081472B2 (en) Stacked die multichip module package
US11984392B2 (en) Semiconductor package having a chip carrier with a pad offset feature
US9924594B2 (en) Power semiconductor module and method for producing a power semiconductor module
US20180040562A1 (en) Elektronisches modul und verfahren zu seiner herstellung
US10304751B2 (en) Electronic sub-module including a leadframe and a semiconductor chip disposed on the leadframe
CN112713120A (zh) 功率电子组件及其产生方法
US20230121335A1 (en) Power Module with Press-Fit Contacts
US11676879B2 (en) Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
US9379050B2 (en) Electronic device
CN111244061A (zh) 氮化镓设备的封装结构
US9263421B2 (en) Semiconductor device having multiple chips mounted to a carrier
US11450623B2 (en) Semiconductor device
CN113496958B (zh) 基板及封装结构
US11521920B2 (en) Plurality of power semiconductor chips between a substrate and leadframe
US20240071860A1 (en) High power module package structures
US20240071898A1 (en) Semiconductor device and semiconductor device manufacturing method
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP2020167233A (ja) モジュールおよびその製造方法
WO2024078682A1 (en) Build-up substrate for a power package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination