JP2020167233A - モジュールおよびその製造方法 - Google Patents

モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2020167233A
JP2020167233A JP2019065000A JP2019065000A JP2020167233A JP 2020167233 A JP2020167233 A JP 2020167233A JP 2019065000 A JP2019065000 A JP 2019065000A JP 2019065000 A JP2019065000 A JP 2019065000A JP 2020167233 A JP2020167233 A JP 2020167233A
Authority
JP
Japan
Prior art keywords
frame
insulating layer
lead
electronic component
resin insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019065000A
Other languages
English (en)
Inventor
横田 英樹
Hideki Yokota
英樹 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019065000A priority Critical patent/JP2020167233A/ja
Publication of JP2020167233A publication Critical patent/JP2020167233A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】樹脂絶縁層の変形を抑制すること。【解決手段】本発明は、電子部品20が搭載され可撓性を有する樹脂絶縁層10と、前記樹脂絶縁層10に接合され前記電子部品20と電気的に接続されたリード30、32と、前記樹脂絶縁層10における前記電子部品20を囲む少なくとも一部の領域に接合されたフレーム34a、34bと、を備えるモジュールである。【選択図】図1

Description

本発明はモジュールおよびその製造方法に関し、例えば電子部品を搭載するモジュールおよびその製造方法に関する。
ポリイミド等の樹脂絶縁層の上面に電子部品を搭載し、樹脂絶縁層を貫通する貫通孔を介し樹脂絶縁層の下面から電子部品に接続する配線を設けることが知られている(例えば特許文献1)。
特開2016−46523号公報
樹脂絶縁層が可撓性を有すると、樹脂絶縁層が変形してしまう。例えば樹脂絶縁層上に搭載された電子部品を封止するときに樹脂絶縁層が変形する。
本発明は、上記課題に鑑みなされたものであり、樹脂絶縁層の変形を抑制することを目的とする。
本発明は、電子部品が搭載され可撓性を有する樹脂絶縁層と、前記樹脂絶縁層に接合され前記電子部品と電気的に接続されたリードと、前記樹脂絶縁層における前記電子部品を囲む少なくとも一部の領域に接合されたフレームと、を備えるモジュールである。
上記構成において、前記フレームは前記リードと略同じ材料および略同じ厚さを有する構成とすることができる。
上記構成において、前記フレームは前記リードおよび前記電子部品と電気的に接続されていない構成とすることができる。
上記構成において、前記樹脂絶縁層の平面形状は略矩形であり、前記電子部品、前記フレームおよび前記リードを側方からみたとき、前記電子部品、前記フレームおよび前記リードが重なる領域は前記樹脂絶縁層の両辺の間に連続して設けられている構成とすることができる。
上記構成において、前記樹脂絶縁層の平面形状は略矩形であり、前記フレームの一部は前記略矩形の角部近傍に設けられている構成とすることができる。
上記構成において、前記電子部品、前記リードおよび前記フレームを封止する封止部材を備え、前記封止部材から前記リードと前記フレームに接続するタイバーとが露出する構成とすることができる。
上記構成において、前記リードおよび前記フレームの端に形成されたバリは前記樹脂絶縁層と反対側に設けられている構成とすることができる。
上記構成において、前記リードおよび前記フレームの端に形成されたバリは前記樹脂絶縁層側に設けられ、前記リードおよび前記フレームと前記樹脂絶縁層は前記バリの高さ以上離れている構成とすることができる。
本発明は、枠体と、電子部品と電気的に接続されるリードと、前記電子部品を囲む少なくとも一部の領域に接合されるフレームと、前記フレームと前記枠体を接続するタイバーと、を備えるリードフレームのうち、前記リードと前記フレームを、前記電子部品が搭載され可撓性を有する樹脂絶縁層に接合する工程と、前記リードおよび前記タイバーを前記枠体から切断する工程と、を含むモジュールの製造方法である。
上記構成において、前記リードおよび前記タイバーを前記枠体から切断する工程の前に、前記電子部品、前記リードおよび前記フレームを封止部材で封止する工程を含む構成とすることができる。
本発明によれば、絶縁層の変形を抑制することができる。
図1(a)は、実施例1に係るモジュールの平面図、図1(b)は、図1(a)のA−A断面図である。 図2(a)および図2(b)は、実施例1に係るモジュールの側面図である。 図3(a)から図3(c)は、実施例1に係るモジュールの製造方法を示す断面図である。 図4は、実施例1におけるモジュールの製造方法を示す平面図(その1)である。 図5(a)および図5(b)は、実施例1におけるモジュールの製造方法を示す平面図(その2)である。 図6は、実施例1の変形例1に係るモジュールの断面図である。 図7(a)および図7(b)は、実施例1の変形例2および3に係るモジュールの平面図である。 図8(a)および図8(b)は、実施例1の変形例4および5に係るモジュールの平面図である。 図9(a)から図9(c)は、実施例1の変形例6から8に係るモジュールの断面図である。 図10は、実施例1の変形例9に係るモジュールの平面図である。
以下、図面を参照し本発明の実施例について説明する。
図1(a)は、実施例1に係るモジュールの平面図、図1(b)は、図1(a)のA−A断面図である。図1(a)では封止部材の図示を省略している。図1(a)および図1(b)に示すように、絶縁層10(樹脂絶縁層)の下面および上面にそれぞれ金属層14および18が設けられている。絶縁層10は例えばポリイミド層等の樹脂層であり、可撓性を有する。絶縁層10の厚さは例えば10μmから100μmである。金属層14および18は例えば銅を主材料とする。金属層14および18の厚さは、例えば10μmから100μmである。金属層14および18は大電流を流すため例えば絶縁層10より厚い。
絶縁層10の上面に接着剤12を介し電子部品20が搭載されている。接着剤12は例えばエポキシ樹脂等からなる絶縁性樹脂接着剤である。接着剤12の厚さは例えば5μmから500μmである。接着剤12は絶縁層10と電子部品20の間の領域のみに設けられているが、接着剤12は絶縁層10の上面全体に設けられていてもよい。
電子部品20の下面には電極22aが設けられ、上面に電極22bが設けられている。電子部品20は、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタまたはFET(Field Effect Transistor)等のトランジスタまたはダイオードである。トランジスタまたはダイオードには、Si、GaNまたはSiC等を材料とする半導体が用いられる。電子部品20が例えば縦型のトランジスタであれば、電極22aは、ゲート電極とソース電極(またはドレイン電極)であり、電極22bは、チップ裏面に設けられたドレイン電極(またはソース電極)である。電極22aおよび22bは、例えば、金、アルミニウムまたは銅等を主材料とする金属層である。電子部品20の厚さは例えば100μmから500μmである。金属層14は、絶縁層10および接着剤12を貫通する貫通孔16(ビア)を介し電極22aに電気的に接続する。電子部品20は、ベアチップ状態で絶縁層10に実装されている。電子部品20は、ベアチップが封止されて実装されたパッケージでもよい。
金属層18上に電子部品21が搭載されている。電子部品21は例えばディスクリートのチップ抵抗、チップコンデンサおよび/またはチップインダクタである。電子部品21の両端に電極23が設けられ、電極23は金属層18に接続されている。電極23は、例えば、金、アルミニウムまたは銅等を主材料とする金属層である。金属層14は、貫通孔16および金属層18を介し電極23に電気的に接続されている。なお、電子部品21は、電子部品20と同様に、金属層18を介さずに金属層14に接続されていてもよい。この場合金属層14は、メッキで形成される。
電子部品20の上面に接合層26を介しリード32が接合されている。金属層18上に接合層26を介しリード30が接合されている。接合層26は例えば導電性接合層であり、例えば金属ペースト、導電性樹脂または半田等のロウ材である。電子部品20の電極22bは接合層26を介しリード32に電気的に接続されている。金属層14は貫通孔16、金属層18および接合層26を介しリード30に電気的に接続されている。絶縁層10上に接着剤24を介しフレーム34aが接着されている。接着剤24は例えば絶縁性樹脂である。封止部材40は、電子部品20、21、リード30および32、フレーム34aおよび34bを封止するように絶縁層10上に設けられている。封止部材40は、例えば樹脂(エポキシ樹脂等の熱硬化性樹脂または熱可塑性樹脂)等の絶縁体である。
平面視において、フレーム34aおよび34bは電子部品20および21を囲むように設けられ、フレーム34bは絶縁層10の角部に設けられている。特に、リード30および32が、絶縁層10の図1(a)における右方向および左方向の側辺から外部へ延出しており、この部分を除いて、フレーム34aおよび34bが設けられることが好ましい。このフレーム34aおよび34bは、絶縁層10の反りを抑制するものであり、配置する領域等は適宜設定できる。絶縁層10の平面形状は矩形であるため、対向する左右方向に延伸する側辺に沿って、左右方向に延伸するフレーム34aを設けることが好ましい。またこの平行な2つのフレームと交差し、直交する図1(a)における上下方向に延伸するフレーム34aの部分34cを設けることがさらに好ましい。
上下方向に延伸するフレーム34aの部分34cの図1(a)における左側には5個の金属層18からなる電極が上下方向に並び、右側には、2個の金属層18からなる電極が上下方向に並んでいる。特に左側の5個の金属層18は、5本のリード30と接合されている。5本のリード30を5個の金属層18に接合するためには、高い位置精度が要求される。上下方向に並んだ金属層18に隣接してフレーム34aの部分34cを設けることで、5個の金属層18の平坦性および位置精度を維持することができる。このように、電極となる金属層18が、絶縁層10の左右方向の辺または上下方向の辺に対して平行に、その辺の半分以上の長さに渡り並んで配置される場合、金属層18の配列方向に平行にフレーム34aの部分34cを延伸させることが有効である。
さらに、絶縁層10の角部(コーナー)は、絶縁層10を取り扱う作業のときに、ぶつかったり、反ったりする部分である。このため、絶縁層10の角部にフレーム34aと一体の部分、またはフレーム34aと別体のフレーム34bを設けることがさらに好ましい。
なお、フレーム34aおよび34bには、作業性の観点からフレーム34aおよび34bを一体で接続するタイバー36が設けられている。さらには、フレーム34aおよび34bとリード30および32がタイバー36で一体に接続されてもよい。タイバー36はモジュールを実装固着してから切断してもよい。この場合、タイバー36は矩形の絶縁層10の外側に在ることが好ましい。このように、フレーム34a、34b、リード30、32およびタイバー36が一体でなる場合、リード30、32、フレーム34a、34bおよびタイバー36の主材料は同じであり、例えば銅を主材料とする。また、リード30、32、フレーム34a、34bおよびタイバー36の厚さは互いに略同じであるが、プレスなどを用いることにより、リード30、32、フレーム34a、34bおよびタイバー36の厚さを異ならせることも可能である。これらの厚さは、例えば50μmから200μmである。
また、リード30および32が半田または導電ペースト等の接合層26により絶縁層10に固着され、フレーム34aおよび34bが接着剤24で絶縁層10に固定される場合、リード30および32とフレーム34aおよび34bは、別体としてもよい。図1(a)における上下方向に延伸するフレーム34aの部分34cを中心に左右方向を見ると、左側にはリード30が並び、右側には電子部品20および21が搭載されている。そしてリード30と電子部品20および21は、電気的に接続される。しかしながら、電子部品20は、パワートランジスタなどであり大電流を扱う。よって上下方向に延伸するフレーム34aの部分34cと絶縁層10との間に配線を通過させるのは好ましくない。配線が発熱すると、フレーム34aが直接加熱され、フレーム34aが歪むためである。実施例1では、リード30が接合する金属層18と、電子部品20および21と、は、貫通孔16を介して絶縁層10の下面の金属層14に接続される。金属層14は絶縁層10の下面でフレーム34aと交差する。これにより、フレーム34aの歪を抑制できる。
図2(a)および図2(b)は、実施例1に係るモジュールの側面図である。図2(a)および図2(b)に示すように、リード30および32は、封止部材40から外に延伸する。図1(a)に示すように、フレーム34aおよび34bには、タイバー36が設けられ、フレーム34aおよび34bが絶縁層10に装着してからタイバー36が切断される。このため、タイバー36は封止部材40の側面から露出する。また、タイバー36は、封止部材40の直ぐ外側で切断されるため、封止部材40とタイバー36の側面は略同一平面であるが、実際はタイバー36の側面は封止部材40の側面から若干突出している。図1(b)のように、リード30と32とで、接合層26に接合する面の高さが異なる場合、リード30および32の段差を異ならせることで、図2(a)のように、封止部材40から引き出されるリード30と32との高さをほぼ同じにできる。
図3(a)から図3(c)は、実施例1に係るモジュールの製造方法を示す断面図である。図3(a)に示すように、絶縁層10の上面には、金属層18が形成されている。図3(a)における左側の金属層18は、リード30用であり、右側の金属層18は、電子部品21用である。続いて絶縁層10上に電子部品20を搭載する。電子部品20は半導体素子である。電極22aに対応する絶縁層10の部分には、貫通孔16が形成され、下面からめっき法により金属層14が被膜され、パターニングされて金属層14が形成される。そして金属層18には、ロウ材または導電ペースト等で電子部品21が固着される。
続いて、図3(b)に示すように、金属層18および電子部品20上に、半田または導電性ペーストからなる接合層26を形成し、絶縁層10上には接着剤24が設けられる。
さらに、図3(c)に示すように、接合層26上にリード30および32を接合し、接着剤24上にフレーム34aおよび34bを接合する。なお、フレーム34aおよび34bを固着して、シートである絶縁層10の平坦性を維持しながらリード30および32を搭載させる。特に接合層26がロウ材である場合、熱が加えられるため、接着剤24は、耐熱性の樹脂か、導電ペーストまたはロウ材が好ましい。フレーム34aおよび34bで絶縁層10が固定され平坦性が維持された状態でリード30、32が搭載できるからである。
図4から図5(b)は、図3(c)においてリードフレーム35を搭載する方法を示す平面図である。リードフレーム35は、周りを囲む枠体38、この枠体38(細条ともいう)の内側に、リード30、32、フレーム34a、34bおよびタイバー36を有する。リング状の枠体38の内側において枠体38はリード30および32の一端と一体となる。リード30および32の他端は、金属層18との接続部となる。またフレーム34aおよび34bはタイバー36を介して枠体38の内側と一体となる。なお、タイバー36は、これ以外にも設けられ、夫々のフレームおよびリードが暴れないように配置されてもよい。これにより、リード30、32、フレーム34aおよび34bが分散されることを抑制できる。リードフレーム35は、例えば打ち抜き法またはエッチング法により形成する。
このリードフレーム35は、図4から図5(b)では、図面の都合上、5ユニットが横に並んであり、絶縁層10も5ユニットが並んだ大判の絶縁層10が用意される。そして夫々が位置合わせされている。ユニットは5以上でもよい。リード30の他端は、金属層18に、リード32の他端は、電子部品20の上面に位置合わせされる。さらにはフレーム34aおよび34bは、図1(a)のように、絶縁層10の側辺に、フレーム34aの一部は、左側の金属層18の列と右側の金属層18の列との間に配置される。リード30および32を配置する金属層18および電子部品20の上面には、半田等の接合層26が設けられ、フレーム34aおよび34bに相当する絶縁層10には接着剤24が設けられ、リードフレーム35と絶縁層10とが固定される。好ましくは、熱処理により先にフレーム34aおよび34b用の接着剤24が硬化され、絶縁層10の平坦性を維持し、続いて半田等の接合層26によりリード30および32が固定されることが好ましい。
なお、リード30および32とフレーム34aおよび34bとは、夫々別の枠体で一体化して用意し、先にフレーム34aおよび34bを接着剤24で絶縁層10に固着し、続いてリード30および32を接合層26で絶縁層10に固定してもよい。これらの色々な方法により、リード30、32、フレーム34aおよび34bは、絶縁層10に固定される。
図5(a)に示すように、封止工程がある。ここでは、絶縁層10上の電子部品20、21、リード30、32、フレーム34aおよび34bを封止部材40により封止する。封止部材40は、例えばトランスファーモールド法、ポッテング法、コンプレッションモールド法または真空印刷法等を用い形成する。ここでは、図1(a)に示すように、フレーム34aおよび34bで基板である絶縁層10の平坦性を維持しながら電子部品20および21等が封止される。よって封止部材40の下面に露出する金属層14の平坦性が維持され、マザーボードへの実装性が向上する。
図5(b)に示すように、リード30および32と枠体38は、切断線50および52のところで切断される。これにより、図1(a)から図2(b)の実施例1に係るモジュールが製造できる。タイバー36は、封止部材40の側面と面一で切断することが好ましい。
絶縁層10が可撓性を有するので、変形しやすい。このため、電子部品20および21を封止部材40で封止するときに、絶縁層10が変形すると、リード30および32が平坦に搭載できなかったり、封止部材40の下面の電極である金属層14が全て面一で形成できず、モジュールが不良となったり、マザーボードへの実装性が悪化する可能性がある。また、封止部材40を形成しない状態では、これらの問題が更に顕著となり、モジュールが不良となる可能性が増大する。
フレーム34aおよび34bは絶縁層10の補強のために設けられている。よって、フレーム34aおよび34bは、絶縁層10上においてリード30、32および電子部品20および21と電気的に接続されていない。フレーム34aおよび34bは例えばグランド等に電気的に接続されていてもよい。
図1(a)のように、絶縁層10の平面形状は略矩形である。フレーム34a、34b、リード30および32を、図1(a)における上下方向(側方から)にみたとき、電子部品20、21、フレーム34a、34b、リード30および32が重なる領域は絶縁層10の左右方向の両辺の間に連続して設けられている。これにより、絶縁層10が変形することを抑制できる。フレーム34a、34b、リード30および32を、左右方向にみたとき、フレーム34aは絶縁層10の上下方向の両辺の間に連続して設けられている。これにより、絶縁層10が変形することを抑制できる。
フレーム34aおよび34bの一部は矩形の角部近傍に設けられている。これにより、絶縁層10が角部において、変形することをより抑制できる。フレーム34aおよび34bは絶縁層10の4角部近傍全てに設けられることが好ましい。フレーム34aおよび34bは、角部で交わる2辺に沿って延伸することが好ましい。これにより、角部における絶縁層10の変形をより抑制できる。
図5(a)のように、リード30、32およびタイバー36を枠体38から切断する前に、電子部品20、21、リード30、32、フレーム34aおよび34bを封止部材40で封止する。これにより、封止工程において絶縁層10が変形することを抑制できる。
[実施例1の変形例1]
図6は、実施例1の変形例1に係るモジュールの断面図である。図6に示すように、リード30は接着剤24により絶縁層10の上面に接合されていてもよい。リード30と金属層18とは金属細線25(ボンディングワイヤ)により電気的に接続されていてもよい。電子部品20が集積回路または横型のトランジスタの場合、上面にリード32が設けられていなくてもよい。この場合、図1(a)のフレーム34aは電子部品20および21を完全に囲ってもよい。これにより、電子部品20および21付近の絶縁層10の変形を抑制できる。その他の構成は実施例1と同じであり説明を省略する。前述のように、電子部品20とリード30は、絶縁層10の下面に設けた金属層14で電気的に接続される。
[実施例1の変形例2]
図7(a)から図8(b)は、実施例1の変形例2から5に係るモジュールの平面図である。図7(a)に示すように、実施例1の変形例2では、フレーム34aは電子部品20および21を囲むフレーム34aのみ設けられ、図1(a)のフレーム34bは設けられていない。実施例1の変形例2のように、絶縁層10の4つの角部の一部にフレーム34bは設けられていなくともよい。
[実施例1の変形例3]
図7(b)に示すように、実施例1の変形例3では、点線で囲んだ楕円である領域54に図7(b)における左方向に伸びるフレーム34aの一部分が設けられていない。フレーム34a、34b、リード30および32を、上下方向からみたとき、フレーム34a、34b、リード30および32が重なる領域は絶縁層10の左右方向の両辺の間に一部隙間(領域54付近)があってもよい。電子部品20および21を囲むフレーム34aは複数に分割されていてもよい。その他の構成は実施例1と同じであり説明を省略する。
[実施例1の変形例4]
図8(a)に示すように、実施例1の変形例4では、電子部品20および21を囲むフレーム34aが複数に分割されている。その他の構成は実施例1と同じであり説明を省略する。
[実施例1の変形例5]
図8(b)に示すように、実施例1の変形例5では、フレーム34aは一体で設けられている。フレーム34aを、図8(b)における上下方向からみたとき、フレーム34aは絶縁層10の左右方向の両辺の間に連続して設けられている。これにより、絶縁層10の変形をより抑制できる。その他の構成は実施例1と同じであり説明を省略する。
[実施例1の変形例6から8]
図9(a)から図9(c)は、実施例1の変形例6から8に係るモジュールの断面図である。図9(a)に示すように、リードフレーム35を打ち抜き法を用いて加工すると、リード30、32、フレーム34aおよび34bの端にバリ42が形成される。バリ42の高さH1は例えば50μmとなることもある。実施例1の変形例6のように、バリ42が絶縁層10側に設けられていると、バリ42が絶縁層10を貫通し金属層14と短絡する可能性がある。これは、本実施例の絶縁層10が非常に薄いポリイミド膜であるためである。
図9(b)に示すように、実施例1の変形例7では、リード30、32、フレーム34aおよび34bの端に形成されたバリ42は絶縁層10と反対側に設けられている。これにより、バリによるリード30、32、フレーム34aまたは34bと金属層14との電気的な短絡を抑制できる。
図9(c)に示すように、実施例1の変形例8では、リード30、32、フレーム34aおよび34bの端に形成されたバリ42は絶縁層10側に設けられ、リード30、32、フレーム34aおよび34bと絶縁層10はバリ42の高さH1以上離れている。リード32が電子部品20の上面からある程度の高さを持って水平に延伸する場合、バリ42は、下向きにあっても絶縁層10との距離を確保できる。一方、リード30が金属層18から水平に延伸する場合、絶縁層10との距離が小さい。よって、リード30の下にスペーサとなる電極または金属の塊を設ける。これにより、リード30と絶縁層10との間の距離を大きくできるため、バリ42が絶縁層10に接することを抑制できる。リード30、32、フレーム34aおよび34bと絶縁層10との距離H2は例えば50μm以上である。これより、バリによるリード30、32、フレーム34aまたは34bと金属層14との電気的な短絡を抑制できる。
[実施例1の変形例9]
図10は、実施例1の変形例9に係るモジュールの平面図である。図10に示すように、絶縁層10上に電子部品20a、20bおよび21が搭載されている。電子部品20aは例えばGaNトランジスタまたはSiCトランジスタである。電子部品20bは例えば集積回路であり、電子部品20a等のパワー素子を駆動するドライバである。
実施例1の変形例9では、パワートランジスタ等の電子部品20aと電極の多い制御用の集積回路である電子部品20bが絶縁層10上に集積化し設けられている。電子部品20bが絶縁層10にフェイスダウンで実装される場合、電子部品20bの下面には、BGA(Ball grid array)のような外部接続端子が多数設けられている。絶縁層10が反っていると電子部品20bの外部接続端子の中に絶縁層10との接合性が低下する接続端子が生じる可能性がある。このように、絶縁層10上への電子部品20bの実装性が低下する。実施例1の変形例9では、フレーム34aおよび34bで絶縁層10の平坦性を維持できるので、絶縁層10上への電子部品20bの実装性を向上できる。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 絶縁層
12、24 接着剤
14、18 金属層
20、20a、20b、21 電子部品
22a、22b、23 電極
26 接合層
30、32 リード
34a、34b フレーム
35 リードフレーム
36 タイバー
38 枠体
40 封止部材

Claims (10)

  1. 電子部品が搭載され可撓性を有する樹脂絶縁層と、
    前記樹脂絶縁層に接合され前記電子部品と電気的に接続されたリードと、
    前記樹脂絶縁層における前記電子部品を囲む少なくとも一部の領域に接合されたフレームと、
    を備えるモジュール。
  2. 前記フレームは前記リードと略同じ材料および略同じ厚さを有する請求項1に記載のモジュール。
  3. 前記フレームは前記リードおよび前記電子部品と電気的に接続されていない請求項1または2に記載のモジュール。
  4. 前記樹脂絶縁層の平面形状は略矩形であり、前記電子部品、前記フレームおよび前記リードを側方からみたとき、前記電子部品、前記フレームおよび前記リードが重なる領域は前記樹脂絶縁層の両辺の間に連続して設けられている請求項1から3のいずれか一項に記載のモジュール。
  5. 前記樹脂絶縁層の平面形状は略矩形であり、前記フレームの一部は前記略矩形の角部近傍に設けられている請求項1から4のいずれか一項に記載のモジュール。
  6. 前記電子部品、前記リードおよび前記フレームを封止する封止部材を備え、
    前記封止部材から前記リードと前記フレームに接続するタイバーとが露出する請求項1から5のいずれか一項に記載のモジュール。
  7. 前記リードおよび前記フレームの端に形成されたバリは前記樹脂絶縁層と反対側に設けられている請求項1から6のいずれか一項に記載のモジュール。
  8. 前記リードおよび前記フレームの端に形成されたバリは前記樹脂絶縁層側に設けられ、前記リードおよび前記フレームと前記樹脂絶縁層は前記バリの高さ以上離れている請求項1から7のいずれか一項に記載のモジュール。
  9. 枠体と、電子部品と電気的に接続されるリードと、前記電子部品を囲む少なくとも一部の領域に接合されるフレームと、前記フレームと前記枠体を接続するタイバーと、を備えるリードフレームのうち、前記リードと前記フレームを、前記電子部品が搭載され可撓性を有する樹脂絶縁層に接合する工程と、
    前記リードおよび前記タイバーを前記枠体から切断する工程と、
    を含むモジュールの製造方法。
  10. 前記リードおよび前記タイバーを前記枠体から切断する工程の前に、前記電子部品、前記リードおよび前記フレームを封止部材で封止する工程を含む請求項9に記載のモジュールの製造方法。
JP2019065000A 2019-03-28 2019-03-28 モジュールおよびその製造方法 Pending JP2020167233A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019065000A JP2020167233A (ja) 2019-03-28 2019-03-28 モジュールおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019065000A JP2020167233A (ja) 2019-03-28 2019-03-28 モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2020167233A true JP2020167233A (ja) 2020-10-08

Family

ID=72716332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019065000A Pending JP2020167233A (ja) 2019-03-28 2019-03-28 モジュールおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2020167233A (ja)

Similar Documents

Publication Publication Date Title
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
JP4173751B2 (ja) 半導体装置
US7768105B2 (en) Pre-molded clip structure
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
TWI675418B (zh) 半導體裝置及其製造方法
WO2014103133A1 (ja) 半導体装置
JP2016006806A (ja) 半導体装置
US9093277B2 (en) Semiconductor device and method of manufacturing the same
US20070126107A1 (en) Multi-chip semiconductor connector assembly method
JP2008160163A (ja) 半導体装置及びその製造方法、並びに電子装置
US20130270706A1 (en) Semiconductor device
JP2017123360A (ja) 半導体モジュール
US11984392B2 (en) Semiconductor package having a chip carrier with a pad offset feature
US20130256920A1 (en) Semiconductor device
JP4409064B2 (ja) パワー素子を含む半導体装置
JP6981033B2 (ja) 半導体装置及び半導体装置の製造方法
JP2020167233A (ja) モジュールおよびその製造方法
US11978683B2 (en) Semiconductor apparatus
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2021082794A (ja) 電子部品および電子装置
CN111244061A (zh) 氮化镓设备的封装结构
JP2020107685A (ja) 半導体モジュール
JP2020057771A (ja) モジュールおよびその製造方法
US20230136604A1 (en) Semiconductor device
US20240178094A1 (en) Semiconductor package