JP2020107685A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2020107685A
JP2020107685A JP2018243857A JP2018243857A JP2020107685A JP 2020107685 A JP2020107685 A JP 2020107685A JP 2018243857 A JP2018243857 A JP 2018243857A JP 2018243857 A JP2018243857 A JP 2018243857A JP 2020107685 A JP2020107685 A JP 2020107685A
Authority
JP
Japan
Prior art keywords
insulating layer
semiconductor component
electrode
transistor
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018243857A
Other languages
English (en)
Inventor
康仁 萩原
Yasuhito Hagiwara
康仁 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018243857A priority Critical patent/JP2020107685A/ja
Publication of JP2020107685A publication Critical patent/JP2020107685A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】絶縁層の歪みを抑制する事【解決手段】金属基板と、前記金属基板上の実装面に設けられる第1の半導体部品と、前記金属基板上に設けられ、前記実装面からの高さが前記第1の半導体部品と異なる第2の半導体部品と、前記第1の半導体部品上および前記第2の半導体部品上に設けられる絶縁層と、前記絶縁層を貫通し、前記第1の半導体部品に電気的に接続される第1の電極と、前記絶縁層を貫通し、前記第2の半導体部品に電気的に接続される第2の電極と、前記第1の電極上、前記第2の電極上および前記絶縁層上に設けられ、前記第1の半導体部品および前記第2の半導体部品が前記第1の電極および前記第2の電極をそれぞれ介して電気的に接続される金属層と、前記第1の半導体部品と前記第2の半導体部品との間の前記絶縁層に設けられた切欠部とを有することを特徴とする半導体モジュール。【選択図】図1

Description

本発明は半導体モジュールに関する。
パワー半導体素子を搭載するパワー半導体モジュールにおいて、シート状の絶縁層の上面に半導体部品を搭載し、前記絶縁層を貫通する貫通孔を介して前記絶縁層の下面から半導体部品に接続する金属からなる電極または配線を設けた構造が知られている(例えば特許文献1)。
特開2016−46523号公報
厚さの異なる複数の半導体部品上に一枚のシート状の前記絶縁層を設け、前記金属層の配線で電気的に接続する場合、前記絶縁層には、複数の半導体部品の間、そして半導体部品と基板との間には、高低差が生じる。そのため、一枚の絶縁層にゆがみが発生し、それによる応力が半導体部品のコンタクトや配線に加わり、コンタクト不良や断線が発生する問題がある。
本発明は上記問題に鑑み、信頼性の高いモジュールを提供することを目的とする。
本発明は、金属基板と、前記金属基板上の実装面に設けられる第1の半導体部品と、前記金属基板上に設けられ、前記実装面からの高さが前記第1の半導体部品と異なる第2の半導体部品と、前記第1の半導体部品上および前記第2の半導体部品上に設けられる絶縁層と、前記絶縁層を貫通し、前記第1の半導体部品に電気的に接続される第1の電極と、前記絶縁層を貫通し、前記第2の半導体部品に電気的に接続される第2の電極と、前記第1の電極上、前記第2の電極上および前記絶縁層上に設けられ、前記第1の半導体部品および前記第2の半導体部品が前記第1の電極および前記第2の電極をそれぞれ介して電気的に接続される金属層と、前記第1の半導体部品と前記第2の半導体部品との間の前記絶縁層に設けられた切欠部とを有することを特徴とする。
上記構成において、前記絶縁層は、シート状のポリイミドである構成とすることができる。
上記構成において、前記第1の半導体部品は、トランジスタであり、前記第2の半導体部品は、ダイオードである構成とすることができる。
上記構成において、前記金属基板は、表面が絶縁処理された金属基板である構成とすることができる。
本発明は、基板と、前記基板上の第1の部分にドレイン端子が接続された第1トランジスタと、前記第1の部分にアノード端子が接続され、前記第1トランジスタとは厚さが異なる第1ダイオードと、前記第1トランジスタおよび前記第1ダイオード上に設けられた第1絶縁層と、前記第1絶縁層を貫通し、前記第1トランジスタに電気的に接続される第1の電極と、前記第1絶縁層を貫通し、前記第1ダイオードに電気的に接続される第2の電極と、前記第1の電極上、前記第2の電極上および前記第1絶縁層上に設けられ、前記第1トランジスタおよび前記第1ダイオードが前記第1の電極および前記第2の電極をそれぞれ介して電気的に接続される第1金属層と、前記第1トランジスタと前記第1ダイオードとの間の前記第1絶縁層に設けられた第1の切欠部とを有することを特徴とする。
上記構成において、前記第1絶縁層は前記第2の部分で接合される構成とすることができる。
上記構成において、前記第2の部分の前記第1金属層上にドレイン端子が接続された第2トランジスタと、前記第2の部分の前記第1金属層上にアノード端子が接続される第2ダイオードと、前記第2トランジスタおよび前記第2ダイオード上に設けられた第2絶縁層と、前記第2絶縁層を貫通し、前記第2トランジスタに電気的に接続される第3の電極と、前記第2絶縁層を貫通し、前記第2ダイオードに電気的に接続される第4の電極と、前記第3の電極上、前記第4の電極上および前記第2絶縁層上に設けられ、前記第2トランジスタおよび前記第2ダイオードが前記第3の電極および前記第4の電極をそれぞれ介して電気的に接続される第2金属層と、前記第2トランジスタと前記第2ダイオードとの間の前記第2絶縁層に設けられた第2の切欠部とをさらに有することを特徴とする構成とすることができる。
上記構成において、前記第2絶縁層は、前記第3の部分で接合される構成とすることができる。
前記第1絶縁層および前記第2絶縁層は、シート状のポリイミドである構成とすることができる。
前記基板はプリント基板、またはセラミック基板である構成とすることができる。
本発明によれば、半導体部品からの絶縁層の剥離、絶縁層上の導電パターンのコンタクト不良、はく離やクラックを抑制できる。
図1は、実施例1に係る半導体モジュールを示す平面図である。 図2は、図1のA−A断面図である。 図3(a)は図1のB−B断面図である。図3(b)は、図1のC−C断面図である。 図4は、実施例1に係る半導体モジュールを示す回路図である。 図5は、比較例1および比較例2に係る半導体モジュールを示す平面図である。 図6(a)は比較例1に係る図5のA−A断面図である。図6(b)は、比較例2に係る図5のA−A断面図である。 図7(a)は、実施例2に係る半導体モジュールを示す平面図である。図7(b)は図7(a)のA−A断面図である。図7(b)は、図7(a)のB−B断面図である。 図8は、実施例2に係る半導体モジュールの回路図である。 図9(a)から図9(c)は、実施例2に係る半導体モジュールのシートモジュールの製造方法を示す図である。 図10(a)は、本発明の一実施形態に係る半導体モジュールの従来例について説明する概略断面図である。図10(b)は、図10(a)のA−A断面図である。
[従来例]
まず、本発明の一実施形態に係る半導体モジュールの従来例について図10(a)および図10(b)を用いて説明する。図10(a)は、本発明の一実施形態にかかる半導体モジュールの平面図である。図10(b)は、図10(a)のA−A断面に相当する断面図である。絶縁層11の平面方向のうち第1の半導体部品13および第2の半導体部品14の配列方向をX方向、X方向に直交する方向をY方向、絶縁層10の厚さ方向をZ方向とする。
図10(a)に示すように、絶縁層11の下面に第1の半導体部品13および/または第2の半導体部品14を搭載し、絶縁層11を貫通する貫通孔に形成された貫通電極16を介して絶縁層11の上面に半導体部品13および/または半導体部品14と電気的に接続された金属層12を有する構造が示され、この構造を以下シートモジュールと呼ぶ。
絶縁層11は、フレキシブル性を有する樹脂材料から成るシートであり、例えばポリイミドのシートである。金属層12は、例えばパターニングされた銅、金、チタンなどの金属を主材料とする導電パターンである。貫通電極16は、銅、金、チタンなどの金属であり、一般には金属層12と同一のプロセスで形成されるので同一の材料である。金属層12および貫通電極16の形成方法は、例えばめっき法、スパッタリング法、CVD法などである。ここでは、銅の電解めっきで形成されている。尚、導電パターンは、半導体部品とコンタクトする電極、電極と一体の配線、配線と一体でリードの固着場所であるパッドなどで構成される。
半導体部品13は、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタ、FET(Field Effect Transistor)、SiC(炭化ケイ素)トランジスタまたはGaN(窒化ガリウム)トランジスタなどのトランジスタである。半導体部品13は、上面に端子15aおよび端子15bを備え、下面に端子15cを備える。端子15a、端子15bおよび端子15cは、例えばそれぞれトランジスタのゲート端子、ソース端子、ドレイン端子である。端子15aから端子15cは、例えば銅、金、アルミニウムなどの金属を主材料とする。半導体部品13は、端子15aおよび端子15bを介して貫通電極16に電気的に接続される。
半導体部品14は、例えばショットキーバリアダイオードなどのダイオードである。半導体部品14は上面に端子15dを備え、下面に端子15eを備える。端子15dおよび端子15eは、例えばそれぞれダイオードのアノード端子、カソード端子である。端子15dおよび端子15eは、例えば銅、金、アルミニウムなどの金属を主材料とする。半導体部品14は、端子15dを介して貫通電極16に電気的に接続される。
トランジスタまたはダイオードには、ケイ素(Si)、窒化ガリウム(GaN)または、炭化ケイ素(SiC)などの半導体材料が用いられる。
基板10の−Y方向側の端部には、−Y方向に向かって伸びるリード44a、リード44b、およびリード44cが設けられている。リード44aおよびリード44bの下面は金属層12に固着され、金属層12に電気的に接続される。リード44aは、金属層12を介して半導体部品13の端子15aに、リード44bは、金属層12を介して半導体部品13の端子15b及び半導体部品14の端子15dに電気的に接続される。リード44cは、基板10を介して半導体部品13の端子15c及び半導体部品14の端子15eに電気的に接続される。リード44cは、基板10と一体に形成される金属である。この様に、金属製のリードフレームのダイパッドは、絶縁層が省略された金属基板に相当する。
また金属のダイパッドの代わりに導電パターンが形成される場合、基板10は、樹脂材料からなる基板、セラミックからなる基板または表面が絶縁処理された金属基板などのプリント基板が用いられる。プリント基板上には少なくとも一層の導電パターンが設けられる。この場合、基板の素子実装エリアから基板の−Y方向側の端の近傍にまで設けられた共通の導電パターンが設けられる。そして実装エリアには半導体部品のドレインとカソードが共通接続され、−Y方向側の端には、独立したリード44cが半田などで固着される。
例えば、図10(a)に示すように、絶縁層11の上には金属層12の二つの導電パターンが形成される。−X方向側の導電パターンは、半導体部品13のゲート端子と接続され金属層12と一体である第1ゲートパッド21が設けられ、−Y方向に向かって配線の金属層12が伸ばされ、絶縁層11の−Y方向側の端には金属層12と一体である第2ゲートパッド22が設けられている。基板10を平面視して右側の導電パターンは、半導体部品13のソース端子および半導体部品14のアノード端子と接続される金属層12の一部の領域であるパッド23が設けられる。パッド23は、−Y方向側に伸ばされる金属層12(配線)を介し、−Y方向側の金属層12の一部の領域である共通パッド24と電気的に接続される。一般には、第2ゲートパッド22および共通パッド24に位置する絶縁層11は、基板10に固着され、第2ゲートパッド22および共通パッド24の上面(Z方向側の面)は平坦であると同時に、その上面でリード44a、44bと接続されている。
尚、基板10がプリント基板やセラミック基板の場合、絶縁層11の下面は、基板10の−Y側の端で固着され、第2ゲートパッド22と共通パッド24のそれぞれにリード44a、44bが電気的に接続される。
図10(b)に示すように、厚みの異なる少なくとも2つの半導体部品を電気的に接続するために、1枚のシート状の絶縁層11を用いる。この絶縁層11は、基板の一端よりやや下方から基板の他端に向かって延伸され、絶縁層11の一端またはその近傍に於いて、半導体部品13および半導体部品14上に位置し、絶縁層11の他端は、基板10の他端に向かって設けられている。半導体部品13および半導体部品14は、それぞれ基板10の実装面からの高さが異なる。そのため半導体部品13上の一端(左端)からX方向に向かって半導体部品14上の他端(右端)に設けられるにあたって絶縁層11に高低差が生じ、一枚の絶縁層11にゆがみが発生する。また絶縁層11は、半導体部品13、14の配置領域から基板10他端に向かい伸ばされ、絶縁層の他端が基板10の他端に固着されていると、やはりここでも高低差が発生する。
このゆがみにより絶縁層11に応力が生じることとなる。絶縁層11に応力が生じると、金属層12の断線や端子15a、端子15bおよび端子15dと貫通電極16とのコンタクト不良が発生する可能性がある。
本発明は、そのゆがみを抑制するために前記シートモジュールの絶縁層11に吸収手段を設けるものである。
本発明に係る実施形態について具体的に説明する。実施例1は、シートモジュールをリードフレームに貼り合わせたものであり、以下図1から図3(b)を用いて詳細を説明する。図1は実施例1に係る半導体モジュールの平面図である。図2、図3(a)および図3(b)は、それぞれ図1のA−A断面、B−B断面、C−C断面に相当する。絶縁層11の平面方向のうち半導体部品13および半導体部品14の配列方向をX方向、X方向に直交する方向をY方向、絶縁層10の厚さ方向をZ方向とする。図4は、実施例1に係る半導体モジュールの回路図である。
図1に示すように、リードフレーム41は、ダイパッド42を有する。このダイパッド42の一端に近接して配置された第1のリード44aおよび第2のリード44bが設けられる。更に図3(a)に示すように、ダイパッド42と接続部46を介して一体に形成され、−Y方向に向かって伸ばされた第3のリード44cで構成されている。
図1および図2に示すように、リードフレーム41のダイパッド42上に第1の半導体部品13および第2の半導体部品14が設けられている。ダイパッド42は、従来例で説明したように基板に相当する。半導体部品13は、パワー半導体素子である。パワー半導体素子とは、電力の制御や変換、供給を行うための半導体素子である。半導体部品13は、例えばIGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタ、FET(Field Effect Transistor)、SiC(炭化ケイ素)トランジスタまたはGaN(窒化ガリウム)トランジスタである。半導体部品14は、例えばショットキーバリアダイオードまたはダイオードである。本実施例1では半導体部品13は、SiCトランジスタのベアチップである。半導体部品14は、ショットキーバリアダイオードのベアチップである。尚、後述する図4のように、半導体部品13は、トランジスタの他にダイオードが内蔵されていても良い。半導体部品13と半導体部品14とのX方向での間隔は、例えば4mmである。半導体部品13と半導体部品14の間には、絶縁層11に切欠部17が設けられている。
図2に示すように、半導体部品13と半導体部品14とはダイパッド42の実装面からの高さが異なる。半導体部品13の高さは、例えば400μmである。半導体部品14の高さは、例えば300μmである。また、半導体部品13および半導体部品14の高低が逆の関係でも良い。
半導体部品13の上面に端子15aおよび端子15bが設けられている。端子15aは、例えばトランジスタのゲート端子である。端子15bは、例えばソース端子である。半導体部品13の下面には端子15cが設けられ、例えばドレイン端子である。半導体部品14の上面に端子15dが設けられている。端子15dは、例えばダイオードのアノード端子であり、半導体部品14の下面には、端子15eが設けられる。端子15eは、例えばカソード端子である。端子15aから端子15eは、例えば銅、金、アルミニウムなどの金属である。
ソース端子およびドレイン端子の間には大電流が流れる。ゲート端子は制御端子であるため、FETでは電流が流れず、バイポーラトランジスタでは、大きな電流は流れない。このため端子15aのサイズ(またはコンタクト径)は、端子15bのサイズ(またはコンタクト径)より小さい。なお、ソース端子は、電流流入端子または電流流出端子と言い、ドレイン端子は、電流流出端子または電流流入端子と言う場合もある。電流流入端子および電流流出端子は、エミッタ端子でもよく、コレクタ端子でもよい。制御端子は、ベース端子でもよい。この場合、ベース端子には若干の電流が流れる。
この金属板状のダイパッド42と半導体部品13の端子15cおよび半導体部品14の端子15eは半田または銀ペーストなどの接合層で電気的に接続されている。尚、図面では省略している。
半導体部品13および半導体部品14上からリード44aおよび44bの下面に渡り、一枚のシート状の絶縁層11が設けられている。絶縁層11は、フレキシブル性を有する樹脂材料から成るシートであり、例えばポリイミドのシートである。絶縁層11の厚さは、例えば20μmから50μmである。絶縁層11の半導体部品13の端子15aおよび端子15b、並びに半導体部品14の端子15dに対応する位置には、貫通孔が設けられ、この貫通孔には、貫通電極16が設けられている。貫通電極16は、例えば銅、アルミニウム、金またはチタンなどの金属材料で形成されている。または、これらの電極材料が少なくとも一つ選択され、この材料を主材料として形成されている。
絶縁層11の上には、パターニングされた金属層12が設けられている。金属層12は、例えば銅、金、チタンなどである。金属層12の厚さは、例えば50μmから100μmである。金属層12は、絶縁層11に形成された貫通電極16を介して半導体部品13の端子15aおよび15bならびに半導体部品14の端子15dと電気的に接続されている。尚、ここでは、貫通電極16と金属層12は、同一プロセスで形成され、めっき法により形成されている。尚、スパッタリング法、CVD法などで形成しても良い。
図1および図3(a)に示すように、リード44cは、金属のダイパッド42と一体でなり、半導体部品13のドレイン端子およびダイオード14のカソード端子に電気的に接続される。
図1および図3(b)に示すように、金属層12は、半導体部品13および半導体部品14上からリード44a、およびリード44bの下面にわたって設けられている。図面では省略したがリード44bも図3(b)に示すリード44aと同様に、下面に金属層12が固着している。リード44aは、金属層12を介して半導体部品13のゲート端子に電気的に接続される。リード44bは、金属層12を介して、半導体部品13のソース端子および半導体部品14のアノード端子に電気的に接続される。
ダイパッド42上に封止樹脂43が設けられている。封止樹脂43は、絶縁層11、半導体部品13、半導体部品14およびリードの一部を封止する。封止樹脂43は、例えばエポキシ樹脂などの熱硬化性樹脂である。
図4は、実施例1に係る半導体モジュールの回路図である。図4に示すように、実施例1に係る半導体モジュールの回路は、例えばインバータ回路である。
図5は、比較例1に係る半導体モジュールの平面図である。図6(a)は、図5のA−A断面に相当する。図5に示すように、比較例1に係る半導体モジュールは、図1の切欠部17に相当する部分が形成されていない。また、図6(a)に示すように半導体部品13と半導体部品14のダイパッド42の実装面からの高さが等しい。その他の構造は実施例1と同じであり、説明を省略する。
半導体部品13と半導体部品14のダイパッド42の実装面からの高さが等しい場合、絶縁層11には高低差が存在しない。よって、絶縁層11は、歪みにくい。
図6(b)は、比較例2に係る半導体モジュールの断面図である。ダイパッド42を平面視した図は図5と同様である。半導体部品13と半導体部品14のダイパッド42の実装面からの高さが異なる。その他の構造は比較例1と同じである。
半導体部品13と半導体部品14のようにダイパッド42の実装面からの高さが異なる半導体部品上に一枚のシート状の絶縁層を設け、金属層12の配線で電気的に接続する構造とする場合、絶縁層には半導体部品13側である一端と半導体部品14側である他端とで高低差が生じる。また、絶縁層11は、半導体部品の実装エリアからダイパッド42の下方、つまりリード44a、44bが設けられている位置まで、下方に伸ばされている。この絶縁層11は、ダイパッド42に貼りあわされるか、またはリード44aおよびリード44bの上面または下面と接続される。尚、リード44aおよび44bの固着面が、ダイパッド42表面と実質同じ高さであったり、ダイパッド42表面よりも高い位置である場合がある。よって絶縁層は、半導体部品13と半導体部品14のX軸方向に高低差があり、部品実装エリアとリードとの間にも高低差が発生する場合がある。
高低差のある半導体部品と半導体部品または配線とを一枚の絶縁層11で接続する場合、一枚の絶縁層11にはゆがみが発生する。このゆがみにより一枚のシート状の絶縁層11に応力が生じ、応力は、半導体部品13および/または半導体部品14とのコンタクト部、金属層12、特にコンタクト近傍や細い配線に加わる。そのため、コンタクト不良および/または金属層12の断線などが発生する問題がある。
実施例1によれば、歪吸収手段として半導体部品13と半導体部品14との間に位置する絶縁層11に切欠部17を設ける。この切欠部は、例えばレーザ、ドリル等で絶縁層11を切除して設けるが、切欠部17は、カッター等で切込を入れただけのカット部であってもよい。また両端が開口されていないスリットであってもよい。切欠部17のX方向の幅は、好ましくは半導体部品13と半導体部品14との間隔以下であり、さらに好ましくは4mm以下である。切込部17のY方向の幅は、好ましくは半導体部品13および半導体部品14のY方向の幅よりも大きいことが好ましい。
この切欠部17により絶縁層11の半導体部品13と半導体部品14との高低差、またはチップの実装エリアとリードとの高低差によって生じるゆがみを抑制する事ができる。従って、絶縁層11に生じる応力を抑制でき、コンタクト不良および/または金属層12の断線を抑制する事ができる。
また、切欠部17の一端が開口することにより絶縁層11を二又構造にすることができる。これにより半導体部品13と半導体部品14との高低差があっても、絶縁層11にフレキシブル性を更に与え、接続部への負荷を抑制できる。また半導体部品の裏面がダイパッドに固着されるが、その接続部への負荷が抑制できる。
更に、図1に戻り、切欠部17は、接続部46近傍にも設けられている。この切欠部は、応力や負荷の軽減の他に、封止樹脂43の注入時の圧力の低減にも効果がある。封止樹脂43の注入にはトランスファーモールド法、インジェクションモールド法および真空印刷法などが用いられる。封止樹脂43を注入する際に、絶縁層11の表や裏には樹脂を送り込む圧力が加わるが、切欠部17があるためその圧力が抑制される。
図7(a)は実施例2に係る半導体モジュールの平面図である。図7(b)は図7(a)のA−A断面に相当する。図7(c)は図7(a)のB−B断面に相当する。基板10の平面方向のうち半導体部品13aおよび半導体部品14aの配列方向をX方向、X方向に直交する方向をY方向、基板10の厚さ方向をZ方向とする。
尚、従来例(図10(a)および図10(b))で説明したように、本実施例では、基板10は、プリント基板、セラミック基板または表面が絶縁処理された金属基板であり、図7の基本ユニットが一部重なって構成されたものである。
図7(a)から図7(c)に示すように、基板10上に複数の絶縁層11a、11bおよび11cが設けられている。絶縁層11a、11bおよび11cは、例えばポリイミドなどの樹脂絶縁層である。基板10と絶縁層11a、11bおよび11cの下面は、例えば樹脂接着剤で、全域、または部分的に接合されている。
絶縁層11aは、基板10のY方向側の一端(上側辺)およびその近傍に、裏面全域が接合されて設けられる。絶縁層11aの形状は、基板10を平面視して例えば矩形状である。
絶縁層11a上に金属層12aが設けられている。金属層12aは、例えば逆T字形で形成される。金属層12aのうち、後述する第1トランジスタ13aおよび第1ダイオード14aを設ける領域がパッド電極31であり、基板10のY方向の側辺近傍に伸ばされている部分が配線端子18aである。この配線端子18aは、例えばリードが接続される領域である。尚、本実施例ではパッド電極31は、絶縁層11aおよび金属層12aを含んでいるが、パッド電極31は、絶縁層11aを設けず基板10上に設けられた導電パターンでもよい。
図7(b)に示すように、パッド電極31上には、第1トランジスタ13aの下面および第1ダイオード14aの下面が設けられている。第1トランジスタ13aは、例えばSiCトランジスタである。第1ダイオード14aは、例えばショットキーバリアダイオードである。第1トランジスタ13aの上面には端子15aおよび端子15bが、下面には端子15cがそれぞれ設けられている。端子15a、端子15bおよび端子15cは、それぞれゲート端子、ソース端子、ドレイン端子である。第1ダイオード14aの上面には端子15d、下面には端子15eが形成されている。端子15dおよび端子15eは、それぞれアノード端子、カソード端子である。尚、図7(c)では端子15aから端子15cは、説明の都合上省略している。
第1トランジスタ13aは、端子15cを、第1ダイオードは、端子15eをそれぞれ介して金属層12aと電気的に共通接続される。金属層12aと第1トランジスタ13aおよび第1ダイオード14aとの間には半田または銀ペーストなどの接合層があるが図では省略している。
ここでトランジスタ13aの高さよりもダイオード14aの高さが低くなっている。よって、実施例1の様に、歪吸収手段は、絶縁層11bおよび金属層12bに設けられた二又の部分である。トランジスタ13aとダイオード14aとの間に位置する切欠部17がこの二又の部分に相当する。
金属層12bは、略矩形状の第1ランド電極32aがパッド電極31から若干の間隔をもって−Y方向側に配置される。このランド電極32aのY方向側の端には、配線33aおよび配線33bがランド電極32aと一体で設けられている。配線33aのY方向側の端部が電極パッドとなり、トランジスタ13aのソース端子15bと電気的に接続されている。配線33bは、Y方向側の端部の電極パッドがダイオード14aのカソード端子と電気的に接続されている。第1絶縁層11bは、導電パターンである金属層12bを支持するため、金属層12bの下面に金属層12bよりも大きく設けられ、πの字を逆にしたような形状になっている。尚、図7(c)に示すように、ランド電極32aに相当する絶縁層11bの裏面は、基板に接合され、配線33aおよび配線33bに相当する絶縁層11bの裏面は、第1ランド電極の部分からトランジスタの上面およびダイオードの上面に向かい傾斜部または屈曲部をもって上昇している。
トランジスタ13aのゲート端子と接続される金属層12bは、端子15aから基板10の−X方向側の端に向かい下方に傾斜部または屈曲部を有し、配線端子18bに相当する絶縁層11bの裏面は基板10と接合されている。絶縁層11bは、このゲート用のパターンを支持するため、金属層12bより一回り大きなサイズで、基板10の−X方向の端まで伸ばされている。ゲート、ソースおよびアノードへと向かう配線33a、配線33bおよびその下層の絶縁層11bは、基板10との間にスペースspが設けられる。
ランド電極32aのX方向側の端部およびその近傍に、金属層12bと一体でX方向側に突出した配線端子18dが設けられている。
ここまでの説明が歪吸収手段を有する1ユニットのシートモジュールの部分である。続いて、以下に更なる1ユニットのシートモジュールの構成を説明する。
金属層12b上に第2トランジスタ13bおよび第2ダイオード14bが設けられている。第2トランジスタ13bは、第1トランジスタ13aと同様に端子15aから端子15cを有する。第2ダイオード14bは、第1ダイオードと同様に端子15dおよび15eを有する。トランジスタ13bおよびダイオード14bは、それぞれ端子15cおよび端子15eを介して金属層12bに電気的に接続される。金属層12bとトランジスタ13bおよびダイオード14bとの間には半田または銀ペーストなどの接合層があるが図では省略している。
基板10の−Y方向の端には絶縁層11cが設けられている。絶縁層11c上には金属層12cが設けられている。絶縁層11cおよび金属層12cは、−Y方向側に設けられる矩形状の第2ランド電極32bおよびランド電極32bのY方向側の端に設けられる配線33cおよび配線33dを含む。ランド電極32bは、樹脂接着材などの接合層(不図示)を介して基板10に接合されている。ランド電極32bに相当する部分は、−Y方向側の端の近傍に金属層12cをパターニングして配線端子18eが形成されている。
配線33cは、ランド電極32bからY方向に向かって上昇し、トランジスタ13bの上面に接続される。また、トランジスタ13bの上面から−X方向に向かって下降し、基板10の−X方向の端の配線端子18cに相当する部分で基板10と接合される。配線33dは、ランド電極32bからY方向に向かって上昇し、ダイオード14bに接続される。配線端子18cおよび配線端子18eは、例えばリードが電気的に接続される領域である。
配線33cは、ランド電極32bとトランジスタ13bのソース端子とが貫通電極16を介して電気的に接続される。配線端子18cとトランジスタ13bのゲート端子とを貫通電極16を介して電気的に接続する。配線33dは、ランド電極32bとダイオード14のアノード端子を電気的に接続する。
実施例2に係る発明は、歪吸収手段である切欠部17があることにより、異なる厚みの複数の半導体部品を接続しても、絶縁層11bおよび絶縁層11cのゆがみを抑制することができる。よって、半導体部品の電気的なコンタクト不良および配線のクラックを抑制することができる。さらに、絶縁層11b、金属層12b、絶縁層11cおよび金属層12cのように、絶縁層上に金属の配線パターンを設けたシートモジュールを基本(1ユニット)とし、トランジスタおよびダイオードなどの半導体部品を介してシートモジュールを互い違いに重ねる構造とすることで、導電パターンの面積を減らし、半導体モジュールの小型化ができる。
図8は、実施例2に係る回路図である。この実施例2に係る回路は、図4に示す回路が2つ直列に接続されたもので、例えばインバータ回路などの大電流を扱うモジュールに採用される。
図9(a)から図9(c)は、実施例2に説明した1ユニットのシートモジュールの製造方法を示す図である。
図9(a)に示すように、シート状であり矩形の絶縁層11bを用意する。絶縁層11bに例えばレーザを用いて、半導体部品の電極に相当する部分に貫通孔19を形成する。貫通孔19は、ここでは、絶縁層11bのY方向側の端の近傍に設ける。貫通孔19は、図9(a)中では4つ形成されるが、後述のトランジスタ13aのゲート端子、ソース端子および後述のダイオード14aのアノード端子に対応させるため少なくとも3つ以上形成されるのが好ましい。レーザは、例えば赤外線、可視光または紫外線レーザ光を用いる。貫通孔19の径は、例えば30μmから500μmである。
図9(b)に示すように、例えば絶縁層11bの下面に樹脂接着剤を塗布した後、絶縁層11bの下面にトランジスタ13aおよびダイオード14aを固着させる。この時、トランジスタ13aのゲート端子、ソース端子およびダイオード14aのアノード端子が貫通孔19の位置にそれぞれ対応するように設ける。例えば、熱処理により接着剤は固化される。
続いて、絶縁層11b上に金属層12bを設ける。金属層12bの形成方法を説明する。絶縁層11bの上面にシード層(不図示)を形成する。シード層は、例えばチタンおよび/または銅などの金属である。シード層の上面にめっき層(不図示)を形成する。めっき層は、例えばシード層を介して電解めっき法を用いて形成する。シード層およびめっき層により金属層12bが形成される。なお、金属層12bは、めっき法により絶縁層11bの全面にめっき層を形成し、このめっき層をパターニングする方法により形成してもよいし、めっき被覆領域に開口を有するレジストを形成し、めっき被覆領域にめっき層を部分的に形成する方法により形成してもよい。この時、絶縁層11bを平面視して、金属層12bは、例えば逆π字状にパターニングされる。また、トランジスタ13aの−X方向側に、ゲート端子と接続される金属層12bのパターンが同時に形成される。金属層12bの厚さは、例えば50μmから100μmであり絶縁層11bの厚さより大きい。金属層12bは、絶縁層11より薄くてもよい。
絶縁層11bのY方向の角(左角部)に配線端子18bが設けられる。絶縁層11bのX方向の端部近傍に配線端子18dが設けられる。この時、配線端子18bは、配線を介してトランジスタ13aのゲート端子と電気的に接続される。配線端子18dは、トランジスタ13aのソース端子およびダイオード14aのアノード端子と電気的に接続される。配線端子18bが形成される金属層12bは、配線端子18dが形成される金属層12bと電気的には分離されているが、一枚の絶縁層11b上に一体で形成される。
図9(c)に示すように、絶縁層11bを所望の形状に加工する。絶縁層11bの加工は例えばレーザを用いる。この時、トランジスタ13aとダイオード14aとの間に切欠部17を形成する。切欠部17を形成することで絶縁層11bが二又構造に形成される。なお、この加工は、プレスなどの機械加工や、カッターなどで形成してもよい。
以上の工程により実施例2に係る1ユニットのシートモジュールが完成し、このシートモジュールが互い違いに重なることで、半導体モジュールを製造することができる。
このシートモジュールを例えば図7(c)に示した絶縁層11b、金属層11b、絶縁層11cおよび金属層11cのように、基板10上に互い違いに重ねる構造とすることで、基板10上にこの時、トランジスタ13bとダイオード14bとの厚さが異なっていても、絶縁層11bは、切欠部17を挟んで二又構造となっているため、シート状の絶縁層11bの屈曲の度合いをトランジスタ13bとダイオード14bとで変化させることができ、それぞれの半導体部品の厚みに合った接続をすることができる。よって、金属層12bの断線、絶縁層11bからの剥離および半導体部品とのコンタクト不良を抑制することができる。
本発明では、金属細線を用いた半導体モジュールに比較して、薄型、小型化の半導体モジュールが実現できる。さらには、絶縁層がポリイミドである場合、大電流が扱え、高発熱のモジュールであっても歪吸収手段があるため、信頼性を向上することができる。
11 絶縁層
12 金属層
13 第1の半導体部品
14 第2の半導体部品
16 貫通電極
17 切欠部

Claims (10)

  1. 金属基板と、
    前記金属基板上の実装面に設けられる第1の半導体部品と、
    前記金属基板上に設けられ、前記実装面からの高さが前記第1の半導体部品と異なる第2の半導体部品と、
    前記第1の半導体部品上および前記第2の半導体部品上に設けられる絶縁層と、
    前記絶縁層を貫通し、前記第1の半導体部品に電気的に接続される第1の電極と、
    前記絶縁層を貫通し、前記第2の半導体部品に電気的に接続される第2の電極と、
    前記第1の電極上、前記第2の電極上および前記絶縁層上に設けられ、前記第1の半導体部品および前記第2の半導体部品が前記第1の電極および前記第2の電極をそれぞれ介して電気的に接続される金属層と、
    前記第1の半導体部品と前記第2の半導体部品との間の前記絶縁層に設けられた切欠部とを有することを特徴とする半導体モジュール。
  2. 前記絶縁層は、シート状のポリイミドである請求項1に記載の半導体モジュール。
  3. 前記第1の半導体部品は、トランジスタであり、前記第2の半導体部品は、ダイオードである請求項1または2に記載の半導体モジュール。
  4. 前記金属基板は、表面が絶縁処理された金属基板である請求項1から3のいずれか一項に記載の半導体モジュール。
  5. 基板と、
    前記基板上の第1の部分にドレイン端子が接続された第1トランジスタと、
    前記第1の部分にアノード端子が接続され、前記第1トランジスタとは厚さが異なる第1ダイオードと、
    前記第1トランジスタおよび前記第1ダイオード上に設けられた第1絶縁層と、
    前記第1絶縁層を貫通し、前記第1トランジスタに電気的に接続される第1の電極と、
    前記第1絶縁層を貫通し、前記第1ダイオードに電気的に接続される第2の電極と、
    前記第1の電極上、前記第2の電極上および前記第1絶縁層上に設けられ、前記第1トランジスタおよび前記第1ダイオードが前記第1の電極および前記第2の電極をそれぞれ介して電気的に接続される第1金属層と、
    前記第1トランジスタと前記第1ダイオードとの間の前記第1絶縁層に設けられた第1の切欠部とを有することを特徴とする半導体モジュール。
  6. 前記第1絶縁層は前記第2の部分で接合される請求項5に記載の半導体モジュール。
  7. 前記第2の部分の前記第1金属層上にドレイン端子が接続された第2トランジスタと、
    前記第2の部分の前記第1金属層上にアノード端子が接続される第2ダイオードと、
    前記第2トランジスタおよび前記第2ダイオード上に設けられた第2絶縁層と、
    前記第2絶縁層を貫通し、前記第2トランジスタに電気的に接続される第3の電極と、
    前記第2絶縁層を貫通し、前記第2ダイオードに電気的に接続される第4の電極と、
    前記第3の電極上、前記第4の電極上および前記第2絶縁層上に設けられ、前記第2トランジスタおよび前記第2ダイオードが前記第3の電極および前記第4の電極をそれぞれ介して電気的に接続される第2金属層と、
    前記第2トランジスタと前記第2ダイオードとの間の前記第2絶縁層に設けられた第2の切欠部とをさらに有することを特徴とする請求項6に記載の半導体モジュール。
  8. 前記第2絶縁層は、前記第3の部分で接合される請求項7に記載の半導体モジュール。
  9. 前記第1絶縁層および前記第2絶縁層は、シート状のポリイミドである請求項5から8のいずれか一項に記載の半導体モジュール。
  10. 前記基板はプリント基板、またはセラミック基板である請求項5から9のいずれか一項に記載の半導体モジュール。
JP2018243857A 2018-12-27 2018-12-27 半導体モジュール Pending JP2020107685A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018243857A JP2020107685A (ja) 2018-12-27 2018-12-27 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018243857A JP2020107685A (ja) 2018-12-27 2018-12-27 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2020107685A true JP2020107685A (ja) 2020-07-09

Family

ID=71449693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018243857A Pending JP2020107685A (ja) 2018-12-27 2018-12-27 半導体モジュール

Country Status (1)

Country Link
JP (1) JP2020107685A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9188787B2 (en) 2012-05-03 2015-11-17 Beijing Boe Optoelectronics Technology Co., Ltd. Touch grating, display device and method of realizing stereoscopic display and touch functions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9188787B2 (en) 2012-05-03 2015-11-17 Beijing Boe Optoelectronics Technology Co., Ltd. Touch grating, display device and method of realizing stereoscopic display and touch functions

Similar Documents

Publication Publication Date Title
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
JP2008016818A (ja) 半導体装置およびその製造方法
JP2016006806A (ja) 半導体装置
US11646251B2 (en) Semiconductor device
JP2013065620A (ja) 配線シート付き電極端子、配線構造体、半導体装置、およびその半導体装置の製造方法
US20210143103A1 (en) Power module and method for manufacturing power module
JPWO2015182284A1 (ja) 半導体装置
JP2017123360A (ja) 半導体モジュール
JP2020107685A (ja) 半導体モジュール
KR101766082B1 (ko) 파워모듈
US9633927B2 (en) Chip arrangement and method for producing a chip arrangement
JP7476540B2 (ja) 半導体装置
WO2021181468A1 (ja) 半導体モジュール
JP5682511B2 (ja) 半導体モジュール
JP2021190556A (ja) 半導体装置の実装構造
JP2020057771A (ja) モジュールおよびその製造方法
JPWO2020105542A1 (ja) 半導体装置
US9012990B2 (en) Surface mountable power components
US11004807B2 (en) Method of producing laminated substrate, method of producing semiconductor module, laminated substrate, and semiconductor module
US20230395451A1 (en) Semiconductor device and manufacturing method for semiconductor device
NL2022299B1 (en) Electronic module
CN116110871A (zh) 半导体器件
US20200105723A1 (en) Module
JP2020167233A (ja) モジュールおよびその製造方法
CN116110870A (zh) 半导体器件