CN116110871A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN116110871A
CN116110871A CN202211411337.2A CN202211411337A CN116110871A CN 116110871 A CN116110871 A CN 116110871A CN 202211411337 A CN202211411337 A CN 202211411337A CN 116110871 A CN116110871 A CN 116110871A
Authority
CN
China
Prior art keywords
face
wiring
insulating base
semiconductor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211411337.2A
Other languages
English (en)
Inventor
板东晃司
孝井健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of CN116110871A publication Critical patent/CN116110871A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/2413—Connecting within a semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件，包括：第一半导体元件；第二半导体元件；第一绝缘基底构件，其包括第五面和第六面；第二绝缘基底构件，其包括第七面和第八面；第一布线，其贯穿第一绝缘基底构件，并且布置在第六面上；第二布线，其贯穿第二绝缘基底构件，并且布置在第八面上；第一布线构件，其与第一半导体元件的第二面相对；以及第二布线构件，其设置在第二布线上。第一布线构件设置在第二绝缘基底构件的第七面上。电流在第一布线构件中沿第一方向流动，并且在第二布线构件中沿与第一方向相反的第二方向流动。

Description

半导体器件
技术领域
本发明涉及一种半导体器件。
背景技术
已知一种半导体器件，其中每个半导体元件通过粘接层附接至诸如聚酰亚胺等树脂膜，并且在树脂膜的与粘接层相反侧的表面上形成布线层(例如，参见JP-A-2016-046523)。
另一方面，为了实现半导体器件的高速切换操作，要求进一步降低半导体器件中产生的电感。
本公开旨在提供一种能够减小电感的半导体器件。
发明内容
某实施例提供了一种半导体器件。该半导体器件包括：第一半导体元件，其包括第一面和与第一面相反的第二面，其中，第一面中设置有第一电极并且第二面中设置有第二电极；第二半导体元件，其包括第三面和与第三面相反的第四面，其中，第三面中设置有第三电极并且第四面中设置有第四电极；第一绝缘基底构件，其包括第五面和与第五面相反的第六面，第一半导体元件的第一面粘接至第五面；第二绝缘基底构件，其包括第七面和与第七面相反的第八面，第二半导体元件的第三面粘接至第七面；第一布线，其贯穿第一绝缘基底构件而与第一电极电连接，并且布置在第一绝缘基底构件的第六面上；第二布线，其贯穿第二绝缘基底构件而与第三电极电连接，并且布置在第二绝缘基底构件的第八面上；第一布线构件，其与第一半导体元件的第二面相对，并且与第二电极电连接；以及
第二布线构件，其设置在第二布线上以电连接到第二布线。第一布线构件设置在第二绝缘基底构件的第七面上。第一布线构件和第二布线构件彼此面对并且彼此电连接。电流在第一布线构件中沿第一方向流动，并且在第二布线构件中沿与第一方向相反的第二方向流动。
某实施例提供了一种半导体器件，包括：第一半导体元件，其包括第一面和与第一面相反的第二面，其中，第一面中设置有第一电极并且第二面中设置有第二电极；第二半导体元件，其包括第三面和与第三面相反的第四面，其中，第三面中设置有第三电极并且第四面中设置有第四电极；第一绝缘基底构件，其包括第五面和在第五面的相反侧的第六面，第一半导体元件的第一面粘接至第五面；第二绝缘基底构件，其包括第七面和与第七面相反的第八面，第二半导体元件的第三面粘接至第七面；第一布线，其贯穿第一绝缘基底构件而与第一电极电连接，并且布置在第一绝缘基底构件的第六面上；第二布线，其贯穿第二绝缘基底构件而与第三电极电连接，并且布置在第二绝缘基底构件的第八面上；以及第一布线构件，其与第一半导体元件的第二面相对，并且与第二电极电连接。第一布线构件设置在第二绝缘基底构件的第七面上。第一布线构件和第二布线彼此面对并且彼此电连接。电流在第一布线构件中沿第一方向流动，并且在第二布线中沿与第一方向相反的第二方向流动。
附图说明
图1是示出根据第一实施例的半导体器件的截面图；
图2是示出根据第一实施例的半导体器件的电路图；
图3A至图3C是示出根据第一实施例的每个半导体器件的制造方法的截面图(部分1)；
图4A至图4C是示出根据第一实施例的半导体器件的制造方法的截面图(部分2)；
图5A和图5B是示出根据第一实施例的半导体器件的制造方法的截面图(部分3)；
图6A和图6B是示出根据第一实施例的半导体器件的制造方法的截面图(部分4)；
图7是示出根据第二实施例的半导体器件的截面图；并且
图8是示出根据第三实施例的半导体器件的截面图。
具体实施方式
以下将参照附图具体描述本公开的各实施例。顺便提及，在本公开的描述和附图中，具有基本相同的功能构造的组成元件将相应地且分别地由相同的附图标记来指定，并且因此可以省略关于这些组成元件的重复解释。另外，在本公开中，X1-X2方向、Y1-Y2方向和Z1-Z2方向被设定为彼此相互正交的方向。包括X1-X2方向和Y1-Y2方向的平面将被描述为XY平面，包括Y1-Y2方向和Z1-Z2方向的平面将被描述为YZ平面，并且包括Z1-Z2方向和X1-X2方向的平面将被描述为ZX平面。顺便提及，为了方便，将Z1-Z2方向设定为上下方向，将Z1侧设定为上侧，并且将Z2侧设定为下侧。另外，术语“俯视图”是指从Z1侧观察的物体的视图，并且术语“平面形状”是指从Z1侧观察的物体的形状。然而，半导体器件可以以竖直倒置状态使用，或者可以以任何角度布置。
(第一实施例)
首先，将描述第一实施例。第一实施例涉及一种半导体器件。
[半导体器件的构造]
首先，将描述根据第一实施例的半导体器件的截面构造。图1是示出根据第一实施例的半导体器件的截面图。
如图1所示，根据第一实施例的半导体器件1具有半导体元件10、半导体元件20、柔性布线基板40和柔性布线基板80。例如，使用硅(Si)或碳化硅(SiC)的器件可以用作半导体元件10和20中的每一个。例如，使用氮化镓(GaN)、砷化镓(GaAs)等的器件也可以用作半导体元件10、20。例如，用作有源元件的半导体元件(例如，诸如CPU等硅芯片)、绝缘栅双极晶体管(IGBT)、金属氧化物半导体场效应晶体管(MOSFET)、二极管等可以用作半导体元件10、20。根据本实施例的半导体元件10、20是包括设置在其正面和背面中的电极的半导体元件。半导体元件10、20的平面形状可以被设定为具有任何形状和任何尺寸。半导体元件10、20例如就平面形状而言形成为矩形形状。半导体元件10、20的厚度例如可以设定在约50μm至500μm的范围内。
半导体元件10具有一个面10A和位于面10A相反侧的另一面10B。另外，半导体元件10具有主体部分15、电极11、电极12和电极13。电极11和电极13设置在面10A中，并且电极12设置在另一面10B中。例如，电极11、电极12和电极13可以分别被设定为源电极、漏电极和栅电极。
半导体元件20具有一个面20A和位于面20A相反侧的另一面20B。另外，半导体元件20具有主体部分25、电极21、电极22和电极23。电极21和电极23设置在面20A中，并且电极22设置在另一面20B中。例如，电极21、电极22和电极23可以分别被设定为源电极、漏电极和栅电极。
例如，作为电极11、电极12、电极13、电极21、电极22和电极23(以下，可以将它们统称为“电极”)的材料，可以使用诸如铝(Al)和铜(Cu)等金属中的任一种或含有选自这些金属的至少一种金属的合金。顺便提及，如果需要，可以在电极的每个表面上形成表面处理层。表面处理层的示例包括金(Au)层、镍(Ni)层/Au层(按照Ni层和Au层的顺序沉积的金属层)、Ni层/钯(Pd)层/Au层(按照Ni层、Pd层和Au层的顺序沉积的金属层)等。例如，通过化学镀法形成的金属层(化学镀金属层)可以用作Au层、Ni层和Pd层中的每一个。另外，Au层是由Au或Au合金制成的金属层，Ni层是由Ni或Ni合金制成的金属层，并且Pd层是由Pd或Pd合金制成的金属层。
柔性布线基板40具有绝缘基底构件41、绝缘粘接层42和布线层45。绝缘基底构件41具有一个面41A和位于面41A的相反侧的另一面41B。粘接层42设置在面41A之下，并且布线层45设置在另一面41B上。布线层45沉积在另一面41B上。布线层45具有籽晶层43和金属层44。
柔性布线基板80具有绝缘基底构件81、绝缘粘接层82和布线层85。绝缘基底构件81具有一个面81A和位于面81A相反侧的另一面81B。粘接层82设置在面81A上，并且布线层85设置在另一面81B之下。布线层85沉积在另一面81B上。布线层85具有籽晶层83和金属层84。
例如，树脂膜等可以用作绝缘基底构件41和81中的每一个。诸如聚酰亚胺基树脂、聚乙烯基树脂或环氧基树脂等绝缘树脂可以用作树脂膜的材料。绝缘基底构件41、81具有例如柔性。这里，术语“柔性”是指能够弯曲或折曲的特性。绝缘基底构件41、81的平面形状可以设定为具有任何形状和任何尺寸。绝缘基底构件41、81例如就平面形状而言形成为矩形形状。绝缘基底构件41、81的厚度例如可以设定在约50μm至100μm的范围内。
半导体器件1还具有引线端子110、引线端子120和引线端子130。引线端子110、120和130中的每一个例如由引线框形成。引线端子110、120、130是布线构件的示例。
半导体元件10和引线端子130通过粘接层42粘接至绝缘基底构件41的面41A。半导体元件10的面10A与绝缘基底构件41的面41A相对。此外，引线端子130的一个面(Z1侧)与绝缘基底构件41的面41A相对。在绝缘基底构件41和粘接层42上形成有露出电极11的通孔51、露出引线端子130的通孔53和露出电极13的通孔54。
作为粘接层42的材料，例如，可以使用诸如环氧基粘接剂、聚酰亚胺基粘接剂或硅基粘接剂等粘接剂。例如，粘接层42的厚度可以设定在约20μm至40μm的范围内。
例如，电极11和通孔51位于电极13和通孔54的X2侧，并且电极21和通孔52位于电极23和通孔55的X1侧。可以设置成对的电极11和通孔51，并且也可以设置成对的电极21和通孔52。
布线层45具有通过通孔51连接到电极11的布线61，以及通过通孔54连接到电极13的布线63。布线61还通过通孔53连接到引线端子130。
布线61包括填充在通孔51中的导通布线、填充在通孔53中的导通布线、形成在绝缘基底构件41的另一面41B上的布线图案。布线63包括填充在通孔54中的导通布线、以及形成在绝缘基底构件41的另一面41B上的布线图案。
籽晶层43覆盖绝缘基底构件41的另一面41B以及通孔51、53和54的内表面。籽晶层43形成为连续覆盖绝缘基底构件41的另一面41B、通孔51、53和54的内表面以及电极11、12、13和引线端子130在通孔51、53和54的底部露出的面。作为籽晶层43，可以使用通过溅射法形成的金属膜(溅射膜)。例如，作为通过溅射法形成的籽晶层43，可以使用具有双层结构的金属膜，在该双层结构中，在绝缘基底构件41的另一面41B和通孔51、53、54的内表面依次沉积由Ti制成的钛(Ti)层和由Cu制成的铜(Cu)层。在这种情况下，Ti层的厚度可以例如设定在约10nm至300nm的范围内，并且Cu层的厚度可以例如设定在约100nm至1000nm的范围内。顺便提及，Ti层用作提高籽晶层43与绝缘基底构件41和电极等的紧密接触性的紧密接触层。另外，Ti层还作为抑制铜从Cu层等向绝缘基底构件41等扩散的金属阻挡层。除了Ti，还可以使用氮化钛(TiN)、氮化钽(TaN)、钽(Ta)、铬(Cr)等作为用作紧密接触层和金属阻挡层的这样金属膜的材料。
半导体元件20和引线端子110通过粘接层82粘接至绝缘基底构件81的面81A。半导体元件20的面20A与绝缘基底构件81的面81A相对。在绝缘基底构件81和粘接层82中形成有露出电极21的通孔52和露出电极23的通孔55。
例如，可以使用诸如环氧基粘接剂、聚酰亚胺基粘接剂或硅基粘接剂等粘接剂作为粘接层82的材料。粘接层82的厚度可以例如设定在约20μm至40μm的范围内。
布线层85具有通过通孔52连接到电极21的布线62和通过通孔55连接到电极23的布线64。
布线62包括填充在通孔52中的导通布线和形成在绝缘基底构件81的另一面81B上的布线图案。布线64包括填充在通孔55中的导通布线和形成在绝缘基底构件81的另一面81B上的布线图案。
籽晶层83覆盖绝缘基底构件81的另一面81B和通孔52、55的内表面。籽晶层83形成为连续覆盖绝缘基底构件81的另一面81B、通孔52、55的内表面和电极在通孔52、55的底部露出的表面。作为籽晶层83，可以使用通过溅射法形成的金属膜(溅射膜)。例如，作为通过溅射法形成的籽晶层83，可以使用具有双层结构的金属膜，在该双层结构中，在绝缘基底构件81的另一面81B和通孔52、55的内表面依次沉积了由Ti制成的钛(Ti)层和由Cu制成的铜(Cu)层。在这种情况下，Ti层的厚度可以例如设定在约10nm至300nm的范围内，并且Cu层的厚度可以例如设定在约100nm至1000nm的范围内。顺便提及，Ti层用作提高籽晶层83与绝缘基底构件81和电极等的紧密接触性的紧密接触层。另外，Ti层还作为抑制铜从Cu层等向绝缘基底构件81等扩散的金属阻挡层。除了Ti，还可以使用氮化钛(TiN)、氮化钽(TaN)、钽(Ta)、铬(Cr)等作为用作紧密接触层和金属阻挡层的这样金属膜的材料。
例如，铜或铜合金可以用作金属层44和84的材料。例如，通过电镀法形成的金属层(电镀金属层)可以用作金属层44和84中的每一个。
引线端子110的一个面(Z1侧)通过导电粘接层71与半导体元件10的电极12结合。此外，引线端子110的另一面(Z2侧)与粘接层82粘接。引线端子120的一个面(Z1侧)通过导电粘接层72与布线层45的布线62结合。引线端子130的一个面(Z2侧)通过导电粘接层73与半导体元件20的电极22结合。此外，引线端子130的另一面(Z1侧)与粘接层42粘接而与布线61电连接。导电粘接层71至73中的每一个是例如焊料层或烧结金属层。导电粘接层71、72、73可以由导电膏制成。
半导体元件10和半导体元件20在水平方向(例如X1-X2方向)上并排布置。半导体元件20位于半导体元件10的X2侧。
当从半导体元件10观察时，引线端子110和120彼此平行地向X1侧延伸。因此，当从半导体元件10观察时，半导体元件20布置在半导体元件10的在引线端子110和120延伸的方向上的相反侧。引线端子110和120之间的距离与柔性布线基板80的厚度几乎相当。引线端子110和120之间的距离例如为1mm以下(优选在50μm至1000μm的范围内)。此外，当从半导体元件10观察时，引线端子130向X2侧延伸。引线端子110和120在Z1-Z2方向上彼此面对并且彼此电连接。
例如，半导体元件10的厚度T1与半导体元件20的厚度T2彼此相等。此外，引线端子110的厚度T3和引线端子130的厚度T4彼此相等。因此，引线端子110和半导体元件10的层压结构体的厚度T5与半导体元件20和引线端子130的层压结构体的厚度T6彼此相等。顺便提及，本公开中的术语“相等”并不意味着两者在数学上彼此完全一致，而是意味着两者处于这样的关系，即在社会上接受的惯例下，两者可以被称为彼此“相等”。例如，两者中的一个在另一个的约90％至110％的范围内。
半导体元件10的电极12与引线端子110电连接。半导体元件20的电极21通过布线62与引线端子120电连接。半导体元件10的电极11和半导体元件20的电极22通过布线61与引线端子130电连接。此外，布线层45的布线63也连接有引线端子(未示出)，该引线端子与半导体元件10的电极13电连接。以相同或相似的方式，布线层85的布线64也连接有引线端子(未示出)，该引线端子与半导体元件20的电极23电连接。
这里，将描述根据第一实施例的半导体器件1的电路配置。图2是示出根据第一实施例的半导体器件的电路图。
如图2所示，半导体元件10的电极12通过引线端子110电连接至P端子。半导体元件20的电极21通过引线端子120电连接至N端子。此外，半导体元件10的电极11和半导体元件20的电极22通过引线端子130电连接至O端子。P端子是正输入端子，N端子是负输入端子，并且O端子是输出端子。因此，电流在引线端子110中以与电流在引线端子120中流动的方向相反的方向流动。
[半导体器件的制造方法]
接下来，将描述根据第一实施例的半导体器件的制造方法。图3A至图3C、图4A至图4C、图5A和图5B以及图6A和图6B是示出根据第一实施例的半导体器件的制造方法的截面图。在以下描述中，将描述所谓的多件式制造方法。即，与多个半导体器件1对应的部分被批量生产，并且然后被分割成单片以制造半导体器件1。顺便提及，为了便于说明，将最终成为每个半导体器件1的组成元件的部分将由与最终组成元件相同的附图标记表示。
首先，如图3A所示，制备具有一个面41A和另一面41B的大尺寸绝缘基底构件41。在大尺寸绝缘基底构件41中，例如，以矩阵形式连续地设置多个单独区域，在多个单独区域中的每个区域中将形成半导体器件1。这里，单独区域中的每个区域是这样的区域：该区域沿着预定的切断线最终切断成单片以形成单个半导体器件1。顺便提及，包含在大尺寸绝缘基底构件41中的单独区域的数量没有特别限定。在绝缘基底构件41的面41A上设置有覆盖整个面41A的绝缘粘接层42。
接着，如图3B所示，在绝缘基底构件41和粘接层42的需要位置处形成通孔51、53和54，以在厚度方向上贯穿绝缘基底构件41和粘接层42。通孔51、53和54可以例如通过使用CO2激光器、UV-YAG激光器等激光加工方法或通过冲压方法形成。例如，通孔51形成在通孔54的X2侧，并且通孔53形成在通孔51的X2侧。
接着，如图3C所示，通过粘接层42将半导体元件10和引线端子130粘接至绝缘基底构件41。此时，进行对准以使半导体元件10的一个面10A与绝缘基底构件41的面41A相对，使得在俯视时电极11与通孔51重叠，并且电极13与通孔54重叠。另外，进行对准以使在俯视时引线端子130与通孔53重叠。
接着，如图4A所示，在绝缘基底构件41的另一面41B上形成包括籽晶层43和金属层44的布线层45。布线层45例如可以通过半加成法形成。
具体地说，籽晶层43形成为覆盖绝缘基底构件41的整个另一面41B和通孔51、53、54的整个内表面。例如，可以通过溅射法或化学镀法形成籽晶层43。在通过溅射法形成籽晶层43的情况下，例如，首先通过溅射来沉积钛以形成Ti层，从而覆盖绝缘基底构件41的另一面41B和通孔51、53和54的内表面。然后，通过溅射在Ti层上沉积铜以形成Cu层。因此，可以形成具有两层结构(Ti层/Cu层)的籽晶层43。此外，在通过化学镀法形成籽晶层43的情况下，例如，可以通过化学镀铜法形成由Cu层构成的籽晶层43(一层结构)。
接着，在籽晶层43上形成抗镀层(未示出)。该抗镀层具有设置在应该形成布线层45的部分(即，应该形成布线61和布线63的部分)中的开口部分。接着，通过使用籽晶层43作为电镀供电路径的电镀法，在抗镀层的开口部分中形成由铜等制成的金属层44。然后，去除抗镀层。接着，以金属层44为掩模，通过湿法蚀刻去除籽晶层43。以这种方式，可以形成包括籽晶层43和金属层44的布线层45。布线层45具有布线61和63。由绝缘基底构件41、粘接层42及布线层45构成柔性布线基板40。
另外，如图4B所示，制备具有一个面81A和另一面81B的大尺寸绝缘基底构件81。在大尺寸绝缘基底构件81中，例如，以矩阵形式连续设置多个单独区域，在多个单独区域中的每个区域中将形成半导体器件1。这里，单独区域中的每个区域是这样的区域：该区域沿着预定的切断线最终切断成单片以形成单个半导体器件1。顺便提及，包含在大尺寸绝缘基底构件81中的单独区域的数量没有特别限定。在绝缘基底构件81的面81A上设置有覆盖整个面81A的绝缘粘接层82。另外，图4B至图5B示出了大尺寸绝缘基底构件81相对于图1绕Y1-Y2方向旋转180°的状态。
接着，如图4C所示，在绝缘基底构件81和粘接层82的需要的位置处形成通孔52和55，以在厚度方向上贯穿绝缘基底构件81和粘接层82。通孔51和54可以例如通过与通孔52和55相同或相似的方法形成。例如，通孔52形成在通孔55的X1侧。
接着，如图5A所示，通过粘接层82将半导体元件20和引线端子110粘接至绝缘基底构件81。此时，进行对准以使半导体元件20的一个面20A与绝缘基底构件81的面81A相对，使得在俯视时电极21与通孔52重叠，并且电极23与通孔55重叠。另外，引线端子110位于半导体元件20的X1侧。
接着，如图5B所示，在绝缘基底构件81的另一面81B上形成包括籽晶层83和金属层84的布线层85。布线层85例如可以通过与布线层45相同或类似的方法形成。布线层85具有布线62和64。柔性布线基板80由绝缘基底构件81、粘接层82和布线层85构成。
接着，如图6A所示，将柔性布线基板80竖直倒置。然后，在引线端子110上设置导电粘接层71，在布线层85的布线62的Z2侧的面上设置导电粘接层72，并且在半导体元件20的面20B上设置导电粘接层73。导电粘接层71至73处于未固化状态。
接着，如图6B所示，通过导电粘接层71将电极12与引线端子110结合，并且通过导电粘接层73将引线端子130与电极22接合。此外，通过导电粘接层72将引线端子120与布线62结合。在结合过程中，使导电粘接层71至73固化。
以这种方式，可以制造根据第一实施例的半导体器件1。
在根据第一实施例的半导体器件1中，电流从P端子流向N端子。因此，在引线端子110中，电流从X1侧向X2侧流动，并且在引线端子120中，电流从X2侧向X1侧流动。因此，在引线端子110与引线端子120之间产生电感。此外，在本实施例中，引线端子110与引线端子120之间的距离与柔性布线基板80的厚度几乎相当。因此，引线端子110与引线端子120之间的距离由于柔性布线基板80的厚度而变得足够小。因此，能够减小作为平行往复导线的引线端子110与引线端子120之间的电感。因此，可以提供能够实现高速切换操作的半导体器件1。
此外，通过半加成法，能够在绝缘基底构件41的另一面41B上精确且高精度地形成布线层45，并且通过半加成法，能够在绝缘基底构件81的另一面81B上精确且高精度地形成布线层85。另外，也可以通过减成法在绝缘基底构件41的另一面41B上形成布线层45，并且通过减成法在绝缘基底构件81的另一面81B上形成布线层85。此外，通过粘接层42将半导体元件10粘接至绝缘基底构件41的面41A，使得能够将半导体元件10的位置固定至绝缘基底构件41和布线层45，并且通过粘接层82将半导体元件20粘接至绝缘基底构件81的面81A，使得能够将半导体元件20的位置固定至绝缘基底构件81和布线层85。因此，根据本实施例，能够获得良好的位置精度和连接可靠性。特别地，可以以高精度对准半导体元件10和20。此外，可以确保半导体元件10和绝缘基底构件41之间的高连接可靠性，并且可以确保半导体元件20和绝缘基底构件81之间的高连接可靠性。
作为参考例，假设制造了如下的半导体器件(功率模块)：在该半导体器件中每个半导体元件固定于设置在绝缘基板(诸如陶瓷基板)的表面上的金属箔(诸如铜箔)。在制造这种半导体器件时，执行焊料回流以固定半导体元件，使得半导体元件在该回流工艺期间可能显著地错位。因此，在设计阶段中，半导体元件的布置需要相对大的余量。
另一方面，在本实施例中，半导体元件10被粘接至已经形成有通孔51和54的绝缘基底构件41，并且通过半加成法形成布线层45。另外，半导体元件20被粘接到已经形成有通孔52和55的绝缘基底构件81，并且通过半加成法形成布线层85。因此，可以获得优异的位置精度和连接可靠性，从而不需要如参考例中那样的大的余量。
此外，引线端子110和半导体元件10的层压结构体的厚度T5与半导体元件20和引线端子130的层压结构体的厚度T6彼此相等。因此，容易进行对准，以通过导电粘接层71将电极12结合到引线端子110，并通过导电粘接层73将引线端子130结合到电极22。
(第二实施例)
接着，将描述第二实施例。图7是示出根据第二实施例的半导体器件的截面图。
如图7所示，根据第二实施例的半导体器件2具有引线端子210以代替引线端子110，并且具有引线端子230以代替引线端子130。引线端子210和230中的每一个例如由阶梯形引线框架形成。引线端子210、230是布线构件的示例。
引线端子210具有接合部211和延伸部212。接合部211比延伸部212厚。例如，延伸部212的厚度等于在第一实施例中引线端子110的厚度T3，并且接合部211的厚度T7大于厚度T3。接合部211通过导电粘接层71与半导体元件10的电极12结合，并且通过粘接层82与绝缘基底构件81的一个面81A粘接。延伸部212从接合部211向X1侧延伸。例如，接合部211的Z1侧面和延伸部212的Z1侧面彼此齐平。接合部211是第一接合部的示例，并且延伸部212是第一延伸部的示例。
引线端子230具有接合部231和延伸部232。接合部231比延伸部232厚。例如，延伸部232的厚度等于在第一实施例中引线端子130的厚度T4，并且接合部231的厚度T8大于厚度T4。接合部231通过导电粘接层73与半导体元件20的电极22结合，并且通过粘接层42与绝缘基底构件41的一个面41A粘接。延伸部232从接合部231向X2侧延伸。例如，接合部231的Z2侧面和延伸部232的Z2侧面彼此齐平。接合部231是第二接合部的示例，并且延伸部232是第二延伸部的示例。引线端子210和引线端子120沿着X1-X2方向彼此面对并且彼此电连接。
例如，接合部211的厚度T7和接合部231的厚度T8彼此相等。因此，接合部211和半导体元件10的层压结构体的厚度T9与半导体元件20和接合部231的层压结构体的厚度T10彼此相等。
其余的构造与第一实施例中的构造相同或相似。
为了制造根据第二实施例的半导体器件2，预先制备引线端子210和230。然后，将引线端子210而不是引线端子130结合到半导体元件10和绝缘基底构件81，并且将引线端子230而不是引线端子130结合到半导体元件20和绝缘基底构件41。以这种方式，可以制造半导体器件2。
在根据第二实施例的半导体器件2中，电流也从P端子流向N端子。因此，在引线端子210中，电流从X1侧向X2侧流动，并且在引线端子120中，电流从X2侧向X1侧流动。因此，在引线端子210与引线端子120之间产生电感。另一方面，引线端子210与引线端子120之间的距离由接合部211与延伸部212之间的厚度差和柔性布线基板80的厚度的总和来限定。因此，引线端子210与引线端子120之间的距离变得足够小。因此，可以减小作为平行往复导线的引线端子210与引线端子120之间的电感。因此，可以提供能够实现高速切换操作的半导体器件2，并且能够通过接合部211充分地耗散从半导体元件10产生的热量。此外，可以以与第一实施例中相同或相似的方式提供具有优异的位置精度和连接可靠性的半导体器件2。
此外，接合部211和半导体元件10的层压结构体的厚度T9与半导体元件20和接合部231的层压结构体的厚度T10彼此相等。因此，容易进行对准，以通过导电粘接层71将电极12结合到引线端子210，并通过导电粘接层73将接合部231结合到电极22。
另外，接合部211比延伸部212厚。因此，引线端子210与引线端子120分离开，从而易于防止引线端子210与引线端子120之间的短路。
(第三实施例)
接着，将描述第三实施例。图8是示出根据第三实施例的半导体器件的截面图。
如图8所示，在根据第三实施例的半导体器件3中，柔性布线基板80沿引线端子110的Z2侧面朝X1侧延伸。另外，不存在引线端子120。引线端子110和布线62沿着X1-X2方向彼此面对并且彼此电连接。
其余的构造与第一实施例中的构造相同或相似。
例如，为了制造根据第三实施例的半导体器件3，在将引线端子110粘接到绝缘基底构件81的一个面81A上时，必须进行对准，以使引线端子110和布线62在从半导体元件10观察时沿共同方向(朝向X1侧)延伸。
在根据第三实施例的半导体器件3中，布线层85的布线62发挥与引线端子120相同或相似的功能。因此，在引线端子110与布线62之间产生电感。另一方面，引线端子110与布线62之间的距离由于柔性布线基板80的厚度而变得足够小。因此，与第一实施例相比，可以更多地减小作为平行往复导线的引线端子110与布线62之间的电感。另外，可以以与第一实施例中相同或相似的方式提供具有优异的位置精度和连接可靠性的半导体器件3。此外，可以省略结合引线端子120所需的步骤。
以上，已详细说明了实施例等，但本发明并不限定于上述实施例等，在不脱离权利要求书所描述的范围的情况下，能够对上述实施例等进行各种变型和替换。

Claims (15)

1.一种半导体器件，包括：
第一半导体元件，其包括第一面和与所述第一面相反的第二面，其中，所述第一面中设置有第一电极并且所述第二面中设置有第二电极；
第二半导体元件，其包括第三面和与所述第三面相反的第四面，其中，所述第三面中设置有第三电极并且所述第四面中设置有第四电极；
第一绝缘基底构件，其包括第五面和与所述第五面相反的第六面，所述第一半导体元件的所述第一面粘接至所述第五面；
第二绝缘基底构件，其包括第七面和与所述第七面相反的第八面，所述第二半导体元件的所述第三面粘接至所述第七面；
第一布线，其贯穿所述第一绝缘基底构件而与所述第一电极电连接，并且布置在所述第一绝缘基底构件的所述第六面上；
第二布线，其贯穿所述第二绝缘基底构件而与所述第三电极电连接，并且布置在所述第二绝缘基底构件的所述第八面上；
第一布线构件，其与所述第一半导体元件的所述第二面相对，并且与所述第二电极电连接；以及
第二布线构件，其设置在所述第二布线上以电连接到所述第二布线，
其中：
所述第一布线构件设置在所述第二绝缘基底构件的所述第七面上；
所述第一布线构件和所述第二布线构件彼此面对并且彼此电连接；并且
电流在所述第一布线构件中沿第一方向流动，并且在所述第二布线构件中沿与所述第一方向相反的第二方向流动。
2.根据权利要求1所述的半导体器件，其中：
所述第一布线构件通过所述第一半导体元件、所述第一布线、所述第二半导体元件和所述第二布线电连接到所述第二布线构件。
3.根据权利要求1或2所述的半导体器件，其中：
所述第一布线构件和所述第二布线构件之间的距离由所述第二绝缘基底构件的厚度和布置在所述第二绝缘基底构件上的所述第二布线的厚度之和限定。
4.根据权利要求1或2所述的半导体器件，还包括：
第一导电粘接层，其将所述第一布线构件和所述第二电极彼此结合；以及
第二导电粘接层，其将所述第二布线构件和所述第二布线彼此结合。
5.根据权利要求1或2所述的半导体器件，其中：
所述第一布线构件包括第一引线端子；并且
所述第二布线构件包括第二引线端子。
6.一种半导体器件，包括：
第一半导体元件，其包括第一面和与所述第一面相反的第二面，其中，所述第一面中设置有第一电极并且所述第二面中设置有第二电极；
第二半导体元件，其包括第三面和与所述第三面相反的第四面，其中，所述第三面中设置有第三电极并且所述第四面中设置有第四电极；
第一绝缘基底构件，其包括第五面和在所述第五面的相反侧的第六面，所述第一半导体元件的所述第一面粘接至所述第五面；
第二绝缘基底构件，其包括第七面和与所述第七面相反的第八面，所述第二半导体元件的所述第三面粘接至所述第七面；
第一布线，其贯穿所述第一绝缘基底构件而与所述第一电极电连接，并且布置在所述第一绝缘基底构件的所述第六面上；
第二布线，其贯穿所述第二绝缘基底构件而与所述第三电极电连接，并且布置在所述第二绝缘基底构件的所述第八面上；以及
第一布线构件，其与所述第一半导体元件的所述第二面相对，并且与所述第二电极电连接，
其中：
所述第一布线构件设置在所述第二绝缘基底构件的所述第七面上；
所述第一布线构件和所述第二布线彼此面对，并且彼此电连接；并且
电流在所述第一布线构件中沿第一方向流动，并且在所述第二布线中沿与所述第一方向相反的第二方向流动。
7.根据权利要求6所述的半导体器件，其中：
所述第一布线构件通过所述第一半导体元件、所述第一布线和所述第二半导体元件电连接到所述第二布线。
8.根据权利要求6或7所述的半导体器件，其中：
所述第一布线构件和所述第二布线之间的距离由所述第二绝缘基底构件的厚度限定。
9.根据权利要求1或6所述的半导体器件，还包括：
第三布线构件，其设置在所述第二半导体元件的所述第四面与所述第一绝缘基底构件的所述第五面之间，与所述第四电极电连接，
其中，所述第一布线与所述第三布线构件电连接。
10.根据权利要求9所述的半导体器件，还包括：
第三导电粘接层，其将所述第三布线构件和所述第四电极彼此结合。
11.根据权利要求9所述的半导体器件，其中：
所述第三布线构件包括第三引线端子。
12.根据权利要求9所述的半导体器件，其中：
所述第二半导体元件和所述第一布线构件布置在所述第二绝缘基底构件的所述第七面上；
所述第一半导体元件布置在所述第一布线构件上；并且
所述第三布线构件布置在所述第二半导体元件上。
13.根据权利要求12所述的半导体器件，其中：
所述第一布线构件的厚度和所述第一半导体元件的厚度之和与所述第二半导体元件的厚度和所述第三布线构件的厚度之和大致相等。
14.根据权利要求9所述的半导体器件，其中：
所述第一半导体元件的厚度和所述第二半导体元件的厚度彼此相等；
所述第一布线构件包括：
第一接合部，其与所述第一半导体元件和所述第二绝缘基底构件结合，并且具有第一厚度；以及
第一延伸部，其从所述第一接合部延伸并且具有小于所述第一厚度的第二厚度；
所述第三布线构件包括：
第二接合部，其与所述第一绝缘基底构件和所述第二半导体元件结合，并且具有第三厚度；以及
第二延伸部，其从所述第二接合部延伸并且具有小于所述第三厚度的第四厚度；并且
所述第一厚度等于所述第三厚度。
15.根据权利要求1或6所述的半导体器件，其中：
所述第一半导体元件还包括设置在所述第一面中的第五电极；
所述第二半导体元件还包括设置在所述第三面中的第六电极；并且
所述半导体器件还包括：
第三布线，其贯穿所述第一绝缘基底构件而与所述第五电极电连接，并且布置在所述第一绝缘基底构件的所述第六面上；以及
第四布线，其贯穿所述第二绝缘基底构件而与所述第六电极电连接，并且布置在所述第二绝缘基底构件的所述第八面上。
CN202211411337.2A 2021-11-11 2022-11-11 半导体器件 Pending CN116110871A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021183971A JP2023071300A (ja) 2021-11-11 2021-11-11 半導体装置
JP2021-183971 2021-11-11

Publications (1)

Publication Number Publication Date
CN116110871A true CN116110871A (zh) 2023-05-12

Family

ID=84370057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211411337.2A Pending CN116110871A (zh) 2021-11-11 2022-11-11 半导体器件

Country Status (4)

Country Link
US (1) US20230145328A1 (zh)
EP (1) EP4181188A1 (zh)
JP (1) JP2023071300A (zh)
CN (1) CN116110871A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709935B2 (en) * 2003-08-26 2010-05-04 Unisem (Mauritius) Holdings Limited Reversible leadless package and methods of making and using same
TWI328423B (en) * 2007-09-14 2010-08-01 Unimicron Technology Corp Circuit board structure having heat-dissipating structure
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US9653438B2 (en) 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof
US10453786B2 (en) * 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof

Also Published As

Publication number Publication date
EP4181188A1 (en) 2023-05-17
JP2023071300A (ja) 2023-05-23
US20230145328A1 (en) 2023-05-11

Similar Documents

Publication Publication Date Title
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
KR100419352B1 (ko) 반도체장치용 패키지 및 그의 제조방법
US8823175B2 (en) Reliable area joints for power semiconductors
KR20110084444A (ko) 유연하고 적층 가능한 반도체 다이 패키지들, 이를 사용한 시스템들 및 이를 제조하는 방법들
US20120061819A1 (en) Semiconductor Module and Method for Production Thereof
KR100335454B1 (ko) 반도체칩 모듈용 다층 회로기판 및 그의 제조방법
US10727169B2 (en) Semiconductor device having lead with back and end surfaces provided with plating layers
US20040056357A1 (en) Circuit device and method of manufacturing the same
US10658304B2 (en) Semiconductor device and method for manufacturing the same
JP2021125611A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2020155640A (ja) モジュールおよびその製造方法
CN116110871A (zh) 半导体器件
US11587877B2 (en) Semiconductor device in which peeling off of sealing resin from the wire is suppressed
US20230145182A1 (en) Semiconductor device
US20230145565A1 (en) Semiconductor device
US20230116738A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP7382167B2 (ja) 電子装置、および電子装置の製造方法
JP7476540B2 (ja) 半導体装置
US8129831B2 (en) Chip arrangement and method for producing a chip arrangement
US20240145352A1 (en) Semiconductor device
JP2023071585A (ja) 半導体装置
JP2020107685A (ja) 半導体モジュール
CN100499054C (zh) 半导体装置及其制造方法
CN113424311A (zh) 半导体器件和半导体器件的制造方法
US20240266270A1 (en) Power overlay package for a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination