DE10324615A1 - Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils - Google Patents

Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils Download PDF

Info

Publication number
DE10324615A1
DE10324615A1 DE10324615A DE10324615A DE10324615A1 DE 10324615 A1 DE10324615 A1 DE 10324615A1 DE 10324615 A DE10324615 A DE 10324615A DE 10324615 A DE10324615 A DE 10324615A DE 10324615 A1 DE10324615 A1 DE 10324615A1
Authority
DE
Germany
Prior art keywords
heat
conducting plate
semiconductor chips
contact surfaces
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10324615A
Other languages
English (en)
Inventor
Robert Hagen
Holger Wörner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10324615A priority Critical patent/DE10324615A1/de
Publication of DE10324615A1 publication Critical patent/DE10324615A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Die Erfindung betrifft ein elektronisches Bauteil (40) und Verfahren sowie Vorrichtung zur Herstellung des elektronischen Bauteils (40). Dieses elektronische Bauteil weist Halbleiterchips (1) auf, die in einer Kunststoffgehäusemasse (4) mit ihren Rückseiten (7) und ihren Seitenrändern (5, 6) angeordnet sind. Dabei bilden die aktiven Oberseiten (3) der Halbleiterchips (1) und die Kunststoffgehäusemasse (4) eine gemeinsame, eine Umverdrahtungslage (9) tragende Oberseite (8) aus. Auf der gegenüberliegenden Rückseite (15) ist eine wärmeleitende Platte (14) angeordnet, welche das Bauteil (40) bedeckt.

Description

  • Die Erfindung betrifft ein elektronisches Bauteil und ein Verfahren, sowie eine Vorrichtung zur Herstellung des elektronischen Bauteils. Das elektronische Bauteil weist einen Halbleiterchip mit Kontaktflächen an einer aktiven Oberseite auf. Der Halbleiterchip ist auf seinen Seitenrändern und seiner Rückseite von einer Kunststoffgehäusemasse umgeben. Eine Umverdrahtungslage, die sich sowohl über die aktive Oberseite des Halbleiterchips als auch über eine Oberseite der Kunststoffgehäusemasse erstreckt, weist Außenkontaktflächen auf, die Außenkontakte tragen.
  • Derartige elektronische Bauteile können nur mit einer begrenzten Verlustleistung betrieben werden, da der Halbleiterchip vollständig von Kunststoff umgeben ist und die Wärmeabfuhr über die Umverdrahtungslage aufgrund von dünnen Umverdrahtungsleitungen in einer Umverdrahtungsschicht der Umverdrahtungslage ebenfalls äußerst gering ist. Somit können weder metallische Außenkontakte noch Außenkontaktflächen die Wärmeabfuhr wirkungsvoll verbessern. Auch ein Aufkleben einer Kühlfläche auf das fertige elektronische Bauteil hat Nachteile, da zunächst die Klebstoffschicht thermisch überwunden werden muss, bevor die Kühlfläche wirksam werden kann. Durch die Klebstoffschicht sind thermisch zwei zusätzliche Wärmeübergangswiderstände neben der geringen Wärmeleitfähigkeit der Klebestoffschicht zu über winden. Das Aufkleben einer Kühlfläche auf einzelne Bauteile erhöht darüber hinaus die Fertigungskosten jedes Bauteils.
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil zu schaffen und eine Vorrichtung und ein Verfahren anzugeben, mit dem das Bauteil herstellbar ist, wobei die Herstellungskosten gegenüber bekannten Verfahren vermindern werden sollen und wobei das elektronische Bauteil bei erhöhter Verlustleistung noch einwandfrei arbeiten soll.
  • Gelöst wird diese Aufgabe mit dem Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein elektronisches Bauteil angegeben, das mindestens einen Halbleiterchip mit Kontaktflächen auf seiner aktiven Oberseite aufweist. Dieser Halbleiterchip ist mit seinen Seitenrändern und seiner Rückseite in eine Kunststoffgehäusemasse eingebettet, während die aktive Oberseite des Halbleiterchips mit der Kunststoffgehäusemasse eine gemeinsame großflächige Oberseite bildet. Auf dieser großflächigen gemeinsamen Oberseite ist eine mehrschichtige Umverdrahtungslage mit Umverdrahtungsleitungen und Durchkontakten angeordnet. Diese Umverdrahtungsleitungen und Durchkontakte verbinden die Kontaktflächen des Halbleiterchips mit Außenkontaktflächen auf der Außenseite der Umverdrahtungslage. Eine zu der Umverdrahtungslage gegenüberliegende Oberseite der Kunststoffgehäusemasse weist eine wärmeleitende Platte auf, die sich über die gesamte Rückseite des elektronischen Bauteils erstreckt.
  • Da die Kunststoffgehäusemasse dieses elektronischen Bauteils direkt in die wärmeleitende Platte übergeht, und keinerlei Klebstoffschichten vorgesehen sind, ist ein intensiver Wärmeaustausch zwischen der Rückseite des Halbleiterchips und der wärmeleitenden Platte gewährleistet. Im Gegensatz zu her kömmlichen Kühlkörpern, die meistens geklebt werden, ist durch die erfindungsgemäße Anordnung kein Klebespalt erforderlich. Durch Minimieren des Abstands zwischen der eingebetteten Rückseite des Halbleiterchips und der wärmeleitenden Platte kann die Wirkung der wärmeleitenden Platte als Wärmesenke weiter verbessert werden. Eine derartige Minimierung des Abstandes ist nur mit der erfindungsgemäßen Anordnung möglich. Darüber hinaus lässt sich ein derartiger Halbleiterchip äußerst preiswert herstellen, zumal die wärmeleitende Platte gleichzeitig als ein Teil der Moldform eingesetzt werden kann, so dass zwischen der wärmeleitenden Platte und den einzubettenden Halbleiterchips die Kunststoffgehäusemasse in einem preiswerten Verfahrensschritt verteilt werden kann.
  • Ein weiterer Vorteil dieses Bauelementes ist darin zu sehen, dass die wärmeleitende Platte mit ihrem thermischen Ausdehnungskoeffizienten an die Materialien des Halbleiterchips angepasst werden kann, so dass ein Verwölben bei der Fertigung des Halbleiterchips nicht auftritt und damit der Ausschuss bei der Fertigung herabgesetzt wird. Neben der Anpassung des thermischen Ausdehnungskoeffizienten kann die wärmeleitende Platte durch Materialwahl und Anpassung ihrer Dicke derart steif ausgeführt werden, dass aufgrund ihrer Steifigkeit eine Verwölbung des Verbundes aus Platte, Kunststoffgehäusemasse und Halbleiterchips behindert wird.
  • Die Wärmeableitung durch die wärmeleitende Platte kann verstärkt werden, wenn die frei liegende Oberfläche der wärmeleitenden Platte mit einer Kühlrippenstruktur versehen und derart strukturiert wird, dass sich Rippen bilden. Derartige Rippen intensivieren den Wärmeaustausch mit der Umgebung und sind besonders wirksam bei bewegten Kühlmedien.
  • In einer weiteren Ausführungsform der Erfindung weist die wärmeleitende Platte ein Metall auf. Als gut wärmeleitendes Metall kann eine Kupferlegierung eingesetzt werden, die eine hohe elektrische Leitfähigkeit aufweist, mit der die Wärmeleitfähigkeit physikalisch gekoppelt ist. Für eine optimale Anpassung des Wärmeausdehnungskoeffizienten an die verwendeten Halbleitermaterialien kommen Metalle in Betracht, die neben einer guten Wärmeleitfähigkeit thermischen Ausdehnungskoeffizienten aufweisen, wie beispielsweise Eisen-Nickel-Legierungen, die von den Legierungszusammensetzungen abhängen.
  • In einem weiteren Aspekt der Erfindung ist ein Nutzen vorgesehen, der in Zeilen und Spalten angeordnete Bauteilpositionen aufweist. Ein derartiger Nutzen ist eine Verbundplatte aus Kunststoffmasse und eingebetteten Halbleiterchips, wobei die Kunststoffmasse plattenförmig gestaltet ist und die Halbleiterchips in dieser Kunststoffmasse teilweise eingebettet sind. Derartige Nutzen können quadratische oder rechteckige Plattenform aufweisen, jedoch wird vorzugsweise ein Wafernutzen hergestellt, bei dem die Außenmaße und die Außenkontur Halbleiterwafern nachgebildet sind. Dadurch ist es möglich einen derartigen Nutzen in den Waferproduktionsanlagen weiter zu verarbeiten, was die gesamten Fertigungskosten vermindert.
  • Derartige Nutzen haben den Vorteil, dass die Fertigungsschritte für mehrere elektronische Bauteile gleichzeitig und parallel erfolgen können. So ist das Aufbringen von unterschiedlichen Umverdrahtungsschichten für eine mehrschichtige Umverdrahtungslage gleichzeitig für mehrere elektronische Bauteile auf der Oberfläche des gesamten Nutzens durchführbar. Auch das Aufbringen von Außenkontakten kann für mehrere Bauteile gleichzeitig auf einem Nutzen erfolgen.
  • Bei dem erfindungsgemäßen Nutzen ist jeweils in einer Bauteilposition ein Halbleiterchip angeordnet, wobei die Halbleiterchips Kontaktflächen auf ihren aktiven Oberseiten aufweisen. Der Nutzen weist eine großflächig aufgebrachte Kunststoffmasse auf, in welche die Halbleiterchips an den Bauteilpositionen mit ihren Seitenrändern und mit ihren Rückseiten eingebettet sind. Die aktiven Oberseiten der Halbleiterchips bilden mit der großflächigen Kunststoffmasse des Nutzens eine gemeinsame Oberseite. Auf dieser gemeinsamen Oberseite ist eine mehrschichtige Umverdrahtungslage angeordnet.
  • Diese Umverdrahtungslage weist ihrerseits Umverdrahtungsleitungen und Durchkontakte auf, welche die Kontaktflächen der Halbleiterchips mit Außenkontaktflächen in den Bauteilpositionen elektrisch verbinden. Diese Außenkontaktflächen sind auf der jeweiligen Außenseite der Umverdrahtungslage angeordnet. Schließlich wird der Nutzen vollständig von einer wärmeleitenden Platte auf der Oberseite, die der Umverdrahtungslage gegenüberliegt, bedeckt.
  • Der erfindungsgemäße Nutzen hat den Vorteil, dass die Halbleiterchips selbst nicht mit Flip-Chip-Kontakten auszustatten sind, sondern dass durch das Ausbilden einer gemeinsamen Oberseite aus aktiven Oberseiten der Halbleiterchips und Kunststoffmasse des Nutzens eine Fertigungsfläche entsteht, auf der sich Isolationsschichten und Umverdrahtungsleitungsschichten abwechseln können, wobei durch die Isolationsschichten jeweils entsprechende Durchkontakte angeordnet sind, die die unterschiedlichen Anschlusskomponenten, wie Außenkontaktflächen und Leiterbahnen miteinander elektrisch verbinden.
  • Mit einem derartigen Nutzen wird gleichzeitig die Fertigung von elektronischen Bauteilen erheblich verbilligt, da die mehrschichtige Umverdrahtungslage auf der oben erwähnten gemeinsamen Oberfläche angeordnet werden kann und keine weiteren Zwischenschritte erforderlich sind. Auch das Anordnen einer wärmeleitenden Platte auf der gegenüberliegenden Oberseite zu der gemeinsamen Oberseite mit Umverdrahtungslage hat den Vorteil, dass eine derartige wärmeleitende Platte direkt in der Spritzgussform angeordnet werden kann, um sie bei einem Spritzguss-Schritt einseitig auf der Kunststoffmasse zu fixieren. Darüber hinaus kann die wärmeleitende Platte für mehrere elektronische Bauteile gleichzeitig Rippen auf ihrer freiliegenden Oberseite aufweisen, so dass derartige Rippenstrukturen nicht für jedes einzelne elektronische Bauteil herzustellen sind. Wird ein Wafernutzen mit einer derartigen wärmeleitenden Platte versehen, so kann bei geeigneter Materialauswahl und Materialdicke ein Verwölben des Nutzens vollständig durch die Metallplatte kompensiert werden.
  • Ein Verfahren zur Herstellung eines Nutzens weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit in Zeilen und Spalten angeordneten Bauteilpositionen bereitgestellt. Anschließend wird der Halbleiterwafer in einzelne Halbleiterchips mit Kontaktflächen auf einer aktiven Oberseite der Halbleiterchips getrennt. Damit stehen eine Mehrzahl gleichartiger Halbleiterchips für die Weiterverarbeitung zur Verfügung. Als nächstes wird dann eine Klebefolie oder eine mit einer Klebstoffschicht versehener Träger in eine erste Moldwerkzeughälfte mit in Zeilen und Spalten angeordneten Bauteilpositionen eingelegt.
  • Diese Klebefolie bzw. der Träger ist vorzugsweise einseitig klebend und wird derartig in die erste Moldwerkzeughälfte eingelegt, dass die Klebeseite die Moldwerkzeughälfte nicht berührt. Auf diese Klebeseite werden anschließend die Halbleiterchips in den Bauteilpositionen mit ihren aktiven Oberseiten aufgebracht. Damit werden durch den Klebstoff der Klebeschicht die empfindlichen Kontaktflächen und Leiterbahnen des Halbleiterchips vor Beschädigung geschützt und ein Benetzen der aktiven Oberseite mit der Kunststoffmasse vermieden. Auch die zweite Moldwerkzeughälfte wird präpariert, indem eine wärmeleitende Platte in die zweite Moldwerkzeughälfte eingelegt wird. Anschließend wird eine Kunststoffmasse in viskoser Form auf die Klebefolie und auf die Rückseiten der Halbleiterchips in der ersten Moldwerkzeughälfte eingebracht.
  • Beim nachfolgenden Zusammenfahren der Moldwerkzeughälften wird die viskose Kunststoffmasse zwischen der wärmeleitenden Platte und den Rückseiten der Halbleiterchips, sowie der Klebeseite der Klebefolie gleichmäßig verteilt. Bei diesem Verteilen kommt es darauf an, dass die verbleibende Kunststoffschicht auf den Rückseiten der Halbleiterchips so dünn wie irgend möglich ausgeführt ist. Bei dem erfindungsgemäßen Verfahren wird mit einer Restdicke der Kunststoffmasse auf den Rückseiten der Halbleiterchips von 20 bis 150 um gerechnet. Lediglich wenn auch die Rückseite der Halbleiterchips mit einem Massepotential später zu verbinden sind, ist es sinnvoll keinerlei Kunststoffreste zwischen den Halbleiterchiprückseiten und der wärmeleitenden Platte vorzusehen.
  • Beim Präparieren der zweiten Moldwerkzeughälfte unter Einsetzen der wärmeleitenden Platte kann durch Anlegen eines Vakuums an die zweite Moldwerkzeughälfte die wärmeleitende Platte in ihrer Position gehalten werden, bis ein Zusammenfahren der Moldwerkzeughälften startet. In dem Augenblick, in dem die wärmeleitende Platte eine vorbereitete Kunststoffmasse in viskoser Form berührt, kann das Vakuum mit Hilfe eines Vakuumventils ausgeschaltet werden. Der nun auftretende Anpressdruck, der erforderlich ist, um die Kunststoffmasse gleichmäßig über die Spritzgussform zu verteilen, hält die wärmeleitende Platte in Position, und eine Vakuumhalterung ist nicht mehr erforderlich.
  • Nach dem Zusammenfahren der Moldwerkzeughälften wird die viskose Kunststoffmasse in der Spritzgussform zu einer Verbundplatte ausgehärtet. Eine derartige Verbundplatte, die eine Kunststoffmasse und die Halbleiterchips aufweist und vollständig selbsttragend ist. Von dieser selbsttragenden Verbundplatte kann dann die Klebefolie bzw. der Träger entfernt werden, um die aktiven Oberseiten der Halbleiterchips freizulegen und eine gemeinsame, mit einer Umverdrahtungslage zu bestückende Oberseite des Nutzens für die Weiterverarbeitung zur Verfügung zu stellen.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils weist zunächst die gleichen Verfahrensschritte auf, die zur Herstellung eines Nutzens erforderlich sind. Dabei ist bei dieser Erfindung besonderes Augenmerk auf die Herstellung einer gemeinsamen Oberseite aus aktiven Halbleiterchips und Kunststoffmasse zu legen, auf die ohne einen Zwischenschritt für die Anbringung von Flip-Chip-Kontakten eine mehrlagige Umverdrahtungslage aufgebracht wird. Sobald auch die Umverdrahtungslage der Verbundplatte in Form eines rechteckigen oder quadratischen Nutzens oder in Form eines Wafernutzens aufgebracht ist, können die Außenkontaktflächen mit Außenkontakten in Form von Lotbällen oder Lothöckern belegt werden. Abschließend kann der Nutzen zu einzelnen elektronischen Bauteilen aufgetrennt werden.
  • Ein derartiges Verfahren hat den Vorteil, dass mit dem Spritzgießen bereits die eine Oberseite des Nutzens mit einer wärmeleitenden Platte versehen ist und die andere Seite des Nutzens mit einer mehrschichtigen Umverdrahtungslage versehen werden kann, über welche die Kontaktflächen der Halbleiterchips mit Außenkontaktflächen der Umverdrahtungslage elektrisch verbunden sind, so dass mit relativ wenigen Verfahrensschritten ein komplettes und komplexes elektronisches Bauteil entsteht.
  • Mit einem weiteren Aspekt der Erfindung wird eine spezielle Spritzgussform zur Herstellung eines Nutzens geschaffen. Die Spritzgussform weist eine erste Moldwerkzeughälfte zur Aufnahme einer Klebefolie mit in Zeilen und Spalten angeordneten Bauteilpositionen auf. Eine zweite Moldwerkzeughälfte ist für die Aufnahme einer wärmeleitenden Platte vorgesehen. Diese zweite Hälfte ist an eine Vakuumeinrichtung angeschlossen und weist eine Vakuumanschlussöffnung auf, die mit Vakuum belegt werden kann, wenn ein entsprechendes Vakuumventil geöffnet wird. Somit kann eine wärmeleitende Platte in der zweiten Moldwerkzeughälfte gehalten werden. Dieses Vakuumventil kann in dem Augenblick geschlossen werden, in dem ein Druck auf die wärmeleitende Platte durch die Kunststoffmasse beim Zusammenfahren der beiden Moldwerkzeughälften ausgeübt wird. Durch rechtzeitiges Ausschalten des Vakuums kann ein Einziehen von Kunststoffmasse in die Vakuumanschlussöffnung oder in die Vakuumeinrichtung vermieden werden.
  • Zusammenfassend ist festzustellen, dass mit der vorliegenden Erfindung die Wärmeableitung dadurch verbessert wird, dass ein Träger oder eine Platte mit hoher thermischer Leitfähigkeit auf "Wafernutzenebene" auf die Rückseite des "Wafernutzenpackages" aufgebracht wird. Diese Platte wird dabei nicht mittels herkömmlicher Fügetechnik auf dem bereits ausgehärteten Gehäusematerial montiert, sondern während des Umhüllprozesses so auf die unvernetzte viskose Umhüllmasse gesetzt, dass nach dem Aushärten der Kunststoffmasse eine physikalisch-chemische Haftung zwischen Platte und Kunststoffgehäusemasse entsteht. Zusammenfassend sind mit diesem Verfahren die nachfolgenden Vorteile verbunden:
    • 1. Durch das thermisch leitfähige Material der wärmeleitenden Platte wird eine verbesserte Wärmeabgabe an die Umgebung realisiert, als dies bei standardmäßiger Gehäuseoberfläche aus Kunststoff der Fall ist.
    • 2. Die Art der Aufbringung der Platte auf den flüssigen, unvernetzten Kunststoff ermöglicht sehr dünne Kunststoffschichten und damit niedrige Wärmewiderstände. Es konnten Restdicken zwischen den Rückseiten der Halbleiterchips und der wärmeleitenden Platte zwischen 20 und 150 μm erzielt werden.
    • 3. Die Aufbringung der wärmeleitenden Platte auf "Wafernutzenebene" ist kostengünstig und produktunspezifisch, da die wärmeleitende Platte unabhängig von einzelnen Chipgrößen oder Packagegrößen eingesetzt werden kann.
    • 4. Es werden keine Fügematerialien benötigt, was die Anzahl der Grenzflächen reduziert und damit den Wärmewiderstand vermindert.
    • 5. Zur weiteren Optimierung der thermischen Eigenschaften kann die wärmeleitende Platte auch strukturiert werden, um entweder eine vergrößerte Oberfläche zu erreichen oder gezielt Wärme an definierten Stellen abzuleiten. Eine Strukturierung der Platte kann auch zur Haftverbesserung zwischen Platte und Kunststoffmasse beitragen, indem die Rauhigkeit der Oberfläche erhöht wird oder in dem geometrische Verankerungen durch Hinterschneidungen vorgesehen werden.
    • 6. Darüber hinaus kann durch die Wahl einer geeigneten Dicke der Platte auch die Durchbiegung des gemoldeten "Wafernutzens" reduziert werden. Diese Wirkung kann durch Anpassen des Ausdehnungskoeffizienten des Materials der wärmeleitenden Platte noch weiter verbessert werden.
  • Die Erfindung wird nun anhand der beigefügten Zeichnungen näher beschrieben.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil gemäß einer ersten Ausführungsform der Erfindung,
  • 2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil gemäß einer zweiten Ausführungsform der Erfindung,
  • 3 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil gemäß einer dritten Ausführungsform der Erfindung,
  • 4 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer mit Halbleiterchippositionen,
  • 5 zeigt einen schematischen Querschnitt durch Halbleiterchips des Halbleiterwafers gemäß 4, die auf einer Klebefolie angeordnet sind,
  • 6 zeigt einen schematischen Querschnitt durch Halbleiterchips gemäß 5 nach Aufbringen einer Kunststoffmasse im Zentrum der Klebefolie,
  • 7 zeigt einen schematischen Querschnitt durch Halbleiterchips auf einer Klebefolie gemäß 6 beim Aufbringen einer wärmeleitenden Platte,
  • 8 zeigt einen schematischen Querschnitt durch eine Verbundplatte nach Ausbreiten der Kunststoffmasse gemäß 7 zwischen der wärmeleitenden Platte und der Klebefolie mit Halbleiterchips,
  • 9 zeigt einen schematischen Querschnitt durch die Verbundplatte gemäß 8 beim Abziehen der Klebefolie,
  • 10 zeigt einen schematischen Querschnitt durch einen Nutzen nach Aufbringen einer Umverdrahtungslage auf eine gemeinsame Oberseite gemäß 9 aus aktiven Oberseiten der Halbleiterchips und der Oberseite der Kunststoffmasse.
  • 1 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 40 gemäß einer ersten Ausführungsform der Erfindung. Das elektronische Bauteil 40 weist einen Halbleiterchips 1 mit einer aktiven Oberseite 3 und einer passiven Rückseite 7, sowie Seitenränder 5 und 6 auf. Die aktive Oberseite 3 des Halbleiterchips weist Kontaktflächen 2 auf, die über Leiterbahnen mit Elektroden einer integrierten Schaltung auf der aktiven Oberseite 3 des Halbleiterchips 1 in Verbindung stehen. Der Halbleiterchip 1 ist auf seinen Seitenrändern 5 und 6 und seiner Rückseite 7 von einer Kunststoffge häusemasse 4 umgeben, die mit der aktiven Oberseite 3 des Halbleiterchips eine gemeinsame Oberseite 8 ausbildet.
  • Auf dieser gemeinsamen Oberseite 8 ist eine mehrschichtige Umverdrahtungslage 9 angeordnet, die auf der gemeinsamen Oberseite 8 eine Isolationsschicht 26 mit Durchkontakten 11 und darauf eine Isolationsschicht 27 mit Umverdrahtungsleitungen 10 und darauf eine Isolationsschicht 28 mit Durchkontakten 11 aufweist, welche sich zu Außenkontaktflächen 12 umgeben von einer Lötstopplackschicht 29 erweitern. Auf den Außenkontaktflächen 12 sind Außenkontakte 25 in Form von Lotbällen aufgebracht. Anstelle von Lotbällen werden auch hier nicht gezeigte elastische Außenkontakte, Kontakthöcker oder flache Lotdepots auf den Außenkontaktflächen aufgebracht. Gegenüber der gemeinsamen Oberseite 8 ist auf einer Rückseite 15 der Kunststoffgehäusemasse 4 eine wärmeleitende Platte 14 angeordnet.
  • Diese wärmeleitende Platte 14 bildet eine Wärmesenke für den Halbleiterchip 1 und ist bis auf eine minimale Schichtdicke d zwischen 20 und 150 μm an die Rückseite 7 des Halbleiterchips 1 heran aufgepresst, um den Wärmeübergangswiderstand von der Rückseite 7 des Halbleiterchips 1 zu der wärmeleitenden Platte 14 so gering wie möglich zu halten. Die wärmeleitende Platte weist eine Kupferlegierung auf und hat eine Dicke D zwischen 0,2 und 5 mm. Je dicker die wärmeleitende Platte 14 ausgebildet ist, umso formstabiler erweist sich das elektronische Bauteil 40, so dass die unterschiedlichen Ausdehnungskoeffizienten von Halbleiterchip 1 und Umverdrahtungsplatte 9 sowie Kunststoffmasse 4 keine sichtbaren Verwölbungen des elektronischen Bauteils hervorrufen.
  • 2 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 50 gemäß einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Das elektronische Bauteil 50 unterscheidet sich von dem in 1 gezeigten elektronischen Bauteil 40 dadurch, dass die wärmeleitende Platte 14 eine strukturierte Unterseite 33 aufweist, so dass im Randbereich der wärmeleitenden Platte 14 ein Verankerungsrahmen 30 in die Kunststoffgehäusemasse 4 hineinragt. Dieser Verankerungsrahmen 30 erhöht die Kühlwirkung der wärmeleitenden Platte 14 als Wärmesenke und verbessert gleichzeitig die Formstabilität des elektronischen Bauteils 50 und verankert die wärmeleitende Platte 14 in der Kunststoffgehäusemasse 4. Anstelle des Verankerungsrahmens 30 sind an der wärmeleitenden Platte 14 hier nicht gezeigte formschlüssige Verankerungselemente in ihrem Randbereich aufgebracht, die in die Kunststoffgehäusemasse 4 hineinragen. Darüber hinaus ist in einer hier nicht gezeigten Ausführungsform die Unterseite 33 der wärmeleitenden Platte 14 mit einer monomolekularen haftverbessernden Schicht bedeckt, um die Haftung zwischen Kunststoffgehäusemasse 4 und dem Material der wärmeleitenden Platte 14 aus einer Kupferlegierung zu intensivieren.
  • 3 zeigt einen schematischen Querschnitt durch ein elektronisches Bauteil 60 gemäß einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • Diese dritte Ausführungsform der Erfindung unterscheidet sich von den elektronischen Bauteilen 40 und 50 der vorhergehenden Ausführungsformen durch eine Rippenstruktur 16 auf der frei zugänglichen Oberseite 31 der wärmeleitenden Platte 14. Diese Rippenstruktur 16 weist in dieser dritten Ausführungsform der Erfindung Rippen 13 auf, die in die frei zugängliche Oberseite 31 der wärmeleitenden Platte 14 eingefräst oder eingeätzt sind, um die wärmeabgebende Oberseite 31 zu vergrößern und damit die Wärmeabgabe zu intensivieren.
  • Die 4 bis 10 zeigen schematische Querschnitte von Zwischenprodukten beim Herstellung eines Nutzens 19 und/oder eines elektronischen Bauteils 40, wie es in 1 gezeigt wird.
  • 4 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 20 mit Halbleiterchippositionen 21. Die Halbleiterchippositionen 21 sind in Zeilen und Spalten auf dem Halbleiterwafer 20 angeordnet und in jeder der Halbleiterchippositionen weisen die Halbleiterchips 1 eine aktive Oberseite 3 mit einer integrierten Schaltung auf, deren Elektroden über Leiterbahnen mit Kontaktflächen 2 verbunden sind. Diese Kontaktflächen 2 sind frei zugänglich auf der aktiven Oberseite 3 jedes Halbleiterchips 1 in den Halbleiterchippositionen 21 angeordnet. Die Rückseiten 7 der Halbleiterchips 1 bilden gleichzeitig die Rückseite des Halbleiterwafers 20.
  • 5 zeigt einen schematischen Querschnitt durch Halbleiterchips 1 des Halbleiterwafers 20 gemäß 4, die auf einer Klebefolie 22 angeordnet sind. Diese Klebefolie 22 weist Bauteilpositionen 17 auf, die in Zeilen und Spalten angeordnet sind, wobei in jede der Bauteilpositionen ein elektronisches Halbleiterchip 1 mit seiner aktiven Oberseite 3 auf die Klebeseite 23 der Klebefolie 22 aufgebracht wird. Die Klebefolie 22 ist mit oder ohne Halbleiterchips 1 auf einer ersten Moldwerkzeughälfte angeordnet.
  • 6 zeigt einen schematischen Querschnitt durch Halbleiterchips 1 nach Aufbringen einer Kunststoffmasse 18 im Zentrum der Klebefolie 22 mit Halbleiterchips 1 gemäß 5. Die Kunststoffmasse 18 ist beim Aufbringen im Zentrum der Klebefolie 22 in einem unvernetzten viskosen Zustand und kann sich auf der gesamten Klebeseite 23 mit angeordneten Halbleiterchips 1 ausbreiten. Die Menge der Kunststoffmasse 18 ist so bemessen, dass nach Ausbreiten der Kunststoffmasse 18 auf der Klebeseite 23 der Klebefolie 22 die Rückseiten der Halbleiterchips 1 nur minimal von der Kunststoffmasse 18 bedeckt bleiben.
  • 7 zeigt einen schematischen Querschnitt durch Halbleiterchips 1 auf einer Klebefolie 22 gemäß 6 beim Aufbringen einer wärmeleitenden Platte 14 in Pfeilrichtung A auf die Kunststoffmasse 18. Dabei wird die Kunststoffmasse 18 vom Zentrum der Klebefolie 22 bis an den Rand der Klebefolie 22 gepresst und verteilt sich gleichmäßig zwischen der wärmeleitenden Platte 14 und der Klebeseite 23 der Klebefolie 22 unter Einbetten der Rückseiten 7 und der Seitenräner 5 und 6 des Halbleiterchips 1 in die Kunststoffmasse 18. Gleichzeitig bildet sich auf der Klebeseite 23 eine gemeinsame Oberseite aus Oberseiten 3 der Halbleiterchips in den Bauteilpositionen und der Kunststoffmasse 18 aus.
  • 8 zeigt einen schematischen Querschnitt durch eine Verbundplatte nach Ausbreiten der Kunststoffmasse 18 gemäß 7 zwischen der wärmeleitenden Platte 14 und der Klebefolie 22 mit Halbleiterchips 1. Dazu wurde die wärmeleitende Platte 14 in eine zweite Moldwerkzeughälfte eingelegt und über eine Vakuumöffnung in der zweiten Moldwerkzeughälfte fixiert. Beim Zusammenfahren der beiden hier nicht gezeigten Moldwerkzeughälften hat sich die viskose unvernetzte Kunststoffmasse 18 von dem Zentrum zu den Randseiten der Klebefolie 22 ausgebreitet, während die Vakuumöffnung in der zweiten Moldwerkzeughälfte von einer hier nicht gezeigten Vakuumeinrichtung mittels eines Vakuumventils getrennt wurde. Durch das Anlegen des Vakuums an die zweite Moldwerkzeughälfte wird es wird die wärmeleitende Platte 14 zwischenzeitlich bis zum Zusammenfahren der Moldwerkzeughälften in der zweiten Moldwerkzeughälfte fixiert.
  • Nach dem Verteilen der Kunststoffmasse 18 auf der Klebefolie 22 wird die Kunststoffmasse 18 durch thermische Behandlung zu einer formstabilen Verbundplatte vernetzt, bei gleichzeitiger intensiver Anbindung der wärmeleitenden Platte an die Kunststoffmasse 18 und unter Verankern der Halbleiterchips 1 in der Kunststoffmasse 18.
  • 9 zeigt einen schematischen Querschnitt durch die Verbundplatte 24 gemäß 8 beim Abziehen der Klebefolie 22. Bei dem Abziehen der Klebefolie 22 von der formstabilen Verbundplatte 24 wird die gemeinsame Oberseite 8 aus Oberseiten 3 der Halbleiterchips 1 und der Kunststoffmasse 18 freigelegt. Diese Kunststoffmasse 18 bildet gleichzeitig die Kunststoffgehäusemasse der einzelnen elektronischen Bauteile, wenn die Verbundplatte 24 entsprechend in einzelne Gehäuse aufgetrennt wird.
  • 10 zeigt einen schematischen Querschnitt durch einen Nutzen 19 nach Aufbringen einer mehrschichtigen Umverdrahtungslage 9 auf eine gemeinsame Oberseite 8 aus aktiven Ober seiten 3 der Halbleiterchips 1 und der Oberseite der Kunststoffmasse 18. Dieses Aufbringen der mehrschichtigen Umverdrahtungslage 9 erfolgt schichtweise auf der nun frei zugänglichen gemeinsamen Oberseite 8 bis schließlich Außenkontaktflächen 12 zur Verfügung stehen. Diese Außenkontaktflächen 12 sind über Durchkontakte und Umverdrahtungsleitungen 10 der Umverdrahtungslage 9 mit den Kontaktflächen 2 der Halbleiterchips 1 elektrisch verbunden. Vor einem Auftrennen der Bauteilpositionen 17 des Nutzens 19 in einzelne elektronische Bauteile entlang der strichpunktierten Linien 32, werden auf die Außenkontakte 12 Außenkontakte 25, die hier mit gestrichelten Linien gekennzeichnet sind, aufgebracht.
    • 1
    Halbleiterchip
    2
    Kontaktflächen
    3
    aktive Oberseiten des Halbleiterchips
    4
    Kunststoffgehäusemasse
    5/6
    Seitenränder des Halbleiterchips
    7
    Rückseite des Halbleiterchips
    8
    gemeinsame Oberseite
    9
    Umverdrahtungslage
    10
    Umverdrahtungsleitungen
    11
    Durchkontakte
    12
    Außenkontaktflächen
    13
    Rippen
    14
    wärmeleitende Platte
    15
    Rückseite der Kunststoffgehäusemasse
    16
    Rippenstruktur
    17
    Bauteilposition
    18
    Kunststoffmasse
    19
    Nutzen
    20
    Halbleiterwafer
    21
    Halbleiterchipposition
    22
    Klebefolie
    23
    Klebeseite
    24
    Verbundplatte
    25
    Außenkontakte
    40/50/60
    elektronisches Bauteil
    26
    Isolationsschicht mit Durchkontakten
    27
    Isolationsschicht mit Umverdrahtungsleitungen
    28
    Isolationsschicht mit Durchkontakten
    29
    Lötstoppladckschicht
    30
    Verankerungsrahmen
    31
    freie Oberseite
    32
    Strichpunktlinie
    33
    strukturierte Unterseite
    d
    Schichtdicke
    D
    Dicke der wärmeleitenden Platte
    A
    Pfeilrichtung

Claims (12)

  1. Elektronisches Bauteil, das die folgenden Merkmale aufweist: – mindestens einen Halbleiterchip (1), mit Kontaktflächen (2) auf einer aktiven Oberseite (3) des Halbleiterchips (1), – eine Kunststoffgehäusemasse, in die der Halbleiterchip (1) mit seinen Seitenrändern (5,6) und mit seiner Rückseite (7) eingebettet ist und mit welcher die aktive Oberseite (3) des Halbleiterchips (1) eine gemeinsame, eine Umverdrahtungslage (9) tragende Oberseite (8) bildet, wobei die Umverdrahtungslage (9) Umverdrahtungsleitungen (10) und Durchkontakte (11) aufweist, welche die Kontaktflächen (2) des Halbleiterchips (1) mit Außenkontaktflächen (12) des elektronischen Bauteils (40, 50, 60) elektrisch verbinden, – eine wärmeleitende Platte (14), welche die der Umverdrahtungslage (9) gegenüberliegende Rückseite (15) der Kunststoffgehäusemasse (4) bedeckt.
  2. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, dass die wärmeleitende Platte (14) eine Rippenstruktur (16) auf ihrer freiliegenden Oberseite aufweist.
  3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die wärmeleitende Platte (14) ein Metall aufweist.
  4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die wärmeleitende Platte (14) Kupfer oder einer Kupferlegierung aufweist.
  5. Nutzen mit in Zeilen und Spalten angeordneten Bauteilpositionen (17), und mit – jeweils einem Halbleiterchip (1) in den Bauteilpositionen (17), wobei die Halbleiterchips (1) Kontaktflächen (2) auf einer aktiven Oberseite (3) aufweisen, – eine Kunststoffmasse (18), in welche die Halbleiterchips (1) der Bauteilpositionen (17) mit ihren Seitenrändern (5, 6) und mit ihren Rückseiten (7) eingebettet sind, wobei die Kunststoffmasse (18) mit den aktiven Oberseiten (3) der Halbleiterchips (1) eine gemeinsame, eine Umverdrahtungslage (9) tragende Oberseite (8) bildet, wobei die Umverdrahtungslage (9) Umverdrahtungsleitungen (10) und Durchkontakte (11) aufweist, welche die Kontaktflächen (2) des Halbleiterchips (1) mit Außenkontaktflächen (12) in den Bauteilpositionen (17) elektrisch verbinden, – eine wärmeleitende Platte (14), welche die der Umverdrahtungslage (9) gegenüberliegende Rückseite (15) der Kunststoffmasse (18) des Nutzens (19) vollständig bedeckt.
  6. Nutzen nach Anspruch 5, dadurch gekennzeichnet, dass die wärmeleitende Platte (14) eine Rippenstruktur (16) auf ihrer freiliegenden Oberseite aufweist.
  7. Nutzen nach Anspruch 5 oder Anspruch 6, dadurch gekennzeichnet, dass die wärmeleitende Platte (14) ein Metall aufweist.
  8. Verfahren zur Herstellung eines Nutzens (19), das folgende Verfahrensschritte aufweist: – Bereitstellen eines Halbleiterwafers (20) mit in Zeilen und Spalten angeordneten Halbleiterchippositionen (21), – Trennen des Halbleiterwafers (20) in einzelne Halbleiterchips (1) mit Kontaktflächen (2) auf einer aktiven Oberseite (3) der Halbleiterchips (1), – Einlegen einer Klebefolie oder eines mit einer Klebstoffschicht versehenen Trägers in eine erste Moldwerkzeughälfte mit in Zeilen und Spalten angeordneten Bauteilpositionen (17), – Aufbringen der Halbleiterchips (1) in den Bauteilpositionen (17) unter Aufkleben der aktiven Oberseiten (3) der Halbleiterchips (1) auf die Klebeseite (23) der Klebefolie (22), – Einlegen einer wärmeleitenden Platte (14) in eine zweite Moldwerkzeughälfte, – Aufbringen einer Kunststoffmasse (18) in viskoser Form auf die Klebefolie (22) und auf Rückseiten (7) der Halbleiterchips (1) in der ersten Moldwerkzeughälfte, – Zusammenfahren der Moldwerkzeughälften unter Verteilen der viskosen Kunststoffmasse (18) zwischen wärmeleitender Platte (14) und Rückseiten (7) der Halbleiterchips (1), sowie der Klebeseite (23) der Klebefolie (22), – Aushärten der Kunststoffmasse zu einer Verbundplatte (24), – Entfernen der Klebefolie (22) bzw. des Trägers und Aufbringen einer Umverdrahtungslage (9) auf die freigewordene Fläche der Verbundplatte (24).
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die wärmeleitende Platte (14) durch Anlegen eines Vakuums an die zweite Moldwerkzeughälfte auf der zweiten Moldwerkzeughälfte fixiert wird.
  10. Verfahren nach Anspruch 8 oder Anspruch 9, dadurch gekennzeichnet, dass die wärmeleitende Platte (14) auf dem Nutzen (19) Struktur geätzt wird.
  11. Verfahren zur Herstellung eines elektronischen Bauteils – Bereitstellen eines Halbleiterwafers (20) mit in Zeilen und Spalten angeordneten Halbleiterchippositionen (21), – Trennen des Halbleiterwafers (20) in einzelne Halbleiterchips (1) mit Kontaktflächen (2) auf einer aktiven Oberseite (3) der Halbleiterchips (1), – Einlegen einer Klebefolie (22) in eine erste Moldwerkzeughälfte mit in Zeilen und Spalten angeordneten Bauteilpositionen (17), – Aufbringen der Halbleiterchips (1) in den Bauteilpositionen (17) unter Aufkleben der aktiven Oberseiten (3) der Halbleiterchips (1) auf die Klebeseite (23) der Klebefolie (22), – Einlegen einer wärmeleitenden Platte (14) in eine zweite Moldwerkzeughälfte, – Aufbringen einer Kunststoffgehäusemasse (4) in viskoser Form auf die Klebefolie (22) und auf Rückseiten (7) der Halbleiterchips (1) in der ersten Moldwerkzeughälfte, – Zusammenfahren der Moldwerkzeughälften unter Verteilen der viskosen Kunststoffmasse (18) zwischen wärmeleitender Platte (14) und Rückseiten (7) der Halbleiterchips (1), sowie der Klebeseite (23) der Klebefolie (22), – Aushärten der Kunststoffmasse (18) zu einer Verbundplatte (24), – Abziehen der Klebefolie (22) und Aufbringen einer Umverdrahtungslage (9) auf die freigewordene Fläche der Verbundplatte (24) mit Umverdrahtungsleitungen (10) und Durchkontakten (11), welche die Kontaktflächen (2) der Halbleiterchips (1) mit Außenkontaktflächen (12) in den Bauteilpositionen verbinden, – Aufbringen von Außenkontakten (25) auf die Außenkontaktflächen (12), – Auftrennen der Verbundplatte (24) mit Umverdrahtungslage (9) und Außenkontakten (25) zu einzelnen elektronischen Bauteilen (40, 50, 60).
  12. Spritzgussform zur Herstellung eines Nutzens (19), die folgende Merkmale aufweist: – eine erste Hälfte der Spritzgussform zur Aufnahme einer Klebefolie (22) mit in Zeilen und Spalten angeordneten Bauteilpositionen (17), – eine zweite Hälfte der Spritzgussform zur Aufnahme einer wärmeleitenden Platte (14), – eine Vakuumeinrichtung, wobei die zweite Hälfte eine Vakuumanschlussöffnung zum Halten einer wärmeleitenden Platte (14) bis zu einem Zusammen bringen der beiden Hälften aufweist, und wobei die Vakuumanschlussöffnung über ein Vakuumventil an die Vakuumseinrichtung angeschlossen ist.
DE10324615A 2003-05-28 2003-05-28 Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils Ceased DE10324615A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10324615A DE10324615A1 (de) 2003-05-28 2003-05-28 Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10324615A DE10324615A1 (de) 2003-05-28 2003-05-28 Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils

Publications (1)

Publication Number Publication Date
DE10324615A1 true DE10324615A1 (de) 2004-09-02

Family

ID=32798189

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324615A Ceased DE10324615A1 (de) 2003-05-28 2003-05-28 Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils

Country Status (1)

Country Link
DE (1) DE10324615A1 (de)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1684341A2 (de) 2005-01-21 2006-07-26 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102006032251A1 (de) * 2006-07-12 2008-01-17 Infineon Technologies Ag Verfahren zum Herstellen von Chip-Packages sowie derartig hergestelltes Chip-Package
DE102005041539B4 (de) * 2005-08-31 2008-04-10 Infineon Technologies Ag Verfahren zur Herstellung eines scheiben- und/oder plattenförmigen Verbundkörpers
DE102007012155A1 (de) * 2007-03-12 2008-09-25 Infineon Technologies Ag Formkörper und Nutzen mit Halbleiterchips, Gießform und Verfahren zur Herstellung des Formkörpers und des Nutzens
US7911068B2 (en) 2006-07-11 2011-03-22 Infineon Technologies Ag Component and method for producing a component
US8318540B2 (en) 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure
CN102956589A (zh) * 2011-08-19 2013-03-06 欣兴电子股份有限公司 半导体封装结构及其制法
US8637341B2 (en) 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
US9484316B2 (en) 2013-11-01 2016-11-01 Infineon Technologies Ag Semiconductor devices and methods of forming thereof
US20220102235A1 (en) * 2020-09-28 2022-03-31 Infineon Technologies Ag Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
US11984392B2 (en) 2020-09-28 2024-05-14 Infineon Technologies Ag Semiconductor package having a chip carrier with a pad offset feature

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH098186A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
US5883430A (en) * 1996-06-19 1999-03-16 International Business Machines Corporation Thermally enhanced flip chip package
DE10129388A1 (de) * 2001-06-20 2003-01-09 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
JPH098186A (ja) * 1995-06-22 1997-01-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5705851A (en) * 1995-06-28 1998-01-06 National Semiconductor Corporation Thermal ball lead integrated package
US5883430A (en) * 1996-06-19 1999-03-16 International Business Machines Corporation Thermally enhanced flip chip package
DE10129388A1 (de) * 2001-06-20 2003-01-09 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1684341A2 (de) 2005-01-21 2006-07-26 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
EP1684341A3 (de) * 2005-01-21 2007-01-10 Robert Bosch Gmbh Elektrische Schaltung und Verfahren zur Herstellung einer elektrischen Schaltung
DE102005041539B4 (de) * 2005-08-31 2008-04-10 Infineon Technologies Ag Verfahren zur Herstellung eines scheiben- und/oder plattenförmigen Verbundkörpers
DE102006032073B4 (de) * 2006-07-11 2016-07-07 Intel Deutschland Gmbh Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
US8742563B2 (en) 2006-07-11 2014-06-03 Intel Mobile Communications GmbH Component and method for producing a component
US7911068B2 (en) 2006-07-11 2011-03-22 Infineon Technologies Ag Component and method for producing a component
US8012807B2 (en) 2006-07-12 2011-09-06 Infineon Technologies Ag Method for producing chip packages, and chip package produced in this way
DE102006032251A1 (de) * 2006-07-12 2008-01-17 Infineon Technologies Ag Verfahren zum Herstellen von Chip-Packages sowie derartig hergestelltes Chip-Package
US8487448B2 (en) 2006-07-12 2013-07-16 Infineon Technologies Ag Method for producing chip packages, and chip package produced in this way
US8217504B2 (en) 2007-03-12 2012-07-10 Intel Mobile Communications GmbH Article and panel comprising semiconductor chips, casting mold and methods of producing the same
DE102007012155A1 (de) * 2007-03-12 2008-09-25 Infineon Technologies Ag Formkörper und Nutzen mit Halbleiterchips, Gießform und Verfahren zur Herstellung des Formkörpers und des Nutzens
US9362144B2 (en) 2007-03-12 2016-06-07 Intel Deutschland Gmbh Article and panel comprising semiconductor chips, casting mold and methods of producing the same
DE102007012155B4 (de) * 2007-03-12 2015-01-22 Intel Mobile Communications GmbH Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens
US8637341B2 (en) 2008-03-12 2014-01-28 Infineon Technologies Ag Semiconductor module
US8318540B2 (en) 2008-05-19 2012-11-27 Infineon Technologies Ag Method of manufacturing a semiconductor structure
CN102956589B (zh) * 2011-08-19 2016-02-24 欣兴电子股份有限公司 半导体封装结构的制法
EP2560201A3 (de) * 2011-08-19 2014-07-02 Unimicron Technology Corp. Halbleiterverpackungsstruktur und Verfahren zu deren Herstellung
CN102956589A (zh) * 2011-08-19 2013-03-06 欣兴电子股份有限公司 半导体封装结构及其制法
US9484316B2 (en) 2013-11-01 2016-11-01 Infineon Technologies Ag Semiconductor devices and methods of forming thereof
US10262959B2 (en) 2013-11-01 2019-04-16 Infineon Technologies Ag Semiconductor devices and methods of forming thereof
DE102014115775B4 (de) * 2013-11-01 2021-05-06 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zu deren Ausbildung
US20220102235A1 (en) * 2020-09-28 2022-03-31 Infineon Technologies Ag Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
US11676879B2 (en) * 2020-09-28 2023-06-13 Infineon Technologies Ag Semiconductor package having a chip carrier and a metal plate sized independently of the chip carrier
US11984392B2 (en) 2020-09-28 2024-05-14 Infineon Technologies Ag Semiconductor package having a chip carrier with a pad offset feature

Similar Documents

Publication Publication Date Title
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE69132819T2 (de) Flexible Zwischenschaltungsstruktur hoher Dichte
DE69711735T2 (de) Gedruckte Schaltungsplatte oder Halbleitervorrichtung mit anisotrop leitenden Platten
DE102006001792B4 (de) Halbleitermodul mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
EP1394855B1 (de) Verfahren zur Herstellung eines universellen Gehäuses für ein elektronisches Bauteil mit Halbleiterchip
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE10137184A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Verfahren zu seiner Herstellung
DE102008057707A1 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Plazierens eines Halbleiterchips auf einem Substrat
WO2005081316A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE102008039389A1 (de) Halbleiterbauelement
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102010017768A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102010003533A1 (de) Kühlstruktur
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE10324615A1 (de) Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils
DE19722357C1 (de) Steuergerät
DE10240460A1 (de) Universelles Halbleitergehäuse mit vorvernetzten Kunststoffeinbettmassen und Verfahren zur Herstellung desselben
DE102006012007B4 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben und dessen Verwendung
DE102013112708A1 (de) Verfahren zur Herstellung eines elektronischen Bauteils
DE10133571B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE10217214B4 (de) Kühlanordnung für eine Schaltungsanordnung

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection