CN102956589B - 半导体封装结构的制法 - Google Patents

半导体封装结构的制法 Download PDF

Info

Publication number
CN102956589B
CN102956589B CN201110300182.0A CN201110300182A CN102956589B CN 102956589 B CN102956589 B CN 102956589B CN 201110300182 A CN201110300182 A CN 201110300182A CN 102956589 B CN102956589 B CN 102956589B
Authority
CN
China
Prior art keywords
adhesion coating
semiconductor chip
layer
metal
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110300182.0A
Other languages
English (en)
Other versions
CN102956589A (zh
Inventor
胡迪群
胡玉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Publication of CN102956589A publication Critical patent/CN102956589A/zh
Application granted granted Critical
Publication of CN102956589B publication Critical patent/CN102956589B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装结构及其制法，该半导体封装结构包括半导体芯片、封装层、介电层、线路层与金属箔，该半导体芯片具有相对的作用面与非作用面、形成于该作用面上的多个电极垫、及多个形成于各该电极垫上的金属凸块，该封装层包覆该半导体芯片，并外露该作用面，该介电层设于该作用面与封装层上，且具有多个外露各该金属凸块的布线图案开口区，该线路层设于各该布线图案开口区中，该金属箔设于该封装层邻近该非作用面的表面上，且该金属箔的一表面上具有多个金属突起部，各该金属突起部贯穿该封装层以延伸至该半导体芯片的非作用面。本发明能有效改善现有半导体封装结构的厚度过厚与可靠度不佳的问题。

Description

半导体封装结构的制法
技术领域
本发明涉及一种半导体封装结构及其制法，尤指一种嵌埋有半导体芯片的半导体封装结构及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品在型态上趋于轻薄短小，而在规格上仍需符合美国电子工程设计发展协会(JointElectronicDeviceEngineeringCouncil，简称JEDEC)规范，故封装方式相当重要。例如随机内存(DynamicRandomAccessMemory，简称DRAM)的芯片因朝40奈米(nm)以下发展，其芯片尺寸越来越小，但封装后的面积仍需相同，使封装结构的用以接置电路板(PCB)的焊球间距(ballpitch)维持在0.8公厘(mm)，以符合JEDEC的标准，因而扩散型(fan-out)晶片尺寸封装是可采用的封装方法之一。又其中，第三代双倍资料率同步动态随机存取内存(Double-Data-RateThreeSynchronousDynamicRandomAccessMemory，简称DDR3SDRAM)是一种目前最新的计算机内存规格，其常用的封装方式为开窗型球栅数组(WindowBGA)。
请参阅图1，其为现有开窗型球栅数组的半导体封装结构的剖视图；如图所示，现有开窗型球栅数组的半导体封装结构包含封装基板10与半导体芯片11，其中该封装基板10具有至少一贯穿的开口100，而该半导体芯片11具有相对的作用面11a与非作用面11b，该作用面11a上具有多个电极垫111，且该半导体芯片11以其作用面11a接置于该封装基板10的一表面，并封住该封装基板10的开口100一端，然后借由打线连接(wirebonding)技术将多个金线12穿过该开口100，使该半导体芯片11的电极垫111电性连接至该封装基板10另一表面的电性接触垫13，并形成包覆该金线12的第一封装材料14，且于该封装基板10的表面上形成包覆该半导体芯片11的第二封装材料15，最后，于该封装基板10上的其余电性接触垫13上接置有焊球16，其中，该封装结构的整体高度(含焊球16)为1.1至1.2公厘。
然而，于前述半导体封装结构中，该半导体芯片11的电极垫111借由该金线12穿过该开口100以电性连接至该封装基板10另一表面的电性接触垫13，该金线12的长度较长而影响讯号传输效率；且由于近期国际黄金价格居高不下，使得应用金线12的封装件的成本大幅上升；除此之外，该半导体芯片11是接置于该封装基板10的开口100一端，并以该第一封装材料14与第二封装材料15覆盖该金线12及半导体芯片11，使得该半导体芯片11的散热不易，且整体封装件的厚度较大，不利于应用于可携式电子产品中。
因此，如何提出一种半导体封装结构及其制法，以避免现有开窗型球栅数组的半导体封装结构的散热性不佳、电性传输效率太低、与整体封装厚度过大，导致产品可靠度不佳或产品应用范围受限等问题，实已成为目前亟欲解决的课题。
发明内容
鉴于上述现有技术的种种缺失，本发明的主要目的在于提供一种半导体封装结构及其制法，有效改善现有半导体封装结构的厚度过厚与可靠度不佳的问题。
为达上述及其它目的，本发明揭露一种半导体封装结构，包括：半导体芯片，其具有相对的作用面与非作用面、形成于该作用面上的多个电极垫及多个形成于各该电极垫上的金属凸块；包覆该半导体芯片，并外露该作用面的封装层；形成于该作用面及与该作用面同侧的封装层的表面上，且具有多个外露各该金属凸块的布线图案开口区的介电层；形成于各该布线图案开口区中，且电性连接该金属凸块的线路层，该线路层延伸至形成于与该作用面同侧的封装层的表面上的介电层上；形成于该介电层与线路层上的绝缘保护层，且具有多个绝缘保护层开孔，以外露部分该线路层；以及设于与该非作用面同侧的该封装层的表面上的金属箔，且该金属箔的一表面上具有多个金属突起部，各该金属突起部贯穿该封装层以延伸至该半导体芯片的非作用面，以使该半导体芯片所产生的热传递至环境中。
本发明揭露一种半导体封装结构的制法，包括：提供一承载板，其一表面上具有第一粘着层，并提供多个半导体芯片，各该半导体芯片具有相对的作用面与非作用面及形成于该作用面上的多个电极垫，各该电极垫上设有金属凸块；将各该半导体芯片以其具有该金属凸块之侧接置于该第一粘着层上；于该第一粘着层上形成第二粘着层，且该半导体芯片的非作用面外露于该第二粘着层表面；提供一表面具有多个金属突起部及覆盖该金属突起部的第三粘着层的金属箔，以该第三粘着层接置于该第二粘着层上，并使各该金属突起部贯穿该第三粘着层以连接至各该半导体芯片的非作用面，且该第二粘着层与第三粘着层构成封装层；移除该承载板与第一粘着层；于该第二粘着层与半导体芯片上形成介电层，该介电层具有多个外露各该金属凸块的布线图案开口区；于各该布线图案开口区中形成电性连接该金属凸块的线路层；于该介电层与线路层上形成绝缘保护层，该绝缘保护层具有多个绝缘保护层开孔，以外露部分该线路层；移除部分该金属箔，以形成金属箔沟槽，以使各该半导体芯片上的该金属箔彼此互不相连；以及沿着该金属箔沟槽切割该第二粘着层、第三粘着层、介电层与绝缘保护层，以形成多个半导体封装结构。
由上可知，因为本发明的半导体封装结构仅以介电层构成半导体封装结构的本体，且不需使用现有技术的金线作电性传导路径，同时也不用提供封装基板来做为承载件，所以整体厚度较薄；此外，本发明是以金属突起部延伸至半导体芯片的非作用面，而可直接将热量传导至大面积的金属箔，有助于整体封装件的散热；最后，本发明不需使用导通路径较长的金线来传输电讯号，故能达到较佳的电性传输效率，进而提升最终产品的可靠度，且同时也能节省采购金线的高额材料成本。
附图说明
图1为现有开窗型球栅数组的半导体封装结构的剖视图。
图2A至图2C为本发明的半导体封装结构的半导体芯片及其制法的剖视图。
图3A至图3C为本发明的半导体封装结构的金属箔及其制法的第一实施例的剖视图。
图4A至图4L为本发明的半导体封装结构及其制法的第一实施例的剖视图。
图5A至图5C为本发明的半导体封装结构的金属箔及其制法的第二实施例的剖视图。
图6A至图6I为本发明的半导体封装结构及其制法的第二实施例的剖视图。
主要组件符号说明
10封装基板
100开口
11半导体芯片
11a作用面
11b非作用面
111电极垫
12金线
13电性接触垫
14第一封装材料
15第二封装材料
16、46焊球
20半导体晶片
20’半导体芯片
20a、20a’作用面
20b、20b’非作用面
21电极垫
22缓冲层
23金属凸块
30’金属箔
30金属板
300’金属箔沟槽
31印刷凸点
32第三粘着层
4半导体封装结构
40承载板
41双面胶层
410塑料膜
411第四粘着层
412第一粘着层
42第二粘着层
43介电层
430布线图案开口区
44线路层
45绝缘保护层
450绝缘保护层开孔
47覆盖层
470覆盖层沟槽
48封装层
50金属板
50’金属箔
500’金属箔沟槽
51冲压凸点
6半导体封装结构。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技艺的人士的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“顶”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。
第一实施例
大体说来，本发明的实施可分成三个阶段，首先，制备多个例如为动态随机存取内存(DRAM)的半导体芯片，请参阅图2A至图2C，为本发明的半导体封装结构的半导体芯片及其制法的剖视图。
如图2A所示，提供一具有相对的作用面20a与非作用面20b的半导体晶片20、及形成于该作用面20a上的多个电极垫21与缓冲层22。
如图2B所示，于各该电极垫21上形成金属凸块23。
如图2C所示，自该非作用面20b薄化该半导体晶片20，并切割该半导体晶片20以得到多个半导体芯片20’，各该半导体芯片20’具有相对的作用面20a’与非作用面20b’及形成于该作用面20a’上的多个电极垫21与缓冲层22，且各该电极垫21上设有金属凸块23。
其次，制备一金属箔30’，请参阅图3A至图3C，其为本发明的半导体封装结构的金属箔及其制法的第一实施例的剖视图。
如图3A所示，提供一金属板30，该金属板30的材质可为铜或其它金属。
如图3B所示，于该金属板30上形成多个印刷凸点31，该印刷凸点31的材质可为银、铜或铝，接着，可视情况进行固化(cure)该印刷凸点31的步骤。
如图3C所示，于该金属板30上形成覆盖该印刷凸点31的第三粘着层32，然后，可视情况进行B阶段(B-stage)固化该第三粘着层32的步骤。
最后，进行组合与封装作业，请参阅图4A至图4L，其为本发明的半导体封装结构及其制法的第一实施例的剖视图。
如图4A所示，提供一承载板40，其一表面上依序具有第四粘着层411、塑料膜410与第一粘着层412，该第四粘着层411、塑料膜410与第一粘着层412可先构成双面胶层41，再将该双面胶层41贴附于该承载板40上。
如图4B所示，将如图2C所示的各该半导体芯片20’以其具有该金属凸块23之侧接置于该第一粘着层412上。
如图4C所示，于该第一粘着层412上形成第二粘着层42，且该半导体芯片20’的非作用面20b外露于该第二粘着层42表面。
如图4D所示，将如图3C所示的该金属箔30’以其具有该第三粘着层32之侧接置于该第二粘着层42上，并使各该印刷凸点31贯穿该第三粘着层32以连接至各该半导体芯片20’的非作用面20b’，且该第二粘着层42与第三粘着层32构成封装层48，该第二粘着层42与第三粘着层32可为相同或不同的材料；要注意的是，本发明的印刷凸点31并非一定要接触该非作用面20b’始能发生作用，即使该印刷凸点31距离该非作用面20b’有50至300微米，仍能发挥该印刷凸点31导热的目的，而属于本发明的权利范围。此外，于另一实施例中，该金属箔30’上可不形成有该第三粘着层32，而直接借由该第二粘着层42将该金属箔30’接置于该半导体芯片20’上。
如图4E所示，移除该承载板40与双面胶层41。
如图4F所示，于该第二粘着层42与半导体芯片20’上形成介电层43，该介电层43具有多个外露各该金属凸块23的布线图案开口区430，其中，该介电层43的材质可为ABF(AjinomotoBuild-upFilm)、聚乙醯胺(polyimide)或其它材料，且可借由准分子雷射(excimerlaser)以形成该布线图案开口区430。
如图4G所示，于各该布线图案开口区430中形成电性连接该金属凸块23的线路层44，该线路层44的材质可为铜。
如图4H所示，于该介电层43与线路层44上形成绝缘保护层45，该绝缘保护层45具有多个绝缘保护层开孔450，以外露部分该线路层44。
如图4I所示，于该金属箔30’上形成具有覆盖层沟槽470的覆盖层47，且部分该金属箔30’外露于该覆盖层沟槽470，该覆盖层47的材质可为绝缘材料或例如镍的金属材料。
如图4J所示，移除该覆盖层沟槽470中的该金属箔30’，以形成金属箔沟槽300’，以使各该半导体芯片20’上的该金属箔30’彼此互不相连。
如图4K所示，于各该绝缘保护层开孔450中的线路层44上形成焊球46。
如图4L所示，沿着该金属箔沟槽300’切割该第二粘着层42、第三粘着层32、介电层43与绝缘保护层45，以形成多个半导体封装结构4。
第二实施例
大体说来，本实施例与第一实施例的主要不同的处仅在于金属箔的实施方式，请参阅图5A至图5C，其为本发明的半导体封装结构的金属箔50’及其制法的第二实施例的剖视图。
如图5A所示，提供一金属板50，该金属板50的材质可为铜或其它金属。
如图5B所示，于该金属板50上冲压(punch)形成多个冲压凸点51。
如图5C所示，于该金属板50上形成覆盖各该冲压凸点51的该第三粘着层32，然后，可视情况进行B阶段(B-stage)固化该第三粘着层32的步骤。
接着，进行组合与封装作业，请参阅图6A至图6I，其为本发明的半导体封装结构6及其制法的第二实施例的剖视图，其是延续自图4C，图6A至图6I大致与图4D至图4L相同，主要不同的处仅在于本实施例是以如图5C所示的金属箔50’取代金属箔30’，其余步骤大多相同，故在此不加以赘述。
本发明还提供一种半导体封装结构，包括：半导体芯片20’，其具有：相对的作用面20a’与非作用面20b’、形成于该作用面20a’上的多个电极垫21及多个形成于各该电极垫21上的金属凸块23；封装层48，包覆该半导体芯片20’，并外露该作用面20a’；介电层43，其形成于该作用面20a’及与该作用面20a’同侧的封装层48的表面上，且具有多个外露各该金属凸块23的布线图案开口区430；线路层44，其形成于各该布线图案开口区430中，且电性连接该金属凸块23，该线路层44延伸至形成于与该作用面20a’同侧的封装层48的表面上的介电层43上；绝缘保护层45，其形成于该介电层43与线路层44上，且具有多个绝缘保护层开孔450，以外露部分该线路层44；以及金属箔30’，50’，其设于与该非作用面20b’同侧的该封装层48的表面上，且该金属箔30’，50’的一表面上具有多个例如印刷凸点31或冲压凸点51的金属突起部，各该金属突起部贯穿该封装层48以延伸至该半导体芯片20’的非作用面20b’，以使该半导体芯片20’所产生的热传递至环境中。
于前述的半导体封装结构中，还可包括覆盖层47，其形成于该金属箔30’的顶面上，该覆盖层47的材质可为绝缘材料或金属材料。
于本发明的半导体封装结构中，还可包括焊球46，其设于各该绝缘保护层开孔450中的线路层44上。
所述的半导体封装结构，还可具有缓冲层22，其形成于该作用面20a’上。
综上所述，不同于现有技术，由于本发明仅以介电层构成半导体封装结构的本体，且不需使用现有技术的金线作电性传导路径，也不需使用封装基板做为承载件，因此能有效缩减最终的整体厚度；此外，本发明是以例如印刷凸点或冲压凸点的金属突起部延伸至半导体芯片的非作用面，而可直接将热量传导至大面积的金属箔，有助于整体封装件的散热；最后，本发明不使用金线来传输电讯号，故能达到较佳的电性传输效率，进而提升最终产品的可靠度，且同时也省下金线的高额材料成本。
上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (8)

1.一种半导体封装结构的制法，其包括：
提供一承载板，其一表面上具有第一粘着层，并提供多个半导体芯片，各该半导体芯片具有相对的作用面与非作用面及形成于该作用面上的多个电极垫，各该电极垫上设有金属凸块；
将各该半导体芯片以其具有该金属凸块之侧接置于该第一粘着层上；
于该第一粘着层上形成第二粘着层，且该半导体芯片的非作用面外露于该第二粘着层表面；
提供一表面具有多个金属突起部及覆盖该金属突起部的第三粘着层的金属箔，以该第三粘着层接置于该第二粘着层上，并使各该金属突起部贯穿该第三粘着层以连接至各该半导体芯片的非作用面，且该第二粘着层与第三粘着层构成封装层；
移除该承载板与第一粘着层；
于该第二粘着层与半导体芯片上形成介电层，该介电层具有多个外露各该金属凸块的布线图案开口区；
于各该布线图案开口区中形成电性连接该金属凸块的线路层；
于该介电层与线路层上形成绝缘保护层，该绝缘保护层具有多个绝缘保护层开孔，以外露部分该线路层；
移除部分该金属箔，以形成金属箔沟槽，以使各该半导体芯片上的该金属箔彼此互不相连；以及
沿着该金属箔沟槽切割该第二粘着层、第三粘着层、介电层与绝缘保护层，以形成多个半导体封装结构。
2.根据权利要求1所述的半导体封装结构的制法，其特征在于，形成该金属箔沟槽的步骤包括：
于该金属箔上形成具有覆盖层沟槽的覆盖层；以及
移除该覆盖层沟槽中的该金属箔。
3.根据权利要求2所述的半导体封装结构的制法，其特征在于，该覆盖层的材质为绝缘材料或金属材料。
4.根据权利要求1所述的半导体封装结构的制法，其特征在于，该作用面上还具有缓冲层。
5.根据权利要求1所述的半导体封装结构的制法，其特征在于，该第一粘着层与该承载板之间还设有塑料膜与第四粘着层，该塑料膜设于该第一粘着层与该第四粘着层之间，且该第四粘着层设于该塑料膜与该承载板之间，且移除该第一粘着层的步骤还包括移除该塑料膜与第四粘着层。
6.根据权利要求1所述的半导体封装结构的制法，其特征在于，该多个半导体芯片的形成步骤包括：
提供一具有相对的作用面与非作用面的半导体晶片、及形成于该作用面上的多个电极垫；
于各该电极垫上形成金属凸块；
自该非作用面薄化该半导体晶片；以及
切割该半导体晶片以得到该多个半导体芯片。
7.根据权利要求1所述的半导体封装结构的制法，其特征在于，该金属箔与其上的该第三粘着层的形成步骤包括：
于一金属板上形成多个印刷凸点；以及
于该金属板上形成覆盖该印刷凸点的该第三粘着层。
8.根据权利要求1所述的半导体封装结构的制法，其特征在于，该金属箔与其上的该第三粘着层的形成步骤包括：
于一金属板上冲压形成多个冲压凸点；以及
于该金属板上形成覆盖该冲压凸点的该第三粘着层。
CN201110300182.0A 2011-08-19 2011-09-28 半导体封装结构的制法 Active CN102956589B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100129815 2011-08-19
TW100129815A TWI434629B (zh) 2011-08-19 2011-08-19 半導體封裝結構及其製法

Publications (2)

Publication Number Publication Date
CN102956589A CN102956589A (zh) 2013-03-06
CN102956589B true CN102956589B (zh) 2016-02-24

Family

ID=45528893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110300182.0A Active CN102956589B (zh) 2011-08-19 2011-09-28 半导体封装结构的制法

Country Status (3)

Country Link
EP (1) EP2560201B1 (zh)
CN (1) CN102956589B (zh)
TW (1) TWI434629B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400826B (zh) * 2013-06-21 2016-08-17 三星半导体(中国)研究开发有限公司 半导体封装及其制造方法
CN104835749A (zh) * 2014-02-11 2015-08-12 东琳精密股份有限公司 半导体封装结构及其制造方法
JP6017492B2 (ja) * 2014-04-24 2016-11-02 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、及び樹脂封止電子部品
JP5944445B2 (ja) 2014-07-18 2016-07-05 Ｔｏｗａ株式会社 樹脂封止電子部品の製造方法、突起電極付き板状部材、樹脂封止電子部品、及び突起電極付き板状部材の製造方法
CN107845610B (zh) * 2016-09-20 2019-11-05 凤凰先驱股份有限公司 基板结构及其制作方法
KR101743022B1 (ko) * 2016-10-31 2017-06-02 신화인터텍 주식회사 방열 시트 및 그 제조 방법
CN108346587A (zh) * 2017-01-25 2018-07-31 新加坡有限公司 芯片封装器件及封装方法
US10461014B2 (en) * 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
CN109755227B (zh) * 2019-01-09 2024-04-26 盛合晶微半导体(江阴)有限公司 封装结构及其制备方法
TWI720851B (zh) * 2020-03-20 2021-03-01 南茂科技股份有限公司 晶片封裝結構及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10324615A1 (de) * 2003-05-28 2004-09-02 Infineon Technologies Ag Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
TWI253155B (en) * 2003-05-28 2006-04-11 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package and fabrication method thereof
TWI260079B (en) * 2004-09-01 2006-08-11 Phoenix Prec Technology Corp Micro-electronic package structure and method for fabricating the same
US8003496B2 (en) * 2009-08-14 2011-08-23 Stats Chippac, Ltd. Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die
TWI421995B (zh) * 2011-04-27 2014-01-01 Unimicron Technology Corp 半導體封裝結構及其製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10324615A1 (de) * 2003-05-28 2004-09-02 Infineon Technologies Ag Elektronisches Bauteil und Verfahren, sowie Vorrichtung zur Herstellung des elektronischen Bauteils

Also Published As

Publication number Publication date
EP2560201A2 (en) 2013-02-20
CN102956589A (zh) 2013-03-06
EP2560201A3 (en) 2014-07-02
EP2560201B1 (en) 2019-10-02
TW201311073A (zh) 2013-03-01
TWI434629B (zh) 2014-04-11

Similar Documents

Publication Publication Date Title
CN102956589B (zh) 半导体封装结构的制法
CN103165555B (zh) 层叠封装的封装结构及其制法
US9510453B2 (en) Package carrier
TWI420634B (zh) 封裝結構及其製法
CN104520987A (zh) 具有引线键合互连且基板少的堆叠封装
CN101594730A (zh) 具有导热结构的电路板
CN101661929A (zh) 芯片封装结构及堆叠式芯片封装结构
TWI467731B (zh) 半導體封裝件及其製法
KR20210044062A (ko) 반도체 패키지
CN107403768A (zh) 包括贯穿模球连接体的半导体封装及其制造方法
CN105990268A (zh) 电子封装结构及其制法
US8294250B2 (en) Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate
CN105938824B (zh) 半导体封装组合结构
CN101360393B (zh) 嵌埋半导体芯片的电路板结构及其制法
US8624366B2 (en) Semiconductor package structure and method of fabricating the same
CN102956547B (zh) 半导体封装结构及其制作方法
CN106298728A (zh) 封装结构及其制法
CN105789161A (zh) 封装结构及其制法
CN103107145A (zh) 半导体封装件、预制导线架及其制法
TWI554169B (zh) 中介基板及其製法
CN105575942A (zh) 中介基板及其制法
CN102709199A (zh) 包覆基板侧边的模封阵列处理方法
CN106158782B (zh) 电子封装件及其制法
CN105655303A (zh) 中介基板及其制法
CN220914207U (zh) 一种内埋芯片基板结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant