CN101594730A - 具有导热结构的电路板 - Google Patents

具有导热结构的电路板 Download PDF

Info

Publication number
CN101594730A
CN101594730A CN200810098411.3A CN200810098411A CN101594730A CN 101594730 A CN101594730 A CN 101594730A CN 200810098411 A CN200810098411 A CN 200810098411A CN 101594730 A CN101594730 A CN 101594730A
Authority
CN
China
Prior art keywords
conductive structure
circuit board
structure according
thermal
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810098411.3A
Other languages
English (en)
Other versions
CN101594730B (zh
Inventor
周保宏
朱志亮
王维骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Quanmao Precision Science & Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanmao Precision Science & Technology Co Ltd filed Critical Quanmao Precision Science & Technology Co Ltd
Priority to CN200810098411.3A priority Critical patent/CN101594730B/zh
Publication of CN101594730A publication Critical patent/CN101594730A/zh
Application granted granted Critical
Publication of CN101594730B publication Critical patent/CN101594730B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种具有导热结构的电路板，包括：承载板，具有相对的第一及第二表面，以及至少一贯穿的通孔；第一导热结构，是由位于该通孔中的导热孔、位于该承载板第一表面的一第一导热面、以及位于该第二表面的一第二导热面组成；第一介电层，位于承载板的第一表面，并具有一第一开口以露出该第一导热面；第二介电层，位于承载板的第二表面，并具有至少一第二开口以露出部分的第二导热面；以及第二导热结构，位于第二开口中，并接置第二导热面。还包括有一半导体元件，以半导体元件的非有源面接置于第一导热面；另有一散热元件，形成于第二导热结构的外露表面，从而使半导体元件通过该第一、第二导热结构及散热元件将热散出，以避免半导体元件及电路板受损。

Description

具有导热结构的电路板
技术领域
本发明涉及一种电路板结构，特别是涉及一种具有导热结构的电路板。
背景技术
随着半导体封装技术的演进，半导体装置(Semiconductor device)已开发出不同的封装型态，其中球栅阵列式(Ball grid array，BGA)为一种先进的半导体封装技术，其特点在于采用一封装基板来承载安置半导体芯片，并于该封装基板背面形成多个栅状阵列排列的锡球(Solderball)，以于相同单位面积中可具有更多输入/输出连接端(I/Oconnection)，以符合高度集成化(Integration)的半导体芯片所需，并通过所述锡球以电性连接至外部的电子装置。
随着电子产业的蓬勃发展，电子产品亦逐渐迈入多功能、高性能的研发方向。为满足半导体封装件高集成度(Integration)以及微型化(Miniaturization)的封装需求，半导体芯片于运行时所产生的热量将明显增加，若无法将半导体芯片产生的热量及时有效逸散，将严重降低半导体芯片的性能及缩短其寿命。
如图1所示，为现有电路板接置半导体元件的剖面结构示意图，提供一具有第一表面100a及第二表面100b的承载板100，该承载板100为具有线路的电路板，于该第一表面100a及第二表面100b分别具有一第一介电层11a及第二介电层11b，于该第一及第二介电层11a、11b表面分别形成有一第一及第二线路层12a、12b，该第一线路层12a具有第一电性连接垫121a及第二电性连接垫122a，又该第二线路层12b具有第三电性连接垫121b，于该承载板100、第一及第二介电层11a、11b中形成至少一电镀导通孔(plating through hole，PTH)13以电性连接该第一及第二线路层12a、12b，并于该第一及第二介电层11a、11b及第一及第二线路层12a、12b表面形成有绝缘保护层14，且于该绝缘保护层14中形成有绝缘保护层开口140、141以露出该第一、第二电性连接垫121a、122a及第三电性连接垫121b，并于该第一、第二及第三电性连接垫121a、121b表面形成有如镍/金(先镀镍再镀金)的金属保护层16，并于该第一及第三电性连接垫121a、121b表面的金属保护层16形成一如锡球的导电元件15以供电性连接其它电子装置，又于该承载板100的第一表面100a的绝缘保护层14接置有一半导体元件17，该半导体元件17具有一有源面17a及相对的非有源面17b，于该半导体元件17的有源面17a具有多个电极垫171，且该半导体元件17以其非有源面17b接置于该承载板100的第一表面100a，另该绝缘保护层14中的绝缘保护层开口141并露出披覆有金属保护层16的第二电性连接垫122a，于该金属保护层16表面是以一例如金属导线的第二导电元件18电性连接该半导体元件17的电极垫171与第二电性连接垫122a，而后再形成一封装胶体19覆盖于打线完成的第二导电元件18及半导体元件17表面，以保护该第二导电元件18及半导体元件17。
但是，该半导体元件17位于该第一介电层11a表面上，使该封装后的半导体元件17运行时产生的热能无法有效散逸，尤其是该半导体元件17的非有源面17b接置于几乎无法散热的绝缘保护层14的表面，导致该半导体元件17极易损坏。
如图2A所示，为另一现有电路板接置半导体元件的剖面结构示意图，是提供一例如图1所示的承载板100，于该第一表面100a的第一介电层11a中形成有一开口110a以露出该承载板100的表面，又该第一介电层11a表面上的绝缘保护层14形成有绝缘保护层开口142以露出该第一介电层11a表面的第一线路层12a的第二电性连接垫122a及该第一介电层11a的开口110a，其中该第二电性连接垫122a表面形成该金属保护层16，该半导体元件17的非有源面17b接置于该开口110a中的承载板100表面，且该半导体元件17的有源面17a的电极垫171以该第二导电元件18电性连接该第二电性连接垫122a表面的金属保护层16，并以该封装胶体19覆盖于打线完成的第二导电元件18及半导体元件17表面，以保护该第二导电元件18及半导体元件17。从而通过该半导体元件17接置于该开口110a中以降低半导体封装结构的整体厚度。
虽然该半导体元件17嵌埋于该第一介电层11a的开口110a中，用以缩短电性传导路径，并减少信号损失、信号失真及提升在高速操作的能力，另可缩小打线封装后的半导体封装体的体积，但该半导体元件17的非有源面17b仍然无法通过该承载板100以进行导热或散热，依然无法解决该半导体元件17运行时所产生的热能。
另请参阅图2B，为图2A的另一现有电路板接置半导体元件的剖面结构示意图，不同处在于该半导体元件17是由一第一半导体芯片17’及第二半导体芯片17”堆叠组成，使该第一半导体芯片17’的非有源面17b’接置于该开口110a中的承载板100表面，且该第一半导体芯片17’及第二半导体芯片17”的电极垫171’、171”以该第二导电元件18电性连接该第二电性连接垫122a表面的金属保护层16。
虽该第二半导体芯片17”以非有源面17b”堆叠于该第一半导体芯片17’的有源面17a’上，但该第一半导体芯片17’的非有源面17b’仍接置于无法导热及散热的承载板100，导致堆叠半导体元件的热能无法散热。
因此，如何提出一种具有导热结构的电路板，以利于该半导体元件于运行时进行散热，且可缩小封装体体积的结构，并可避免上述背景技术的种种缺陷，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的缺点，本发明的主要目的是提供一种具有导热结构的电路板，得使半导体元件能通过传热结构以进行散热。
本发明的又一目的是提供一种具有导热结构的电路板，得缩小封装体体积的结构，以达到封装体轻薄短小的目的。
本发明的再一目的是提供一种具有导热结构的电路板，得使半导体元件产生的热量能有效逸散，以避免电路板结构的电性功能被破坏，进而提升该半导体元件的电性功能及延长寿命。
为达到上述及其他目的，本发明提供一种具有导热结构的电路板，包括：承载板，具有相对的第一表面及第二表面，以及至少一贯穿该第一及第二表面的通孔；第一导热结构，该第一导热结构是由位于该通孔中的导热孔、位于该承载板的第一表面的第一导热面、及位于该第二表面的第二导热面所组成，其中该第一及第二导热面是通过导热孔导接；第一介电层，位于该承载板的第一表面，并具有一第一开口以露出该第一导热面；第二介电层，位于该承载板的第二表面，并具有至少一第二开口以露出部分的第二导热面；以及第二导热结构，位于该第二开口中，并接置该第二导热面。
该承载板为绝缘板或具有线路的电路板；该第一及第二导热面还包括有一金属层；该导热孔为非满镀金属导通孔、满镀金属导通孔、实心金属导热盲孔或空心导热盲孔；该第二导热结构为空心导热盲孔或实心导热盲孔。
该第一及第二介电层表面分别还包括有一第一及第二线路层，且该第一线路层具有多个第一及第二电性连接垫，该第二线路层具有多个第一电性连接垫。
还包括绝缘保护层，位于该具有第一及第二线路层的第一、第二介电层表面，且形成有绝缘保护层开口以露出该第一介电层的第一开口中的第一导热结构表面、以及第一与第二电性连接垫的表面，该绝缘保护层开口中的第一电性连接垫表面形成有为锡球或金属针脚的第一导电元件。
该第二导热结构的外露表面还包括一为锡球或金属针脚的散热元件；该第二导电元件电性连接该半导体元件的电极垫与第一线路层的第二电性连接垫。
还包括一半导体元件以其非有源面接置于该第一导热面表面；其中该半导体元件为一芯片组(Chipset)，且该芯片组由第一半导体芯片及第二半导体芯片所组成，于该第一及第二半导体芯片的有源面具有多个电极垫，而该第二导电元件电性连接该第一及第二半导体芯片的电极垫与第一线路层的第二电性连接垫；其中该第二导电元件为一金属线。
本发明的具有导热结构的电路板，是于该承载板及第二介电层中形成有第一及第二导热结构，且于该第二导热结构外露的表面具有一如锡球或金属针脚的散热元件，并于该承载板中形成有第一开口以容置该半导体元件，使该半导体元件接置于该导热结构的表面，从而使该半导体元件运行时所产生的热经由该导热结构传递至位于该承载板外部的散热元件进行散热，藉以将该半导体元件的热能传导至外部散热，以避免该半导体元件及电路板过热受损，并可延长使用寿命。
附图说明
图1为现有电路板接置半导体元件的剖视示意图；
图2A为另一现有电路板接置半导体元件的剖视示意图；
图2B为现有电路板接置堆叠半导体元件的剖视示意图；
图3A至图3F为本发明具有导热结构的电路板的第一实施例的制法剖视示意图；
图3A’为图3A的另一实施例的剖视示意图；
图3F’为本发明具有导热结构的电路板接置堆叠芯片的剖视示意图；
图4A及图4B为本发明具有导热结构的电路板的第二实施例的制法剖视示意图；以及
图5A至图5C为本发明具有导热结构的电路板的第三实施例的制法剖视示意图。
主要元件符号说明：
100承载板                      100a、20a第一表面
100b、20b第二表面              110a开口
11a、22a第一介电层             11b、22b第二介电层
121a、231a第一电性连接垫
122a、232a第二电性连接垫
231b第三电性连接垫             12a、23a第一线路层
12b、23b第二线路层             13、233电镀导通孔
14、24绝缘保护层
140、142、141、240绝缘保护层开口
15、26第一导电元件             16、234金属保护层
17、27半导体元件               17’、27’第一半导体芯片
17”、27”第二半导体芯片
171、171’、171”电极垫
17a’、27a、27a’、27a”有源面
17b、17b’、17b”、27b非有源面
18、28第二导电元件           19、29封装胶体
200通孔                      201线路
202金属层                    20电路板
210a、210a’、210a”导热孔
211a、211a’第一导热面       212a、212a’第二导热面
21a、21a’第一导热结构       21b、21b’第二导热结构
220a第一开口                 220b第二开口
25散热元件                   271、271’、271”电极垫
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域的技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点与功效。
第一实施例
请参阅图3A至图3F所示，其是用以说明本发明第一实施例的具有导热结构的电路板的制法剖视示意图。
如图3A及图3A’所示，首先，提供一承载板，该承载板为绝缘板或具有线路201的电路板20，本实施例是以表面具有线路201的电路板20作说明，该电路板20具有相对的第一表面20a及第二表面20b，以及至少一贯穿该第一表面20a及第二表面20b的通孔200，于该通孔200中形成有一不与该线路201有电性连接的非满镀金属导通孔的第一导热结构21a(如图3A所示)，或为满镀金属导通孔的第一导热结构21a’(如图3A’所示)，该第一导热结构21a、21a’，是由位于该通孔200中的导热孔210a、210a’、位于该承载板第一表面20a的第一导热面211a、211a’、以及位于该第二表面20b的第二导热面212a、212a’组成，其中该第一导热面211a、211a’及第二导热面212a、212a’是通过导热孔210a、210a’导接；之后以电镀导通孔的第一导热结构21a作说明。
如图3B所示，于该电路板20的第一表面20a及第二表面20b分别形成有一第一介电层22a及第二介电层22b，且该第一介电层22a中形成有至少一第一开口220a以露出该第一导热结构21a的第一导热面211a，该第二介电层22b具有至少一第二开口220b以露出该第一导热结构21a的部分第二导热面212a。
如图3C所示，于该第一及第二介电层22a、22b表面分别形成有第一及第二线路层23a、23b，且该第一线路层23a具有多个第一电性连接垫231a及第二电性连接垫232a，而该第二线路层23b具有多个第三电性连接垫231b，且该第二介电层22b的第二开口220b中形成有如空心导热盲孔的第二导热结构21b，且该第二导热结构21b与该第二线路层23b之间无电性连接关系，使该第二导热结构21b接触该第一导热结构21a的第二导热面212a；另于该电路板20、第一介电层22a、第二介电层22b、第一及第二线路层23a、23b中形成有一贯穿的电镀导通孔233，从而以电性连接该电路板20的线路201、第一或第二线路层23a、23b。
如图3D所示，于该第一介电层22a与第一线路层23a、及第二介电层22b与第二线路层23b表面分别形成有绝缘保护层24，且该绝缘保护层24中形成有绝缘保护层开口240以露出该第一介电层22a的第一开口220a中的第一导热结构21a的第一导热面211a、该第二介电层22b中的第二导热结构21b表面、以及该第一、第二及第三电性连接垫231a、232a、231b的表面。
如图3E所示，于该第二导热结构21b表面、第一、第二及第三电性连接垫231a、232a、231b表面形成有如镍/金(先镀镍再镀金)的金属保护层234，然后于该第二导热结构21b表面的金属保护层234表面形成有为锡球的散热元件25，使该散热元件25连接该第二导热结构21b及第一导热结构21a；又于该第一及第三电性连接垫231a、231b表面的金属保护层234形成有如锡球的第一导电元件26。
如图3F所示，于该第一介电层22a的第一开口220a中容置有一半导体元件27，该半导体元件27为有源式芯片或无源式芯片，且该半导体元件27具有相对的有源面27a及非有源面27b，该半导体元件27以非有源面27b接置于该第一介电层22a的第一开口220a中的第一导热面211a表面，使该半导体元件27于运行时经由该第一导热面211a、导热孔210a、第二导热面212a、第二导热结构21b及散热元件25进行散热。
另于该半导体元件27的有源面27a具有多个电极垫271，以多个第二导电元件28电性连接该第一线路层23a的第二电性连接垫232a的金属保护层234，从而使该半导体元件27电性连接该第一线路层23a，且以一封装胶体29覆盖于打线完成的第二导电元件28及半导体元件27表面，以保护该第二导电元件28及半导体元件27。
请参阅图3F’，该半导体元件27为一芯片组(Chipset)，且该芯片组由第一半导体芯片27’及第二半导体芯片27”所组成，该第一半导体芯片27’及第二半导体芯片27”为有源式芯片或无源式芯片，且该第一半导体芯片27’及第二半导体芯片27”的有源面27a’、27a”具有多个电极垫271’、271”，以该第二导电元件28电性连接该第一及第二半导体芯片27’、27”的电极垫271’、271”与第一线路层23a的第二电性连接垫232a。
第二实施例
请参阅图4A及图4B，为本发明的另一实施例，其中该图4A所示者与前一实施例的不同处在于该第一及第二导热面还包括有一金属层，而该图4B所示者与图4A的不同处在于该第二导热结构为实心导热盲孔。
如图4A所示，于该电路板20的第一表面20a及第二表面20b的线路201表面形成有一金属层202，并覆盖该第一导热结构21a的第一及第二导热面211a、212a，使该如非满镀金属导通孔的导热孔210a两端的第一及第二导热面211a、212a为该金属层202所覆盖，从而以增加该第一导热结构21a与半导体元件27的接触面积，以提高传热效率。
如图4B所示，该第二介电层22b中的第二导热结构21b’为实心导热盲孔，且该第一导热结构21a的第一及第二导热面211a、212a为该金属层202所覆盖，从而使该第二导热结构21b’接置于该第一导热结构21a的中心部位，以提高布线密度。
第三实施例
请参阅图5A至图5C，为本发明的又一实施例，与前一实施例的不同处在于该第一导热结构为一实心导热盲孔或空心导热盲孔，而该第二导热结构亦为实心导热盲孔或空心导热盲孔。
如图5A所示，该电路板20中的导热孔210a”为空心导热盲孔，且该第二导热结构21b同样为空心导热盲孔，从而使该导热孔210a”与该第二导热结构21b为同类型的结构以简化制造工艺。
如图5B所示，该电路板20中的导热孔210a”为空心导热盲孔，而该第二导热结构21b’为实心导热盲孔，从而可通过该第二导热结构21b’以提高传热效率。
如图5C所示，该电路板20中的导热孔210a’为实心导热盲孔，而该第二导热结构21b’亦为实心导热盲孔，从而可通过该导热孔210a’及第二导热结构21b’以提高传热效率。
本发明的具有导热结构的电路板，是包括：承载板，如绝缘板或具有线路201的电路板20，该电路板20具有相对的第一表面20a及第二表面20b，以及至少一贯穿该第一及第二表面20a、20b的通孔200；第一导热结构21a，是由位于该通孔200中的导热孔210a、位于该承载板第一表面20a的第一导热面211a、以及位于该第二表面20b的第二导热面212a组成，其中该第一及第二导热面211a、212a是通过导热孔210a导接；第一介电层22a及第二介电层22b，是分别位于该电路板20的第一表面20a及第二表面20b，该第一介电层22a中具有第一开口220a以露出该第一导热面211a，该第二介电层22b具有至少一第二开口220b以露出部分的第二导热面212a，并于该第二开口220b中具有一第二导热结构21b；第一线路层23a及第二线路层23b，分别形成于该第一及第二介电层22a、22b表面，且该第一线路层23a具有多个第一电性连接垫231a及第二电性连接垫232a，而该第二线路层23b具有多个第三电性连接垫231b；半导体元件27，容置于该第一介电层22a的第一开口220a中，该半导体元件27为有源式芯片或无源式芯片，且该半导体元件27具有相对的有源面27a及非有源面27b，该半导体元件27以非有源面27b接置于该第一介电层22a的第一开口220a中的第一导热结构21a表面；绝缘保护层24，形成于该第一、第二介电层22a、22b及第一、第二线路层23a、23b表面，且形成有绝缘保护层开口240以露出该第一介电层22a的第一开口220a中的第一导热结构21a表面、该第二介电层22b中的第二导热结构21b表面、以及第一、第二及第三电性连接垫231a、232a、231b表面；散热元件25，形成于该绝缘保护层开口240中的第二导热结构21b表面。
该绝缘保护层开口240中的第二导热结构21b表面、该第一、第二及第三电性连接垫231a的表面具有如镍/金(先镀镍再镀金)的金属保护层234，又于该第一及第三电性连接垫231a、231b的金属保护层234表面具有如锡球的第一导电元件26；一封装胶体29覆盖于打线完成的第二导电元件28及半导体元件27表面，以保护该第二导电元件28及半导体元件27。
该第一导热结构21a的导热孔210a为非满镀金属导通孔、满镀金属导通孔、实心金属导热盲孔或空心导热盲孔；该第二导热结构21b为空心导热盲孔或实心导热盲孔；该散热元件25及第一导电元件26为锡球或金属针脚。
还包括于该电路板20的第一表面20a及第二表面20b的线路201表面形成有一金属层202，并覆盖该第一导热结构21a。
本发明的具有导热结构的电路板，是于该承载板中形成第一导热结构及第二导热结构，使该半导体元件接置于该第一导热结构的表面，使该半导体元件运行时所产生的热能得通过该第一及第二导热结构传递至位于外部的散热元件，以形成热传导途径，使该半导体元件得以进行散热，从而以达到良好的散热效果，以避免半导体元件及电路板受损，并可提升电路板结构的电性功能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应以权利要求书的范围为依据。

Claims (18)

1、一种具有导热结构的电路板，其特征在于，包括：
承载板，具有相对的第一表面及第二表面，以及至少一贯穿该第一及第二表面的通孔；
第一导热结构，是由位于该通孔中的导热孔、位于该承载板第一表面的第一导热面、以及位于该第二表面的第二导热面组成，其中该第一及第二导热面是通过导热孔导接；
第一介电层，位于该承载板的第一表面，并具有一第一开口以露出该第一导热面；
第二介电层，位于该承载板的第二表面，并具有至少一第二开口以露出部分的第二导热面；以及
第二导热结构，位于该第二开口中，并接置该第二导热面。
2、根据权利要求1所述的具有导热结构的电路板，其特征在于：该承载板为绝缘板或具有线路的电路板。
3、根据权利要求1所述的具有导热结构的电路板，其特征在于：该第一及第二导热面还包括有一金属层。
4、根据权利要求1所述的具有导热结构的电路板，其特征在于：该导热孔为非满镀金属导通孔、满镀金属导通孔、实心金属导热盲孔、或空心导热盲孔。
5、根据权利要求1所述的具有导热结构的电路板，其特征在于：该第二导热结构为空心导热盲孔或实心导热盲孔。
6、根据权利要求1所述的具有导热结构的电路板，其特征在于：还包括一第一及第二线路层，分别形成于该第一及第二介电层表面，且该第一线路层具有多个第一及第二电性连接垫，该第二线路层具有多个第三电性连接垫。
7、根据权利要求6所述的具有导热结构的电路板，其特征在于：还包括绝缘保护层，位于该具有第一及第二线路层的第一、第二介电层表面，且形成有绝缘保护层开口以露出该第一介电层的第一开口中的第一导热结构表面、以及第一、第二与第三电性连接垫的表面。
8、根据权利要求7所述的具有导热结构的电路板，其特征在于：该绝缘保护层开口中的第一及第三电性连接垫表面形成有第一导电元件。
9、根据权利要求8所述的具有导热结构的电路板，其特征在于：该第一导电元件为锡球或金属针脚。
10、根据权利要求7所述的具有导热结构的电路板，其特征在于：还包括散热元件，形成于该第二导热结构的外露表面。
11、根据权利要求10所述的具有导热结构的电路板，其特征在于：该散热元件为锡球或金属针脚。
12、根据权利要求1所述的具有导热结构的电路板，其特征在于：还包括一半导体元件，具有相对的有源面及非有源面，并以该非有源面接置于该第一导热面表面。
13、根据权利要求12所述的具有导热结构的电路板，其特征在于：该半导体元件的有源面具有多个电极垫。
14、根据权利要求13所述的具有导热结构的电路板，其特征在于：还包括第二导电元件电性连接该半导体元件的电极垫与第一线路层的第二电性连接垫。
15、根据权利要求12所述的具有导热结构的电路板，其特征在于：该半导体元件为一芯片组，且该芯片组由第一半导体芯片及第二半导体芯片所组成。
16、根据权利要求15所述的具有导热结构的电路板，其特征在于：该第一半导体芯片及第二半导体芯片的有源面具有多个电极垫。
17、根据权利要求16所述的具有导热结构的电路板，其特征在于：还包括第二导电元件电性连接该第一及第二半导体芯片的电极垫与第一线路层的第二电性连接垫。
18、根据权利要求14或17所述的具有导热结构的电路板，其特征在于：该第二导电元件为一金属线。
CN200810098411.3A 2008-05-26 2008-05-26 具有导热结构的电路板 Active CN101594730B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200810098411.3A CN101594730B (zh) 2008-05-26 2008-05-26 具有导热结构的电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810098411.3A CN101594730B (zh) 2008-05-26 2008-05-26 具有导热结构的电路板

Publications (2)

Publication Number Publication Date
CN101594730A true CN101594730A (zh) 2009-12-02
CN101594730B CN101594730B (zh) 2012-01-04

Family

ID=41409093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810098411.3A Active CN101594730B (zh) 2008-05-26 2008-05-26 具有导热结构的电路板

Country Status (1)

Country Link
CN (1) CN101594730B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102202459A (zh) * 2011-05-27 2011-09-28 乐健线路板（珠海）有限公司 带有金属微散热器的印刷电路板
CN102595768A (zh) * 2011-01-14 2012-07-18 亚旭电脑股份有限公司 电路板
CN103037150A (zh) * 2012-11-29 2013-04-10 信利光电(汕尾)有限公司 一种摄像模组
CN104039070A (zh) * 2013-03-07 2014-09-10 钰桥半导体股份有限公司 具有内建散热座及增层电路的散热增益型线路板
CN104377187A (zh) * 2013-08-16 2015-02-25 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
CN106057766A (zh) * 2015-04-13 2016-10-26 爱思开海力士有限公司 基板和包括其的半导体封装及包括半导体封装的电子系统
CN106231780A (zh) * 2016-07-28 2016-12-14 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
CN109860123A (zh) * 2017-11-30 2019-06-07 三星电机株式会社 半导体封装件
CN110197619A (zh) * 2018-02-27 2019-09-03 欣兴电子股份有限公司 像素结构及制造像素结构的方法
CN110858575A (zh) * 2018-08-23 2020-03-03 欣兴电子股份有限公司 散热基板及其制作方法与芯片封装结构
CN112103258A (zh) * 2020-11-12 2020-12-18 珠海越亚半导体股份有限公司 一种双面开窗封装结构及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105430865B (zh) * 2014-09-19 2018-09-04 深南电路有限公司 一种印制电路板散热结构的制造方法及印制电路板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498355B1 (en) * 2001-10-09 2002-12-24 Lumileds Lighting, U.S., Llc High flux LED array
CN100521124C (zh) * 2007-10-31 2009-07-29 日月光半导体制造股份有限公司 承载器及其制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102595768A (zh) * 2011-01-14 2012-07-18 亚旭电脑股份有限公司 电路板
CN102202459A (zh) * 2011-05-27 2011-09-28 乐健线路板（珠海）有限公司 带有金属微散热器的印刷电路板
CN103037150A (zh) * 2012-11-29 2013-04-10 信利光电(汕尾)有限公司 一种摄像模组
CN103037150B (zh) * 2012-11-29 2015-08-12 信利光电股份有限公司 一种摄像模组
CN104039070A (zh) * 2013-03-07 2014-09-10 钰桥半导体股份有限公司 具有内建散热座及增层电路的散热增益型线路板
CN104377187A (zh) * 2013-08-16 2015-02-25 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
CN106057766A (zh) * 2015-04-13 2016-10-26 爱思开海力士有限公司 基板和包括其的半导体封装及包括半导体封装的电子系统
CN106231780A (zh) * 2016-07-28 2016-12-14 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
CN109860123A (zh) * 2017-11-30 2019-06-07 三星电机株式会社 半导体封装件
CN110197619A (zh) * 2018-02-27 2019-09-03 欣兴电子股份有限公司 像素结构及制造像素结构的方法
CN110197619B (zh) * 2018-02-27 2021-04-23 欣兴电子股份有限公司 像素结构及制造像素结构的方法
CN110858575A (zh) * 2018-08-23 2020-03-03 欣兴电子股份有限公司 散热基板及其制作方法与芯片封装结构
CN110858575B (zh) * 2018-08-23 2021-07-27 欣兴电子股份有限公司 散热基板及其制作方法与芯片封装结构
CN112103258A (zh) * 2020-11-12 2020-12-18 珠海越亚半导体股份有限公司 一种双面开窗封装结构及其制造方法
CN112103258B (zh) * 2020-11-12 2021-03-09 珠海越亚半导体股份有限公司 一种双面开窗封装结构及其制造方法

Also Published As

Publication number Publication date
CN101594730B (zh) 2012-01-04

Similar Documents

Publication Publication Date Title
CN101594730B (zh) 具有导热结构的电路板
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
US10121768B2 (en) Thermally enhanced face-to-face semiconductor assembly with built-in heat spreader and method of making the same
CN100466242C (zh) 电子回路装置
CN101159254B (zh) 半导体装置
CN100562991C (zh) 半导体封装结构及其形成方法
CN101515554B (zh) 半导体器件的制造方法、半导体器件以及配线基板
CN100561696C (zh) 嵌埋半导体芯片的结构及其制法
US8232642B2 (en) Printed circuit board
US11171128B2 (en) Semiconductor package
TWI355057B (en) Wire bonding type package substrate having heat-co
US20170194300A1 (en) Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same
US7180166B2 (en) Stacked multi-chip package
CN206259351U (zh) 电子设备
KR101037827B1 (ko) 반도체 패키지
JP3944898B2 (ja) 半導体装置
US10497655B2 (en) Methods, circuits and systems for a package structure having wireless lateral connections
JPH07106509A (ja) 多層構造半導体装置
CN1560911B (zh) 电路载板的制造方法
CN104218034A (zh) 半导体封装
CN212676248U (zh) 一种双面散热的半导体堆叠封装结构
CN114512463A (zh) 芯片组件及电子设备
CN100539102C (zh) 电路板嵌埋有半导体芯片的电性连接结构
CN100373599C (zh) 无凸块式芯片封装体
CN202423272U (zh) 芯片的表面布线构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: XINXING ELECTRONICS CO., LTD.

Free format text: FORMER OWNER: QUANMAO PRECISION SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20111018

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20111018

Address after: China Taiwan Taoyuan County

Applicant after: Xinxing Electronics Co., Ltd.

Address before: Hsinchu City, Taiwan, China

Applicant before: Quanmao Precision Science & Technology Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant