CN104377187A - Ic载板、具有该ic载板的半导体器件及制作方法 - Google Patents
Ic载板、具有该ic载板的半导体器件及制作方法 Download PDFInfo
- Publication number
- CN104377187A CN104377187A CN201310357713.9A CN201310357713A CN104377187A CN 104377187 A CN104377187 A CN 104377187A CN 201310357713 A CN201310357713 A CN 201310357713A CN 104377187 A CN104377187 A CN 104377187A
- Authority
- CN
- China
- Prior art keywords
- conductive circuit
- layer
- circuit layer
- dielectric layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 73
- 239000011889 copper foil Substances 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 37
- 238000003466 welding Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 20
- 238000003825 pressing Methods 0.000 claims description 6
- 229910000679 solder Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 398
- 239000011521 glass Substances 0.000 description 12
- 238000007747 plating Methods 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 241000168254 Siro Species 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000009987 spinning Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及一种IC载板，其包括中介板、防焊层及中介板载板。中介板载板包括依次接触的第五导电线路层、第四介电层、第四导电线路层、第一介电层及第一导电线路层。各导电线路通过对应介电层中的导电孔与相邻导电线路层电性连接。第四介电层导电孔成孔方向与第一介电层导电孔成孔方向相反。中介板内嵌于第一介电层，其相对两侧具有电性连接的第一电性接触垫及第二电性接触垫。第二电性接触垫靠近第一导电线路层。自第五导电线路层向第一介电层形成有一凹槽。凹槽贯穿第五导电线路层及第四介电层，露出中介板。多个第一电性接触垫从凹槽露出。本发明还涉及具有该IC载板的半导体器件及其制作方法。
Description
技术领域
本发明涉及一种IC载板、具有该IC载板的半导体器件及制造方法。
背景技术
随着芯片技术的日益发展，芯片内导线的线宽线距均越来越细。为使承载芯片的承载基板的导线密度与芯片的线路间距相适应通常会使用中介板作为连接媒介，但由于中介板及与其电连接的芯片突出所述承载基板，使得半导体器件的整体厚度增加，不利于实现轻薄化。另外，中介板突出承载基板其电气特性易受外界影响。
发明内容
有鉴于此，有必要提供一种克服上述问题的IC载板、具有该IC载板的半导体器件及其制作方法。
一种IC载板的制作方法，包括步骤：提供承载基板，所述承载基板包括依次设置的第一导电线路层、第一介电层及第一铜箔层，自所述第一导电线路层向所述第一介电层形成有第一凹槽，部分第一铜箔层从所述凹槽底部露出；在从所述第一凹槽露出的第一铜箔层上粘贴一个中介板，所述中介板相对两侧具有多个一一对应电性连接的第一电性接触垫及第二电性接触垫，所述第一电性接触垫靠近所述第一铜箔层；在所述第一导电线路层及所述中介板表面压合第二介电层，在第二介电层表面形成第二导电线路层，并在所述第二介电层中形成第三导电孔，所述第二导电线路层通过所述第三导电孔与所述第二电性接触垫电性连接；将所述第一铜箔层制成第四导电线路层；在第四导电线路层上形成具有第五导电孔的第四介电层，并在所述第四介电层表面形成第五导电线路层；以及自所述第五导电线路层向所述第一介电层形成一个第二凹槽，露出所述中介板，所述多个第一电性接触垫从所述第二凹槽露出。
一种IC载板的制作方法，包括步骤：提供一个基板，所述基板包括一个承载板、位于所述承载板相对两侧的第一铜箔层及位于两个第一铜箔层远离承载板侧的第一介电层；在第一介电层上均形成第一导电线路层；自所述第一导电线路层向所述第一介电层均形成第一凹槽，部分第一铜箔层从所述凹槽底部露出；在从所述第一凹槽露出的第一铜箔层上均粘贴一个中介板，所述中介板相对两侧具有多个一一对应电性连接的第一电性接触垫及第二电性接触垫，所述第一电性接触垫靠近所述第一铜箔层；在所述第一导电线路层及所述中介板均压合第二介电层，在第二介电层表面均形成第二导电线路层，并在所述第二介电层中均形成第三导电孔，所述第二导电线路层通过所述第三导电孔与所述第二电性接触垫电性连接；将所述第一铜箔层均与所述承载板分开；将所述第一铜箔层制成第四导电线路层；在所述第四导电线路层上形成具有第五导电孔的第四介电层，并在所述第四介电层表面形成第五导电线路层；以及自所述第五导电线路层向所述第一介电层形成一个第二凹槽，露出所述中介板，所述多个第一电性接触垫从所述第二凹槽露出。
一种半导体器件的制作方法，其包括步骤：提供承载基板，所述承载基板包括依次设置的第一导电线路层、第一介电层及第一铜箔层，自所述第一导电线路层向所述第一介电层形成有第一凹槽，部分第一铜箔层从所述凹槽底部露出；在从所述第一凹槽露出的第一铜箔层上粘贴一个中介板，所述中介板相对两侧具有多个一一对应电性连接的第一电性接触垫及第二电性接触垫，所述第一电性接触垫靠近所述第一铜箔层；在所述第一导电线路层及所述中介板表面压合第二介电层，在第二介电层表面形成第二导电线路层，并在所述第二介电层中形成第三导电孔，所述第二导电线路层通过所述第三导电孔与所述第二电性接触垫电性连接；将所述第一铜箔层制成第四导电线路层；在第四导电线路层上形成具有第五导电孔的第四介电层，并在所述第四介电层表面形成第五导电线路层；自所述第五导电线路层向所述第一介电层形成一个第二凹槽，露出所述中介板，所述多个第一电性接触垫从所述第二凹槽露出；以及在所述凹槽中安装一个芯片，所述芯片一侧具有多个电极垫，所述多个电极垫分别通过一个导电凸块所述第一电性接触垫电性连接，在厚度方向上，所述芯片远离所述电极垫的表面未超出所述第四介电层远离所述第四导电线路层的表面。
一种IC载板，其包括中介板、防焊层及中介板载板。所述中介板载板包括依次接触的第五导电线路层、第四介电层、第四导电线路层、第一介电层及第一导电线路层。各导电线路层均通过与其相邻的介电层中的导电孔与相邻导电线路层电性连接。所述第一介电层中的导电孔成孔方向与所述第四介电层中的导电孔成孔方向相反。所述中介板内嵌于所述第一介电层中。所述中介板相对两侧具有相互电性连接的第一电性接触垫及第二电性接触垫。所述第二电性接触垫位于所述中介板靠近所述第一导电线路层的一侧。自所述第五导电线路层向所述第一介电层形成有一凹槽。所述凹槽贯穿所述第五导电线路层及第四介电层，露出所述中介板。所述多个第一电性接触垫从所述凹槽露出。
一种半导体器件，其包括IC载板及芯片，所述IC载板包括中介板、防焊层及中介板载板。所述中介板载板包括依次接触的第五导电线路层、第四介电层、第四导电线路层、第一介电层及第一导电线路层。各导电线路层均通过与其相邻的介电层中的导电孔与相邻导电线路层电性连接。所述第一介电层中的导电孔成孔方向与所述第四介电层中的导电孔成孔方向相反。所述中介板内嵌于所述第一介电层中。所述中介板相对两侧具有相互电性连接的第一电性接触垫及第二电性接触垫。所述第二电性接触垫位于所述中介板靠近所述第一导电线路层的一侧。自所述第五导电线路层向所述第一介电层形成有一凹槽。所述凹槽贯穿所述第五导电线路层及第四介电层，露出所述中介板。所述多个第一电性接触垫从所述凹槽露出。所述芯片一侧具有多个电极垫。所述多个电极垫分别通过一个导电凸块所述第一电性接触垫电性连接。在厚度方向上，所述芯片远离所述电极垫的表面未超出所述第四介电层远离所述第四导电线路层的表面。
本发明将中介板内嵌在所述IC载板中，使中介板与IC载板成为一体结构，一方面可减少安装芯片后整体的厚度，另一方面，由于中介板内嵌在IC载板中，使其与IC载板紧密连接，受外界影响较小。
附图说明
图1是本发明实施例所提供的基板的剖视图。
图2是在图1中的第一介电层上均形成第一导电线路层，并在第一介电层中均形成多个第一导电孔后的剖视图。
图3是自图2中的第一导电线路层向所述第一介电层内均形成第一凹槽后的剖视图。
图4是图3中所示承载基板的的第一凹槽中安装一个中介板后的剖视图。
图5是在图4所示的承载基板的第一导电线路层形成第一覆铜材料后的剖视图。
图6是在图5所示的第二介电层上形成第三导电孔及第二导电线路层后的剖视图。
图7是在图6所示的第二导电线路层上形成第三介电层及第三导电线路层，并在所述第三介电层内形成第四导电孔后的剖视图。
图8是将图7中所示第一铜箔层与承载板分开后的剖视图。
图9是在图8所示的第一铜箔层上形成第四导电线路层后的剖视图。
图10是在图9所示的第四导电线路层上形成第四介电层及第五导电线路层后的剖视图。
图11是在图10所示的第三导电线路层形成第一防焊层，在所示第五导电线路层上形成第二防焊层后的剖视图。
图12是移除图11所示的与所述第一介电层对应的部分第四介电层及第二防焊层后形成第二凹槽后得到的所述IC载板的剖视图。
图13是在图12所示的第二凹槽中安装一个芯片后得到的所述半导体器件的剖视图。
主要元件符号说明
| 半导体器件 | 10 |
| IC载板 | 100 |
| 基板 | 110 |
| 第一导电线路层 | 111 |
| 第一介电层 | 112 |
| 第一铜箔层 | 113 |
| 中央区 | 114 |
| 周边区 | 115 |
| 第一凹槽 | 116 |
| 承载板 | 117 |
| 第一导电孔 | 1121 |
| 中介板 | 120 |
| 第一玻璃基底 | 121 |
| 第二导电孔 | 1211 |
| 第一导电线路 | 1212 |
| 第一电性接触垫 | 122 |
| 第二电性接触垫 | 123 |
| 介电胶片 | 124 |
| 第一覆铜基材 | 130 |
| 第二介电层 | 131 |
| 第二铜箔层 | 132 |
| 第三导电孔 | 1311 |
| 第二导电线路层 | 1321 |
| 第三介电层 | 141 |
| 第三导电线路层 | 1421 |
| 第四导电孔 | 1411 |
| 第四导电线路层 | 1131 |
| 第四介电层 | 151 |
| 第五导电线路层 | 1521 |
| 第五导电孔 | 1511 |
| 第一防焊层 | 160 |
| 第一开口 | 161 |
| 第一焊垫 | 162 |
| 第二防焊层 | 170 |
| 第二开口 | 171 |
| 第二焊垫 | 172 |
| 第三开口 | 173 |
| 凹槽 | 180 |
| 开口 | 181 |
| 芯片 | 190 |
| 电极垫 | 191 |
| 导电凸块 | 192 |
| 底部填充胶 | 193 |
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
本发明提供一种IC载板100及具有该IC载板的半导体器件10的制造方法，具体步骤如下：
第一步，请参阅图1，提供一个基板110。
所述基板110包括一个承载板117、两个第一铜箔层113及两个第一介电层112。所述第一铜箔层113分别粘结于所述承载板117的相对两侧。所述第一介电层112分别位于所述第一铜箔层113远离所述承载板117侧。所述基板110包括一个中央区114及围绕所述中央区114的周边区115（图中以虚线分开）。
后续制程中，第二步至第八步均为双向进行，为便于描述，第二步至第八步均以单边为例进行说明。
第二步，请参阅图2，在所述周边区115的第一介电层112上形成第一导电线路层111，并在第一介电层112中形成多个第一导电孔1121。所述第一导电线路层111通过第一导电孔1121与所述第一铜箔层113电性连接。
具体地，首先，在所述周边区115，自所述第一介电层112远离所述承载板117侧向所述第一介电层112内通过激光烧蚀的方法形成多个第一盲孔（图未示）。所述第一盲孔贯穿所述第一介电层112，露出部分所述第一铜箔层113。接着，在所述第一介电层112上形成一层具有图案化结构的电镀阻挡层（图未示）。所述第一盲孔及部分第一介电层112从所述电镀阻挡层露出。然后，电镀填满所述第一盲孔形成第一导电孔1121，并在所述第一导电孔1121远离第一铜箔层113的端部及露出的部分第一介电层112上电镀形成第一导电线路层111。最后，移除所述电镀阻挡层。
第三步，请参阅图3，在所述中央区114自所述第一导电线路层111向所述第一介电层112形成一个第一凹槽116，露出部分第一铜箔层113。
具体地，首先，沿所述中央区114与周边区115的边界自所述第一介电层112远离所述承载板117侧向所述第一介电层112形成一个开口（图未示）。所述开口在厚度上截止于所述第一铜箔层113远离所述承载板117侧。然后，移除所述开口内的第一介电层112，露出部分第一铜箔层113，形成所述第一凹槽116。
第四步，请参阅图4，在所述第一凹槽116露出的部分第一铜箔层上通过一个介电胶片124粘贴一个中介板120，所述中介板120收容于所述第一凹槽116内。所述中介板120包括第一玻璃基底121及暴露于所述第一玻璃基底121相对两侧的多个第一电性接触垫122及第二电性接触垫123。所述第一玻璃基底121内形成有多个第二导电孔1211及多条第一导电线路1212。所述多个第二导电孔1211位于所述第一玻璃基底121远离所述第一铜箔层113侧，且每个所述第二导电孔1211远离所述第一铜箔层113的一端均与一个所述第二电性接触垫123电性连接，每个所述第二导电孔1211靠近所述第一铜箔层113的一端均与一条第一导电线路1212电性连接。所述多条第一导电线路1212位于所述第一玻璃基底121靠近所述第一铜箔层113侧，且每条所述第一导电线路1212靠近所述第一铜箔层113一端均与一个所述第一电性接触垫122电性连接。每条所述第一导电线路1212远离所述第一铜箔层113一端均与一个所述第二导电孔1211靠近所述第一铜箔层113的一端电性连接，以实现每个所述第二电性接触垫123均通过一个第二导电孔1211及一条第一导电线路1212与相应的一个所述第一电性接触垫122的电性连接。
第五步，请参阅图5，在所述第一导电线路层111上压合一层第一覆铜基材130。所述第一覆铜基材130包括一个第二介电层131及第二铜箔层132。所述第二介电层131位于所述第一导电线路层111及第二铜箔层132之间。所述第二介电层131覆盖所述第一导电线路层111、从所述第一导电线路层111露出的第一介电层112、第二电性接触垫123及从第二电性接触垫123露出的第一玻璃基底121，并填充所述第一介电层112与所述中介板120之间的空隙。
第六步，请参阅图6，在所述第二介电层131中形成第三导电孔1311并在所述第二铜箔层132侧形成第二导电线路层1321。所述第二导电线路层1321通过所述第三导电孔1311与所述第一导电线路层111及第二电性接触垫123电性连接。所述第三导电孔1311与所述第二介电层131平行的截面自所述第一导电线路层111至所述第二导电线路层逐渐增大。
具体地，首先，自所述第二铜箔层132向所述第一导电线路层111及第二电性接触垫123通过激光烧蚀的方式形成多个第一盲孔（图未示）。所述第一盲孔贯穿所述第二铜箔层132及第二介电层131，露出所述第二电性接触垫123及部分所述第一导电线路层111。接着，在所述第二铜箔层132上形成一层具有图案化结构的电镀阻挡层（图未示），所述第一盲孔及部分第二铜箔层132从所述电镀阻挡层露出。接着，电镀填满所述第一盲孔形成第三导电孔1311，并在所述第三导电孔1311远离所述第一导电线路层111侧及露出的部分所述第二铜箔层132上镀上一层面铜。然后，去除所述电镀阻挡层，露出被其遮挡的部分第二铜箔层132。最后，快速蚀刻去除露出的部分第二铜箔层132，形成第二导电线路层1321。所述第二导电线路层1321通过所述第三导电孔1311与所述第一导电线路层111及第二电性接触垫123电性连接。
第七步，请参阅图7，在所述第二导电线路层1321上形成第三介电层141并在所述第三介电层141表面形成第三导电线路层1421。
所述第三介电层141位于所述第二导电线路层1321与第三导电线路层1421之间。所述第三介电层141覆盖所述第二导电线路层1321及从所述第二导电线路层1321露出的第二介电层131。所述第三介电层141中形成有多个第四导电孔1411。所述第四导电孔1411与所述第三介电层141平行的截面自所述第二导电线路层1321至所述第三导电线路层1421逐渐增大。所述第三导电线路层1421位于所述第三介电层141远离所述第二导电线路层1321侧。所述第三导电线路层1421与所述第二导电线路层1321通过所述第四导电孔1411电性连接。所述第三导电线路层1421及第四导电孔1411的具体形成方式与上述第三步及第四步中所述第二导电线路层1321及第三导电孔1311的形成方式相同。
第八步，请参阅图8及图9，将每个所述第一铜箔层113均与所述承载板117分开，并将每个所述第一铜箔层113均通过影像转移及蚀刻的方法制成第四导电线路层1131。所述第四导电线路层1131形成于所述周边区115。所述第四导电线路层1131与所述第一导电线路层111通过所述第一导电孔1121电性连接。
第九步，请参阅图10，在所述第四导电线路层1131上形成第四介电层151，并在所述第四介电层151表面形成第五导电线路层1521。所述第四介电层151位于所述第四导电线路层1131与第五导电线路层1521之间。所述第四介电层151覆盖所述第四导电线路层1131、从所述第四导电线路层1131露出的第一介电层112及介电胶片124。所述第四介电层151形成有多个第五导电孔1511。所述第五导电孔1511与所述第四介电层151平行的截面自所述第五导电线路层1521至第四导电线路层1131逐渐减小。所述第五导电线路层1521与所述第四导电线路层1131通过所述第五导电孔1511电性连接。所述第五导电线路层1521与所述中央区114对应的部分未设置有导电线路，即，所述第五导电线路层1521形成于所述第四介电层151与所述周边区115对应的远离所述第四导电线路层1131侧表面上。所述第五导电线路层1521及第五导电孔1511的形成方式与上述第三步及第四步中所述第二导电线路层1321及第三导电孔1311的形成方式相同。可以理解的是，所述第五导电孔1511的成型方向与第二导电孔1211、第三导电孔1311及第四导电孔的成型方向相反。
第十步，请参阅图11，在所述第三导电线路层1421及从所述第三导电线路层1421露出的第二介电层131的表面形成第一防焊层160。所述第一防焊层160具有多个第一开口161，露出部分所述第三导电线路层1421形成第一焊垫162。在所述第五导电线路层1521及从所述第五导电线路层1521露出的第四介电层151的表面形成第二防焊层170。所述第二防焊层170有多个第二开口171，露出部分所述第五导电线路层1521，形成第二焊垫172。
第十一步，请参阅图12，自所述第二防焊层170向所述第一介电层112形成凹槽180，露出所述第一电性接触垫122。
具体地，首先，自所述第二防焊层170至所述第一介电层112沿着所述中央区114与周边区115的边界形成一个开口181（图未示）。所述开口181在厚度方向上截止于第一介电层112远离所述第一导电线路层111侧。接着，移除所述开口181内的第二防焊层170、第四介电层151及介电胶片124形成凹槽180，露出所述中介板120及部分第一介电层112。所述多个第一电性接触垫122从所述凹槽180露出，得到所述IC载板100。
第十二步，请参阅图13，在所述凹槽180中安装一个芯片190。所述芯片190完全收容于所述凹槽180中。所述芯片190一侧具有多个电极垫191。所述电极垫191分别通过一个导电凸块192与所述第一电性接触垫122电性连接。所述芯片190远离所述电极垫191的表面未超出所述第四介电层151远离所述第四导电线路层1131的表面。优选地，所述电极垫191、导电凸块192及第一电性接触垫122之间的空隙形成有底部填充胶193，以防止所述芯片190脱落。
至此，完成所述半导体器件10的制作。
可以理解的是，在第八步完成后，还可以在露出来的第一焊垫162及第二焊垫172上进行表面处理，以避免焊垫表面氧化，进而影响其电气特性。表面处理的方式可采用化学镀金、化学镀镍等方式形成保护层，或者在焊垫上形成有机保焊膜（OSP）。
可以理解的是，本技术方案提供的IC载板的制作方法还可以包括在所述第一焊垫162及第二焊垫172上形成焊球及通过所述焊球电性连接电气组件或封装体的步骤。
可以理解的是，其它实施例中，在完成第三步后，可将所述第一铜箔层113与所述承载板117分开得到两个结构相同的承载基板。所述承载基板包括第一铜箔层113、第一介电层112及第一导电线路层111。所述第一铜箔层113与第一导电线路层111位于所述第一介电层112的相对两侧，并通过所述第一介电层中的第一导电孔1121电性连接。自所述第一导电线路层111向所述第一介电层112内形成有一个第一凹槽116，露出部分所述第一铜箔层113。然后在所述承载基板上形成所述IC载板100。当然，也可直接提供一个所述承载基板，然后在其上形成所述IC载板100。
可以理解的是，所述开口181可通过捞型或者激光切割的方式形成。
可以理解的是，其它实施例中，也可不形成第三介电层141及第三导电线路层1421。此时，直接在所述第二导电线路层1321上形成具有多个开口的第一防焊层160。当然，也可以在所述第三导电线路层1421及第五导电线路层1521上形成新的介电层及导电线路层。
可以理解的是，其它实施例中，可先自所述第五导电线路层1521向所述第一介电层112沿所述中央区114与周边区115的边界形成一个开口，去除所述开口内的第四介电层151及介电胶片124得到所述凹槽180之后，再在所述第五导电线路层1521上形成第二防焊层170。此时，所述第二防焊层170除具有多个第二开口171露出部分所述第五导电线路层1521形成第二焊垫172外，还具有一个第三开口173。所述第三开口173与所述凹槽180对应，露出所述中介板120及部分所述第一介电层112。
可以理解的是，本实施例中，所述第一铜箔层113可通过一粘结胶片粘结于所述承载板117。
请参图13，本技术方案还提供一种通过上述方法制得的半导体器件10，其包括IC载板100及芯片190。
所述IC载板100包括第一导电线路层111、第一介电层112、第二导电线路层1321、第二介电层131、第三导电线路层1421、第三介电层141、第四导电线路层1131、第四介电层151、第五导电线路层1521、第一防焊层160、第二防焊层170及中介板120。
所述第一介电层112位于所述第四导电线路层1131与第一导电线路层111之间，且分别与所述第四导电线路层1131及第一导电线路层111相接触。所述第一导电线路层111与所述第四导电线路层1131通过所述第一介电层112中的第一导电孔1121相互电性连接。所述第二介电层131位于所述第一导电线路层111与第二导电线路层1321之间，且分别与第一导电线路层111及第二导电线路层1321相接触。所述第二导电线路层1321与第一导电线路层111通过所述第二介电层131中的第三导电孔1311电性连接。所述第三介电层位于所述第二导电线路层1321与第三导电线路层1421之间，且分别与第二导电线路层1321及第三导电线路层1421相接触。所述第二导电线路层1321与第三导电线路层1421通过所述第三介电层中的第四导电孔1411电性连接。所述第四介电层151位于所述第四导电线路层1131与第五导电线路层1521之间且分别与第四导电线路层1131相接触。所述第四导电线路层1131与第五导电线路层1521通过所述第四介电层151中的第五导电孔1511电性连接。所述第一导电孔1121、第三导电孔1311及第四导电孔1411的成孔方向与所述第五导电孔1511的成孔方向相反。即，每个所述第一导电孔1121、第三导电孔1311、第四导电孔1411平行于相应介电层的截面自靠近所述第三导电线路层1421侧至靠近第五导电线路层1521侧逐渐减小，而每个所述第五导电孔1511平行于所述第四介电层151的截面自靠近所述第三导电线路层1421侧至靠近所述第五导电线路层1521侧逐渐增大。
所述第一防焊层160形成于所述第三导电线路层1421上。所述第一防焊层160具有多个第一开口161，露出部分所述第三导电线路层1421形成第一焊垫162；所述第二防焊层170形成于所述第五导电线路层1521上。所述第二防焊层具有多个第二开口171，露出部分所述第五导电线路层1521形成第二焊垫172。
所述中介板120内嵌于所述第一介电层112中。所述中介板120包括第一玻璃基底121及暴露于所述第一玻璃基底121相对两侧的第一电性接触垫122及第二电性接触垫123。所述第一玻璃基底121内包括多个第一导电线路1212及第二导电孔1211。所述第二导电孔1211位于所述第一玻璃基底121靠近所述第二电性接触垫123侧，且其靠近所述第二电性接触垫123的端部与所述第二电性接触垫123电性连接。所述第二电性接触垫123通过所述第三导电孔1311与所述第二导电线路层1321电性连接。所述第一导电线路1212位于所述第一玻璃基底121内靠近所述第一电性接触垫122侧，且其靠近所述第一电性接触垫122的端部与所述第一电性接触垫122电性连接。所述第一导电线路1212远离所述第一电性接触垫122的端部与所述第二导电孔1211远离所述第二电性接触垫123的端部电性连接。所述第二电性接触垫123与所述第一电性接触垫122通过一个第二导电孔1211及一条第一导电线路1212实现电性连接。
自所述第二防焊层170向所述第一介电层112形成有一个凹槽180。所述凹槽180贯穿所述第四介电层151、第五导电线路层1521及所述第二防焊层170，露出所述中介板120及部分所述第一介电层112。所述多个第一电性接触垫122从所述凹槽180露出。
所述芯片190安装于所述凹槽180中。所述芯片190完全收容于所述凹槽180中。所述芯片190一侧具有多个电极垫191。每个所述电极垫191均通过一个导电凸块192与所述第一电性接触垫122对应电性连接。在厚度方向上，所述芯片190远离所述电极垫191的表面未超出所述第四介电层151远离所述第四导电线路层1131的表面。所述电极垫191、导电凸块192及第一电性接触垫122之间的空隙形成有底部填充胶193，以避免所述芯片190脱落。
可以理解的是，所述IC载板100也可不包括所述第三介电层141及第三导电线路层1421。此时，所述具有多个第一开口161的第一防焊层160形成于所述第二导电线路层1321上。
可以理解的是，所述第五导电线路层1521、第四介电层151、第四导电线路层1131、第一介电层112、第一导电线路层111、第二介电层131、第二导电线路层1321、第三介电层141及第三导电线路层1421依次叠合所形成的结构可看作是所述中介板120的承载板，即，一个中介板载板。当然，所述中介板载板也可不包括第二介电层131、第二导电线路层、第三介电层及第三导电线路层。
本发明将中介板内嵌在所述IC载板中，使中介板与IC载板成为一体结构，一方面可减少安装芯片后整体的厚度，另一方面，由于中介板内嵌在IC载板中，使其于IC载板紧密连接，受外界影响较小。
可以理解的是，对于本领域的普通技术人员来说，可以根据本技术方案的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本技术方案权利要求的保护范围。
Claims (10)
1.一种IC载板的制作方法，包括步骤：
提供承载基板，所述承载基板包括依次设置的第一导电线路层、第一介电层及第一铜箔层，自所述第一导电线路层向所述第一介电层形成有第一凹槽，部分第一铜箔层从所述凹槽底部露出；
在从所述第一凹槽露出的第一铜箔层上粘贴一个中介板，所述中介板相对两侧具有多个一一对应电性连接的第一电性接触垫及第二电性接触垫，所述第一电性接触垫靠近所述第一铜箔层；
在所述第一导电线路层及所述中介板表面压合第二介电层，在第二介电层表面形成第二导电线路层，并在所述第二介电层中形成第三导电孔，所述第二导电线路层通过所述第三导电孔与所述第二电性接触垫电性连接；
将所述第一铜箔层制成第四导电线路层；
在第四导电线路层上形成具有第五导电孔的第四介电层，并在所述第四介电层表面形成第五导电线路层；以及
自所述第五导电线路层向所述第一介电层形成一个第二凹槽，露出所述中介板，所述多个第一电性接触垫从所述第二凹槽露出。
2.如权利要求1所述的IC载板的制作方法，其特征在于，在所述第一导电线路层及中介板上形成第二介电层及第二导电线路层之后，将所述第一铜箔层制成第四导电线路层之前，所述IC载板的制作方法还包括在所述第二导电线路层上形成具有第四导电孔的第三介电层,并在所述第三介电层表面形成第三导电线路层，所述第三导电线路层与所述第二导电线路层通过所述第四导电孔电性连接。
3.如权利要求2所述的IC载板的制作方法，其特征在于，在所述第四导电线路层上形成第四介电层，并在所述第四介电层表面形成第五导电线路层之后，自所述第五导电线路层向所述第一介电层形成一个第二凹槽之前，所述IC载板的制作方法还包括：在所述第三导电线路层及从所述第三导电线路层露出的第三介电层上形成具有第一开口的第一防焊层，从第一开口露出部分所述第三导电线路层形成第一焊垫；在所述第五导电线路层及从所述第五导电线路层露出的第四介电层上形成具有第二开口的第二防焊层，从第二开口露出部分所述第五导电线路层形成第二焊垫。
4.如权利要求1所述的IC载板的制作方法，其特征在于，所述承载基板包括中央区与周边区，所述第四导电线路层及第五导电线路层均形成于所述周边区。
5.如权利要求4所述的IC载板的制作方法，其特征在于，自所述第五导电线路层向所述第一介电层沿所述中央区与周边区的边界形成一个开口，去除所述开口内第四介电层，得到所述第二凹槽。
6.一种IC载板的制作方法，包括步骤：
提供一个基板，所述基板包括一个承载板、位于所述承载板相对两侧的第一铜箔层及位于两个第一铜箔层远离承载板侧的第一介电层；
在第一介电层上均形成第一导电线路层；
自所述第一导电线路层向所述第一介电层均形成第一凹槽，部分第一铜箔层从所述凹槽底部露出；
在从所述第一凹槽露出的第一铜箔层上均粘贴一个中介板，所述中介板相对两侧具有多个一一对应电性连接的第一电性接触垫及第二电性接触垫，所述第一电性接触垫靠近所述第一铜箔层；
在所述第一导电线路层及所述中介板均压合第二介电层，在第二介电层表面均形成第二导电线路层，并在所述第二介电层中均形成第三导电孔，所述第二导电线路层通过所述第三导电孔与所述第二电性接触垫电性连接；
将所述第一铜箔层均与所述承载板分开；
将所述第一铜箔层制成第四导电线路层；
在所述第四导电线路层上形成具有第五导电孔的第四介电层，并在所述第四介电层表面形成第五导电线路层；以及
自所述第五导电线路层向所述第一介电层形成一个第二凹槽，露出所述中介板，所述多个第一电性接触垫从所述第二凹槽露出。
7.一种IC载板，其包括中介板、防焊层及中介板载板，所述中介板载板包括依次接触的第五导电线路层、第四介电层、第四导电线路层、第一介电层及第一导电线路层，各导电线路层均通过与其相邻的介电层中的导电孔与相邻导电线路层电性连接，所述第一介电层中的导电孔成孔方向与所述第四介电层中的导电孔成孔方向相反，所述中介板内嵌于所述第一介电层中，所述中介板相对两侧具有相互电性连接的第一电性接触垫及第二电性接触垫，所述第二电性接触垫位于所述中介板靠近所述第一导电线路层的一侧，自所述第五导电线路层向所述第一介电层形成有一凹槽，所述凹槽贯穿所述第五导电线路层及第四介电层，露出所述中介板，所述多个第一电性接触垫从所述凹槽露出。
8.如权利要求7所述的IC载板，其特征在于，所述中介板载板还包括具有导电孔的第二介电层及第二导电线路层，所述第二介电层压合于所述第一导电线路层及第二电性接触垫上，所述第二导电线路层形成于所述第二介电层的表面，并通过所述第二介电层中的导电孔与所述第一导电线路层及所述第二电性接触垫电性连接。
9.一种半导体器件的制作方法，其包括提供一个如权利要求7或8所述IC载板及在所述凹槽中安装一个芯片，所述芯片一侧具有多个电极垫，所述多个电极垫分别通过一个导电凸块所述第一电性接触垫电性连接，在厚度方向上，所述芯片远离所述电极垫的表面未超出所述第四介电层远离所述第四导电线路层的表面。
10.一种半导体器件，其包括如权利要求7或8所述IC载板及芯片，所述芯片安装于所述凹槽中，所述芯片一侧具有多个电极垫，所述多个电极垫分别通过一个导电凸块所述第一电性接触垫电性连接，在厚度方向上，所述芯片远离所述电极垫的表面未超出所述第四介电层远离所述第四导电线路层的表面。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310357713.9A CN104377187B (zh) | 2013-08-16 | 2013-08-16 | Ic载板、具有该ic载板的半导体器件及制作方法 |
| TW102130223A TWI553787B (zh) | 2013-08-16 | 2013-08-23 | Ic載板、具有該ic載板的半導體器件及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310357713.9A CN104377187B (zh) | 2013-08-16 | 2013-08-16 | Ic载板、具有该ic载板的半导体器件及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104377187A true CN104377187A (zh) | 2015-02-25 |
| CN104377187B CN104377187B (zh) | 2017-06-23 |
Family
ID=52556007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310357713.9A Active CN104377187B (zh) | 2013-08-16 | 2013-08-16 | Ic载板、具有该ic载板的半导体器件及制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN104377187B (zh) |
| TW (1) | TWI553787B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904082A (zh) * | 2019-03-28 | 2019-06-18 | 中国科学院微电子研究所 | 一种基板埋入型三维系统级封装方法及结构 |
| CN110010500A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种高度集成的射频芯片系统级封装工艺 |
| CN115052435A (zh) * | 2021-03-08 | 2022-09-13 | 欣兴电子股份有限公司 | 嵌有中介基板的线路板及其形成方法 |
| TWI814584B (zh) * | 2022-09-15 | 2023-09-01 | 大陸商鵬鼎控股（深圳）股份有限公司 | 封裝基板結構及其製造方法 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1677629A (zh) * | 2005-03-10 | 2005-10-05 | 威盛电子股份有限公司 | 芯片置入式封装制程 |
| US20090145636A1 (en) * | 2007-12-05 | 2009-06-11 | Shinko Electric Industries Co., Ltd. | Electronic component mounting package |
| CN101594730A (zh) * | 2008-05-26 | 2009-12-02 | 全懋精密科技股份有限公司 | 具有导热结构的电路板 |
| US20100008136A1 (en) * | 2008-07-08 | 2010-01-14 | Samsung Electronics Co., Ltd. | Methods of operating memory devices |
| CN101784156A (zh) * | 2009-01-19 | 2010-07-21 | 欣兴电子股份有限公司 | 线路板及其制作方法 |
| CN101789383A (zh) * | 2009-01-23 | 2010-07-28 | 欣兴电子股份有限公司 | 具有凹穴结构的封装基板的制作方法 |
| CN101989592A (zh) * | 2009-07-30 | 2011-03-23 | 全懋精密科技股份有限公司 | 封装基板与其制法及基材 |
| CN102148220A (zh) * | 2010-02-05 | 2011-08-10 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN102222651A (zh) * | 2010-04-16 | 2011-10-19 | 台湾积体电路制造股份有限公司 | 在用于接合管芯的中介层中的具有不同尺寸的tsv |
| CN102543927A (zh) * | 2010-12-14 | 2012-07-04 | 欣兴电子股份有限公司 | 嵌埋穿孔中介层的封装基板及其制造方法 |
| CN102915983A (zh) * | 2011-08-05 | 2013-02-06 | 欣兴电子股份有限公司 | 嵌埋有中介层的封装基板及其制法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8736066B2 (en) * | 2010-12-02 | 2014-05-27 | Tessera, Inc. | Stacked microelectronic assemby with TSVS formed in stages and carrier above chip |
| KR20120124319A (ko) * | 2011-05-03 | 2012-11-13 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| US8518753B2 (en) * | 2011-11-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Assembly method for three dimensional integrated circuit |
-
2013
- 2013-08-16 CN CN201310357713.9A patent/CN104377187B/zh active Active
- 2013-08-23 TW TW102130223A patent/TWI553787B/zh active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1677629A (zh) * | 2005-03-10 | 2005-10-05 | 威盛电子股份有限公司 | 芯片置入式封装制程 |
| US20090145636A1 (en) * | 2007-12-05 | 2009-06-11 | Shinko Electric Industries Co., Ltd. | Electronic component mounting package |
| CN101594730A (zh) * | 2008-05-26 | 2009-12-02 | 全懋精密科技股份有限公司 | 具有导热结构的电路板 |
| US20100008136A1 (en) * | 2008-07-08 | 2010-01-14 | Samsung Electronics Co., Ltd. | Methods of operating memory devices |
| CN101784156A (zh) * | 2009-01-19 | 2010-07-21 | 欣兴电子股份有限公司 | 线路板及其制作方法 |
| CN101789383A (zh) * | 2009-01-23 | 2010-07-28 | 欣兴电子股份有限公司 | 具有凹穴结构的封装基板的制作方法 |
| CN101989592A (zh) * | 2009-07-30 | 2011-03-23 | 全懋精密科技股份有限公司 | 封装基板与其制法及基材 |
| CN102148220A (zh) * | 2010-02-05 | 2011-08-10 | 台湾积体电路制造股份有限公司 | 半导体装置 |
| CN102222651A (zh) * | 2010-04-16 | 2011-10-19 | 台湾积体电路制造股份有限公司 | 在用于接合管芯的中介层中的具有不同尺寸的tsv |
| CN102543927A (zh) * | 2010-12-14 | 2012-07-04 | 欣兴电子股份有限公司 | 嵌埋穿孔中介层的封装基板及其制造方法 |
| CN102915983A (zh) * | 2011-08-05 | 2013-02-06 | 欣兴电子股份有限公司 | 嵌埋有中介层的封装基板及其制法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110010500A (zh) * | 2018-10-10 | 2019-07-12 | 浙江集迈科微电子有限公司 | 一种高度集成的射频芯片系统级封装工艺 |
| CN109904082A (zh) * | 2019-03-28 | 2019-06-18 | 中国科学院微电子研究所 | 一种基板埋入型三维系统级封装方法及结构 |
| CN115052435A (zh) * | 2021-03-08 | 2022-09-13 | 欣兴电子股份有限公司 | 嵌有中介基板的线路板及其形成方法 |
| TWI814584B (zh) * | 2022-09-15 | 2023-09-01 | 大陸商鵬鼎控股（深圳）股份有限公司 | 封裝基板結構及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI553787B (zh) | 2016-10-11 |
| CN104377187B (zh) | 2017-06-23 |
| TW201523798A (zh) | 2015-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5572684B2 (ja) | パッケージキャリア及びその製造方法 | |
| US7842886B2 (en) | Transmission cable | |
| JP5010737B2 (ja) | プリント配線板 | |
| CN103458628B (zh) | 多层电路板及其制作方法 | |
| CN105261606A (zh) | 无核心层封装基板及其制法 | |
| US9330941B2 (en) | Package carrier and manufacturing method thereof | |
| CN103493610A (zh) | 刚性柔性基板及其制造方法 | |
| CN104716114A (zh) | 半导体装置 | |
| US10531569B2 (en) | Printed circuit board and method of fabricating the same | |
| JP2014107552A (ja) | 多層回路基板及びその製作方法 | |
| CN105762131B (zh) | 封装结构及其制法 | |
| CN104103531A (zh) | 封装结构及其制作方法 | |
| CN104425286A (zh) | Ic载板、具有该ic载板的半导体器件及制作方法 | |
| CN104244582A (zh) | 埋入式高密度互连印刷电路板及其制作方法 | |
| CN104241231A (zh) | 芯片封装基板及其制作方法 | |
| CN104681531A (zh) | 封装基板及其制法 | |
| CN103857197A (zh) | 电路板及其制作方法 | |
| CN104377187A (zh) | Ic载板、具有该ic载板的半导体器件及制作方法 | |
| US8294250B2 (en) | Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate | |
| CN104218016A (zh) | Ic载板及具有该ic载板的半导体器件 | |
| CN103906370A (zh) | 芯片封装结构、具有内埋元件的电路板及其制作方法 | |
| CN103579173A (zh) | 半导体封装件及其制法 | |
| TW201429326A (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
| CN103781292B (zh) | 电路板及其制作方法 | |
| CN104684240A (zh) | 电路板及电路板制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20161220 Address after: 066004 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant after: Qi Ding Technology Qinhuangdao Co.,Ltd. Applicant after: Zhen Ding Technology Co.,Ltd. Address before: 066000 Qinhuangdao economic and Technological Development Zone, Hebei Tengfei Road, No. 18 Applicant before: HONGQISHENG PRECISION ELECTRONICS (QINHUANGDAO) Co.,Ltd. Applicant before: Zhen Ding Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220725 Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240209 Address after: 18-2 Tengfei Road, Economic and Technological Development Zone, Qinhuangdao City, Hebei Province Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region after: China Patentee after: Zhen Ding Technology Co.,Ltd. Country or region after: Taiwan, China Address before: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province Patentee before: Liding semiconductor technology Qinhuangdao Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. Country or region before: Taiwan, China |