CN115052435A - 嵌有中介基板的线路板及其形成方法 - Google Patents

嵌有中介基板的线路板及其形成方法 Download PDF

Info

Publication number
CN115052435A
CN115052435A CN202110251581.6A CN202110251581A CN115052435A CN 115052435 A CN115052435 A CN 115052435A CN 202110251581 A CN202110251581 A CN 202110251581A CN 115052435 A CN115052435 A CN 115052435A
Authority
CN
China
Prior art keywords
substrate
pad
interposer
interposer substrate
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110251581.6A
Other languages
English (en)
Inventor
彭彦嘉
陈国庆
林溥如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Corp
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to CN202110251581.6A priority Critical patent/CN115052435A/zh
Publication of CN115052435A publication Critical patent/CN115052435A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种形成嵌有中介基板的线路板的方法，包括准备主体基板、形成凹槽在主体基板上并暴露出主体基板内的第一接垫、放置中介基板至凹槽内、电性连接中介基板的第二接垫与主体基板的第一接垫、以及填入填充胶至中介基板与主体基板的间隙。中介基板包括侧表面与底表面。中介基板的第二接垫接触第一接垫，其中第一接垫与第二接垫两者材料为相同的金属且两者外表面形态彼此不同。填充胶完全接触中介基板的侧表面与底表面。借由填充胶包覆中介基板的每一侧表面和底表面，使中介基板能牢固地设置在主体基板内，即使材料之间存在热膨胀系数的差异，仍可借由本案提供的结构与方法来降低因翘曲而衍生的相关损害，进而提升产品可靠度。

Description

嵌有中介基板的线路板及其形成方法
技术领域
本发明是有关于一种线路板及其形成方法，尤其是嵌有中介基板(interposersubstrate)的线路板及其形成方法。
背景技术
目前的半导体封装件都包括多种不同材料，而这些材料的热膨胀系数(Coefficient of thermal expansion,CTE)并不彼此相同，使得半导体封装件在后续高温制程中，例如回焊(reflow)，容易因热应力而产生翘曲(warpage)，造成产品可靠度(reliability)不佳。
发明内容
本发明的目的在于，提出一种嵌有中介基板的线路板及其形成方法，借由填充胶包覆中介基板的每一侧表面和底表面，使中介基板能牢固地设置在主体基板内，即使材料之间存在热膨胀系数的差异，仍可借由本案提供的结构与方法来降低因翘曲而衍生的相关损害，进而提升产品可靠度。
本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种形成嵌有中介基板的线路板的方法，包括准备主体基板、形成凹槽在主体基板上以暴露出主体基板内的第一接垫、放置中介基板至凹槽内、电性连接中介基板的第二接垫与主体基板的第一接垫、以及填入填充胶至中介基板与主体基板的间隙。中介基板包括侧表面与底表面。中介基板的第二接垫接触第一接垫，其中第一接垫与第二接垫两者材料皆为相同金属且两者外表面形态彼此不同。中介基板与主体基板之间形成间隙。填充胶完全接触中介基板的侧表面与底表面。
在一实施例中，第一接垫的材料为铜。在一实施例中，第一接垫和第二接垫其中至少一者包括起伏状外表面。在一实施例中，第一接垫和第二接垫两者中的一者包括凹陷，第一接垫和第二接垫两者中的另一者配置在凹陷内。在一实施例中，电性连接中介基板与主体基板的步骤包括进行热压接合制程。在一实施例中，在进行热压接合制程以前，让第一接垫的部分外表面和第二接垫的部分外表面彼此直接接触。在一实施例中，进行热压合制程包括使用压合温度介于约60℃至约160℃之间。
根据本案的另一些实施例，一种嵌有中介基板的线路板包括主体基板、中介基板、导电接合件以及填充胶。主体基板进一步包括形成在主体基板上的凹槽。中介基板设置于凹槽内，且包括底表面以及侧表面。导电接合件电性连接主体基板和中介基板，且导电接合件为均相结构。填充胶介于中介基板与主体基板之间，并完全接触中介基板的侧表面和底表面。在一实施例中，导电接合件的材料为铜。在一实施例中，主体基板的热膨胀系数异于中介基板的热膨胀系数与填充胶的热膨胀系数其中至少一者。
本案的实施例提供的嵌有中介基板的线路板的结构与其形成的方法，可借由填充胶填包覆中介基板的每一侧表面和底表面，从而将中介基板牢固于主体基板内以形成嵌有中介基板的线路板。借此，在后续高温制程中，即使材料之间存在热膨胀系数的差异，仍可借由本案提供的结构与方法来降低因翘曲而衍生的相关损害，提升产品可靠度。
上述说明仅是本发明技术方案的概述，为了能更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例,并配合附图，详细说明如下。
附图说明
阅读以下实施方法时搭配附图以清楚理解本揭示案的观点。应注意的是，根据业界的标准做法，各种特征并未按照比例绘制。事实上，为了能清楚地讨论，各种特征的尺寸可能任意地放大或缩小。
图1A是根据部分实施例绘制的嵌有中介基板的线路板的俯视图。
图1B是根据部分实施例绘制的嵌有中介基板的线路板沿图1A剖线A-A的截面图。
图2是根据部分实施例绘制的形成嵌有中介基板的线路板的方法流程图。
图3是根据部分实施例绘制的形成嵌有中介基板的线路板的制程阶段沿图1A剖线A-A的截面图。
图4是根据部分实施例绘制的形成嵌有中介基板的线路板的制程阶段沿图1A剖线A-A的截面图。
图5是根据部分实施例绘制的形成嵌有中介基板的线路板的制程阶段沿图1A剖线A-A的截面图。
图6A至图6E是图5中的局部放大的各种型态的截面图。
图7是根据部分实施例绘制的形成嵌有中介基板的线路板的制程阶段沿图1A剖线A-A的截面图。
图8是根据部分实施例绘制的形成嵌有中介基板的线路板的制程阶段沿图1A剖线A-A的截面图。
符号说明
100:线路板 101：主体基板
102:核心基板 104:增层结构
106:增层结构 108:防焊层
110:中介基板 112:填充胶
200:方法 202:步骤
204:步骤 206:步骤
208:步骤 210:步骤
302:导通孔 304:线路区
306:非线路区 310:导电柱
312:线路层 314:接垫
314A:接垫 314B:接垫
314C:接垫 314D:接垫
314E:接垫 318:导电柱
320:线路层 322:开口
400:凹槽 500:方向
504:导电柱 506:线路层
508:接垫 508A:接垫
508B:接垫 508C:接垫
508D:接垫 508E:接垫
510:保护层 512:开口
514:局部放大 700:导电接合件
A-A:剖线 B110:底表面
H110:厚度 H306:厚度
H400:厚度 S1:侧表面
S2:侧表面 S3:侧表面
S4:侧表面 S304:上表面
S306:上表面 S110:上表面
S400:底面 W400:侧壁
x,y,z:轴
具体实施方式
为了使本发明的叙述更加详尽与完备，可参照所附的图式及以下所述各种实施例，图式中相同的号码代表相同或相似的组件。另一方面，众所周知的组件与步骤并未描述于实施例中，以避免对本发明造成不必要的限制。
当一个组件被称为「在…上」时，它可泛指该组件直接在其他组件上，也可以是有其他组件存在于两者之中。相反地，当一个组件被称为「直接在」另一组件，它是不能有其他组件存在于两者的中间。如本文所用，词汇「及/或」包含了列出的关联项目中的一个或多个的任何组合。
在本文中，使用第一、第二与第三等等的词汇，是用于描述各种组件、组件、区域、层与/或区块是可以被理解的。但是这些组件、组件、区域、层与/或区块不应该被这些术语所限制。这些词汇只限于用来辨别单一组件、组件、区域、层与/或区块。因此，在下文中的一第一组件、组件、区域、层与/或区块也可被称为第二组件、组件、区域、层与/或区块，而不脱离本揭示案的本意。
关于本揭示案中所使用的「约」一般通常系指数值的误差或范围约百分之二十以内，较好地是约百分之十以内，而更佳地则是约百分五之以内。文中若无明确说明，其所提及的数值皆视作为近似值，即如「约」所表示的误差或范围。
由于材料之间的热膨胀系数(Coefficient of thermal expansion,CTE)差异存在，使得具有异质材料的线路板在后续高温制程中产生翘曲现象，造成产品的可靠度不佳。因此，本揭示案的实施方式提供一种嵌有中介基板的线路板的结构与形成此结构的方法。
参见图1A，根据本案一些实施例而绘示嵌有中介基板110的线路板100的俯视图。线路板100包括主体基板101、嵌埋在主体基板101内的中介基板110、以及介于中介基板110与主体基板101之间的填充胶(underfill)112。此外，须说明的是，本实施例中的线路板100可以是实质上已制造完成的成品，或是会进行后续制程的半成品。
填充胶112填充中介基板110与主体基板101之间的空隙，完全地包覆中介基板110的每一侧表面，例如图1A中侧表面S1、S2、S3与S4和底表面(因图1A的视角，中介基板110的底表面无法呈现于图1A)。因此，填充胶112会围绕整个中介基板110，并覆盖中介基板110的底表面。中介基板110包含至少一个开口512，而开口512会暴露出中介基板110内的线路层(稍后叙述)。
参见图1B，线路板100包括主体基板101、中介基板110、导电接合件700、以及填充胶112。主体基板101包括核心(core)基板102、形成在核心基板102上方的增层结构104、形成在核心基板102下方的增层结构106、和形成在增层结构106下方的防焊层(solderresist)108。
主体基板101上可形成凹槽400，即凹槽400可从主体基板101内部延伸至主体基板101的上表面。中介基板110设置于凹槽400，以使中介基板110可通过凹槽400嵌埋在主体基板101内。在一些实施例中，凹槽400形成在主体基板101的增层结构104上，因此中介基板110嵌埋在主体基板101的增层结构104内，并且填充胶112填充于中介基板110与增层结构104的间隙。在另一些实施例中，主体基板101可为无核心(coreless)，意即主体基板101不包括核心基板102。应注意的是，本案所揭示的主体基板101包括核心基板102仅作为范例而非限制。
填充胶112填充于中介基板110与主体基板101的间隙，在图1B所绘示的xz平面中(例如，沿图1A剖线A-A的截面图)，填充胶112可接触中介基板110的侧表面S1、侧表面S2和底表面B110。同样地，在yz平面中(未绘出)，填充胶112可接触中介基板110的侧表面S3、侧表面S4和底表面B110。
核心基板102的材料可包括介电材料，并且介电材料可为聚合物(polymeric)或非聚合物(non-polymeric)所形成。举例来说，液晶聚合物(liquid crystal polymer,LCP)、双顺丁烯二酸酰亚胺树脂(bismaleimide-triazine,BT)、胶片(prepreg)、含有玻璃颗粒的树脂(例如，Ajinomoto Build-up Film,ABF)、环氧树脂(epoxy)、聚酰亚胺(polyimide,PI)、或其他树脂材料所形成，但本案并不以上述举例为限。再者，前述的材料中亦可具有纤维，例如玻璃纤维或克维拉纤维(Kevlar fiber)，来提升核心基板102的强度。
形成在核心基板102上方的增层结构104和下方的增层结构106的材料可包括介电材料。增层结构104或106的介电材料可为聚合物或非聚合物所形成，作为范例而非限制，例如LCP、BT、PP、ABF、环氧树脂、PI、其他合适的高分子材料、或上述的组合。此外，主体基板101可以是软性基板(flexible substrate)或硬性基板(rigid substrate)。因此，线路板100可以是软性线路板或硬性线路板。或者，线路板100也可以是软硬复合式线路板(flexible-rigid wiring board)。
中介基板110可包括介电材料，其中介电材料可为聚合物或非聚合物所形成，作为范例而非限制，例如LCP、BT、PP、ABF、环氧树脂、PI、其他合适的软性材料、或上述的组合。举例来说，中介基板110的介电材料可由光成像(photoimageable)或感光(photoactive)的介电材料所形成。
在一些实施例中，填充胶112可以是液态封装材料经固化而形成，而液态封装材料可以包括环氧树脂及其他添加在环氧树脂内的添加剂。利用液态封装材料所具有的流动性，使填充胶112能完全填满中介基板110与主体基板101之间的空间。
请参见图2，本案提供一种形成嵌有中介基板110的线路板100的制程方法200，其中图2为流程图。各制程阶段的截面图绘示于图3至图8中说明，其中图3至图8是图1A沿剖线A-A的截面图。应理解的是，由于线路板100可以是半成品，因此在进行完方法200之后，可以对线路板100进行后续制程。当然，在进行完方法200之后，制造好的线路板100可以是实质上完成后的成品。本案可能将简短地说明其中一些额外的操作步骤。再者，除非额外说明，图1A到图8谈论到相同的组件的说明可直接应用至其他图片上。
参见图2与图3，首先，进行步骤202，准备主体基板101。核心基板102可包括导通孔(plating through hole,PTH)302，其可用来电性连接增层结构104与106。导通孔302实质上为导电柱，其中导通孔302可以是实心或空心导电柱，而上述空心导电柱可被绝缘材料所填满，例如油墨。增层结构104与106可用增层法或迭合法而形成。
形成在核心基板102上方的增层结构104的层数可依据设计需求而调整。增层结构104可包括和线路区304和位在线路区304上方的非线路区306。线路区304的具有上表面S304，且非线路区306具有上表面S306。线路区304可接触核心基板102并且包括导电柱310和线路层312。在一些实施例中，线路层312可包括重分布层(redistribution layer,RDL)。
导电柱310和线路层312两者材料可以是金属，例如铝、金、银、铜、锡或其他金属、或上述的组合。在一些实施例中，导电柱310和线路层312可为铜线路。此外，一或数个接垫314形成在线路区304的上表面S304(如图3所示的在线路区304和非线路区306之间的界面)并凸入非线路区306的内部。接垫314一端与线路层312形成电性连接，并在后续制程中，接垫314另一端与其他组件(稍后讨论)形成电性连接。接垫314的材料可以是金属，例如铝、金、银、铜、锡或其他金属、或上述的组合。在一些实施例中，接垫314的材料为铜金属。线路区304内部的线路可用加成法、半加成法或减成法来制成。
形成在核心基板102下方的增层结构106的层数可依据设计需求而调整。增层结构106包括导电柱318和线路层320。在一些实施例中，线路层320可包括重分布层。导电柱318和线路层320两者材料可以是金属，例如铝、金、银、铜、锡或其他金属、或上述的组合。在一些实施例中，导电柱318和线路层320可为铜线路。形成在增层结构106下方的防焊层108具有开口322，以局部暴露增层结构106的线路层320，从而让线路层320可以电性连接一个或多个电子组件，其例如是主动组件或被动组件其中至少一种。
请参阅图2与图4，接着，进行步骤204，形成凹槽400在主体基板101上，并暴露出主体基板101内的接垫314。以图4为例，凹槽400可形成在增层结构104的非线路区306内，并暴露出主体基板101的非线路区306内接垫314。此外，凹槽400可利用激光烧蚀或机械加工而形成，其中前述机械加工例如是机械钻孔或外型切割(routing)。
因凹槽400的形成，所以在非线路区306内部产生了凹槽底面S400和凹槽侧壁W400，其中凹槽底面S400上具有显露出的接垫314，凹槽侧壁W400为向上延伸且彼此相连的侧壁，并凸出于凹槽底面S400。凹槽400的厚度H400为上表面S306到凹槽底面S400之间的距离。
相较于非线路区306的厚度H306(例如，非线路区306的上表面S306与线路区304的上表面S304之间的距离)，凹槽400的厚度H400小于非线路区306的厚度H306。由于厚度H400小于厚度H306，部分非线路区306(例如，凹槽底面S400)可覆盖住线路区304的上表面S304和线路层312。在凹槽400中外露出来的接垫314可与其他组件(未绘示，例如但不限于主动组件或被动组件)电性连接。
请参阅图2与图5，接着，进行步骤206，放置中介基板110至凹槽400内。如图5所示，沿与z轴平行的方向往下(例如，方向500)放置中介基板110至凹槽400内，其中中介基板110与主体基板101之间形成间隙。
中介基板110具有至少一个导电柱504和至少一个线路层506。在一些实施例中，线路层506可包括重分布层。导电柱504和线路层506两者材料可以是金属，例如铝、金、银、铜、锡或其他金属、或上述的组合。在一些实施例中，导电柱504和线路层506可为铜线路。
中介基板110的底表面B110具有外露的接垫508，并且接垫508设置在相应于接垫314的位置。换句话说，中介基板110放置至凹槽400内之后，这些接垫508可以分别对准这些接垫314，以使接垫508能接触接垫314。
接垫508的材料可为金属，例如铝、金、银、铜、锡或其他金属、或上述的组合。在一些实施例中，接垫508的材料为铜。接垫508与接垫314两者的材料可以是相同的金属，例如，接垫508与接垫314两者材料可以是铜。此外，图5中的虚线所圈选的地方会放大及绘示于图6A至图6E中，稍后将进一步描述接垫508和接垫314的各自结构的各种形态。
在中介基板110具有保护层510的实施例中，保护层510位于接垫508的相对侧，并具有开口512，其中开口512局部暴露中介基板110的线路层506，以使线路层506能与其他组件(未绘示)电性连接。例如，借由覆晶(flip chip)或打线封装，开口512所暴露的线路层506能电性连接其他组件(未绘示，例如芯片)。此外，保护层510的材料可为防焊层。
参见图6A至图6E，其中图6A至图6E为图5中位于虚线圈处的局部放大图，并且根据本揭示案中的一些实施例所绘示各种实施形态的接垫508。接垫508的外表面形态和接垫314的外表面形态彼此不相同。当接垫508与接垫314皆使用铜的情况下，接垫508或接垫314两者之中至少一者具有起伏状的外表面形态，使得接垫508和接垫314在接触彼此的最初阶段中，因接垫508的部分外表面和接垫314的部分外表面之间直接接触而产生应力集中区。起伏状的外表面形态可为突起状、凹陷状、其他适合的起伏状，或上述的组合。起伏状的外表面形态可以藉由调整电镀制程、曝光显影制程、蚀刻制程、或其他合适的制程而形成。
图6A绘示了接垫508A具有突起状的外表面形态，接垫314A具有平面的外表面形态。图6B绘示了接垫508B具有凹陷状的外表面形态，接垫314B具有平面的外表面形态。图6C绘示了接垫508C具有平面的外表面形态，接垫314C为突起状的外表面形态。图6D绘示了接垫508D具有平面的外表面形态，接垫314D为凹陷状的外表面形态，其中接垫314D的凹陷宽度大于接垫508D的平面宽度，故接垫508D的末端可设置于接垫314D的凹陷之中。图6E绘示了接垫508E具有凹陷状的外表面形态，接垫314E具突起状的外表面形态，并且接垫508E的凹陷状结构的顶点与接垫314E的突起物相对。
以上为接垫508和接垫314的一些实施态样，用以说明接垫508或接垫314两者之中至少一者具有起伏状的外表面形态，使得接垫508的外表面和接垫314的外表面在接触彼此的最初阶段中，接垫508的部分外表面和接垫314的部分外表面之间直接接触而产生应力集中区。基于本揭示案，接垫508和接垫314的其他外表面形态皆在本案的精神及范围内。
参见图2与图7，之后，进行步骤208，电性连接中介基板110与主体基板101。将中介基板110的接垫508与主体基板101的接垫314彼此接合以形成导电接合件700，其中导电接合件700位于在中介基板110和主体基板101之间。导电接合件700形成方法可包括直接金属接合(direct metal bonding)制程、共晶接合(eutectic bonding)、或其他适合的制程。在一些实施例中，导电接合件700为金属柱，例如铜柱。
在接垫508与接垫314皆使用铜的实施例中，可进行铜对铜直接接合(direct Cuto Cu bonding)制程、铜热压接合(thermal compressive Cu bonding)制程、或其他合适的技术。在一些实施例中，铜热压接合制程是指施加作用力至中介基板110或主体基板101上，使中介基板110的接垫508与主体基板101的接垫314在铜热压接合的接触形成了应力区，在应力区内可产生固态扩散反应(solid state diffusion)。换句话说，中介基板110的接垫508与主体基板101的接垫314在接触过程中，产生原子交互扩散(inter-diffusion ofatoms)与晶粒成长(grain growth)，从而彼此接合以形成导电接合件700。
借由外表面形态的设计，例如接垫508或接垫314两者之中至少一者具有起伏状外表面形态，可使接垫508的外表面和接垫314的外表面在刚接触彼此的时候，接垫508的部分外表面和接垫314的部分外表面彼此直接接触，以集中应力在较小范围内，从而形成应力集中区。集中的应力可破坏附着于接垫508与接垫314其中至少一者上的不必要附着物，例如氧化层，以使接垫508和接垫314能够无缝地接合以形成导电接合件700，而且还能让接合界面无空孔或空隙，以形成均相结构。
在借由控制接垫508外表面形态和接垫314外表面形态的实施例中，铜热压接合制程中使用的压合温度介于约60℃至约160℃之间，包括60、70、80、90、100、110、120、130、140、150、或160℃，其中较好的压合温度可为约80℃、约100℃、或约120℃。
举例来说，上述铜热压接合制程可在压合温度为80℃与一大气压的条件下进行70分钟，以有效地接合接垫508和接垫314，以形成具有良好导电率的导电接合件700。或者，在一些实施例中，上述铜热压接合制程可在压合温度为60℃与一大气压的条件下进行10分钟。在另一些实施例中，上述铜热压接合制程可在压合温度为160℃与一大气压的条件下进行10分钟。应注意的是，当压合温度小于60℃时，可能会导致产生的导电接合件700的导电率过低。当压合温度大于160℃时，则会导致不必要的热积存(thermal budget)。
参见图2和图8，接着，进行步骤210，填入填充胶112至中介基板110与主体基板101的间隙。例如，如图8所示的xz平面中(即，图1A沿剖线A-A的截面图)，将填充胶112加入至凹槽400内，使填充胶112填满中介基板110与主体基板101的间隙，其中填充胶112接触中介基板110的侧表面S1、侧表面S2、和底表面B110，并且填充胶112亦接触主体基板101内的凹槽底面S400和凹槽侧壁W400。
在一些实施例中，借由填充胶112所具有的流动性，填充胶112能流入并完全填满中介基板110与主体基板101的间隙。接着，固化填充胶112。填充胶112填入的高度可大致上与中介基板110的厚度H110相同。在替代的实施例中，填充胶112可完全填满凹槽400，因此填充胶112填入的高度大致上与凹槽400的厚度H400相同。
将中介基板110置入于主体基板101内之后，中介基板110的上表面S110可与非线路区306的上表面S306共平面，或是低于非线路区306的上表面S306。在另一方面，将中介基板110置入于主体基板101内之后，如果中介基板110的上表面S110高于非线路区306的上表面S306，可对中介基板110进行平坦化(planarization)制程或研磨(polishing)制程，以降低中介基板110的高度，以使中介基板110的上表面S110与非线路区306的上表面S306共平面。
综合以上所述，由于填充胶填满中介基板与主体基板之间的间隙，并包覆中介基板的每一侧表面和底表面，因此中介基板能利用填充胶而牢固地设置在主体基板内，形成嵌有中介基板的线路板。在后续高温制程中，填充胶可提供固定的作用力，避免中介基板因过度的形变而损坏。并且，因中介基板被嵌在主体基板内，因此中介基板可受主体基板保护而减少或避免受到外物碰撞而损坏。除此之外，藉由接垫外表面形态的设计，可降低铜热压接合制程中所使用的压合温度，其可在200℃以下，例如介于约60℃至约160℃之间，以减少或避免不必要的热积存对线路板的不利影响。
以上概略说明了本揭示案数个实施例的特征，使所属技术领域内具有通常知识者对于本揭示案可更为容易理解。任何所属技术领域内具有通常知识者应了解到本说明书可轻易作为其他结构或制程的变更或设计基础，以进行相同于本发明实施例的目的及/或获得相同的优点。任何所属技术领域内具有通常知识者亦可理解与上述等同的结构并未脱离本发明的精神及保护范围内，且可在不脱离本揭示案的精神及范围内，可作更动、替代与修改。

Claims (10)

1.一种形成嵌有中介基板的线路板的方法，其特征在于，包括：
准备主体基板；
形成凹槽在该主体基板上，以暴露出该主体基板内的第一接垫；
放置中介基板至该凹槽内，该中介基板具有多数个侧表面与底表面，并且该中介基板的第二接垫接触该第一接垫，其中该第一接垫与该第二接垫两者材料皆为相同金属，而该第一接垫与该第二接垫两者外表面形状彼此不同，其中该中介基板与该主体基板之间形成间隙；
电性连接该中介基板的该第二接垫与该主体基板的该第一接垫；以及填入填充胶至该中介基板与该主体基板之间的该间隙，以使该填充胶完全接触该中介基板的该侧表面与该底表面。
2.如权利要求1所述的形成嵌有中介基板的线路板的方法，其特征在于该第一接垫的材料为铜。
3.如权利要求1所述的形成嵌有中介基板的线路板的方法，其特征在于该第一接垫和该第二接垫其中至少一者包括一起伏状外表面。
4.如权利要求3所述的形成嵌有中介基板的线路板的方法，其特征在于该第一接垫和该第二接垫两者中的一者包括凹陷，该第一接垫和该第二接垫两者中的另一者配置在该凹陷内。
5.如权利要求1所述的形成嵌有中介基板的线路板的方法，其特征在于电性连接该中介基板与该主体基板的步骤包括进行热压接合制程。
6.如权利要求5所述的形成嵌有中介基板的线路板的方法，其特征在于在进行该热压接合制程以前，让该第一接垫的部分外表面和该第二接垫的部分外表面彼此直接接触。
7.如权利要求5所述的形成嵌有中介基板的线路板的方法，其特征在于进行该热压合制程包括使用压合温度介于60℃至160℃之间。
8.一种嵌有中介基板的线路板，其特征在于，包括：
主体基板，包括：
凹槽，形成在该主体基板上；以及
中介基板，设置于该凹槽内，包括：
底表面；以及
多数个侧表面；
导电接合件，介于该主体基板与该中介基板之间，该导电接合件电性连接该主体基板与该中介基板，且该导电接合件为均相结构；以及
填充胶，介于该中介基板与该主体基板之间，并完全接触该中介基板的该底表面和该侧表面。
9.如权利要求8所述的嵌有中介基板的线路板，其特征在于该导电接合件的材料为铜。
10.如权利要求8所述的嵌有中介基板的线路板，其特征在于该主体基板的热膨胀系数异于该中介基板的热膨胀系数与该填充胶的热膨胀系数其中至少一者。
CN202110251581.6A 2021-03-08 2021-03-08 嵌有中介基板的线路板及其形成方法 Pending CN115052435A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110251581.6A CN115052435A (zh) 2021-03-08 2021-03-08 嵌有中介基板的线路板及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110251581.6A CN115052435A (zh) 2021-03-08 2021-03-08 嵌有中介基板的线路板及其形成方法

Publications (1)

Publication Number Publication Date
CN115052435A true CN115052435A (zh) 2022-09-13

Family

ID=83156273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110251581.6A Pending CN115052435A (zh) 2021-03-08 2021-03-08 嵌有中介基板的线路板及其形成方法

Country Status (1)

Country Link
CN (1) CN115052435A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116569A1 (en) * 2006-11-16 2008-05-22 Cheng-Hung Huang Embedded chip package with improved heat dissipation performance and method of making the same
CN102915983A (zh) * 2011-08-05 2013-02-06 欣兴电子股份有限公司 嵌埋有中介层的封装基板及其制法
US20140264811A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package-On-Package with Cavity in Interposer
CN104377187A (zh) * 2013-08-16 2015-02-25 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
CN104425286A (zh) * 2013-08-23 2015-03-18 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
US20170098627A1 (en) * 2014-04-23 2017-04-06 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures
CN111293100A (zh) * 2018-12-07 2020-06-16 南亚科技股份有限公司 半导体元件及其制造方法
CN211656516U (zh) * 2020-02-19 2020-10-09 东莞联桥电子有限公司 一种灵敏度高的多层电路板结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116569A1 (en) * 2006-11-16 2008-05-22 Cheng-Hung Huang Embedded chip package with improved heat dissipation performance and method of making the same
CN102915983A (zh) * 2011-08-05 2013-02-06 欣兴电子股份有限公司 嵌埋有中介层的封装基板及其制法
US20140264811A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package-On-Package with Cavity in Interposer
CN104377187A (zh) * 2013-08-16 2015-02-25 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
CN104425286A (zh) * 2013-08-23 2015-03-18 宏启胜精密电子(秦皇岛)有限公司 Ic载板、具有该ic载板的半导体器件及制作方法
US20170098627A1 (en) * 2014-04-23 2017-04-06 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures
CN111293100A (zh) * 2018-12-07 2020-06-16 南亚科技股份有限公司 半导体元件及其制造方法
CN211656516U (zh) * 2020-02-19 2020-10-09 东莞联桥电子有限公司 一种灵敏度高的多层电路板结构

Similar Documents

Publication Publication Date Title
KR101982044B1 (ko) 팬-아웃 반도체 패키지
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
US7370411B2 (en) Wiring board manufacturing method
KR101982040B1 (ko) 팬-아웃 반도체 패키지
US7319049B2 (en) Method of manufacturing an electronic parts packaging structure
EP2798675B1 (en) Method for a substrate core layer
US9040361B2 (en) Chip scale package with electronic component received in encapsulant, and fabrication method thereof
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
JP5183949B2 (ja) 半導体装置の製造方法
US6340793B1 (en) Semiconductor device
US20080188037A1 (en) Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US9136220B2 (en) Semiconductor package and method for manufacturing the semiconductor package
JP2006295127A (ja) フリップチップパッケージ構造及びその製作方法
US20100007015A1 (en) Integrated circuit device with improved underfill coverage
JPWO2007096946A1 (ja) 実装体及びその製造方法
JP2001094003A (ja) 半導体装置及びその製造方法
CN110459521B (zh) 覆晶封装基板和电子封装件
EP3848962A2 (en) Semiconductor package having re-distribution layer structure on substrate component
KR20210157787A (ko) 반도체 패키지 및 이의 제조 방법
JP4963879B2 (ja) 半導体装置および半導体装置の製造方法
KR102561718B1 (ko) 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법
JP5440650B2 (ja) 基板の製造方法
EP3301712B1 (en) Semiconductor package assembley
JP5176676B2 (ja) 部品内蔵基板の製造方法
JP3878436B2 (ja) 配線基板および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination